KR20040078646A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20040078646A
KR20040078646A KR10-2004-7009024A KR20047009024A KR20040078646A KR 20040078646 A KR20040078646 A KR 20040078646A KR 20047009024 A KR20047009024 A KR 20047009024A KR 20040078646 A KR20040078646 A KR 20040078646A
Authority
KR
South Korea
Prior art keywords
circuit
signal
voltage
data
level
Prior art date
Application number
KR10-2004-7009024A
Other languages
English (en)
Inventor
도비타유이치
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20040078646A publication Critical patent/KR20040078646A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

표시화소(PX)의 열에 대응하여 배치되는 데이터선(DLi, DLj) 각각에 대응하여 증폭회로(AMPi, AMPj)를 설치한다. 이 증폭회로에서, 차동증폭회로(32)의 비반전입력을 대응한 데이터선에 결합하고, 반전입력노드(N2)를 용량소자(34)에 결합한다. 이 데이터선에 표시화소소자의 화소데이터가 판독되기 전에 차동증폭회로의 비반전입력을 소정전압레벨로 프리차지하고, 또한 그 출력노드를 반전입력노드(N2)에 결합한다. 차동증폭회로를 볼티지 폴로어로서 동작시켜, 용량소자에, 이 차동증폭회로의 오프셋에 대응하는 정보를 포함하는 비교기준전압을 저장한다. 이 후, 데이터선에 표시화소소자의 데이터를 판독하여 증폭회로에서 증폭함으로써, 차동증폭회로의 오프셋을 상쇄하여 정확히 화소데이터의 증폭을 행할 수 있다.

Description

표시장치{DISPLAY APPARATUS}
종래, 표시장치의 하나로서, 액정표시장치(LCD : Liquid Crystal Display)가 알려져 있다. 특히, LCD로서는, 박막트랜지스터(TFT : Thin Film Transistor)를 표시화소소자 선택 트랜지스터로서 사용하는 박막트랜지스터 구동방식 액정표시장치(TFT-LCD)가 알려져 있다. 이 박막트랜지스터는, 비정질 실리콘(a-Si) 반도체 박막 또는 다결정 실리콘(p-Si) 반도체 박막을 소재(활성층)로서 사용하고, 이 활성층에 채널부, 및 소스부/드레인부가 형성된다.
표시화소소자에 대하여 화상신호의 스위치가 되는 TFT를 설치한 액티브 매트릭스형 액정패널은, 이 TFT의 스위치동작에 의해 표시화소소자의 구동전압이 유지되기 때문에, 콘트라스트 및 응답속도성 등의 화질에 뛰어 나고, 정지화상 및 동화상을 표시하기 위한 휴대형 퍼스널 컴퓨터 및 데스크탑 퍼스널 컴퓨터의 모니터 또는 투사형 모니터 등에 있어서 널리 이용되고 있다.
액티브 매트릭스형 표시장치에 있어서는, 각 화소에 있어서, TFT를 통해 공급되는 화상신호가 데이터 유지용 용량소자에 의해 유지된다. 이 용량소자에 유지되는 전압에 따라 표시화소소자가 구동된다.
표시장치에 있어서는, 표시화소가 행렬형으로 배열되고, 각 화소행에 대응하여 게이트선(주사선)이 배치된다. 이 주사선을 순차 선택상태로 구동함으로써 선택 게이트선에 접속되는 TFT가 도통하고, 화상신호가 대응한 데이터 유지용량소자에 전송되어 유지된다. 이 게이트선(주사선)을 구동하는 시퀀스로서는, 1행씩의 주사선을 순차 선택상태로 구동하는 인터레이스방식 및 게이트선을 순차 선택상태로 구동하는 논인터레이스방식이 있다. 어느 하나의 방식에 있어서도, 하나의 표시화소에 있어서는, 1도, 화상신호의 기록이 완료하고 나서 다음 화상신호가 기록될 때까지, 모든 게이트선(주사선)이 선택상태로 구동되는 기간을 필요로 한다. 전체 게이트선(주사선)에 의해 하나의 프레임이 형성된다. 따라서, 각 표시화소소자는, 1프레임 주기 동안, 공급된 화상신호를 그 데이터 유지용량소자에 유지하는 것이 요구된다. 통상, 1프레임 주기는, 60헤르츠(Hz)이다. 따라서, 하나의 단위화소소자는, 프레임 주기 PF(=1/60초)로 유지전압의 재기록이 행해진다. 이 프레임 주기로는, 그 화소전극노드(전압유지노드)의 전압의 저하가 조금이고, 일반적으로, 화소의 액정소자의 반사율(휘도)의 변화는 작고, 플리커 및 콘트라스트의 저하, 및 표시품질의 저하는 충분히 억제된다.
액정표시장치에 있어서는, 주사선과 데이터 신호선과의 교차부의 용량과, 배선(주사선 및 데이터 신호선)과 대향기판 상 전면에 형성된 대향전극과의 사이의 액정의 용량을, 충방전하기 위해, 대부분의 전류가 소비된다. 주사선을 선택상태로 구동하는 수직주사회로는, 프레임 주파수·주사선수의 주파수로 동작하고, 또는 데이터 신호선으로 화상신호데이터를 기록하는 수평주사회로는, 프레임 주파수·주사선수·데이터 신호선수의 주파수로 동작한다. 따라서, 배선사이용량 및 배선과 대향전극과의 사이의 용량의 충방전이, 이들 수직주사회로 및 수평주사회로의 동작주파수로 행해져, 소비전력이 커진다.
이 소비전력을 감소하기 위해서는, 동작주파수를 감소하거나 또는, 수직주사 및 수평주사를 간헐적으로 행하는 것이 유효한 수단이라 생각된다. 그렇지만, 이 수평 및 수직주사회로의 동작주파수를 저하시킨 경우, 하나의 표시화소에 있어서, 데이터가 재기록되는 주기가 길어져, 그 화소전극노드(전압유지노드)의 누설전류에 의한 전압저하가 매우 커지고, 표시화소소자의 반사율(휘도)도 크게 변화된다. 이 때문에, 화소전극노드의 전압저하가, 표시화면 상에서의 플리커로서 관측되어, 표시화상품질이 열화한다. 또한, 이 액정소자에 인가되는 평균전압이 저하하여, 양호한 콘트라스트를 얻을 수 없게 되고, 또한 저속재기록에 의해 표시응답속도가 저하하는 등, 표시품질이 저하한다는 문제가 생긴다.
이 표시화소의 화소전극노드의 누설전류에 의한 전압저하를 방지하기 위해, 데이터선 각각 대응하여, 교차결합형의 MOS 트랜지스터(절연게이트형 전계효과 트랜지스터)로 구성되는 센스앰프를 설치하고, 이 센스앰프의 반전출력신호를 원래의 표시화소소자에 기록하는 구성이, 예를 들면 일본특허공개 2000-356974호 공보에개시되어 있다.
이 선행기술에서는, 데이터의 유지만을 행하는 경우, 게이트선을 순차 선택하여, 센스앰프로 표시화소의 화소전극신호를 판독하여 공급하고, 그 센스앰프의 반전데이터를 원래의 화소소자의 전극노드에 저장한다. 이 반전화상신호의, 저장에 의해, 표시화소소자가, 액정소자의 경우에 있어서, 액정층에 대하여, 교류전압을 인가하여, 화상신호를 유지하는 것을 도모한다.
이 선행기술은, 내부에서 각 표시화소의 유지전압을 리스토어(restore)함으로써 표시화소소자의 축적전압의 복원(리플래시)을 위한 외부 메모리로부터의 데이터의 기록의 필요성을 없게 하여, 소비전력을 감소하는 것을 도모한다.
표시장치에 있어서는, MOS 트랜지스터(절연게이트형 전계효과 트랜지스터)로서는, 일반적으로, 화소를 형성하는 유리기판 또는 절연성 수지기판의 신뢰성을 확보하기 위해, 저온폴리실리콘 TFT가 사용된다. 이 저온폴리실리콘 TFT에서는, 저온처리에 의해 불순물확산 등이 행해진다. 따라서, 반도체기판영역 표면에 형성되는 벌크형의 MOS 트랜지스터와 비교하여, 이 TFT의 불순물확산은 불충분하고, 또한 폴리실리콘의 막질도 나쁘다. 또한, 게이트 절연막에 대해서도, 충분히 고온으로 열처리되지 않기 때문에, 그 막질이 나쁘다. 또한, TFT의 경우에는, 채널영역이, 유리기판 또는 절연성 수지기판 상에 형성된 반도체층으로 구성되고, 그 임계치전압조정을 위한 불순물 이온주입은 행해지지 않고, 또한 기판영역에 대한 바이어스전압의 인가도 행해지지 않는다.
따라서, 이들 요인으로부터, 표시장치에서의 TFT의 임계치전압의 변동은, 벌크형 MOS 트랜지스터에 비해 크다. 화소의 유지전압을 재기록(리플래시)하기 위해 센스앰프회로를 이용하는 경우, 표시화소 매트릭스에 대응하여 센스앰프가 배치되기 때문에, 센스앰프회로의 구성요소로서, 저온폴리실리콘 TFT를 사용하는 것이 요구된다. 이러한 센스앰프회로는, 그 TFT의 임계치전압의 변동이 크고, 정확히 센스동작을 행할 수 없다는 문제가 생긴다. 즉, 센스앰프회로는 교차결합되는 TFT로 구성되지만, 교차결합되는 TFT의 임계치전압이 다른 경우, 입력신호에 대하여 오프셋이 걸려, 정확히 데이터를 증폭할 수 없다.
특히, 화소의 유지전압은, 화소소자 내의 데이터 유지용량소자에 의해 유지되어 있을 뿐이며, 센스앰프회로에 대한 판독전압은 작다. 따라서, 이러한 임계치전압의 변동이 크고, 입력신호에 대한 오프셋이 생기는 경우, 화소소자로부터 판독된 화소전압을, 센스앰프회로에서 정확히 증폭할 수 없고, 화소의 유지전압을 리플래시할 수 없다는 문제가 생긴다.
화상표시장치에 있어서, 데이터선을 구동하는 수평 드라이브회로의 출력부에 배치되는 샘플/홀드회로의 OP 앰프의 오프셋을 감소하는 것을 도모하는 구성이 일본특허공개 2001-292041호 공보 및 일본특허공개평 9-320291호 공보에 개시되어 있다. 이들 선행기술에서는, 입력화상신호에 대한 OP 앰프의 오프셋의 영향을 방지하기 위해, OP 앰프의 출력신호를 피드백하여, 입력화상신호에 대한 비교기준전압을 바이어스하고, 이 OP 앰프의 오프셋을 캔슬하는 것을 행하고 있다. 그렇지만, 이들 선행기술에 있어서는, 화상 데이터에 따라 화소에 데이터를 기록하는 데이터선 드라이브회로의 구성만이 고려되어 있고, 화소의 유지전압의 누설전류에 기인하는 저하의 문제는 조금도 고려되어 있지 않다.
또한, 제조공정완료 후에 있어서는, 각 화소가 정확히, 표시동작을 행하는 가를 테스트해야 한다. 이 테스트시에 있어서는, 각 화소에 테스트화소 데이터를 기록하고, 그 기록한 화소데이터를 외부에서 판독하여, 테스트 데이터와 비교할 필요가 있다. 이러한 테스트를 행하는 경우, 화소로부터 판독된 미소전압을 정확히 증폭하여, 외부로 판독할 필요가 있다. 이 때문에, 미소화소전압을 테스터가 검출할 필요가 있고, 테스터의 가격이 고가로 된다는 문제가 생긴다.
(발명의 개시)
그러므로, 본 발명의 목적은, 정확히, 화소데이터전압을 유지할 수 있는 표시장치를 제공하는 것이다.
본 발명의 다른 목적은, 염가인 테스터를 사용하여 용이하게 화소의 테스트를 행할 수 있는 표시장치를 제공하는 것이다.
본 발명에 관한 표시장치는, 행렬형으로 배열되는 복수의 표시화소소자와, 각 표시화소행에 대응하여 배치되고, 각각에 대응한 행의 표시화소소자가 접속되며, 선택시, 대응한 행의 표시화소를 선택하는 복수의 게이트선과, 각 표시화소열에 대응하여 배치되고, 각각에 대응열의 표시화소가 접속되며, 대응한 열의 표시화소소자에 대한 화소데이터를 전송하는 복수의 데이터선과, 각 열에 대응하여 배치되고, 각각이, 활성화시, 대응한 열의 데이터선의 데이터를 증폭하는 복수의 증폭회로를 포함한다. 각 증폭회로는, 용량소자와, 대응한 데이터선에 결합되는 제1 입력과 용량소자에 접속되는 제2 입력을 갖고, 활성화시, 제1 및 제2 입력의 신호를 차동적으로 증폭하는 차동증폭회로와, 동작모드 지시신호에 응답하여, 이 제1 입력을 소정전압을 공급하는 기준전원에 결합하는 제1 스위칭소자와, 이 동작모드지시에 응답하여 차동증폭회로의 출력과 용량소자를 결합하는 제2 스위칭소자를 포함한다.
각 데이터선에 대하여 증폭회로를 배치한다. 이 증폭회로에 있어서, 차동증폭회로의 제1 입력을 소정전원에 결합하고 또한 제2 입력을 출력신호를 수신하는 용량에 결합함으로써, 이 용량소자에 있어서는, 기준전압의 오프셋전압이 저장된다. 이 후, 화소가 선택되어, 화소데이터가 차동증폭회로에 전송되어 온 경우, 차동증폭회로에서의 오프셋을 상쇄하여, 이 화소데이터를 차동적으로 증폭할 수 있다. 따라서, 차동증폭회로의 TFT의 임계치전압의 변동이 큰 경우에 있어서도, 이 임계치전압의 변동에 기인하는 오프셋의 영향을 받지 않고 정확히 화소데이터를 복원할 수 있다.
이 차동증폭회로의 출력신호를 원래의 화소에 기록함으로써, 화소데이터의 리플래시(복원)를 행할 수 있다. 또한, 이 차동증폭회로의 출력신호를 외부로 판독함으로써, 대진폭의 데이터신호를 외부로 판독할 수 있어, 미소진폭의 화소데이터를 외부에서 증폭할 필요가 없고, 테스터의 구성을 간략화할 수 있어, 용이하게 저렴한 테스터를 사용하여 표시장치의 테스트를 행할 수 있다.
본 발명의 다른 목적 및 특징과 이점은, 이하에 첨부한 도면을 참조하여 행하는 본 발명이 바람직한 실시예의 상세한 설명으로부터 더욱 명백해질 것이다.
본 발명은, 화상을 표시하기 위한 표시장치에 관한 것으로, 특히, 화소에 대응하여 배치되는 표시화소소자를, 용량의 유지전압에 의해 구동하는 표시장치에 관한 것이다.
도 1은, 본 발명에 따른 표시장치의 전체의 구성을 개략적으로 나타내는 도면이다.
도 2는, 도 1에 나타내는 표시화소소자의 구성의 일례를 나타내는 도면이다.
도 3은, 도 1에 나타내는 표시장치의 주요부의 구성을 구체적으로 나타내는 도면이다.
도 4는, 도 3에 나타내는 구성의 동작을 나타내는 타이밍도이다.
도 5는, 도 1에 나타내는 수직주사회로의 구성을 개략적으로 나타내는 도면이다.
도 6은, 도 5에 나타내는 수직주사회로의 동작을 나타내는 타이밍도이다.
도 7은, 도 5에 나타내는 수직주사회로의 동작을 보다 구체적으로 나타내는 도면이다.
도 8은, 도 3 및 도 5에 나타내는 구성의 동작을 나타내는 타이밍도이다.
도 9는, 리플래시동작에 관련되는 제어신호를 발생하는 부분의 구성을 개략적으로 나타내는 도면이다.
도 10은, 도 9에 나타내는 회로의 동작을 나타내는 타이밍도이다.
도 11은, 도 1에 나타내는 리플래시 제어회로의 접속제어신호를 발생하는 부분의 구성의 일례를 나타내는 도면이다.
도 12는, 도 11에 나타내는 회로의 동작을 나타내는 타이밍도이다.
도 13은, 도 3에 나타내는 차동증폭회로의 구성의 일례를 나타내는 도면이다.
도 14는, 도 3에 나타내는 차동증폭회로의 다른 구성을 나타내는 도면이다.
도 15는, 도 3에 나타내는 차동증폭회로의 또 다른 구성을 나타내는 도면이다.
도 16은, 본 발명의 실시예 2에 따른 표시장치의 주요부의 구성을 개략적으로 나타내는 도면이다.
도 17은, 도 16에 나타내는 표시화소소자의 데이터판독시의 동작을 나타내는 신호파형도이다.
도 18은, 도 16에 나타내는 용량소자의 단면구조를 개략적으로 나타내는 도면이다.
도 19는, 도 16에 나타내는 승압신호를 발생하는 부분의 구성을 개략적으로 나타내는 도면이다.
도 20은, 도 19에 나타내는 회로의 동작을 나타내는 신호파형도이다.
도 21은, 본 발명의 실시예 3에 따른 표시장치의 구성을 개략적으로 나타내는 도면이다.
도 22는, 도 21에 나타내는 표시장치의 주요부의 구성을 나타내는 도면이다.
도 23은, 도 21에 나타내는 리플래시회로 및 테스트회로의 구성의 일례를 나타내는 도면이다.
도 24는, 도 23에 나타내는 증폭회로와 테스트 선택 게이트의 접속을 구체적으로 나타내는 도면이다.
도 25는, 도 24에 나타내는 제어신호를 발생하는 부분의 구성을 개략적으로 나타내는 도면이다.
도 26은, 도 25에 나타내는 회로의 동작을 나타내는 타이밍도이다.
도 27은, 도 23에 나타내는 테스트 선택 제어신호를 발생하는 부분의 구성을 개략적으로 나타내는 도면이다.
도 28은, 도 2에 나타내는 회로의 동작을 나타내는 타이밍도이다.
도 29는, 표시화소소자의 다른 구성을 나타내는 도면이다.
도 30은, 표시화소소자의 또 다른 구성을 나타내는 도면이다.
도 31은, 표시화소소자의 또 다른 구성을 나타내는 도면이다.
도 32는, 본 발명의 실시예 4에 따른 표시장치의 주요부의 구성을 개략적으로 나타내는 도면이다.
(발명을 실시하기 위한 최선의 형태)
[실시예 1]
도 1은, 본 발명의 실시예 1에 따른 화상표시장치의 전체의 구성을 개략적으로 나타내는 도면이다. 도 1에서, 화상표시장치는, 행렬형으로 배열되는 복수의 화소소자 PX를 포함하는 표시화소 매트릭스(1)와, 표시화소 매트릭스(1)의 행을 도시하지 않은 수직주사신호에 따라 순차 선택하는 수직주사회로(2)와, 통상동작모드시, 도시하지 않은 수평클록신호에 따라 표시화소 매트릭스(1)의 열을 선택하는 신호를 생성하는 수평주사회로(3)와, 수평주사회로(3)로부터의 선택신호에 따라 화상 데이터 PD를 표시화소 매트릭스(1)의 열에 순차 전달하는 데이터선 접속회로(4)와, 활성화시, 표시화소 매트릭스(1)의 각 표시화소의 유지전압을 리플래시하는 리플래시회로(5)와, 리플래시 모드 지시신호 SELF에 따라 수직주사회로(2), 데이터선 접속회로(4) 및 리플래시회로(5)의 동작을 제어하는 리플래시 제어회로(6)를 포함한다.
표시화소 매트릭스(1)에서는, 화소소자 PX의 각 행에 대응하여 게이트선 GL이 배열되고, 또한 화소소자 PX의 각 열에 대응하여 데이터선 DL이 배치된다. 게이트선 GL에, 1행의 화소소자 PX가 접속되고, 데이터선 DL에 1열의 화소소자 PX가 접속된다. 도 1에서는, 하나의 게이트선 GL과 하나의 데이터선 DL의 교차부에 배치되는 화소소자 PX를 대표적으로 나타낸다.
수직주사회로(2)는, 화소소자 PX의 유지전압을 재기록하는 통상동작모드시 및 유지전압을 복원하는 리플래시모드시 중 어느 하나에 있어서도, 게이트선 GL을 소정의 시퀀스로 선택상태로 구동한다. 이 수직주사회로(2)가 게이트선 GL을 선택상태로 구동하는 시퀀스로서는, 각 행을 순차 선택상태로 구동하는 논인터레이스방식 및 1행씩의 행을 선택상태로 구동하는 인터레이스방식 중 어느 하나가 사용되어도 된다.
수평주사회로(3)는, 1예로서, 수평클록신호(도시하지 않음)에 따라 시프트동작을 행하여, 데이터선 선택 타이밍신호를 생성하는 수평 시프트 레지스터와, 이 수평 시프트 레지스터의 출력신호에 따라, 데이터선 DL을 순차 선택하는 버퍼회로를 포함한다. 이 버퍼회로를 수평주사회로(3)에 설치함으로써, 선택 데이터선이 비선택상태로 이행하기 전에 다음 데이터선이 선택상태로 구동되는 다중선택을 금지한다.
데이터선 접속회로(4)는, 통상동작시에 있어서는, 화상 데이터버스(공통화상 데이터선)를 통해 전달되는 화상 데이터 PD를, 이 수평주사회로(3)의 출력신호에 따라 순차 데이터선을 선택하여, 표시화소 매트릭스(1)의 대응한 선택열에 전달한다. 리플래시모드시에 있어서는, 이 데이터선 접속회로(4)는 비도통상태가 되고, 화상데이터 PD를 전달하는 화상 데이터버스(또는 데이터선 드라이버)와 표시화소 매트릭스(1)를 분리한다.
이 데이터선 접속회로(4)는, 수평주사회로(3)의 제어 하에, 1행의 화상 데이터 PD를 도입한 후에, 이 1행의 화상 데이터를, 동시에 표시화소 매트릭스(1)의 선택행의 표시화소소자 PX에 전송하도록 구성되어도 된다. 이 구성인 경우, 샘플앤드홀드회로에 의해 화상 데이터를 샘플링한 후에, 동시에, 샘플링된 화상 데이터가 전송된다.
리플래시 제어회로(6)는, 리플래시 모드 지시신호 SELF의 활성화시, 리플래시회로(5)를 활성화하고, 표시화소 매트릭스(1)의 각 표시화소소자 PX의 유지전압의 리플래시(복원)를 실행한다. 이 리플래시 제어회로(5)는 리플래시에 있어서는, 수직주사회로(2)에 대한 시프트동작에 필요한 각종 클록신호를 생성해도 되고, 또한, 리플래시 제어회로(6)는, 리플래시모드시에, 외부로부터 공급되는 클록신호에 따라 수직주사회로(2)에 대하여 시프트동작에 필요한 클록신호를 생성해도 된다.
리플래시회로(5)는, 데이터선 DL 각각 대응하여 설치되는 증폭회로를 포함하고, 이 증폭회로는, TFT로 구성된다. 이 TFT의 임계치전압의 변동에 의한 오프셋을 상쇄하기 위해, 이 리플래시회로(5)에서의 증폭회로 각각에 대하여, 오프셋을 캔슬하는 회로가 설치된다. 이 리플래시회로(5)에 포함되는 오프셋 캔슬기능 부착의 증폭회로에 의해 증폭된 데이터가, 리플래시모드시, 원래의 화소소자 PX에 기록되어, 표시화소 매트릭스(1)에서의 화소소자 PX의 유지전압이 리플래시된다.
외부에 설치된 메모리가 기억하는 리플래시용 데이터를, 새롭게 리플래시를 위해 판독하고 표시화소 매트릭스(1)로 기록할 필요가 없고, 소비전력이 감소된다. 또한, 이 리플래시회로(5)에 있어서는, 화소데이터를 증폭하는 회로에서, 오프셋을 캔슬하는 구성이 설치되어 있고, 표시화소소자 PX로부터 판독된 미소전압을 정확히 증폭하여, 원래의 화소소자 PX에 기록할 수 있다. 이에 따라, 표시화상의 변경이 없는 경우, 장기에 걸쳐 내부에서 유지전압을 유지할 수 있어, 표시화상의 품질 저하가 생기는 것을 확실히 방지할 수 있다.
또한, 테스트모드시에 있어서는, 이 리플래시회로(5)의 증폭회로에 의해 증폭된 화상 데이터를 외부로 전송한다. 대진폭의 화상 데이터를 생성하여 외부로 판독할 수 있어, 염가인 LSI 용의 테스터를 사용하고 표시화소소자의 시험을 행할 수 있다.
도 2는, 도 1에 나타내는 표시화소소자 PX의 구성의 일례를 나타내는 도면이다. 도 2에서, 표시화소소자 PX는, 게이트선 GL 상의 신호전위에 따라 도통하고, 대응한 데이터선 DL을 화소전극노드(전압유지노드)(10)에 전기적으로 결합하는 N채널 MOS 트랜지스터(TFT)(11)와, 전압유지노드(10)의 전압을 유지하는 전압유지 용량소자(12)와, 전압유지노드(10)와 대향전극과의 사이에 배치되는 액정표시소자(13)를 포함한다.
전압유지 용량소자(12)는, 그 한쪽 전극노드가 전압유지노드(10)에 결합되고, 그 다른쪽 전극노드에, 공통전극전압 Vcom을 수신한다. 전압유지노드(10)에, 공통전극전압 Vcom과 데이터선 DL을 통해 공급되는 신호전압의 차와 전압유지 용량소자(12)의 용량값에 따른 전하가 축적된다.
액정표시소자(13)는, 이 전압유지노드(10)의 전압과 대향전극에 공급되는 대향전극전압 Vcnt의 전압차에 따라 배향방향이 결정되고, 따라서, 그 반사율(휘도)이 결정된다. 대향전극전압 Vcnt는, 이 표시화소 매트릭스의 전체면에 걸쳐 배치된다. 공통전극전압 Vcom은, 전압유지노드(10)의 축적전하량을 결정하는 전압이고, 표시화소 매트릭스(1)의 각 화소소자 PX에 대하여 공통으로 공급된다.
전압유지노드(10)의 유지전하가, 액정표시소자(13) 또는 커패시터(12) 또는 TFT(11)를 통해 누설한다. 이 전압유지노드(10)의 유지전압을, 도 1에 나타내는 리플래시회로(5)를 사용하여 리플래시를 행하여, 원래의 전압레벨로 복원한다. 전하의 누설에 의한 전압저하를 보상하여 정확히 장시간에 걸쳐 화상 데이터를 유지할 수 있다.
통상, 게이트선 GL은, 고전압과 부전압의 사이에서 구동된다. 이 게이트선 GL을, 고전압레벨로 구동함으로써, 데이터선 DL로 전달된 화상신호를, TFT(11)의 임계치전압의 손실을 따르지 않고 전압유지노드(10)로 전달할 수 있다. 또한, 게이트선 GL을 부전압레벨로 유지함으로써, TFT(11)를 깊은 오프상태로 설정하여, 이 TFT(11)를 통한 누설전류를 억제한다.
도 3은, 도 1에 나타내는 데이터선 접속회로(4), 표시화소 매트릭스(1), 및 리플래시회로(5)의 구성을 구체적으로 나타내는 도면이다. 도 3에서는, 표시화소 매트릭스(1)에서, 2행 2열로 배열되는 화소 PX를 대표적으로 나타낸다. 행방향으로 정렬하는 화소소자 PX에 대하여, 각각 게이트선 GLa 및 GLb가 배치되고, 또한 열방향으로 정렬하는 화소에 대하여, 데이터선 DLi 및 DLj가 배치된다. 게이트선 GLa 및 GLb로는, 각각 게이트선 구동전압 VGa 및 VGb가, 도 1에 나타내는 수직주사회로(2)로부터 공급된다.
데이터선 접속회로(4)는, 공통화상 데이터선(15)을 통해 공급되는 화상 데이터신호 PD를, 도 1에 나타내는 수평주사회로(3)로부터의 데이터선 선택신호 Hi 및 Hj에 따라 선택적으로 도통하여 전달하는 데이터선 선택 게이트 20i 및 20j와, 데이터선 선택 게이트 20i 및 20j에 대하여 설치되고, 공급된 화상 데이터를 증폭하는 데이터선 드라이버 22i 및 22j와, 데이터선 드라이버 22i 및 22j의 출력과 데이터선 DLi 및 DLj의 사이에 설치되는 분리게이트 24i 및 24j를 포함한다.
이들 분리게이트 24i 및 24j는, 접속제어신호 S1에 응답하여 선택적으로 비도통상태가 되고, 데이터선 드라이버 22i 및 22j의 출력과 데이터선 DLi 및 DLj를 분리한다. 이 접속제어신호 S1은, 리플래시모드시 활성화되고, 활성화시, 분리게이트 24i 및 24j를 비도통상태로 설정한다.
데이터선 드라이버 22i 및 22j는, 통상, 볼티지 폴로어로 구성되어, 대응한데이터선 선택 게이트 20i 및 20j의 도통시, 공통 데이터선(15) 상에 공급된 화상 데이터신호 PD에 대응하는 전압레벨의 신호를 생성한다.
리플래시회로(5)는, 데이터선 DLi 및 DLj 각각 대응하여 설치되는 증폭회로 AMPi 및 AMPj를 포함한다. 이들 증폭회로 AMPi 및 AMPj는, 동작시, 대응한 데이터선 DLi 및 DLj 상의 신호를 비교기준전압에 근거하여 차동증폭하고, 그 증폭결과를, 다시 대응한 데이터선 DLi 및 DLj에 전달한다. 이들 증폭회로 AMPi 및 AMPj는, 동일구성을 가지기 때문에, 도 3에서는, 데이터선 DLi에 대하여 설치되는 증폭회로 AMPi의 구성을 대표적으로 나타낸다.
증폭회로 AMPi는, 스위치 제어신호 S2에 응답하여 기준전압 VM을 노드 N1에 전달하는 스위칭소자 30과, 노드 N1 및 N2의 전압을 차동적으로 증폭하는 차동증폭회로 32와, 스위치 제어신호 S2에 따라 차동증폭회로(32)의 출력노드 N3을 노드 N2에 전기적으로 결합하는 스위칭소자 33과, 노드 N2와 접지노드의 사이에 결합되는 용량소자(34)와, 차동증폭회로(32)의 출력신호를 수신하는 2단이 되는 인버터버퍼 35 및 36과, 스위치 제어신호 S4에 따라, 인버터버퍼 36의 출력신호를, 데이터선 DLi에 전달하는 스위칭소자 37을 포함한다. 이들 스위칭소자 30, 33 및 37은, 전송게이트 또는 CMOS 트랜스미션 게이트로 구성되고, 이들은, TFT로 구성된다. 기준전압 VM은, 화소소자 PX에 기록되는 화상신호의 H 레벨 데이터 및 L 레벨 데이터에 해당하는 전압 VH 및 VL의 거의 중간의 전압으로 설정된다((VH-VL)/2).
차동증폭회로 32는, 비반전입력이 노드 N1에 접속되고, 반전입력이 노드 N2에 접속된다. 따라서, 차동증폭회로 32는, 노드 N2의 전압을 기준으로서 노드 N1의전압을 증폭한다.
인버터버퍼 35 및 36은, 차동증폭회로 32의 출력신호에 따라, 큰 구동력으로, 대응한 데이터선 DLi를 구동한다. 다음에, 도 4를 참조하여, 이 도 3에 나타내는 표시장치의 리플래시동작에 대하여 설명한다.
리플래시모드 지시신호 SELF의 활성화에 따라, 시간 t0에서, 접속제어신호 S1이 L 레벨이 되고, 따라서, 분리게이트 24i 및 24j가 비도통상태가 된다. 이 상태에서는, 데이터선 DLi 및 DLj 상의 전압 VD는 플로팅상태가 되고, 또한 게이트선 GLa 및 GLb 상의 게이트선 구동신호 VG(VGa 및 VGb)가, L 레벨(전압 VGL 레벨)로 있다. 따라서, 화소소자 PX에서는, TFT 11은, 전부 비도통상태로 있고, 내부의 화소전극노드의 전압이, 용량소자(12)에 유지되어 있다.
접속제어신호 S1이 L 레벨로 하강하고 나서, 시간 t1에서, 스위치 제어신호 S2 및 S3이, 활성화되고, 증폭회로 AMPi 및 AMPj에서, 스위칭소자 30 및 33이 도통한다. 이에 따라, 노드 N1을 통해, 데이터선 DLi 및 DLj(이하, 총칭적으로 부호 DL을 사용함)가, 중간전압 VM 레벨로 프리차지된다.
또한, 증폭회로 AMPi 및 AMPj에서, 차동증폭회로 32는, 그 출력노드 N3의 전압레벨이 스위칭소자 33을 통해 노드 N21에 전달된다. 따라서, 차동증폭회로(32)는, 그 출력이, 자신의 반전입력에 스위칭소자 33을 통해 접속되고, 볼티지 폴로어로서 동작한다.
차동증폭회로 32에서는, 그 구성요소의 TFT의 임계치전압의 변동에 의해, 오프셋 VOS가 존재한다. 따라서, 차동증폭회로(32)는, 그 출력신호는, 이상적으로는,비반전 입력노드 N1의 전압 VM 레벨이 되지만, 오프셋전압 VOS에 의해, 그 출력전압은 VM+VOS가 된다. 이 오프셋전압 VOS는, 부의 전압레벨인 경우도 존재한다. 도 10에서는, 오프셋전압 VOS가, 정의 전압레벨이고, 이 차동증폭회로 32의 출력노드 N3의 전압이, 중간전압 VM보다도 높은 전압레벨로 설정되어 있는 상태를 일례로서 나타낸다. 노드 N2가, 용량소자 34에 결합되어 있고, 따라서, 차동증폭회로 32의 오프셋 전압정보가, 용량소자 34에 의해 유지된다.
소정시간이 경과하면, 시간 t2에서, 스위치 제어신호 S2 및 S3이 모두 비활성화되고, 스위칭소자 30 및 33이 비도통상태가 된다. 이 상태에서는, 데이터선 DL에서는, 그 기생용량 27(27i, 27j)을 총칭적으로 나타냄에 의해, 데이터선의 전압 VD가 중간전압 VM 레벨로 유지된다.
한편, 노드 N2는, 용량소자 34에 의해, 전압 VM+VOS의 레벨로 유지된다. 차동증폭회로 32의 출력노드 N3도, 전압 VM+VOS로 유지된다. 이 차동증폭회로 32는, 노드 N2의 전압을 비교기준전압으로서, 노드 N1, 즉 데이터선 DL의 전압을 비교하는 비교기로서 동작한다. 용량소자 34에 의해 유지되는 비교기준전압은, 이 차동증폭회로 32의 오프셋전압을 포함한 전압(=VM+VOS)으로 되어 있다. 따라서, 차동증폭회로(32)는, 이 오프셋이 취소된 상태로 비교동작을 행한다.
시간 t3에서, 게이트선 GL(GLa 또는 GLb)이 선택상태로 구동되고, 선택게이트선 상의 게이트선 구동신호 VG(VGa 또는 VGb)가 H 레벨(전압 VGH 레벨)로 상승된다. 한편, 비선택의 게이트선은, L 레벨(전압 VGL) 레벨로 유지된다. 따라서, 이 선택게이트선 GL에 접속되는 화소소자 PX에서 TFT가 도통하고, 전압유지용량소자(12)에 의해 유지된 전하가, 데이터선 DL에 전달되며, 이 데이터선 전압 VD가, 프리차지전압 VM으로부터 변화된다. 도 4에서는, 데이터선 DL의 전압 VD가, 프리차지상태의 중간전압 VM으로부터 또한 전압 ΔVDH 상승한 경우를 나타낸다.
지금, 설명을 간략화하기 위해, 데이터선 DL에는, H 레벨(전압 VH 레벨)의 화상신호가 기록되고, 전압유지노드의 누설전류가 생기지 않고, 그 전압레벨이, 저하하지 않고, 전압 VH의 레벨로 유지되어 있다고 가정한다. 이 경우, 화소소자의 축적전하의 판독에 의한 데이터선 DL의 전압변화분 ΔVDH는, 다음식으로 표시된다.
ΔVDH=(VH-VM)·Cs/(Cd+Cs)
이때, Cd 및 Cs는, 각각 데이터선의 기생용량 27(27i, 27j)의 용량값 및 표시화소소자의 용량소자(12)의 용량값을 각각 나타낸다.
VM=(VH-VL)/2이고, 다음 식 (1)을 구할 수 있다.
ΔVDH=(VH-VL)·Cs/2·(Cd+Cs)…(1)
마찬가지로, 화소소자가, L 레벨의 데이터신호를 저장하고, 전압 VL 레벨의 경우에는, 다음식이 충만된다.
ΔVDL=(VL-VM)·Cs/(Cd+Cs)·
=(-VH+3·VL)·Cs/2·(Cd+Cs)…(2)
VL=0(V)로 하면, 다음식 (3) 및 (4)를 구할 수 있다.
ΔVDH=VH·Cs/2·(Cd+Cs)…(3)
ΔVDL=-VH·Cs/2·(Cd+Cs)…(4)
즉, ΔVDH=-ΔVDL을 구할 수 있다. 데이터선의 전압변화량은, H 레벨의 화상데이터신호 판독시 및 L 레벨의 화상 데이터신호 판독시에 있어서 동일한 크기가 된다.
Cs/Cd=1/20, 및 VH=5(V)라 가정하면, 다음식을 구할 수 잇다.
ΔVDH=2.5/20·1.1=0.119(V)
ΔVDL=-ΔVDH=-0.119(V)
즉, 데이터선 DL의 전압 VD는, 이상상태에 있어서는, 화소소자에 기록되어 있는 데이터에 따라 중간전압 VM(=2.5V)을 중심으로, ±0.119(V) 변화된다. 이 데이터선의 변화량 ΔVDH 또는 ΔVDL이 차동증폭회로 32에 의해 증폭되어, 그 출력노드 N3에 증폭결과가 출력된다. 차동증폭회로 32의 출력신호는, 인버터버퍼 35 및 36에 의해 큰 구동력을 갖는 신호로 변환된다.
시간 t4에서, 스위치 제어신호 S4가 활성화되고, 스위칭소자 37을 도통상태로 설정한다. 이에 따라, 인버터버퍼 36에 의해, 노드 N5의 전압에 따라, 데이터선 DL이 구동되고, 그 전압이, H 레벨(전압 VH 레벨)에까지 구동된다. 이 데이터선 DL 상의 전압 VD는, 대응한 게이트선이 선택상태로 있기 때문에, 원래의 화소소자 PX에 기록되어, 전압유지 용량소자(12)에 의해 유지된다.
증폭회로 AMPi 및 AMPj에서, 인버터버퍼 36의 동작전원전압을, 전압 VH 및 VL과, 화소데이터신호의 H 레벨 및 L 레벨에 대응하는 전압레벨로 설정함으로써, 정확히, 원래의 화소로, 기록된 화상 데이터신호를 복원하여 재기록을 행하여, 화소데이터의 리플래시를 행할 수 있다.
또한, 이 시간 t3으로부터의 차동증폭회로 32의 비교동작시에 있어서, 전압VM+ΔVDH 또는 VM-ΔVDH를, 노드 N2의 비교기준전압 VM+VOS와 비교함으로써, 이 차동증폭회로 32의 오프셋을 캔슬하여, 정확히, 화소데이터의 비교 및 증폭동작을 행할 수 있다.
이 차동증폭회로 32의 출력신호가, 비교적 큰 진폭을 가지고 있고, 따라서 인버터버퍼 35 및 36에서, 마찬가지로 TFT 의 임계치전압의 변동에 의해, 입력논리 임계치가 변동해도, 정확히, 이 차동증폭회로 32의 출력신호에 따라 노드 N5에, 판독된 화소데이터신호에 대응하는 전압을 생성하여, 원래의 데이터선 DL(DLi 또는 DLj)에 전송할 수 있다.
전술한 동작을, 각 게이트선에 대하여 순차 반복하여 실행함으로써, 표시화소의 행단위로, 화소데이터의 리플래시를 행할 수 있다.
도 5는, 도 1에 나타내는 수직주사회로(2)의 구성을 보다 구체적으로 나타내는 도면이다. 도 5에서, 수직주사회로(2)는, 수직주사 개시신호 STV와 수직주사 클록신호 VCK에 따라 시프트동작을 행하고, 그 출력 SR1-SRm을 순차 선택상태로 구동하는 수직시프트 레지스터(40)와, 다중선택 금지신호 INHV와 수직시프트 레지스터(40)의 출력신호 SR1-SRm에 따라 데이터선 구동신호 VG1-VGm을 생성하는 버퍼회로(41)를 포함한다.
수직주사 개시신호 STV가, 표시화소 매트릭스에 있어서, 1프레임(또는 1필드)의 주사완료시에 활성화된다. 수직시프트 레지스터(40)는, 이 수직주사 개시신호 STV의 활성화에 따라, 그 선택출력이 초기화되고, 수직주사 클록신호 VCK에 따라, 그 초기 위치로부터 두 번째 시프트동작을 행한다.
버퍼회로 41은, 다중선택 금지신호 INHV에 따라, 게이트선 구동신호 VG1-VGm에서, 2개의 게이트선 구동신호가 동시에 선택상태가 되는 것을 금지한다. 즉, 다중선택 금지신호 INHV가, 논리 H 레벨의 활성상태일 때에는, 버퍼회로 41은, 수직시프트 레지스터 40의 출력신호 SR1-SRm의 상태에 관계없이, 게이트선 구동신호 VG1-VGm을 전부 비선택상태로 한다. 이 다중선택 금지신호 INHV가, 논리 L 레벨로 하면, 버퍼회로 41은, 이 수직시프트 레지스터 40의 출력신호 SR1-SRm에 따라 게이트선 구동신호(수직주사신호)를 선택상태로 구동한다. 다음에, 도 6을 참조하여, 통상동작모드시의 화상 데이터의 기록에 대하여 간단히 설명한다.
통상동작모드시에 있어서는, 리플래시모드 지시신호 SELF가 L 레벨이다. 이 상태에 있어서는, 접속제어신호 S1 및 통상동작모드 지시신호 NORM이 모두 활성상태이다. 통상동작모드 지시신호 NORM은, 리플래시모드 지시신호 SELF의 반전신호이다. 이 경우에는, 외부의 도시하지 않은 컨트롤러로부터 공급되는 수직주사 개시신호 STV, 및 다중선택 금지신호 INHV 및 수직주사 클록신호 VCK에 따라, 수직시프트 레지스터 40이 시프트동작을 행한다.
즉, 우선 수직시프트 레지스터 40이, 수직주사 개시신호 STV를 도입하고, 다음 수직주사 클록신호 VCK에 따라 시프트동작에 의해, 선두행의 선택신호, SR1을 선택상태로 구동한다. 따라서, 이 수직주사 개시신호 STV가 상승되어 다음 사이클에 있어서, 게이트선 구동신호 VG1이 선택상태로 구동된다. 이후, 수직주사 클록신호 VCK에 따라, 수직시프트 레지스터(40)가 시프트동작을 행하고, 게이트선 구동신호 VG1-VGm이 순차 선택상태로 구동된다.
여기서, 도 6에서는, 게이트선 구동신호 VG1-VGm이, 논인터레이스방식에 따라 순차 선택되는 시퀀스를 일례로서 나타낸다. 인터레이스방식으로, 게이트선 구동신호 VG1-VGm이 선택상태로 구동되어도 된다. 이 인터레이스방식인 경우에는, 짝수행의 게이트선으로 구성되는 필드와 홀수행의 게이트선으로 구성되는 필드가 교대로 선택된다.
게이트선 구동신호 VG1이 선택상태인 동안에, 도 1에 나타내는 수평주사회로(3)가, 수평클록신호(도시하지 않음)에 따라 시프트동작을 행하고, 각 데이터선에, 화상 데이터신호 PD에 따른 화상신호를 전송한다. 이 통상동작모드시에 있어서는, 스위치 제어신호 S2, S3 및 S4는 전부 비활성상태이고, 도 3에 나타낸다. 증폭회로 AMPi 및 AMPj에서, 가령 차동증폭회로(32)가 차동증폭동작을 행해도 그 출력은, 대응한 데이터선으로부터 분리되어 있고, 화상 데이터신호의 기록에는 영향을 미치게 하지 않는다. 통상동작모드시, 리플래시회로(5)는, 전부 비활성상태에 유지되어도 된다.
도 7은, 이 통상동작모드시의 수직시프트 레지스터 40 및 버퍼회로 41의 동작을 보다 상세히 나타내는 도면이다. 이 도 7에 나타내는 바와 같이, 수직시프트 레지스터는, 수직주사 클록신호 VCK에 따라 시프트동작을 행한다. 따라서, 이 수직시프트 레지스터 40의 출력신호 SR1, SR2는, 수직주사 클록신호 VCK의 1클록사이클기간, 논리 H 레벨이 된다.
다중선택신호 INHV는, 수직주사 클록신호 VCK의 상승에 응답하여, 소정기간 H 레벨이 되고, 이전 버퍼회로 41의 출력신호 VG1-VGm을 전부 L 레벨로 유지한다.따라서, 이 다중선택 금지신호 INHV가, H 레벨의 기간, 게이트선 구동신호 VG1-VGm은 전부 비선택상태로 있다.
다중선택 금지신호 INHV가, L 레벨로 하강하면, 버퍼회로 41이, 이 수직시프트 레지스터 40의 출력신호 SR1-SRm에 따라 게이트선 구동신호 VG1-VGm을 구동한다. 따라서, 수직주사 클록신호 VCK가 상승하고, 수직시프트 레지스터 40이 시프트동작을 행하였을 때, 수직시프트 레지스터 40의 출력신호 SR1 및 SR2가 모두 H 레벨이 되는 기간이 존재해도, 이전, 다중선택 금지신호 INHV가, H 레벨이고, 버퍼회로 41로부터의 게이트선 구동신호 VG1 및 VG2에서 다중선택이 생기지 않고, 확실히, 선택행(게이트선)의 화소에 대하여, 화상 데이터를 기록할 수 있다.
이때, 수평주사신호 H1, H2…(도 2 참조)에 따라, 점순차 방식으로 선택행에 접속되는 화소에 대하여, 순차 화상 데이터가 기록된다. 그렇지만, 이 점순차 방식에서는 없고, 선택행의 화소에 대하여 동시에 화상 데이터신호가 기록되는 기록방식이 사용되는 경우, 도 2에 나타내는 수평주사신호 H1, H2… 대신에 기록타이밍신호가 공급되고, 도 2에 나타내는 데이터선 선택 게이트 20(20i, 20j를 총칭적으로 나타냄)이 동시에 도통상태가 된다.
도 8은, 도 5에 나타내는 수직주사회로(2)의 리플래시시의 동작을 나타내는 타이밍도이다. 도 8에서는, 도 2에 나타내는 스위치 제어신호 S2-S4 및 데이터선 DL의 전위변화도 더불어 나타낸다.
리플래시모드시에 있어서는, 리플래시모드 지시신호 SELF가 H 레벨로 설정되고, 접속제어신호 S1이 L 레벨로 설정된다. 이 상태에서, 클록신호 VCK에 따라, 수직시프트 레지스터(40)가 시프트동작을 행한다. 이 수직클록신호 VCK의 상승에 응답하여, 스위치 제어신호 S2 및 S3이 소정기간 H 레벨이 된다. 이전, 다중선택 금지신호 INHV는 H 레벨이고, 게이트선 구동신호 VG(VG1, VG2를 총칭적으로 나타냄)는, 비활성상태에 있다.
스위치 제어신호 S2 및 S3이 비활성상태로 구동된 후, 다중선택 금지신호 INHV가 L 레벨이 되고, 따라서, 게이트선 구동신호 VG1이 H 레벨로 상승된다. 이 다중선택 금지신호 INHV가 H 레벨인 동안에, 데이터선 DL의 프리차지동작이 완료한다. 게이트선 구동신호 VG1이 H 레벨로 구동되면, 데이터선 DL에는, 선택화소소자의 전압에 따른 전압변화가 생긴다. 이 전압변화가, 대응한 증폭회로에 의해 증폭된다. 이어서, 스위치 제어신호 S4가 H 레벨이 되고, 이 증폭회로에 의해 증폭된 화상 데이터가, 대응한 데이터선 DL에 전달된다.
클록신호 VCK가 다시, H 레벨로 상승되면, 스위치 제어신호 S2 및 S3이 H 레벨로 되고, 이때 게이트선 구동신호 VG1이 L 레벨로 하강하고, 또한 스위치 제어신호 S4도 L 레벨이 된다. 이에 따라, 데이터선 DL이 다시 프리차지된다. 이후, 이 리플래시모드 동안, 수직주사 클록신호 VCK에 따른 수직주사회로(2)에서의 시프트동작에 따라, 게이트선이 순차 선택상태로 구동된다.
리플래시모드시에, 다중선택 금지신호 INHV의 H 레벨기간을, 적당한 기간으로 설정함으로써, 확실히, 대응한 데이터선 DL이 소정의 중간전압레벨로 프리차지된 후에, 게이트선 구동신호 VG1, VG2…를 선택상태로 구동할 수 있다.
이 게이트선 시프트용의 수직주사 클록신호 VCK는, 통상동작모드시 및 리플래시모드시에 있어서, 외부로부터 공급되어도 된다. 이하에는, 이 수직주사 클록신호 VCK를 리플래시모드시에 내부에서 생성하는 구성에 대하여 설명한다.
도 9는, 도 1에 나타내는 리플래시 제어회로(6)의 구성을 개략적으로 나타내는 도면이다. 도 9에서, 리플래시 제어회로(6)는, 리플래시모드 지시신호 SELF의 활성화에 응답하여 소정의 주기로 발진을 행하는 발진회로(55)와, 발진회로(55)의 출력신호 ΦVS0을 버퍼처리하여 리플래시 수직클록신호 VCKS를 생성하는 버퍼회로(56)와, 발진회로(55)의 출력신호 ΦVS0의 상승에 응답하여 원샷의 펄스신호 INHVS를 생성하는 원샷펄스발생회로 57과, 발진회로(55)의 출력신호 ΦVS0을 카운트하는 카운터(58)와, 카운터(58)의 카운트값이 소정의 카운트값에 도달하면, 원샷의 펄스신호 Φ2를 발생하는 원샷펄스발생회로 59와, 리플래시모드 지시신호 SELF의 활성화에 응답하여 원샷의 펄스신호 Φ1을 생성하는 원샷펄스발생회로 60과, 원샷펄스 Φ1 및 Φ2를 수신하여 리플래시 수직주사 개시신호 STVS를 생성하는 OR 회로(61)와, 리플래시모드 지시신호 SELF를 반전하여 통상동작모드 지시신호 NORM 및 접속제어신호 S1을 생성하는 인버터회로(62)를 포함한다.
발진회로(55)는, 리플래시모드 지시신호 SELF의 활성화시 발진동작을 행하는 링오실레이터(55a)와, 링오실레이터(55a)의 출력신호를 반전하여 또한 버퍼처리하여 출력신호 ΦVS0을 생성하는 인버터(55b)를 포함한다. 링오실레이터(55a)는, 리플래시모드 지시신호 SELF를 제1 입력으로 수신하는 NAND 회로 NG와, NAND 회로 NG의 출력신호를 수신하는 짝수단의 종속접속되는 인버터 IV를 포함한다. 이들 짝수단의 인버터의 최종단의 인버터 IV의 출력신호가, NAND 회로 NG의 제2 입력으로 공급된다.
리플래시 제어회로(6)는, 또한, 통상동작모드 지시신호 NORM과 리플래시모드 지시신호 SELF에 따라, 외부로부터의 수직주사 클록신호 VCKN과, 버퍼회로(56)로부터의 리플래시 수직주사 클록신호 VCKS의 한쪽을 선택하여 수직주사 클록신호 VCK를 생성하는 선택회로 70a와, 통상동작모드 지시신호 NORM과 리플래시모드 지시신호 SELF에 따라, 원샷펄스발생회로(57)로부터의 원샷펄스신호 INHVS와, 외부로부터의 다중선택 금지신호 INHVN과의 한쪽을 선택하여 다중선택 금지신호 INHV를 출력하는 선택회로 70b와, 통상동작모드 지시신호 NORM과 리플래시모드 지시신호 SELF에 따라, 외부로부터의 수직주사 개시신호 STVN과, OR 회로(61)의 출력신호 STVS의 한쪽을 선택하여 수직주사 개시신호 STV를 생성하는 선택회로 70c를 포함한다.
선택회로 70a는, 통상동작모드 지시신호 NORM과 외부로부터의 수직주사 클록신호 VCKN을 수신하는 AND 게이트 70aa와, 리플래시모드 지시신호 SELF와 버퍼회로(56)의 출력신호 VCKS를 수신하는 AND 게이트 70ab와, 이들 AND 게이트 70aa 및 70ab의 출력신호를 수신하여 수직주사 클록신호 VCK를 생성하는 OR 게이트 70ac를 포함한다.
선택회로 70b는, 통상동작모드 지시신호 NORM과 외부로부터의 다중선택 금지신호 INHVN을 수신하는 AND 게이트 70ba와, 리플래시모드 지시신호 SELF와 원샷펄스발생회로 57의 출력펄스신호 INHVS를 수신하는 AND 게이트 70bb와, 이들 AND 게이트 70ba 및 70bb의 출력신호를 수신하여 다중선택 금지신호 INHV를 생성하는 OR 게이트 70bc를 포함한다.
선택회로 70c는, 통상동작모드 지시신호 NORM과 외부로부터의 주사개시신호 STVN을 받는 AND 게이트 70ca와, 리플래시모드 지시신호 SELF와 OR 회로(61)의 출력신호 STVS를 받는 AND 게이트 70cb와, 이들 AND 게이트 70ca 및 70cb의 출력신호를 받아 수직주사 개시신호 STV를 생성하는 OR 게이트 70cc를 포함한다.
통상동작모드시에 있어서는, 리플래시모드 지시신호 SELF가 L 레벨이고, 통상동작모드 지시신호 NORM은 H 레벨이다. 따라서 선택회로 70a-70c에서는, 외부로부터의 신호 VCKN, INHVN 및 STVN에 따라, 수직주사 클록신호 VCK, 다중선택 금지신호 INHV 및 수직주사 개시신호 STV가 출력된다. 한편, 리플래시모드시에 있어서는, 리플래시모드 지시신호 SELF가 H 레벨, 통상동작모드 지시신호 NORM이 L 레벨이기 때문에, 이들 선택회로 70a-70c는, 버퍼회로(56), 원샷펄스발생회로 57 및 OR 회로 61의 출력하는 신호 VCKS, INHVS 및 STVS에 따라, 수직주사 클록신호 VCK, 다중선택 금지신호 INHV 및 수직주사 개시신호 STV를 생성한다.
도 10은, 도 9에 나타내는 리플래시 제어회로(6)의 리플래시에 관련되는 신호를 생성하는 부분의 동작을 나타내는 타이밍도이다. 이하, 도 10을 참조하여, 도 9에 나타내는 리플래시 제어회로(6)의 동작에 대하여 간단히 설명한다.
리플래시모드 지시신호 SELF가 L 레벨일 때에는, 발진회로(55)는, 비활성상태로 있고, 그 출력신호 ΦVS0은 L 레벨로 고정된다. 따라서 이 리플래시 제어회로(6)에 있어서, 버퍼회로(56)의 출력신호 VCKS, 원샷펄스발생회로(57)로부터의 원샷펄스신호 INHVS, 및 OR 회로(61)로부터의 펄스신호 STVS는 전부 L 레벨을 유지한다.
이때, 인버터 62에 의해, 통상동작모드 지시신호 NORM이 H 레벨로 있고, 또한 접속제어신호 S1도 H 레벨이며, 표시화소 매트릭스의 화소에 대한 화상 데이터신호의 기록이 실행된다.
화상 데이터의 유지만을 행하는 경우, 리플래시모드 지시신호 SELF가 H 레벨로 구동된다. 이 리플래시모드 지시신호 SELF가 H 레벨로 되면, 링오실레이터(55a)에서, NAND 회로 NG가 인버터로서 동작하고, 링오실레이터(55a)가 발진동작을 시작한다. 따라서, 이 발진회로(55)의 출력신호 ΦVS0이 링오실레이터(55a)가 갖는 소정의 주기로 변화된다.
이 리플래시모드 지시신호 SELF의 상승에 응답하여, 원샷펄스발생회로 60이, 원샷의 펄스신호 Φ1을 생성하고, 따라서, 리플래시 수직주사 개시신호 STVS가 소정기간 H 레벨이 된다. 이 수직주사 개시신호 STVS가 H 레벨이 되고, 이어서, 버퍼회로(56)로부터의 리플래시 수직주사 클록신호 VCKS가 H 레벨로 되면, 이 수직주사 개시신호 STV에 따라 생성되는 수직주사 개시신호 STV가 수직시프트 레지스터로 셋트된다. 이 상태에 있어서는, 간단히 도 5에 나타내는 수직시프트 레지스터(40)에 대한 초기 설정이 행해질 뿐이며, 수직시프트 레지스터의 출력신호는 전부 L 레벨이다.
선택회로 70a-70c에서는, 이 리플래시모드 지시신호 SELF에 따라, 버퍼회로(56)의 출력신호 VCKS, 원샷펄스발생회로 57의 출력신호 INHVS 및 OR 회로(61)의 출력신호 STVS를 선택하여, 수직주사 클록신호 VCK, 다중선택 금지신호 INHV 및 수직주사 개시신호 STV를 생성한다.
버퍼회로(56)로부터의 리플래시 수직주사 클록신호 VCKS가 H 레벨로 다시 상승되면, 도 5에 나타내는 수직시프트 레지스터(40)가 시프트동작을 실행하고, 그 초단의 출력을 H 레벨로 상승한다. 한편, 원샷펄스발생회로(57)는, 발진회로(55)의 출력신호 ΦVS2의 상승에 응답하여 소정기간 H 레벨이 되는 리플래시 다중선택 금지신호 INHVS를 생성한다. 이 리플래시 다중선택 금지신호 INHVS가 L 레벨로 되면, 수직주사회로로부터의 수직주사신호(게이트선 구동신호) VG1이 H 레벨로 구동된다.
카운터(58)는, 이 발진회로(55)의 출력신호 ΦVS0에 대한 카운트동작을 행하고 있고, 이 표시화소 매트릭스의 m개의 게이트선에 대한 m 개의 신호 ΦVS0의 상승을 카운트하면, 카운트업 신호를 생성한다. 카운터(58)의 카운트업신호에 응답하여, 원샷펄스발생회로(59)가, 원샷의 펄스신호 Φ2를 생성하고, 따라서 다시, 수직주사 개시신호 STVS가 H 레벨로 상승된다. 다음에, 발진회로(55)의 출력신호 ΦVS0이 H 레벨로 상승되면, 이 리플래시 수직주사 개시신호 STVS에 따라 생성된 수직주사 개시신호 STV가, 수직시프트 레지스터에 셋트된다. 이 상태에서, 수직시프트 레지스터에 있어서는, 1프레임의 최종의 주사선(게이트선)에 대한 수직주사신호 VGm을 H 레벨로 구동한다.
다시 발진회로(55)의 출력신호 ΦVS0이 H 레벨로 상승되면, 이 수직시프트 레지스터가, 도입한 수직주사 개시신호 STV에 따라 다시 최초의 주사선(게이트선)에 대한 게이트선 구동신호 VG1을 H 레벨로 상승한다.
따라서, 카운터(58)에 있어서, 발진회로(55)의 출력신호 ΦVS0을 m회 카운트할 때마다 원샷의 펄스신호 Φ2를 생성함으로써, 표시화소 매트릭스에 있어서 모든수직주사선(게이트선)이 주사된 후에, 리플래시 수직주사 개시신호 STVS를 발생할 수 있다.
이때, 수평주사에 관해서는, 이 리플래시시에 있어서는 필요하지 않다. 따라서, 리플래시 제어회로(6)에 있어서는, 수평주사에 관련되는 신호는 생성되지 않는다. 이 상태에 있어서는, 간단히 외부로부터의 수평주사에 관련되는 신호가 전부 논리 L 레벨로 고정되고, 수평주사회로의 동작이 정지된다. 이에 따라, 소비전력을 감소한다.
또한, 이 리플래시모드시에, 다중선택 금지신호 INHVS를 원샷펄스발생회로 57을 사용하여 생성함으로써, 그 펄스폭을 조정하여, 데이터선 DL을, 확실히, 소정전압 VM으로 프리차지한 후에, 게이트선을 선택상태로 구동할 수 있다.
도 11은, 리플래시 제어회로(6)의, 스위치 제어신호 S2-S4를 발생하는 부분의 구성을 개략적으로 나타내는 도면이다. 도 11에서, 리플래시 제어회로(6)는, 도 9에 나타내는 발진회로(55)의 출력신호 ΦVS0의 상승에 응답하여 원샷의 펄스신호를 생성하는 원샷펄스발생회로 75와, 발진회로(55)의 출력신호 ΦVS0의 상승에 응답하여 리셋트되고 또한 그 출력 Q로부터 스위치 제어신호 S4를 생성하는 셋트/리셋트 플립플롭(76)과, 스위치 제어신호 S4를 반전하고 또한 소정시간 지연하는 반전지연회로(77)를 포함한다. 셋트/리셋트 플립플롭 76은, 이 반전지연회로(77)의 출력신호의 상승에 응답하여 셋트되고, 스위치 제어신호 S4를 H 레벨로 설정한다.
도 12는, 도 11에 나타내는 리플래시 제어회로(6)의 동작을 나타내는 타이밍도이다. 이하, 도 12를 참조하여, 도 11에 나타내는 리플래시 제어회로(6)의 동작에 대하여 설명한다.
발진신호 ΦVS0이 H 레벨로 상승되면, 원샷펄스발생회로 75는, 원샷의 펄스신호를 발생하고, 따라서 스위치 제어신호 S2 및 S3이 H 레벨이 된다. 이 스위치 제어신호 S2 및 S3이 활성상태로 유지되는 시간폭은, 다중선택 금지신호 INHVS의 H 레벨기간보다도 짧아진다. 간단히, 데이터선의 프리차지 및 증폭회로에서의 오프셋의 설정이 행해지는 시간이 확보되면 된다.
이 스위치 제어신호 S2 및 S3이 비활성상태로 구동된 후, 다중선택 금지신호 INHVS가 H 레벨로 구동되고, 따라서 게이트선 구동신호 VGi가 H 레벨로 구동된다.
한편, 발진신호 ΦVS0의 상승에 응답하여, 셋트/리셋트 플립플롭(76)이 리셋트되고, 그 출력 Q로부터의 스위치 제어신호 S4가 L 레벨이 되며, 증폭회로의 출력신호의 데이터선으로의 전송이 금지된다.
이 스위치 제어신호 S4는, 게이트선 구동신호 VGi가 활성상태로 구동되고 나서 소정기간 비활성상태를 유지한다. 반전지연회로(77)가 갖는 지연시간이 경과하면, 이 반전지연회로(77)의 출력신호가 H 레벨로 상승하고, 셋트/리셋트 플립플롭(76)이 셋트되고, 스위치 제어신호 S4가 H 레벨로 구동된다. 이때에는, 이미, 게이트선 구동신호 VGi가 H 레벨이고, 화소데이터가 데이터선으로 판독되어, 증폭회로에 의해 증폭되어 있고, 그 증폭결과에 따라 데이터선을 다시 구동하여 원래의 화소데이터로 데이터를 기록할 수 있다.
이 도 12에 나타내는 일련의 동작은, 발진신호 ΦVS0의 상승에 응답하여 반복하여 실행된다. 이 반전지연회로(77)를 갖는 지연시간을 적당한 시간으로 설정함으로써, 게이트선 구동신호 VGi가 활성상태로 구동되고 나서, 증폭회로에 의한 화소데이터의 증폭동작이 완료한 후에, 그 증폭데이터를 원래의 화소데이터로 정확히 기록할 수 있다.
이때, 리플래시모드시에 있어서 외부로부터 수직주사 클록신호 VCK, 수직주사 개시신호 STV 및 금지신호 INHV가 공급되는 경우에는, 도 4에 나타내는 리플래시에 관련되는 제어신호 VCKS, INHVS 및 STVS를 생성할 필요는 없다. 그렇지만, 내부에서, 다중선택 금지신호 INHVS를 생성함으로써, 정확히, 내부에서의 데이터선 프리차지 동작 완료 후, 게이트선 구동신호를 선택상태로 구동할 수 있다.
리플래시모드시에 있어서도, 외부로부터, 수평주사 클록신호가 공급되는 경우에는, 리플래시모드 지시신호 SELF를 사용하여, 수평주사회로의 시프트동작을 정지시킨다. 이에 따라, 리플래시시의 소비전류를 감소할 수 있다.
이상과 같이, 본 발명의 실시예 1에 따르면, 각 데이터선에 증폭회로를 설치하고, 이 증폭회로에서, 데이터선을 소정전압으로 프리차지하고 또한 이 차동증폭회로의 출력신호를 용량소자에 유지하도록 구성하고 있으며, 이 차동증폭회로의 임계치전압의 변동에 기인하는 오프셋을 상쇄하여, 증폭동작을 정확히 행할 수 있다.
이때, 리플래시시의 대향전극의 화소구동전압 Vcnt에 대해서는, 표시양상을 변경할 필요는 없기 때문에, 그 전압극성을 특히 변화시킬 필요는 없다. 그렇지만, 이 리플래시동작시에 있어서, 액정표시소자 PX를 교류적으로 구동하는 경우, 1프레임의 리플래시 완료 후, 화소구동전압 Vcnt의 극성을 변화시키는 경우, 도 2에 나타내는 구성에 있어서, 인버터버퍼 35의 출력신호를 사용하여, 화소데이터로부터판독된 반전화소 데이터신호를 원래의 화소에 기록하면 된다. 또한, 이것 대신에, 그 대향전극 구동전압 Vcnt를, 구동신호의 H 레벨 및 L 레벨의 전압 VH 및 VL의 중간전압레벨로 설정하는 경우, 간단히, 증폭회로로부터의 반전화소 데이터신호를 원래의 화소에 기록한다.
또한, 리플래시회로와 표시화소 매트릭스와의 사이에 리플래시모드 지시신호에 응답하여 도통상태가 되는 스위칭소자가 각 데이터선에 배치되어도 된다. 통상동작모드시에 있어서 리플래시회로를 대응한 데이터선으로부터 분리함으로써, 데이터선 드라이버의 부하가 경감된다.
[실시예 2]
도 13은, 도 2에 나타내는 차동증폭회로(32)의 구성을 구체적으로 나타내는 도면이다. 도 13에서, 차동증폭회로(32)는, 정전류를 공급하는 정전류부(32A)와, 입력노드 N1 및 N2의 신호를 증폭하여 그 증폭결과를 노드 N3에 출력하는 증폭부(32B)를 포함한다. 정전류부(32A)는, 전원노드 ND1과 노드 ND2의 사이에 접속되는 저항소자 RZ1과, 노드 ND2와 노드 ND3의 사이에 접속되고 또한 그 게이트가 노드 ND2에 접속되는 N채널 박막트랜지스터(TFT) NQ1과, 이 박막트랜지스터 NQ1과 커렌트 미러회로를 구성하는 N채널 박막트랜지스터 NQ2를 포함한다. 하이측 전원노드 ND1에는 전압 V1이 공급되고, 로우측 전원노드 ND3에는, 전압 V2가 공급된다. 이들 전압 V1 및 V2는, 프리차지전압 VM이, 차동증폭회로(32)의 가장 감도가 높은 영역에 들어가는 전압레벨이면 된다. 전압 V1 및 V2는, 예를 들면, 화상 데이터신호의 H 레벨 및 L 레벨의 각각 대응하는 전압에 해당한다. 통상, 전압 V1은 전원전압레벨로 설정되지만, 전원전압보다도 높은 고전압이어도 된다. 또한, 전압 V2는, 통상, 접지전압으로 설정되지만, 부전압이어도 된다.
증폭부(32B)는, 전원노드 ND1과 노드 ND4의 사이에 접속되는 저항소자 RZ2와, 전원노드 ND1과 노드 ND5의 사이에 접속되는 저항소자 RZ3과, 노드 ND4 및 ND6의 사이에 접속되고 또한 그 게이트가 노드 N2에 접속되는 N채널 박막트랜지스터 NQ3과, 노드 ND5 및 ND6의 사이에 접속되고 또한 그 게이트가 노드 N1에 접속되는 N채널 박막트랜지스터 NQ4와, 전원노드 ND1과 출력노드 N3의 사이에 접속되고 또한 그 게이트가 노드 ND5에 접속되는 P채널 박막트랜지스터 PQ1과, 노드 N3과 전원노드 ND3의 사이에 접속되고 또한 그 게이트가 노드 NQ1에 접속되는 N채널 박막트랜지스터 NQ0을 포함한다. 노드 N1 및 N2는, 각각, 도 2에 나타내는 차동증폭회로(32)의 비반전입력 및 반전입력이고, 노드 N3은, 도 2에 나타내는 차동증폭회로(32)의 출력노드이다.
노드 N3과 노드 N2의 사이에는, 스위치 제어신호 S3에 응답하는 스위칭소자(33)가 배치된다. 노드 N2에는, 용량소자(34)가 설치된다. 저항소자 RZ1-RZ3은, 채널저항 또는 박막저항으로 형성된다. 저항소자 RZ2 및 RZ3은, 동일한 저항값을 갖는다. 또한 박막트랜지스터 NQ3 및 NQ4는, 동일형상 및 동일치수로 형성되고, 동일한 트랜지스터 특성을 갖는다.
이하, 스위칭소자(33)가 도통상태에 있고, 노드 N3 및 N2가 전기적으로 접속되어 있는 경우의 동작에 대하여 설명한다.
정전류부(32A)에는, 저항소자 RZ1과 박막트랜지스터 NQ1의 채널저항에 의해결정되는 전류가 흐른다. 박막트랜지스터 NQ1 및 NQ2 커렌트 미러회로를 구성하고 있어, 이들 박막트랜지스터 NQ1 및 NQ2가, 동일사이즈로 동일형상인 경우, 박막트랜지스터 NQ2에는, 이 박막트랜지스터 NQ1을 통해 흐르는 전류와 동일한 크기의 전류가 흐른다. 박막트랜지스터 NQ2는, 이 증폭부(32B)의 차동증폭단의 정전류원 트랜지스터로서 기능한다. 박막트랜지스터 NQ0이, 박막트랜지스터 NQ1과 커렌트 미러회로를 구성하고, 출력노드 N3으로부터 일정한 크기의 전류를 인출한다.
노드 N1의 전압레벨이, 노드 N2의 전압레벨보다도 높은 경우에는, 박막트랜지스터 NQ4의 채널컨덕턴스가 박막트랜지스터 NQ3의 채널컨덕턴스보다도 커져, 노드 ND5의 전압레벨이 저하하고, 박막트랜지스터 PQ1의 채널컨덕턴스가 증가하여, 출력노드 N3으로 전류를 공급한다. 이 노드 N3이 스위칭소자(33)를 통해 노드 N2에 접속되어 있기 때문에, 노드 N2의 전압레벨이 상승한다.
한편, 노드 N2의 전압레벨이 노드 N1의 전압레벨보다도 높은 경우에는, 박막트랜지스터 NQ3의 채널컨덕턴스가 박막트랜지스터 NQ4의 채널컨덕턴스보다도 커져, 노드 ND5의 전압레벨이 저항소자 RZ3에 의해 풀업되고, 박막트랜지스터 PQ1의 채널컨덕턴스가 저하한다. 이 경우, 박막트랜지스터 NQ0이, 출력노드 N3을 방전하고, 출력노드 N3의 전압레벨이 저하한다. 따라서, 이들 박막트랜지스터 NQ3 및 NQ4의 임계치전압에 오프셋이 없는 경우, 노드 N1및 N2의 전압레벨이, 이 부귀환동작에 의해, 서로 같아진다.
박막트랜지스터 NQ3 및 NQ4의 임계치전압에, 오프셋 VOS가 존재하는 경우, 박막트랜지스터 NQ3 및 NQ4의 채널컨덕턴스의 변화가, 그 오프셋 VOS의 영향을 수신한다. 박막트랜지스터 NQ4의 임계치전압이, 박막트랜지스터 NQ3의 임계치전압보다도 높은 경우에는, 이 임계치전압의 오프셋 VOS만큼, 높은 전압레벨로, 노드 N2가 접속된다. 즉, 박막트랜지스터 NQ3 및 NQ4를, 단순히 소스커플드로직으로서 동작시킨 경우를 생각하면, 노드 N1 및 N2의 전압레벨에 따라, 한쪽이 도통상태, 다른쪽이 비도통상태가 되어, 이 임계치전압의 오프셋 VOS에 따른 출력오프셋이, 노드 N3 및 N2에 생긴다.
따라서, 이 스위칭소자(33)를 도통상태로서, 차동증폭회로(32)의 출력노드와 반전입력노드를 전기적으로 결합함으로써, 이 차동증폭회로(32)를 볼티지 폴로어로서 동작시켜, 용량소자(34)에, 차동증폭회로(32)의 오프셋을 포함하는 전압을 유지할 수 있다.
차동증폭회로(32)의 증폭동작시에 있어서는, 스위칭소자(33)가 비도통상태로 설정된다. 이 상태에 있어서는, 용량소자(34)에 유지된 오프셋정보를 포함하는 전압이, 비반전입력노드 N1에 공급되는 신호와 비교되고, 그 비교결과에 따라, 박막트랜지스터 PQ1의 채널컨덕턴스가 조정되며, 출력노드 N3이, 그 비교결과에 따른 전압레벨로 구동된다.
따라서, 이 차동단에 동일사이즈의 동일특성을 갖는 박막트랜지스터를 사용하고, 그 출력신호를, 프리차지동작시에 피드백함으로써, 정확히, 차동증폭회로의 오프셋을 보상한 전압을 용량소자에 유지하여, 화소데이터신호의 증폭동작을 정확히 행할 수 있다.
도 14는, 이 도 2에 나타내는 차동증폭회로(32)의 다른 구성을 나타내는 도면이다. 이 도 14에 나타내는 차동증폭회로(32)는, 이하의 점이, 도 13에 나타내는 차동증폭회로(32)와, 그 구성이 다르다. 즉, 증폭부(32B)에서, 박막트랜지스터 NQ3 및 NQ4에 대하여, 차동결과를 증폭하기 위해 커렌트미러단이 설치된다. 이 커렌트미러단은, 전원노드 ND1과 노드 ND4의 사이에 접속되고 또한 그 게이트가 노드 ND4에 접속되는 P채널 박막트랜지스터 PQ2와, 전원노드 ND1과 노드 ND5의 사이에 접속되고 또한 그 게이트가 노드 ND4에 접속되는 P채널 박막트랜지스터 PQ3을 포함한다. 이 도 14에 나타내는 차동증폭회로(32)의 다른 구성은, 도 13에 나타내는 차동증폭회로의 구성과 동일하고, 대응하는 부분에는 동일참조번호를 부착하며, 그 상세설명은 생략한다.
박막트랜지스터 PQ2 및 PQ3은, 동일형상 및 동일사이즈를 갖고, 동일한 크기의 전류를 흐르게 한다. 따라서, 노드 ND4의 전압레벨의 변화가, MOS 트랜지스터 PQ2 및 PQ3을 통해 노드 ND5에 반영되기 때문에, 증폭도를, 도 13에 나타내는 저항소자 RZ2 및 RZ3을 사용하는 경우에 비해 크게 할 수 있다.
표시화소소자로부터 판독된 미소전압을 검출하여 다음단의 인버터버퍼를 정확히 구동할 수 있다. 이에 따라, 도 2에 나타내는 인버터버퍼 36의 출력신호를 빠른 타이밍으로 확정상태로 설정할 수 있고, 표시화소소자의 유지전압의 리플래시에 요하는 시간을 단축할 수 있다.
도 15는, 도 2에 나타내는 차동증폭회로(32)의 또 다른 구성을 나타내는 도면이다. 이 도 15에 나타내는 차동증폭회로(32)는, 이하의 점이, 도 14에 나타내는 차동증폭회로(32)와 그 구성이 다르다. 즉, 정전류부(32A)에서, 저항소자 RZ1과 전원노드 ND1의 사이에, P채널 박막트랜지스터 PQ4가 접속되고, 저항소자 RZ1과 전원노드 ND3의 사이에, N채널 박막트랜지스터 NQ1과 병렬로 N채널 박막트랜지스터 NQ5가 설치된다. 이들 박막트랜지스터 PQ4및 NQ5의 게이트로는, 테스트모드 지시신호 TEST와 리플래시모드 지시신호 SELF를 수신하는 NOR 게이트(80)의 출력신호가 공급된다.
테스트모드 지시신호 TEST는, 후에 설명하는 테스트동작 모드시 H 레벨로 설정되고, 또한 리플래시모드 지시신호 SELF는, 리플래시모드시에 H 레벨로 설정된다. 이 도 15에 나타내는 차동증폭회로(32)의 다른 구성은, 도 14에 나타내는 차동증폭회로의 구성과 동일하고, 대응하는 부분에는 동일참조번호를 부착하며, 그 상세설명은 생략한다.
통상동작모드시, 즉 화소데이터의 재기록이 행해지는 동작모드시에 있어서는, 테스트모드 지시신호 TEST 및 리플래시모드 지시신호 SELF는 모두 L 레벨이고, NOR 회로(80)의 출력신호는 H 레벨로 설정된다. 이 상태에 있어서, 박막트랜지스터 PQ4가 비도통상태, 박막트랜지스터 NQ5가 도통상태가 되고, 노드 ND2가, 로우측 전원전압 V2의 전압레벨로 설정된다. 따라서, 박막트랜지스터 NQ1, NQ2 및 NQ4가 비도통상태가 되고, 이 차동증폭회로(32)에서의 동작전류의 경로가 차단된다.
리플래시모드시 또는 테스트동작모드시에 있어서는, 리플래시모드 지시신호 SELF 또는 테스트모드 지시신호 TEST가 H 레벨로 설정된다. 이 상태에서는, NOR 게이트(80)의 출력신호가 L 레벨이 되고, 박막트랜지스터 PQ4가 도통상태, 박막트랜지스터 NQ5가 비도통상태로 된다.
따라서, 정전류부(32A)에서 전류가 흐르는 경로가 형성되고, 박막트랜지스터 NQ2 및 NQ4에 일정한 전류가 흐르고, 증폭부(32B)가 작동상태가 된다.
이 도 15에 나타내는 차동증폭회로(32)에서는, 테스트동작모드시 또는 리플래시동작모드시에 있어서만 차동증폭회로에 동작전류를 흐르게 하고 있다. 통상동작모드시에 있어서, 차동증폭회로(32)의 동작전류가 흐르는 경로가 차단되어 있고, 이 통상동작모드시에서의 소비전류를 감소할 수 있다.
이때, 도 15에 나타내는 차동증폭회로(32)의 구성에 있어서는, 통상동작모드시에 있어서 출력노드 N3이 플로팅상태가 된다. 이 플로팅상태를 방지하기 위해, 출력구동트랜지스터 PQ1과 병렬로, NOR 회로(80)의 출력신호를 게이트에 수신하는 P채널 박막트랜지스터가 접속되어도 된다.
이상과 같이, 본 발명의 실시예 2에 따르면, 차동증폭회로를, 정전류부와, 이 정전류부의 공급전류를 동작전류로서 동작하는 증폭부로 구성하고, 이 증폭부를, 차동증폭단과, 이 차동증폭단의 출력신호에 따라 출력노드를 구동하는 트랜지스터로 구성하고 있으며, 간이한 회로구성으로, 증폭동작을 행하는 점유면적의 차동증폭회로를 실현할 수 있다.
[실시예 3]
도 16은, 본 발명의 실시예 3에 따른 표시장치의 주요부의 구성을 나타내는 도면이다. 도 16에서는, 게이트선 GL과 데이터선 DL의 교차부에 대응하여 배치되는 표시화소소자 PX를 대표적으로 나타낸다. 이 표시화소소자 PX는, 먼저의 도 2에 나타내는 구성과 마찬가지로 행렬형으로 배열되고, 각 표시화소열에 대응하여 데이터선 DL이 배치되며, 또한 각 표시화소행에 대응하여 게이트선 GL이 배치된다.
데이터선 DL에 대응하여, 증폭회로 AMP가 설치된다. 이 증폭회로 AMP는, 도 2에 나타내는 증폭회로 AMPi 및 AMPj와 동일한 구성을 갖는다.
데이터선 DL에는, 기생용량(27)이 존재한다. 이 기생용량(27)은, 용량값 Cd를 갖는다.
표시화소소자 PX는, 게이트선 GL 상의 신호전위에 응답하여 도통하고, 도통시, 화소전극노드(전압유지노드)(81)를 데이터선 DL에 전기적으로 결합하는 N채널 박막트랜지스터(11)와, 화소전극노드(전압유지노드)(81)와 승압노드의 사이에 접속되는 전압유지 용량소자(82)와, 화소전극노드(81) 상의 유지전압에 따라 화소구동전압 Vcom을 전달하는 N채널 박막트랜지스터(83)와, 그 박막트랜지스터(83)를 통해 공급되는 전압과 대향전극노드에 사이에 접속되는 액정표시소자(84)를 포함한다. 대향전극노드에는, 대향전극전압 Vcnt가 공급된다.
전압유지 용량소자(82)는, 박막트랜지스터를 이용하는 채널용량소자로 구성된다. 화소전극노드(81)에 H 레벨의 전압이 유지되어 있을 때에 채널이 형성되어 이 용량소자(82)가 용량으로서 기능하고, 화소전극노드(81)에 L 레벨의 전압이 유지되어 있는 경우에는, 채널이 형성되지 않고, 이 전압유지 용량소자(82)는, 기생용량의 용량값을 갖는 용량으로서 기능한다. 승압신호 BS를 공급할 때에는, 이 전압유지 용량소자(82)는, H 레벨의 전압을 유지하고 있는 경우에만, 차지펌프동작에 의해 화소전극노드(81)에, 유의의 양의 전하를 공급하고, 누설전류에 의한 전압레벨의 저하를 보상한다.
도 17은, 이 도 16에 나타내는 표시장치의 리플래시시의 화소의 동작을 나타내는 신호파형도이다. 도 17에서는, 화소전극노드(81)에, H 레벨데이터가 저장되고, 그 전압레벨이 누설전류에 의해 저하한 경우의 동작파형을 나타낸다. 이하, 도 17을 참조하여 도 16에 나타내는 화소의 화상 데이터신호의 리플래시동작에 붙여 설명한다.
우선, 데이터선 DL을, 증폭회로 AMP에 포함되는 스위칭소자를 통해 중간전압 VM 레벨로 프리차지한다. 이 프리차지 동작기간 중에, 전압 Vs 레벨의 승압신호 BS를 전압 Vp로 승압한다. 승압신호 BS의 진폭 Vbs는, 화소전극노드(81)에 공급하는 전하량과 용량소자(82)의 용량값에 따라 결정된다. 또한, 전압 Vs의 전압레벨도 화소전극노드(81)의 유지전압레벨에 따라 적당히 정해진다.
이 승압신호 BS에 따라, 용량소자(82)의 차지펌프동작에 의해 노드(81)의 전압레벨이, 상승한다. 용량소자(82)의 결합계수가 1의 이상상태일 때에는, 화소전극노드 81의 전압은, 도 17에 나타내는 바와 같이, 전압 Vbs 변화된다. 이 화소전극노드 81의 변화전압은, 승압신호 BS의 진폭과 용량소자 82의 용량값 Cs와 화소전극노드 81의 기생용량의 용량값과 용량소자의 결합계수에 의해 결정된다.
프리차지동작완료 후, 증폭회로 AMP에서 증폭동작을 행하기 위해, 게이트선 GL을 선택상태로 구동하고, 박막트랜지스터 81을 도통상태로 구동한다. 박막트랜지스터 11의 도통에 응답하여, 노드 81의 축적전하가, 대응한 데이터선 DL에 전달된다. 이때, 승압신호 BS는, 승압전압 Vp 레벨을 유지한다. 데이터선 DL에서는, 화소전극노드 81의 전압에 따른 전압변화가 생긴다. 따라서, 누설시에 있어서 생기는전압변화 ΔVDH'에 대하여 또한 승압신호 BS에 의한 전압 Vbs에 대응하는 전압 ΔV가 가산된 전압변화가 데이터선 DL에 생긴다. 이 전압 ΔVDH'+ΔV가, 전압 ΔVDH에 실질적으로 같다면, 증폭회로 AMP에서의 차동증폭회로의 증폭시의 H 레벨데이터에 대한 마진 저하를 보상하여 정확히 증폭동작을 행할 수 있다.
이어서, 증폭회로 AMP에 의해, 데이터선 DL을 증폭결과에 따라 구동한다. 이 증폭회로 AMP에 의한 증폭동작시에 있어서, 승압신호 BS를, 원래의 전압 Vcom 레벨로 복귀시킨다. 이 승압신호 BS의 전압레벨저하시에 있어서는, 화소전극노드(81)는, 데이터선 DL을 통해 증폭회로 AMP에 의해 구동되어 있고, 용량결합에 의한 전압저하는 생기지 않고, 증폭회로 AMP에 따라 원래의 전압레벨 VH로 유지된다.
표시화소소자 PX의 리플래시동작이 완료하면, 게이트선 GL이 비선택상태로 구동되고, 또한 데이터선 DL이, 다음 화소행의 유지데이터의 리플래시를 위해 중간전압 VM 레벨로 구동된다. 화소전극노드(81)는, 이 리플래시된 전압 VH 레벨을 유지한다.
화소전극노드(81)의 전압은, 용량소자(82)의 결합계수가 1인 경우, 승압신호 BS의 진폭 Vbs와 같은 전압레벨변화된다. 따라서, 화소전극노드(81)에는, 이 용량소자(82)의 차지펌프동작에 의해, Vbs·Cs의 전하가 주입된다. 이 전하 Vbs·Cs가, 화소데이터판독시, 데이터선 DL의 기생용량(27)과 용량소자(82)로 공유된다. 따라서, 이 데이터선 DL의 전압변화 증가분 ΔV는, 다음식으로 표시된다.
ΔV=Vbs·Cs/(Cs+Cd)
이 승압신호 BS의 진폭을 적당한 값으로 설정함으로써, 화소전극노드(81)의누설전류에 의한 저하를 보상하고, 이 판독전압 ΔVDH의 저하를 보상할 수 있다. 즉, 화소전극노드(81)의 전압저하보다, 데이터선 DL의 판독전압이, 전압 ΔVDH'로 된 경우, 이 승압신호 BS에 의한 차지펌프동작에 의해, 데이터선 DL의 전압레벨을. ΔV상승시켜, 통상의 누설이 생기지 않은 경우의 판독데이터 ΔVDH의 전압레벨로 복귀시킬 수 있다.
이때, 이 승압신호 BS를 이용하는 경우, 화소전극노드(81)에, L 레벨데이터가 유지되어 있는 경우에도, 승압신호 BS가 구동된다. 그렇지만, 용량소자(82)가 채널용량소자로 구성되어 있고, L 레벨의 화상신호의 저장시에 있어서는, 그 용량값은 기생용량에 의한 용량값만이다. 승압신호 BS에 따라 차지펌프동작이 행해져도, 주입전하는 아주 조금이며, 화소전극노드(81)의 전압레벨의 상승을 충분히 억제할 수 있다.
도 18은, 도 16에 나타내는 전압유지 용량소자(82)의 단면구조를 개략적으로 나타내는 도면이다. 도 18에서, 전압유지 용량소자(82)는, N채널 박막트랜지스터와 동일한 구조를 갖고, 유리기판(91) 상에 형성된다. 용량소자(82)는, 유리기판(91) 상에 형성되는 N형 폴리실리콘막(92)과, 이 N채널 폴리실리콘막(92)에 인접하여 유리기판(91) 표면 상에 형성되는 진성폴리실리콘막(93)과, 이 진성폴리실리콘막(93) 상에 형성되는 게이트 절연막(94)과, 게이트 절연막(94) 상에 진성폴리실리콘막(93)과 대향하여 형성되는 게이트전극(95)과, 게이트전극(95)에 전기적으로 접속되는 형성되는 전극(97)과, N형 폴리실리콘막(92)에 전기적으로 접속되는 형성되는 전극(99)을 포함한다.
게이트 절연막(94)은, 예를 들면 이산화실리콘으로 형성되고, 게이트전극(95)은 예를 들면, 크롬으로 형성된다. 전극 97 및 99는, 예를 들면, 알루미늄으로 형성된다.
N형 폴리실리콘막(92)은, 진성폴리실리콘막(93)과 채널형성시 전기적으로 접속된다.
전극 97은, 화소전극노드(81)에 접속되어, 전극 99로는, 승압신호 BS가 공급된다.
이 용량소자(82)는, 게이트전극(95)과 진성폴리실리콘막(93)의 사이에 형성되는 오버랩 부분(98)을 갖는다. 이 도 18에 나타내는 게이트전극(95)과 진성폴리실리콘막(93) 및 N형 폴리실리콘막(94)으로 형성되는 구조의 용량은 소위 채널용량이라 부른다. 게이트전극에 해당하는 전극(97)과 소스전극에 해당하는 전극(99)의 사이에, 전극 99의 전압을 기준으로서, N채널 박막트랜지스터의 임계치전압보다도 큰 전압을 인가함으로써, 오버랩 부분(98)에서, 진성폴리실리콘막(93)의 게이트전극(95) 하부표면에 N형 채널층이 형성된다. 이 오버랩 부분(98)에 형성되는 채널 상의 게이트전극(95)을 한쪽의 전극으로 하고, 채널층(N형 폴리실리콘막(92)에 전기적으로 접속됨)을 다른쪽 전극으로 하는 정전용량이 형성된다. 즉, 화소전극노드(81)에 H 레벨의 데이터가 유지되어 있는 경우에, 이 오버랩 부분(98)에서 채널이 형성되고, 용량소자(82)가, 용량값 Cs의 용량으로서 기능한다.
한편, 화소전극노드(81)에 L 레벨데이터가 유지되어 있는 경우에는, 이 전극 97 및 99의 사이의 전압이, N형 박막트랜지스터의 임계치전압보다도 작아져, 채널용량은 형성되지 않는다. 이 경우에는, 용량소자(82)는, 오버랩 부분(98)에 존재하는 미소한 기생용량만을, 그 용량값으로서 갖는다. 따라서, 이 경우, 전극(99)으로 공급되는 승압신호 BS의 전압레벨을 상승시켜도, 오버랩 부분(98)에 존재하는 기생용량을 통한 차지펌프동작이고, 화소전극노드(81)로의 주입전하량은 극히 불과하며, L 레벨데이터 유지시의 화소전극노드(81)의 전압상승을 거의 억제할 수 있다.
이에 따라, H 레벨데이터의 전압레벨저하를 보상하고, 정확히 화소데이터를 데이터선 DL에 판독할 수 있다. 승압전압 BS의 L 레벨의 전압 Vs는, 따라서, 이 화소전극노드(81)에 유지되는 H 레벨데이터의 전압레벨 VH에 따라, 적당한 전압레벨로 정해지면 되고, 접지전압이어도 되며 또한 공통전극전압 Vcom이어도 된다. 이 채널용량에 있어서, H 레벨데이터가 화소전극노드(81)에 저장되어 있는 경우에 용량소자(82)에 있어서 용량이 형성되고, L 레벨데이터 기억시에 있어서는, 채널층이 형성되지 않도록, 이 승압신호 BS의 L 레벨의 전압레벨이 정해지면 된다.
도 19는, 도 16에 나타내는 승압신호 BS를 발생하는 부분의 구성을 개략적으로 나타내는 도면이다. 도 19에서, 승압신호발생부는, 도 9에 나타내는 원샷펄스발생회로(57)로부터의 리플래시 다중선택 금지신호 INHVS의 상승에 응답하여 원샷의 펄스신호를 발생하는 원샷펄스발생회로(100)로 구성된다. 이 원샷펄스발생회로(100)는, 전압 Vp 및 Vs를, 동작전원전압으로서 수신하여 동작을 한다. 이 원샷펄스발생회로(100)로부터의 원샷펄스신호가, 승압신호 BS로서 사용된다.
도 20은, 도 19에 나타내는 원샷펄스발생회로(100)의 동작을 나타내는 타이밍도이다. 이하, 도 20을 참조하여, 도 19에 나타내는 원샷펄스발생회로(100)의 동작에 대하여 간단히 설명한다.
먼저의, 도 9에 나타내는 바와 같이, 리플래시 다중선택 금지신호 INHVS는, 수직주사 클록신호 VCKS(VCK)의 상승에 동기하여 소정기간 H 레벨로 된다. 엄밀하게는, 이전의 도 9에 나타내는 바와 같이, 리플래시 다중선택 금지신호 INHVS는, 도 9의 발진회로(55)의 출력신호 ΦVS0에 따라 생성된다. 이 리플래시 다중선택 금지신호 INHVS의 상승에 응답하여, 원샷펄스발생회로(100)가, 원샷의 펄스신호를 생성하고, 따라서 승압신호 BS가 H 레벨로 상승된다. 이 승압신호 BS가 H 레벨로 상승되었을 때에는, 도 20에 나타내는 바와 같이, 아직 게이트선 GL은 비선택상태에 있고, 데이터선에 대한 프리차지동작이 실행된다.
리플래시 다중선택 금지신호 INHVS가 L 레벨로 하강하면, 선택게이트선 GL(GLa)이 H 레벨로 구동된다. 이 선택게이트선 GLa가 H 레벨로 상승되어, 대응한 증폭회로의 출력신호가 화소전극노드에 전달된 후에, 승압신호 BS가 L 레벨로 하강한다. 따라서, 이 승압신호 BS는, 선택게이트선 GL이 H 레벨로 있는 기간 동안의 임의의 시점에서 L 레벨로 구동할 수 있다.
이 선택게이트선 GL(GLa)에 대한 리플래시동작이 완료하면, 다음 행(게이트선)에 대한 리플래시동작이, 수직주사 클록신호 VCKS에 응답하여 실행된다. 이 경우, 다음 게이트선 GLb가, 리플래시 다중선택 금지신호 INHVS가 H 레벨로 하강한 후에 H 레벨이 된다. 따라서, 이 게이트선 GLb에 대해서도, 승압신호 BS가 소정기간 H 레벨이 된다.
승압신호 BS는, 표시화소 매트릭스의 각 화소에 대하여 공통으로 공급되어도 된다. 비선택화소에 있어서는, 대응한 게이트선이 비선택상태일 때에, 전압유지용량소자에 의한 차지펌프동작이 행해지고, 화소전극노드(전압유지노드)로 전하가 주입되고, 다시, 승압신호 BS가 하강에 응답하여, 주입된 전하가 인출된다. 따라서, 비선택게이트선에 접속하는 표시화소소자에 있어서는, 전압유지노드(화소전극노드)의 전압레벨은, 1리플래시동작 사이클 완료시에 있어서는 변화하지 않는다.
승압신호 BS는, 또한, 화소행단위로, 그 전압레벨이 제어되어도 된다. 수직주사회로(도 5참조)에 나타내는 수직시프트 레지스터의 출력신호에 근거하여, 선택게이트선에 대해서만, 승압신호 BS를 전달한다. 이 구성인 경우, 승압신호 BS의 구동부하가 경감되고, 따라서 소비전력이 감소된다.
이상과 같이, 본 발명의 실시예 3에 따르면, 표시화소소자에서의 전압유지 용량소자로서 채널용량을 사용하고, 전압유지노드로, H 레벨신호의 유지시에는 차지펌프동작을 행하도록 구성하고 있으며, H 레벨데이터가 누설전류에 의해 그 전압레벨이 저하해도 확실히 그 전압레벨을 보상할 수 있다. 충분한 판독전압을 리플래시모드시, 데이터선에 판독할 수 있고, 정확히 증폭동작을 행하여, 화소데이터의 재기록을 행할 수 있다.
[실시예 4]
도 21은, 본 발명의 실시예 4에 따른 표시장치의 주요부의 구성을 개략적으로 나타내는 도면이다. 도 21을 참조하여, 표시화소 매트릭스(1)에서, 표시화소소자 PX가 형으로 배열된다. 도 21에서는, 1행에 배열되는 표시화소소자 PX를 대표적으로 나타낸다. 표시화소소자 PX의 각 열에 대응하여 데이터선 DL1, DL2,… DLn이 설치다.
이들 데이터선 DL1-DLn 각각의 중앙부에, 스위칭 게이트 SW1-SWn이 설치된다. 이들 스위칭 게이트 SW1-SWn에는 공통으로, 리플래시모드 지시신호 SELF와 테스트모드 지시신호 TEST를 수신하는 NOR 회로(106)의 출력신호가 공급된다. 즉, 스위칭 게이트 SW1-SWn은, 리플래시모드시 및 테스트모드시에 있어서 비도통상태가 되고, 각각, 데이터선 DL1-DLn을 2분할한다.
표시화소 매트릭스(1)의 열방향의 양측에, 리플래시회로 5t 및 5b가 대향하여 배치된다. 이들 리플래시회로 5t 및 5b는, 각각, 데이터선 DL-DLn에 대응하여 설치되는 증폭회로(도 2참조)를 포함한다. 리플래시회로(5t 및 5b에 인접하여, 테스트시, 리플래시회로 5t 및 5b의 증폭회로에 의해 증폭된 데이터를 판독하는 테스트회로 102t 및 102b가 설치된다. 이들 테스트회로 102t 및 102b는, 공통으로 출력회로(104)에 결합된다. 출력회로 104는, 테스트모드 지시신호 TEST의 활성화시, 이들 테스트회로 102t 및 102b로부터 공급되는 데이터를 외부로 출력한다.
도 22에서 나타나는 바와 같이, 리플래시모드시 및 테스트동작모드시에 있어서, 스위칭 게이트 SW에 의해, 데이터선 DL이 분할데이터선 DDLt 및 DDLb로 분할된다. 분할데이터선 DDLt는, 리플래시회로 5t에 포함되는 증폭회로 AMPt에 결합되고, 분할데이터선 DDLb는, 리플래시회로 5b에 포함되는 증폭회로 AMPb에 결합된다. 이들 분할데이터선 DDLt 및 DDLb의 기생용량은, 데이터선 DL1-DLn 각각의 기생용량이 용량값 Cd로 하면, 용량값 Cd/2가 된다. 따라서, 표시화소소자 PX에 포함되는 전압유지용량의 용량값이 Cs인 경우, 분할데이터선 DDLt 및 DDLb 상에 나타나는 전압 ΔVDH 및 ΔVDL은, 각각 다음식으로 표시된다.
ΔVDH=(VH-VL)·Cs/2·(Cs+Cd/2)
ΔVDL=(-VH+3·VL)·Cs/2·(Cs+Cd/2)
데이터선의 용량값이, Cd로부터 Cd/2로 감소되고, 분할데이터선 DDLt 및 DDLb에 나타나는 판독전압 ΔVDH 및 ΔVDL을, 2배 가까운 값으로까지 크게 할 수 있다. 이에 따라, 표시화소소자의 유지전압이 낮은 경우에 있어서도, 정확히, 증폭회로 AMPt 및 AMPb에 의해 증폭동작을 행하여, 표시화소 데이터의 리플래시 및 외부판독을 행할 수 있다.
도 23은, 도 21에 나타내는 리플래시회로 5t 및 테스트회로 102t의 구성을 개략적으로 나타내는 도면이다. 도 23에서, 분할데이터선 DDLti, DDLtj 및 DDLtk 각각에 대하여, 접속제어신호 S1에 응답하여 선택적으로 도통하는 분리게이트 24i, 24j 및 24k를 통해 게이트선 드라이버 22i, 22j 및 22k에 결합된다. 이들 게이트선드라이버 22i, 22j 및 22k 및 분리게이트 24i, 24j 및 24k의 구성은, 도 2에 나타내는 구성과 동일하다.
리플래시회로 5t는, 분할데이터선 DDLti, DDLtj 및 DDLtk 각각 대응하여 설치되는 증폭회로 AMPti, AMPtj 및 AMPtk를 포함한다. 이들 증폭회로 AMPti, AMPtj 및 AMPtk는, 각각, 먼저의 도 2에 나타내는 증폭회로 AMPi와 같은 구성을 구비한다.
테스트회로 102t는, 증폭회로 AMPti, AMPtj 및 AMPtk 각각 대응하여 설치되는 테스트 선택게이트 TSGti, TSGtj 및 TSGtk를 포함한다. 이들 테스트 선택게이트 TSGti, TSGtj 및 TSGtk는, 테스트시, 순차 활성화되는 테스트 수평주사신호 THi, THj 및 THk에 응답하여 도통하고, 도통시, 대응한 증폭회로 AMPti, AMPtj 및 AMPtk의 출력신호를 공통테스트 데이터선(110)에 전달한다. 이 테스트공통 데이터선(110)은, 도 21에 나타내는 출력회로(104)에 결합된다. 이 테스트공통 데이터선(110)에 메인앰프가 설치되고, 이 메인앰프를 통해 출력회로(104)로 테스트 데이터가 전송되어도 된다.
도 21에 나타내는 리플래시회로 5b 및 테스트회로 102b도, 이 도 23에 나타내는 리플래시회로 5t 및 테스트회로 102t와 동일한 구성을 구비한다. 따라서, 리플래시회로 5t 및 5b 각각에, 증폭회로를 활성화하여, 화소데이터의 리플래시를 행할 수 있다. 리플래시회로 5t 및 5b는, 병행하여 활성화되어 화상 데이터신호의 증폭동작을 행해도 되고, 선택게이트선의 위치에 따라 택일적으로 활성화되어 증폭동작을 행해도 된다.
도 24는, 도 21에 나타내는 리플래시회로 5t 및 5b와 테스트회로 102t 및 102b의 구성을 보다 구체적으로 나타내는 도면이다. 이들 리플래시회로 5t 및 5b는 동일구성을 갖고, 또한 테스트회로 102t 및 102b가 동일구성을 가지기 때문에, 도 24에서는, 하나의 분할데이터선 DDL에 대한 리플래시회로 내의 증폭회로 AMP와 테스트 선택게이트 TSG를 대표적으로 나타낸다.
증폭회로 AMP는, 도 2에 나타내는 구성과 마찬가지로 스위칭 게이트 30, 33 및 37과, 용량소자(34)와, 용량소자(34)의 충전전압과 분할데이터선 PDL의 신호를차동증폭하는 차동증폭회로(32)와, 차동증폭회로(32)의 출력신호를 증폭하여, 큰 구동력의 신호를 생성하는 2단이 되는 인버터버퍼 35 및 36을 포함한다.
테스트회로에서는, 테스트 선택게이트 TSG는, 인버터버퍼 36의 출력신호를 테스트 공통 데이터선(110)에 전송한다. 테스트 선택게이트 TSG에, 테스트 수평주사신호 TH가 공급된다.
도 24에 나타내는 바와 같이, 증폭회로 AMP에서, 표시화소소자의 미소축적전압을 증폭하여, 판독데이터선(110)을 통해 도 21에 나타내는 출력회로(104)로 전송한다. 이에 따라, 미소화소전압을 증폭하여, 2값 데이터를 외부에 판독할 수 있다. 외부에서는, 미소신호를 검출하는 어레이 테스터를 사용할 필요 없고, 저렴한 LSI 테스터를 이용할 수 있다. 또한, 테스트 수평주사신호 TH에 따라 1행의 화소데이터를 순차 연속적으로 판독하여, 2값의 화소데이터의 논리레벨의 판단을 행할 수 있어, 미소전압레벨의 논리레벨판정을 행할 필요가 없고, 테스트시간을 단축할 수 있다.
이때, 테스트 선택게이트 TSG는, 트라이 스테이트 버퍼로 구성되어도 되고, 또한 CMOS 트랜스미션 게이트로 구성되어도 된다.
테스트모드시에 있어서, 스위치 제어신호 S2-S4 및 접속제어신호 S1을 생성하는 구성은, 도 11에 나타내는 구성을 이용할 수 있다. 발진회로의 출력신호 ΦVS0을, 테스트모드 지시신호 TEST의 활성화시에 생성한다. 다른 제어신호에 대해서도, 도 9에 나타내는 구성과 동일한 구성을 이용함으로써, 테스트모드시에 있어서도, 증폭회로 AMP에서, 그 오프셋을 상쇄하여 정확한 증폭동작을 행하여, 화소소자의 기억화상 데이터를 판독할 수 있다.
도 25는, 본 발명의 실시예 4 따른 표시장치의 게이트선 선택에 관련되는 신호를 생성하는 부분의 구성을 개략적으로 나타내는 도면이다. 이 도 25에 나타내는 제어신호 발생부의 구성은, 도 9에 나타내는 제어신호 발생부의 구성과, 이하의 점이 다르다. 즉, 발진회로(55)에 대해서는, 리플래시모드 지시신호 SELF와 테스트모드 지시신호 TEST를 수신하는 OR 회로(120)의 출력신호가 리플래시모드 지시신호 SELF 대신에 공급된다. 이 OR 회로(120)의 출력신호는, 또한 원샷펄스발생회로(60) 및 인버터(62)로도 공급된다.
또한, 선택회로 70a-70c에 대하여, 리플래시모드 지시신호로 대신하여, 리플래시모드 지시신호 SELF와 테스트모드 지시신호 TEST를 수신하는 OR 회로(122)의 출력신호가 공급된다.
더욱이, 표시화소 매트릭스의 2분할 구조에 대응하기 위해, 리플래시 수직주사 개시신호 STVS에 따라 카운트값이 리셋트되고, 발진회로(55)의 출력신호 ΦVS0을 카운트하는 카운터(124)가 설치된다. 카운터(124)는, 그 카운트값에 따라, 리플래시회로 5t 및 테스트회로 102t를 활성화하는 활성화신호 ENT와, 리플래시회로 5b 및 테스트회로 102b를 활성화하는 활성화신호 ENB를 출력한다.
이 도 25에 나타내는 제어신호 발생부의 다른 구성은, 도 9에 나타내는 제어신호 발생부의 구성과 동일하고, 대응하는 부분에는 동일참조번호를 부착하며, 그 상세설명은 생략한다.
도 26은, 이 도 25에 나타내는 제어신호 발생부의 카운터(124)의 동작을 나타내는 타이밍도이다. 이하, 이 카운터(124)의 동작에 대하여, 도 26에 나타내는 타이밍도를 참조하여 설명한다.
테스트모드시에 있어서, 테스트모드 지시신호 TEST가 H 레벨로 설정되고, 따라서, 통상동작모드 지시신호 NORM은 L 레벨이다. 발진회로(55)의 출력신호 ΦVS0에 따라, 버퍼회로(56)로부터, 리플래시 수직주사 클록신호 VCKF가 소정의 주기로 출력된다. OR 회로(61)로부터의 리플래시 수직주사 개시신호 STVS가 활성화되면, 카운터(124)는, 그 카운트값을 초기값으로 설정하고, 활성화신호 ENT를 활성화한다. 이에 따라, 도 21에 나타내는 표시화소 매트릭스(1)에서, 상측의 분할데이터선(DDLt)에 대한 테스트가 행해진다. 즉, 게이트선 구동신호 VG1로부터, 순차 선택상태로 구동되어, 화소데이터의 증폭 및 판독이 순차 실행된다.
표시화소 매트릭스에 있어서, 분할데이터선 DDLt와 교차하는 게이트선의 구동이 전부 완료하고, 분할데이터선 DDLb와 교차하는 게이트선의 최초의 게이트선 VGi의 선택시, 카운터(124)는, 그 카운트값에 따라 활성화신호 ENT를 L레벨, 활성화신호 ENB를 H 레벨로 설정한다. 이들 활성화신호 ENT 및 ENB의 활성화를, 발진회로(55)의 출력신호 ΦVS0으로 동기하여 실행한다.
이에 따라, 도 21에 나타내는 리플래시회로 5b 및 테스트회로 102b가 활성화되고, 이 하측의 분할데이터선 DDLb와 교차하는 게이트선에 접속되는 화소에 대한 테스트가 실행된다.
선택게이트선의 수를 카운트함으로써, 표시화소 매트릭스를 2분할 구조로 해도, 선택게이트선의 위치에 따라, 대응한 리플래시회로 및 테스트회로를 활성화할수 있다. 게이트선이 인터레이스방식으로 선택되는 경우에 있어서도, 카운터(124)의 카운트업 값을 적당한 값(1필드의 게이트선의 1/2의 수)으로 설정함으로써, 표시매트릭스가 2분할 구조로 되는 경우에 있어서도, 정확히 상측의 리플래시회로 및 테스트회로와 하측의 리플래시회로 및 테스트회로를 선택게이트선의 위치에 따라 선택적으로 활성화할 수 있다.
이때, 테스트모드시에 있어서, 이 표시화소 매트릭스의 분할데이터선 DDLt 및 DDLb 각각, 병렬로, 화소데이터를 판독하고, 도 21에 나타내는 리플래시회로 5t 및 5b 양자에서 증폭동작이 행해져도 된다. 테스트모드시에 있어서, 수직주사 개시신호 STVS를, 도 5에 나타내는 수직시프트 레지스터(40)의 각 분할영역의 선두의 위치에, 셋트함으로써, 분할데이터선 DDLt 및 DDLb에 대하여, 동시에 게이트선을 각각 분할영역에서 선택하여, 표시화소데이터의 증폭 및 판독을 행할 수 있다. 이 표시화소데이터의 병렬증폭동작은, 리플래시모드시에 있어서 실행되어도 된다.
도 27은, 도 23에 나타내는 테스트 수평주사신호 TH(THi 등)를 발생하는 부분의 구성을 개략적으로 나타내는 도면이다. 도 27에서, 테스트 수평주사신호 발생부는, 테스트모드 지시신호 TEST의 활성화시 활성화되고, 소정의 주기로 발진동작을 행하여 발진신호를 테스트수평주사 클록신호 HCKS로서 출력하는 발진회로(130)와, 발진신호 HCKS와 도 2에 나타내는 스위치 제어신호 S4를 수신하는 AND 게이트 132와, AND 게이트 132의 출력신호와 도 25에 나타내는 카운터(124)로부터의 활성화신호 EN(ENT 또는 ENB)을 수신하는 AND 게이트 134와, AND 게이트 134의 출력신호에 따라 시프트동작을 행하여 테스트 수평주사신호 TH1-THn을 생성하는 시프트레지스터(136)를 포함한다. 이 시프트 레지스터(136)는, 수직주사 클록신호 VCKS의 활성화에 응답하여 리셋트된다. 시프트 레지스터(136)는, 수직주사 개시신호 STV에 응답하여 리셋트되어도 된다.
이 도 27에 나타내는 테스트 수평주사신호 발생부는, 도 21에 나타내는 테스트회로 102t 및 102b 각각 대응하여 설치된다. 따라서, 활성화신호 EN은, 이 도 27에 나타내는 테스트 선택신호 발생부가 테스트회로 102t에 대하여 설치되는 경우에는, 활성화신호 ENT이고, 이 테스트 선택신호 발생부가, 테스트회로 102b에 대하여 설치되는 경우에는, 활성화신호 EN은, 활성화신호 ENB이다.
도 28은, 도 27에 나타내는 테스트 선택신호 발생부의 동작을 나타내는 타이밍도이다. 이하, 이 도 28에 나타내는 타이밍도를 참조하여, 도 27에 나타내는 회로의 동작에 대하여 설명한다.
통상동작모드시 및 리플래시모드시에 있어서는, 테스트모드 지시신호 TST는 비활성상태로 있고, 발진회로(130)의 출력하는 발진신호 HCKS는 L 레벨로 고정된다. 따라서, 이 경우, 활성화신호 EN이, 리플래시모드시에 활성화되어도, AND 게이트 130의 출력신호는 L 레벨이고, 시프트 레지스터 136은 시프트동작은 행하지 않는다.
테스트동작모드시에 있어서는, 테스트모드 지시신호 TEST가 활성화되어, 발진회로(130)가 소정의 주기로 발진동작을 행한다. 수직주사 클록신호 VCKS가 활성화되고, 하나의 게이트선이 선택상태로 구동되면, 리플래시회로에서의 증폭회로의 증폭동작 후, 스위치 제어신호 S4가 활성상태로 구동된다. 이 스위치 제어신호 S4의 활성화에 응답하여, AND 게이트 132가, 발진회로 130이 출력하는 발진신호 HCKS를 통과시킨다.
시프트 레지스터 136은, 이 수직주사 클록신호 VCKS의 활성화에 응답하여 선택위치가 선두위치에 리셋트되어 있다. 따라서, 시프트 레지스터 136은, 이 스위치 제어신호 S4의 활성화에 응답하여, 최초의 테스트 수평주사신호 TH1을 활성상태로 구동한다. 이후, 발진회로 130의 발진신호 HCKS에 따라 시프트 레지스터 136이 시프트동작을 행하고, 테스트 수평주사신호 TH1로부터 THn을 순차 선택상태로 구동한다.
이 시프트 레지스터 136은, 최종의 테스트 선택신호 THn을 선택상태로 구동한 후, 모든 테스트 선택신호 TH1-THn을 비활성상태로 유지한다. 다음 게이트선 구동을 위해, 수직주사 클록신호 VCKS가 활성화되면, 다시 시프트 레지스터 136이 리셋트되고, 다시 테스트 선택신호 TH1로부터의 시프트동작이 실행된다.
시프트 레지스터 136이, 테스트회로 102t 및 102b에 공통으로 설치되는 경우에는, 이 시프트 레지스터 136이 출력하는 테스트 수평주사신호 TH1로부터 THn과 활성화신호 EN(ENT 또는 ENB)과의 합성(논리적)의 신호를 테스트 수평주사신호로서 이용한다.
또한, 시프트 레지스터 136으로서, 통상동작모드시에 사용되는 수평주사 레지스터를 이용하는 경우에 있어서는, 마찬가지로 테스트모드 지시신호 TEST 및 스위칭 제어신호 S4에 따라 수평시프트 레지스터를 활성화하여 시프트동작을 행하게 한다. 활성화신호 ENT 및 ENB를 사용하여, 테스트회로 102t 및 102b에 대한 테스트수평주사신호를 생성한다.
이때, 이 도 21에 나타내는 구성에 있어서는, 표시화소 매트릭스가, 스위칭소자 SWl-SWn에 의해 2분할되어 있다. 그렇지만, 표시화소 매트릭스에 있어서 한쪽 측에, 리플래시회로 및 테스트회로가 설치되어도, 마찬가지로 리플래시회로를 사용하여, 표시화소소자의 테스트를 행할 수 있다. 도 25 및 도 27에 나타내는 구성에 있어서, 하나의 테스트회로에 대한 테스트 제어신호가 생성되면 된다.
이상과 같이, 본 발명의 실시예 4에 따르면, 표시화소 매트릭스를 2분할 구조로 하고, 분할데이터선 각각에 대하여 리플래시회로를 설치하고 있고, 분할데이터선의 기생용량을 감소할 수 있으며, 따라서 표시화소소자로부터의 판독전압을 크게 할 수 있어, 정확히 표시화소소자의 데이터의 증폭 및 재기록을 행할 수 있다.
또한, 리플래시회로의 증폭결과를 이용하여 테스트회로에 의해, 표시화소소자의 증폭데이터를 외부에 판독하도록 구성하고 있고, 미소신호를 테스터를 사용하여 검출할 필요가 없으며, 대진폭의 표시화소데이터를 외부에 판독할 수 있고, 저렴한 테스터를 사용하여 고속으로 테스트를 행할 수 있다.
[실시예 5]
도 29는, 표시화소소자 PX의 다른 구성을 개략적으로 나타내는 도면이다. 이 도 29에 나타내는 표시화소소자 PX에서는, 용량소자(12)의 유지전압에 따라 액정표시소자(84)로, 공통화소 구동전압을 전달하는 N채널 박막트랜지스터(83)가 설치된다. 액정표시소자의 다른쪽 전극은 대향전극이다. 용량소자(12)는, N채널 박막트랜지스터(11)에 의해, 게이트선 GL의 신호전위에 따라 데이터선 DL에 결합된다.
이 도 29에 나타내는 바와 같이, 액정표시소자(80)가, 박막트랜지스터(83)에 의해 구동되는 구성에 있어서도, 마찬가지로, 용량소자(12)의 유지전압의 리플래시 및 외부판독을 정확히 행할 수 있다.
도 30은, 표시화소소자 PX의 또 다른 구성을 나타내는 도면이다. 이 도 30에 나타내는 표시화소소자 PX에서는, 채널용량으로 구성되는 용량소자(82)의 유지전압에 따라 액정표시소자(13)가 구동된다. 이 용량소자(82)로 공급되는 승압신호 BS에 의해, 화소전극노드에 유지되는 H 레벨데이터의 누설전류에 기인하는 전압저하를 보상하여, 데이터선 DL에 판독되는 판독전압을 충분한 크기로 설정할 수 있다. 따라서, 게이트선 GL을 선택하고, 박막트랜지스터(11)를 도통시켜, 이 용량소자(82)의 유지전압을 데이터선 DL을 판독하여 리플래시하는 경우에 있어서도, 정확히, 유지전압의 리플래시를 행할 수 있다. 또한, 이 용량소자(82)의 유지전압을 외부로 판독하는 경우에 있어서도 정확히 증폭회로에 의해 증폭하여 외부로 판독할 수 있다.
도 31은, 표시화소소자 PX의 또 다른 구성을 나타내는 도면이다. 이 도 31에 나타내는 표시화소소자 PX는, 일렉트로 루미네센스 발광소자(142)를 포함한다. 이 일렉트로 루미네센스 발광소자(142)는, 용량소자(12)의 유지전압에 따라 선택적으로 도통하는 P채널 박막트랜지스터(140)에 의해 구동된다. 박막트랜지스터(140)의 도통시, 일렉트로 루미네센스 발광소자(142)는, 하이레벨 전원전압 VH가 그 애노드전극에 공급된다. 이 일렉트로 루미네센스 발광소자(142)의 캐소드전극으로는, 로우레벨 전원전압 V1이 공급된다. 이들 전압 Vh 및 V1은, 각각 전원전압 및 접지전압이어도 된다.
용량소자(12)는, 게이트선 GL 상의 신호전위에 응답하는 N채널 박막트랜지스터 11을 통해 데이터선 DL에 결합된다. 이 도 31에 나타내는 표시화소소자 PX의 구성에 있어서도, 용량소자(12)의 유지전압에 따라 박막트랜지스터 140의 도통/비도통이 결정된다. 따라서, 이 용량소자(12)의 유지전압의 누설전류에 저하를, 이전의 리플래시회로를 사용함으로써, 이 누설에 의한 전압저하를 정확히 보상하여 원래의 전압레벨을 복원할 수 있다. 또한, 테스트회로를 이용함으로써, 이 표시화소소자 PX의 이상을 검출할 수 있다.
이때, 도 31에 나타내는 표시화소소자 PX의 구성에 있어서, 용량소자로서, 도 30에 나타내는 채널용량(82)이 사용되어도 된다.
따라서, 표시화소소자로서, 용량소자를 화소데이터 신호전압을 유지하는 소자로서 이용하고, 그 유지전압에 의해 표시화소의 표시상태가 결정되는 표시화소소자이면, 본 발명은 적용가능하다.
[실시예 6]
도 32는, 본 발명의 실시예 6에 따른 표시장치의 주요부의 구성을 개략적으로 나타내는 도면이다. 이 도 32에 나타내는 구성에 있어서는, 데이터선 DL에, 분리게이트(150)가 설치된다. 증폭회로 AMP는, 이 분리게이트 150을 통해 데이터선 DL에 결합된다. 분리게이트 150은, 리플래시모드 지시신호 SELF와 테스트모드 지시신호 TEST를 수신하는 OR 회로 152의 출력신호에 따라 선택적으로 도통한다. 증폭회로 AMP의 출력신호가 테스트 선택게이트 TSG에 의해 테스트모드시에 선택되어,도시하지 않은 출력회로로 전송된다.
분리게이트(150)는, 리플래시모드시 및 테스트모드시 이외의 통상동작모드시에 있어서는, 비도통상태를 유지하고, 데이터선 DL과 증폭회로 AMP를 분리한다. 테스트모드시 또는 리플래시모드시에, 이 분리게이트(150)가 도통하고, 데이터선 DL을 증폭회로 AMP에 결합한다. 따라서 통상동작모드시의, 이 데이터선 DL의 부하를 경감할 수 있어, 데이터선 드라이버에 의해, 고속으로 데이터선 DL을 기록화상 데이터신호에 따라 구동할 수 있다.
이번 개시된 실시예는 모든 점에서 예시로서 제한적인 것이 아니라고 생각되어야 할 것이다. 본 발명의 범위는 상기한 설명이 아니며 특허청구범위 의해 표시되고, 특허청구의 범위와 균등의 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
본 발명은, 일반적으로, 표시장치의 표시패널을 구동하는 회로에 적용할 수 있다.
이 액정패널을 이용하는 장치로서는, 스탠드 얼론의 퍼스널 컴퓨터의 표시장치 및 휴대기기의 표시장치를 포함한다. 휴대기기로서는, 랩톱형 컴퓨터, 휴대전화, PDA(퍼스널·디지털·어시스턴트) 및 게임기기를 포함한다.
이상과 같이, 본 발명에 따르면, 데이터선을 소정전위로 프리차지하고, 또한 차동증폭회로를 볼티지 폴로어시켜 비교기준 전압레벨을 설정하고 있고, 이 차동증폭회로의 임계치전압의 변동에 의해, 오프셋이 생기는 경우에 있어서도, 정확히, 표시화소소자로부터 판독된 화상정보를 정확히 증폭할 수 있다. 이에 따라, 표시화소소자의 축적전압의 리플래시 및 표시화소소자의 축적전압의 외부에의 판독을 행할 수 있다.

Claims (13)

  1. 행렬형으로 배열되는 복수의 표시화소소자(PX)와,
    각 상기 표시화소행에 대응하여 배치되고, 각각에 대응한 행의 표시화소소자가 접속되며, 선택시, 대응한 행의 표시화소를 선택하는 복수의 게이트선(GL; GLa, GLb)과,
    각 상기 표시화소열에 대응하여 배치되고, 각각에 대응한 열의 표시화소소자가 접속되고, 대응한 열의 표시화소소자에 대한 화소데이터를 전송하는 복수의 데이터선(DL; DLi, DLj; DL1-DLm)과,
    각 화소열에 대응하여 배치되고, 각각이, 활성화시, 대응한 열의 데이터선의 데이터를 증폭하는 복수의 증폭회로(AMP; AMPi, AMPj)를 구비하고, 각 상기 증폭회로는, 용량소자(34)와, 대응한 데이터선에 결합되는 제1 입력과, 상기 용량소자에 접속되는 제2 입력을 갖고, 활성화시, 상기 제1 및 제2 입력의 신호를 차동적으로 증폭하는 차동증폭회로(32)와, 제1 스위치 제어신호(S2)에 응답하여 상기 제1 입력을 소정전압(VM)을 공급하는 기준전원에 공급하는 제1 스위칭소자(30)와, 제2 스위치 제어신호(S3)에 응답하여 상기 차동증폭회로의 출력과 상기 용량소자를 결합하는 제2 스위칭소자(33)를 포함한 것을 특징으로 하는 화상표시장치.
  2. 제 1 항에 있어서,
    동작모드 지시신호(SELF, TEST)에 응답하여, 상기 제1 및 제2 스위치 제어신호(S2, S3)를 생성하여 상기 제1 및 제2 스위칭소자(30, 33)를 소정기간 도통상태로 한 후에, 상기 복수의 게이트선(GL; GLa, GLb)의 선택된 게이트선을 선택상태로 구동하기 위한 선택타이밍 제어신호(STV, VCK, INHV)를 생성하는 주변제어회로(6)를 더 구비한 것을 특징으로 하는 화상표시장치.
  3. 제 1 항에 있어서,
    각 상기 증폭회로는, 상기 선택된 게이트선의 선택상태로의 구동 후, 각 상기 증폭회로의 출력신호를 대응한 데이터선에 전달하는 데이터선 구동회로(35, 36, 37)를 더 구비하고, 상기 데이터선 구동회로는, 상기 제1 및 제2 스위칭소자(30, 33)의 도통시, 상기 차동증폭회로(32)의 대응한 데이터선으로의 전송을 정지한 것을 특징으로 하는 화상표시장치.
  4. 제 1 항에 있어서,
    상기 제1 입력은, 비반전입력(+)이고, 또한 상기 제2 입력은 반전입력(-)인 것을 특징으로 하는 화상표시장치.
  5. 제 1 항에 있어서,
    각 상기 차동증폭회로(32)는,
    상기 제1 입력 및 상기 제2 입력에 각각 접속되는 게이트를 갖는 제1 및 제2 전계효과 트랜지스터(NQ3, NQ4)와,
    상기 제1 및 제2 전계효과 트랜지스터에 결합되고, 상기 제1 및 제2 전계효과 트랜지스터에 일정한 크기의 전류의 동작전류를 흐르게 하는 정전류회로(32A)와,
    상기 제1 및 제2 전계효과 트랜지스터 각각에 대응하여 배치되는 부하소자(RZ2, RZ3)와,
    상기 제1 전계효과 트랜지스터(NQ4)의 도통노드에 결합되는 게이트를 갖고, 상기 차동증폭회로의 출력신호를 생성하는 출력트랜지스터(PQ1)와,
    상기 차동증폭회로의 출력노드에 결합되고, 상기 정전류회로가 공급하는 전류에 대응하는 전류를 상기 출력노드에 흐르게 하는 정전류원 트랜지스터(NQO)를 구비한 것을 특징으로 하는 화상표시장치.
  6. 제 1 항에 있어서,
    각 상기 차동증폭회로(32)는,
    상기 제1 입력 및 상기 제2 입력에 각각 접속되는 게이트를 갖는 제1 및 제2 전계효과 트랜지스터(NQ3, NQ4)의 쌍으로 구성되는 차동단과,
    상기 제1 및 제2 전계효과 트랜지스터에 결합되는 커렌트미러단(PQ2, PQ3)과,
    상기 제1 전계효과 트랜지스터(NQ4)의 도통노드(ND5)에 결합되는 게이트를 갖고, 상기 차동증폭회로의 출력신호를 생성하는 출력트랜지스터(PQ1)와,
    상기 차동단의 동작전류를 결정하는 정전류를 생성하는 정전류회로(32A)와,
    상기 출력트랜지스터에 결합되고, 상기 정전류회로가 공급하는 전류에 대응하는 전류를 상기 차동증폭회로의 출력노드에 생기게 하는 전류원 트랜지스터(NQO)를 구비한 것을 특징으로 하는 화상표시장치.
  7. 제 1 항에 있어서,
    상기 기준전원이 공급하는 소정전압(VM)은, 상기 데이터선(DL; DLi, DLj; DL1-DLm)에 전달되는 신호의 하이레벨(VH)과 로우레벨(VL)의 중간의 전압레벨인 것을 특징으로 하는 화상표시장치.
  8. 제 1 항에 있어서,
    통상동작모드시에, 상기 증폭회로(AMP; 32)를 비활성상태로 유지하는 회로(PQ4, NQ5,80)를 더 구비한 것을 특징으로 하는 화상표시장치.
  9. 제 1 항에 있어서,
    각 상기 데이터선(DL; DLi, DLj; DL1-DLn) 각각에 배치되고, 통상동작모드와 다른 상기 리플래시 동작모드를 포함하는 특정동작모드시, 선택적으로 비도통상태로 되어 대응한 데이터선을 분할하는 복수의 제3 스위칭소자(SW1-SWn)를 더 구비하고,
    각 상기 증폭회로(AMPt, AMPb)는, 각 분할데이터선(DDLt, DDLb)에 대응하여 배치된 것을 특징으로 하는 화상표시장치.
  10. 제 1 항에 있어서,
    각 상기 화소소자(PX)는, 채널용량으로 형성되는 용량소자(82)를 화소데이터유지소자로서 포함한 것을 특징으로 하는 화상표시장치.
  11. 제 10 항에 있어서,
    상기 용량소자(82)로 승압신호를 공급하는 회로(100)를 더 구비한 것을 특징으로 하는 화상표시장치.
  12. 제 1 항에 있어서,
    테스트동작모드시, 상기 증폭회로의 출력신호를 외부로 전송하는 회로(102t, 102b, 104; TSG, 110)를 더 구비한 것을 특징으로 하는 화상표시장치.
  13. 제 12 항에 있어서,
    상기 전송회로(102t, 102b, 110,104; TSG; TSGti, TSGtj, TSGtk)는,
    공급된 데이터를 외부로 출력하기 위한 테스트 출력회로(104)와,
    상기 증폭기(32)의 출력신호를 순차 선택하여 상기 테스트 출력회로에 결합하는 선택회로(TSG; TSGti, TSGtj, TSGtk)를 구비한 것을 특징으로 하는 화상표시장치.
KR10-2004-7009024A 2002-10-11 2002-10-11 표시장치 KR20040078646A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2002/010633 WO2004034368A1 (ja) 2002-10-11 2002-10-11 表示装置

Publications (1)

Publication Number Publication Date
KR20040078646A true KR20040078646A (ko) 2004-09-10

Family

ID=32089060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7009024A KR20040078646A (ko) 2002-10-11 2002-10-11 표시장치

Country Status (7)

Country Link
US (1) US7187373B2 (ko)
JP (1) JPWO2004034368A1 (ko)
KR (1) KR20040078646A (ko)
CN (1) CN1589461A (ko)
DE (1) DE10297529T5 (ko)
TW (1) TW575850B (ko)
WO (1) WO2004034368A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695888B1 (ko) * 2003-02-24 2007-03-19 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
US7476917B2 (en) 2003-02-24 2009-01-13 Samsung Electronics Co., Ltd. Phase-changeable memory devices including nitrogen and/or silicon dopants
WO2016085124A1 (ko) * 2014-11-28 2016-06-02 류태하 플리커-프리 ａｃ ｌｅｄ 조명 시스템

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698952B1 (ko) * 2002-11-06 2007-03-23 미쓰비시덴키 가부시키가이샤 샘플홀드회로 및 그것을 사용한 화상표시장치
TWI273542B (en) * 2003-10-21 2007-02-11 Au Optronics Corp Cascade driver circuit for liquid crystal display
JP2005195810A (ja) 2004-01-06 2005-07-21 Nec Electronics Corp 容量性負荷駆動回路、及び表示パネル駆動回路
JP4621439B2 (ja) * 2004-05-28 2011-01-26 株式会社 日立ディスプレイズ 表示装置
JP5105699B2 (ja) * 2004-06-18 2012-12-26 三菱電機株式会社 表示装置
JP4207017B2 (ja) * 2004-08-10 2009-01-14 セイコーエプソン株式会社 電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器
US7355610B2 (en) * 2004-08-26 2008-04-08 Seiko Epson Corporation Method and apparatus for expanding image data to create enlarged images for display
WO2006123552A1 (ja) * 2005-05-18 2006-11-23 Tpo Hong Kong Holding Limited 表示装置
JP4736618B2 (ja) * 2005-08-16 2011-07-27 ソニー株式会社 増幅回路および表示装置
KR100637235B1 (ko) * 2005-08-26 2006-10-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
CN1987620B (zh) * 2005-12-23 2010-05-12 群康科技(深圳)有限公司 液晶显示器及其补偿馈通电压的方法
KR100782482B1 (ko) * 2006-05-19 2007-12-05 삼성전자주식회사 ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
JP2007328255A (ja) * 2006-06-09 2007-12-20 Futaba Corp アクティブマトリクス型表示素子
KR101310912B1 (ko) * 2006-06-30 2013-09-25 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그의 구동 방법
KR100778514B1 (ko) * 2006-08-09 2007-11-22 삼성에스디아이 주식회사 유기 발광 표시 장치
TWI356390B (en) * 2007-01-26 2012-01-11 Raydium Semiconductor Corp Start-up image adjusting apparatus and source driv
TWI366177B (en) * 2007-08-08 2012-06-11 Au Optronics Corp Lcd display with a gate driver outputting non-overlapping scanning signals
JP5329116B2 (ja) * 2008-04-04 2013-10-30 ルネサスエレクトロニクス株式会社 表示装置用駆動回路、テスト回路、及びテスト方法
US8619055B2 (en) * 2008-04-14 2013-12-31 Microsoft Corporation Active matrix touch sensing
KR101452356B1 (ko) * 2008-07-17 2014-10-21 삼성디스플레이 주식회사 광센서 및 이를 이용한 유기전계발광표시장치
JP2010145581A (ja) * 2008-12-17 2010-07-01 Sony Corp 表示装置、表示装置の駆動方法および電子機器
TWI393973B (zh) * 2009-04-06 2013-04-21 Chunghwa Picture Tubes Ltd 液晶顯示器及相關方法
JP2010276800A (ja) * 2009-05-27 2010-12-09 Sharp Corp 表示装置、信号線の電圧補正方法、及び信号線駆動部
TWI416487B (zh) * 2009-08-06 2013-11-21 Innolux Corp 畫素單元、彩色序列液晶顯示器與畫素驅動暨顯示方法
TW201314234A (zh) * 2011-09-16 2013-04-01 Askey Technology Jiangsu Ltd 手持式電子裝置測試方法
TWI451394B (zh) * 2011-12-30 2014-09-01 Orise Technology Co Ltd 應用於顯示面板之控制裝置及其控制方法
CN102654980B (zh) * 2012-01-09 2015-01-14 京东方科技集团股份有限公司 电子纸显示器件及驱动方法
KR102063642B1 (ko) * 2013-08-07 2020-01-09 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 표시 장치
US10283040B2 (en) * 2015-02-03 2019-05-07 Sharp Kabushiki Kaisha Data signal line drive circuit, data signal line drive method and display device
CN111133500B (zh) * 2017-10-17 2021-07-09 华为技术有限公司 显示设备
JP6673388B2 (ja) * 2018-03-09 2020-03-25 セイコーエプソン株式会社 電気光学装置の駆動方法
CN108507124A (zh) * 2018-05-14 2018-09-07 北方工业大学 基于互联网的光触媒空气净化装置的控制系统
CN108417007A (zh) * 2018-05-14 2018-08-17 北方工业大学 基于互联网的光触媒空气体处理装置
CN108427230A (zh) * 2018-05-24 2018-08-21 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
WO2020136494A1 (ja) * 2018-12-26 2020-07-02 株式会社半導体エネルギー研究所 表示装置および電子機器
DE102020100335A1 (de) * 2020-01-09 2021-07-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bildelement für eine anzeigevorrichtung und anzeigevorrichtung
CN113066844B (zh) * 2021-03-24 2024-05-24 京东方科技集团股份有限公司 显示面板及显示装置
CN115933237A (zh) * 2022-12-16 2023-04-07 业成科技（成都）有限公司 显示装置及其操作方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56120220A (en) 1980-02-28 1981-09-21 Seiko Instr & Electronics Ltd Differential amplifier for sequential comparison type analog and digital converter
JPS59154808A (ja) * 1983-02-23 1984-09-03 Hitachi Ltd 増幅回路およびこれを用いた半導体集積回路装置
JPH084330B2 (ja) 1984-09-13 1996-01-17 ソニー株式会社 液晶ディスプレイ装置
JPS6174481A (ja) * 1984-09-20 1986-04-16 Sony Corp 前置増幅回路
JPH0456888A (ja) * 1990-06-25 1992-02-24 Nippon Telegr & Teleph Corp <Ntt> ドットマトリクス駆動回路
JPH0475389U (ko) * 1990-11-14 1992-07-01
JPH04291393A (ja) * 1991-03-20 1992-10-15 Fujitsu Ltd 液晶表示装置及びその制御方法
US5627557A (en) * 1992-08-20 1997-05-06 Sharp Kabushiki Kaisha Display apparatus
JP2901429B2 (ja) 1992-08-20 1999-06-07 シャープ株式会社 表示装置
JPH06216666A (ja) * 1992-11-30 1994-08-05 Sharp Corp 差動増幅器
GB9314849D0 (en) * 1993-07-16 1993-09-01 Philips Electronics Uk Ltd Electronic devices
JPH07160226A (ja) * 1993-12-09 1995-06-23 Casio Comput Co Ltd 液晶表示装置
JPH07181446A (ja) * 1993-12-24 1995-07-21 Sharp Corp 液晶表示駆動装置
US5739803A (en) * 1994-01-24 1998-04-14 Arithmos, Inc. Electronic system for driving liquid crystal displays
US5798747A (en) * 1995-11-17 1998-08-25 National Semiconductor Corporation Methods and apparatuses for high-speed video sample and hold amplification for analog flat panel display
GB2312773A (en) * 1996-05-01 1997-11-05 Sharp Kk Active matrix display
JPH09320291A (ja) 1996-05-28 1997-12-12 Fujitsu Ltd サンプルホールド回路及びフラットパネル型表示装置
JP3862333B2 (ja) * 1996-12-10 2006-12-27 株式会社ルネサステクノロジ 半導体記憶装置
JPH11330874A (ja) 1998-05-18 1999-11-30 Hitachi Ltd 半導体集積回路装置
JP2000081606A (ja) * 1998-06-29 2000-03-21 Sanyo Electric Co Ltd 液晶表示素子の駆動方法
JP2000356974A (ja) 1999-06-15 2000-12-26 Sharp Corp 画像表示装置
WO2001059750A1 (fr) * 2000-02-10 2001-08-16 Hitachi, Ltd. Afficheur d'images
JP2001292041A (ja) 2000-04-07 2001-10-19 Fujitsu Ltd オペアンプおよびそのオフセットキャンセル回路
JP2001298333A (ja) 2000-04-17 2001-10-26 Matsushita Electric Ind Co Ltd 差動増幅回路
JP3705086B2 (ja) 2000-07-03 2005-10-12 株式会社日立製作所 液晶表示装置
JP4449189B2 (ja) * 2000-07-21 2010-04-14 株式会社日立製作所 画像表示装置およびその駆動方法
JP3770377B2 (ja) * 2001-03-28 2006-04-26 シャープ株式会社 ボルテージフォロア回路および表示装置用駆動装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695888B1 (ko) * 2003-02-24 2007-03-19 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
US7462900B2 (en) 2003-02-24 2008-12-09 Samsung Electronics Co., Ltd. Phase changeable memory devices including nitrogen and/or silicon
US7476917B2 (en) 2003-02-24 2009-01-13 Samsung Electronics Co., Ltd. Phase-changeable memory devices including nitrogen and/or silicon dopants
WO2016085124A1 (ko) * 2014-11-28 2016-06-02 류태하 플리커-프리 ａｃ ｌｅｄ 조명 시스템

Also Published As

Publication number Publication date
US20040252116A1 (en) 2004-12-16
DE10297529T5 (de) 2005-03-10
CN1589461A (zh) 2005-03-02
WO2004034368A1 (ja) 2004-04-22
JPWO2004034368A1 (ja) 2006-02-09
TW575850B (en) 2004-02-11
US7187373B2 (en) 2007-03-06

Similar Documents

Publication Publication Date Title
KR20040078646A (ko) 표시장치
US7006067B2 (en) Display device
KR100616335B1 (ko) 화상신호의 기록마진이 커진 화상표시장치
US8494109B2 (en) Shift register
KR100803908B1 (ko) 표시 장치
JP4981928B2 (ja) 表示駆動回路及び表示装置
US8325126B2 (en) Liquid crystal display with reduced image flicker and driving method thereof
US8243058B2 (en) Gate driving circuit and display device having the gate driving circuit
EP2234098B1 (en) Display device and method for driving display device
KR100845159B1 (ko) 전기광학 장치 기판 및 그 기판의 검사 방법, 그 기판을포함한 전기광학 장치 및 그 장치를 포함한 전자 기기
KR100759972B1 (ko) 액정 표시 장치와 이의 구동 장치 및 방법
US8035634B2 (en) Electro-optical device, driving circuit, and electronic apparatus
US9786243B2 (en) Gate driving circuit and display apparatus including the same
US11054708B2 (en) Liquid crystal device, wavelength selection optical switch apparatus, and pixel inspection method of liquid crystal device
JP2008233283A (ja) 液晶表示装置およびその駆動方法
JP2005274859A (ja) 表示装置及びその駆動制御方法
JP4736415B2 (ja) 表示装置
JP2006235164A (ja) 電気光学装置用基板、電気光学装置及び電子機器
JP2000356974A (ja) 画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee