JP4736415B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4736415B2 JP4736415B2 JP2004363057A JP2004363057A JP4736415B2 JP 4736415 B2 JP4736415 B2 JP 4736415B2 JP 2004363057 A JP2004363057 A JP 2004363057A JP 2004363057 A JP2004363057 A JP 2004363057A JP 4736415 B2 JP4736415 B2 JP 4736415B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- inversion
- pixel
- display
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 45
- 230000001934 delay Effects 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 27
- 239000000758 substrate Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 12
- 210000002858 crystal cell Anatomy 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
液晶表示装置やEL表示装置においては、画素トランジスタとしてTFTが用いられていることから、駆動回路を透明絶縁基板上に搭載するに当たっては当該駆動回路もTFTを用いて形成されることになる。
以下、この課題について、添付図面に関連付けて説明する。
図10は、従来の表示装置における画質劣化を説明するための図であり、(a)は画素スイッチ信号PSW、(b)は画素書き込み信号WR、を示す。
これにより、図10に示すように、画素書き込み信号WRおよび対向電位Vcomが反転中の電位を画素が取り込むことになって、予期しない電位で画素電位が確定するため、画質が劣化する。
すなわち、垂直駆動部が、表示部の各行に対して水平期間毎に順次転送される垂直シフトパルスを生成し、第1信号生成部が、その垂直シフトパルスにより指定された行に対して、表示部の各列の画素に対する書き込みを許可するための書き込み許可信号を生成する。第2信号生成部は、水平期間毎に極性が反転する画素書き込み信号および共通電位を生成する。そして、水平駆動部は、その書き込み許可信号に同期したタイミングで、第2信号生成部により生成された画素書き込み信号および共通電位を画素に与える。
そして、好適には、第1信号生成部は、基準クロックを計数するためのカウンタを含み、前記反転タイミングを遅延させた後に、当該カウンタを停止させる。
なお、表示部3は、本発明の表示部の一実施形態である。
タイミング生成回路4は、本発明の第1信号生成部および反転遅延部、遅延手段の一実施形態である。
垂直駆動回路5は、本発明の垂直駆動部、行選択手段の一実施形態である。
基準信号生成回路6および対向・保持信号生成回路8は、本発明の第2信号生成部、信号反転手段の一実施形態である。
水平駆動回路7は、本発明の水平駆動部、書き込み手段の一実施形態である。
なお、保持容量33も、液晶セル31の交流駆動に合わせて、交流動作させる必要がある。このため、各保持容量33に共通接続された保持信号線37に、同様に、所定の周期で極性反転する保持信号HLDを印加する必要がある。
なお、待機モード信号STBは、通常の表示動作状態が要求されている場合には「1」(ハイレベル)、セット側から待機状態が要求されている場合には「0」(ロウレベル)、となる信号である。
図2に示すように、待機状態では、表示部3の特性に応じて黒(図2(a))または白(図2(b))の非表示領域となる。
タイミング生成回路4では、マスタクロックMCK、同期信号、待機モード信号STBに基づいて、垂直駆動回路5、基準信号生成回路6、水平駆動回路7、対向・保持信号生成回路8を駆動するため必要な各種のタイミング信号を生成する。
タイミング生成回路4の構成については、後述する。
その際、画素書き込み信号WRは交流駆動されるため、基準信号生成回路6で生成するアナログ電位も所定周期(たとえば、1H)で極性を反転させる必要がある。そして、基準信号生成回路6では、タイミング生成回路4から与えられる反転信号REVに同期して、アナログ電位の極性を反転させる。
水平シフトレジスタは、タイミング生成回路4から供給される水平スタートパルスHSTに応答してシフト動作を開始し、同じくタイミング生成回路4から供給される水平クロックパルスHCKに同期して1水平期間に順次転送していくサンプリングパルスを生成する。
データサンプリングラッチ回路は、水平シフトレジスタで生成されたサンプリングパルスに同期して、インタフェース回路2から供給される表示データを1水平期間で順次サンプリングしラッチする。このラッチされた1ライン分のデジタルデータは、DA変換回路でアナログ表示信号に変換される。
DA変換回路は、基準信号生成回路6から与えられる階調数分の基準電圧REFの中から、デジタルデータに対応した基準電圧を選択し、アナログ表示信号として画素書き込み信号WRを出力する。
垂直シフトレジスタは、タイミング生成回路4から供給される垂直スタートパルスVSTに応答してシフト動作を開始し、同じくタイミング生成回路4から供給される垂直クロックパルスVCKに同期して1垂直期間に順次転送していく垂直シフトパルスVSPを生成する。
また、垂直駆動回路5には、タイミング生成回路4から、垂直シフトパルスVSPよりパルス幅の短い書き込みイネーブル信号WENが供給される。そして、垂直駆動回路5は、順次転送される垂直シフトパルスVSPと書き込みイネーブル信号WENのパルスがともにハイレベルであるタイミングで、画素スイッチ信号PSWを生成する。
この生成された画素スイッチ信号PSWは、表示部32の各行に配線されたゲート線にゲートバッファを通して順次出力される。
ここで、たとえば1H反転駆動を採用する場合には、保持信号HLDは、画素書き込み信号WRに合わせて1H毎に極性を反転させた交流反転を繰り返すことになる。
ここで、対向電位Vcomとしては、保持信号HLDとほぼ同じ振幅の交流電圧が用いられる。ただし、実際には、図1において、データ線35からTFT32を通して液晶セル31の画素電極に信号を書き込む際に、寄生容量などに起因してTFT32で電圧降下が生じることから、対向電位Vcomとしては、その電圧降下分だけDCシフトした交流電圧を用いる必要がある。
図3は、タイミング生成回路4の構成例を示すブロック図である。
水平駆動信号生成回路43は、水平クロックパルスHCK、水平スタートパルスHSTおよび書き込みイネーブル信号WENを生成する。
垂直駆動信号生成回路44は、垂直クロックパルスVCKおよび垂直スタートパルスVSTを生成する。
また、反転タイミング調整回路45は、待機モード信号STBに基づいて、反転信号REVの反転タイミングを遅延させるか否かを判断する。これにより、後述するように、通常動作モードから待機モードに変化した場合であっても、反転による極性の切り替わりのタイミングで画素電位が予期しない値に確定することが回避される。
なお、上記一定期間は、後述する反転タイミング調整回路45の遅延量に応じて、設定される。
図4において、反転信号P_REVは、通常動作モードに対応した反転信号であって、たとえば、1H反転駆動の場合には、反転信号P_REVは、1水平期間毎に反転する信号となる。
そして、反転タイミング調整回路45は、遅延回路451、スイッチ452、バッファ453を含んで構成される。遅延回路451は、TFTによるゲート回路と、抵抗およびキャパシタからなる微分回路とを含む。なお、ゲート回路の段数と、抵抗およびキャパシタの特性に応じて、遅延量を適宜設定できることは言うまでもない。
そして、待機モード信号STBが「1」の場合、すなわち、通常動作モードの場合には、接点C1が選択される。これにより、反転信号P_REVは、そのまま反転信号REVとして出力される。
また、待機モード信号STBが「0」の場合、すなわち、待機モードの場合には、接点C2が選択される。これにより、反転信号P_REVは、遅延回路451により所定時間遅延されて反転信号REVとして出力される。
図5は、反転タイミング調整回路45において、反転信号REVを遅延させる部分の他の回路構成例を示す図である。
図5(a)は、遅延回路451をゲート回路とキャパシタにより構成した回路を、図5(b)は、遅延回路451をゲート回路と抵抗により構成した回路を、図5(b)は、遅延回路451をゲート回路のみで構成した回路を、それぞれ示す。
いずれの場合にも、反転信号P_REVを遅延させることが可能である。
垂直駆動回路5では、タイミング生成回路4から供給される垂直スタートパルスVSTに応答してシフト動作を開始し、図6(e)〜(h)に示すように、同じくタイミング生成回路4から供給される垂直クロックパルスVCKに同期して1垂直期間に順次転送していく垂直シフトパルスVSPを生成する。
この生成された画素スイッチ信号PSWは、表示部32の各行に配線されたゲート線34に順次出力される。
すなわち、図6に示すように、書き込みイネーブル信号WENのパルス幅は、垂直シフトパルスVSPのパルス幅よりも狭くなるように設定されているので、これらの論理和である画素スイッチ信号PSWのパルス幅も、書き込みイネーブル信号WENと同様に狭くなるため、画素書き込み信号WRが反転する不安定なタイミングで画素電位が確定してしまう状態が回避されている。
水平クロックの生成とカウンタ動作を時刻t1の時点で停止しないのは、反転タイミング調整回路45における反転タイミングの遅延分を考慮しているためである。
これにより、基準信号生成回路6は、基準信号REFを遅延させて水平駆動回路7に供給し、また、対向・保持信号生成回路8は、保持信号HLDおよび対向電位Vcomを遅延させて表示部3に供給するため、図7(m)〜(o)に示すように、各信号の交流駆動の反転タイミングが遅延する。
その結果、画素スイッチ信号PSWのレベル変化のタイミングと画素書き込み信号WRの反転タイミングとが重なり合わず、画素電位が予期しない値に確定するという状態が回避される。したがって、画質の状態が維持される。
したがって、タイミング生成回路4で行う処理のうち多くの処理が停止するため、タイミング生成回路4での消費電力が低減する。
すなわち、タイミング生成回路4の内部クロックおよびカウンタの動作を停止する結果、タイミング生成回路4で消費する電力が低減する。したがって、特に、液晶表示装置1がバッテリ電源により駆動されている場合には、長時間使用が可能となる。
また、内部クロックおよびカウンタを停止させたことに伴って、画素に対する書き込みタイミングを決定する書き込みイネーブル信号WENが出力されず、垂直シフトパルスVSPによって書き込みタイミングが規定されることになるが、交流信号の反転タイミングが遅延されることで、画素電位が予期しない値に確定することが回避されて、画品位を維持することができる。
たとえば、上述した実施形態では、低温ポリシリコン等の絶縁基板上に表示部が駆動回路と一体として実装された液晶表示装置について説明したが、これに限られるものではない。タイミング生成回路、対向・保持信号生成回路、基準信号生成回路は、絶縁基板上に搭載されたシリコン半導体回路によって構成してもよいし、絶縁基板に接続されたフレキシブル基板上にシリコン半導体回路によって構成してもよい。
Claims (5)
- 画素がマトリクス状に配置される表示部と、
前記表示部の各行に対して水平期間毎に順次転送される垂直シフトパルスを生成する垂直駆動部と、
前記垂直駆動部により指定された行に対して、前記表示部の各列の画素に対する画素書き込み信号の書き込みを許可するための書き込み許可信号を生成する第1信号生成部と、
水平期間毎に極性が反転する前記画素書き込み信号および共通電位を生成する第2信号生成部と、
前記書き込み許可信号に同期したタイミングで、前記画素書き込み信号および前記共通電位を画素に与える水平駆動部と、
書き込み対象が前記表示部の表示領域から非表示領域へ移行したことを条件として、前記画素書き込み信号および前記共通電位の反転タイミングを遅延させる反転遅延部と、
を備えた表示装置。 - 前記第1信号生成部は、基準クロックを計数するためのカウンタを含み、
書き込み対象が前記表示部の表示領域から非表示領域へ移行した場合には、前記反転タイミングを遅延させた後に、前記カウンタを停止させる
請求項1記載の表示装置。 - 書き込み対象が前記表示部の表示領域であるか否かを示す待機モード信号が与えられ、
前記反転遅延部は、当該待機モード信号に基づいて、前記反転タイミングを遅延させるか否かを判断する
請求項1記載の表示装置。 - 前記反転遅延部は、水平同期信号に同期して第1反転信号を生成し、当該第1反転信号と、第1反転信号を遅延させた第2反転信号とのいずれかを、前記待機モード信号に基づいて選択的に前記第2信号生成部に与え、
第2信号生成部は、反転遅延部から与えられる反転信号に同期して、前記画素書き込み信号および前記共通電位を反転させる
請求項3記載の表示装置。 - 前記反転遅延部は、複数のゲート回路からなる遅延素子を含む
請求項4記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004363057A JP4736415B2 (ja) | 2004-12-15 | 2004-12-15 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004363057A JP4736415B2 (ja) | 2004-12-15 | 2004-12-15 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006171301A JP2006171301A (ja) | 2006-06-29 |
JP4736415B2 true JP4736415B2 (ja) | 2011-07-27 |
Family
ID=36672143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004363057A Active JP4736415B2 (ja) | 2004-12-15 | 2004-12-15 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4736415B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0546113A (ja) * | 1991-08-16 | 1993-02-26 | Nec Corp | 半導体集積回路 |
JP2000330521A (ja) * | 1999-05-19 | 2000-11-30 | Kyocera Corp | 液晶表示装置 |
JP2002328660A (ja) * | 2001-04-27 | 2002-11-15 | Seiko Epson Corp | 出力制限回路、出力制限方法、電気光学装置、駆動回路、および電子機器 |
JP2003108080A (ja) * | 2001-09-27 | 2003-04-11 | Matsushita Electric Ind Co Ltd | 液晶表示パネルの駆動装置 |
JP2003345457A (ja) * | 2002-05-30 | 2003-12-05 | Sony Corp | タイミング発生回路、表示装置および携帯端末 |
-
2004
- 2004-12-15 JP JP2004363057A patent/JP4736415B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0546113A (ja) * | 1991-08-16 | 1993-02-26 | Nec Corp | 半導体集積回路 |
JP2000330521A (ja) * | 1999-05-19 | 2000-11-30 | Kyocera Corp | 液晶表示装置 |
JP2002328660A (ja) * | 2001-04-27 | 2002-11-15 | Seiko Epson Corp | 出力制限回路、出力制限方法、電気光学装置、駆動回路、および電子機器 |
JP2003108080A (ja) * | 2001-09-27 | 2003-04-11 | Matsushita Electric Ind Co Ltd | 液晶表示パネルの駆動装置 |
JP2003345457A (ja) * | 2002-05-30 | 2003-12-05 | Sony Corp | タイミング発生回路、表示装置および携帯端末 |
Also Published As
Publication number | Publication date |
---|---|
JP2006171301A (ja) | 2006-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101037554B1 (ko) | 액티브 매트릭스 디스플레이 장치 및 그의 구동 방법 | |
US8456400B2 (en) | Liquid crystal device and electronic apparatus | |
US6771241B2 (en) | Active matrix type display device | |
US8378945B2 (en) | Liquid crystal display device | |
JP2002351430A (ja) | 表示装置 | |
US20110193852A1 (en) | Liquid crystal display and method of driving the same | |
JP2009036945A (ja) | 走査線駆動回路、電気光学装置及び電子機器 | |
JP2008107579A (ja) | 表示装置 | |
JP2002082656A (ja) | 画像表示装置およびその駆動方法 | |
JP2006154088A (ja) | アクティブマトリクス型液晶表示装置 | |
JP4241858B2 (ja) | 液晶装置、および電子機器 | |
JP2001255851A (ja) | 液晶表示装置 | |
US9147372B2 (en) | Display device | |
JP2007140192A (ja) | アクティブマトリクス型液晶表示装置 | |
JP5465916B2 (ja) | 表示装置 | |
JP2006349873A (ja) | 液晶駆動回路および液晶表示装置 | |
JP5301673B2 (ja) | 液晶表示装置およびその駆動方法 | |
JP2001159883A (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
WO2013129239A1 (ja) | 駆動装置および表示装置 | |
WO2013024776A1 (ja) | 表示装置およびその駆動方法 | |
US20060238479A1 (en) | Display device | |
JP2008096915A (ja) | 電気光学装置、走査線駆動回路および電子機器 | |
KR101785339B1 (ko) | 공통전압 드라이버 및 이를 포함하는 액정표시장치 | |
JP5268117B2 (ja) | ディスプレイ装置及びこれを備える電子機器 | |
JP2000276110A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110418 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4736415 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |