KR100845159B1 - 전기광학 장치 기판 및 그 기판의 검사 방법, 그 기판을포함한 전기광학 장치 및 그 장치를 포함한 전자 기기 - Google Patents

Abstract

프로브를 외부로부터 접촉시키지 않고 충분한 측정 정확도를 갖는 검사를 구현할 수 있는 전기광학 장치 기판 및 그 검사 방법이 제공될 수 있다. 본 발명의 기판 (1) 은, 신호 라인을 통해 다수의 픽셀에 제 1 전위 신호를 기록하기 위해 다수의 스위칭 엘리먼트를 통해 송신 게이트부 (6) 와 비디오 라인 (7) 을 포함한다. 그 기판 (1) 은, 더 낮은 전위를 감소시키고 더 높은 전위를 증가시켜, 그것을 신호 라인으로 출력하는 차동 증폭기 (4a) 를 갖는 디스플레이 데이터 판독 회로부 (4), 및 제 1 전위 신호와 기준의 제 2 전위 신호를 판독하는 송신 게이트부 (6) 및 비디오 라인 (7) 을 더 포함한다.

스캔 라인, 신호 라인, 증폭 회로

Description

전기광학 장치 기판 및 그 기판의 검사 방법, 그 기판을 포함한 전기광학 장치 및 그 장치를 포함한 전자 기기{ELECTROOPTIC APPARATUS SUBSTRATE AND METHOD OF EXAMINING SUCH A SUBSTRATE, ELECTROOPTIC APPARATUS COMPRISING SUCH A SUBSTRATE AND ELECTRONIC EQUIPMENT COMPRISING SUCH AN APPARATUS}

기술 분야

본 발명은, 전기광학 장치 기판과 그의 검사 방법, 전기광학 장치 및 전자 기기에 관한 것이다. 특히, 본 발명은, 다수의 픽셀에 다수의 스위칭 디바이스가 제공되는, 전기광학 장치 기판과 그의 검사 방법, 전기광학 장치 및 전자 장치에 관한 것이다.

배경 기술

종래부터, 액정 디바이스 등의 디스플레이 디바이스는, 셀룰러 전화 및 프로젝터와 같은 장치에 널리 사용되고 있다. TFT (박막 트랜지스터) 를 가진 액정 디스플레이 디바이스는, 서로 맞붙게 되는 TFT 기판 및 대향 기판을 포함하며, 그 기판들 사이에는 액정이 밀봉되어 있다. 일반적으로, 제조된 액정 디바이스가 정상으로 작동할지 여부를 체크하는 검사는, 완성품에 대하여 수행된다. 예를 들어, 소정의 이미지 신호가 액정 디바이스에 디스플레이 데이터로서 입력, 투사 및 디스플레이될 수도 있어, 그 데이터가 정확하게 디스플레이될 수 있는지의 여부와 임의의 결함 픽셀의 존재 여부가 체크될 수 있다.

그러나, 완성품을 검사하는 방법은 제조 공정의 관리면에서 본다면 바람직하지 않다. 이유는, 기판의 제조 공정 이후에 불량품이 검출되기 때문에, 불량품의 검출이 지연되어 버리기 때문이다.

이는, 공정 관리에 대한 불량품의 검출을 피드백하는데 걸리는 시간을 증가시킨다. 그 결과, 수율 저하 기간이 증가하며, 이는 또한 제조 비용을 증가시킨다. 또한, 프로토타이핑에 있어서도, 프로토타입의 평가로부터 설계 프로세스로의 피드백까지의 기간이 증가하기 때문에, 이는, 개발 기간 및 개발 비용을 증가시킬 수도 있다. 또한, 제품이 완성된 이후에는 불량 개소의 수리가 어렵다.

따라서, 기판의 제조 공정 내에서, 불량 개소, 특히, 디스플레이 디바이스의 결함 픽셀을 검출하는 것이 바람직하다.

그런 검사 방법 중 하나로서, 액정 디스플레이 디바이스의 전극 패드와 검사 프로브를 접촉시키고 거기에 소정 양의 전류를 공급함으로써 액정 디스플레이 디바이스를 검사하는 기술이 제안되어 있다 (예를 들어, 특허 문헌 1 참조). 또한, 픽셀의 커패시터 특성을 고려하여 TFT 기판의 각 픽셀에 소정 양의 전압을 인가하고 방전 전류 및 방전 전압의 파형에 기초하여 TFT 의 기능을 검사하는 또 다른 기술이 제안되어 있다 (예를 들어, 특허 문헌 2 참조).

더욱이, TFT 기판의 픽셀 전극에 대응하는 검사용의 대향 전극을 사용하여 그 픽셀 전극의 전위 변화량을 검출함으로써 각 픽셀 전극의 동작을 검사하는 또 다른 기술이 제안되어 있다 (예를 들어, 특허 문헌 3 참조).

[특허 문헌 1]: 특개평 5-341302 호 공보;

[특허 문헌 2]: 특개평 7-333278 호 공보; 및

[특허 문헌 3]: 특개평 10-104563 호 공보

발명의 개시

본 발명이 해결해야할 과제

그러나, 특허 문헌 1 과 3 에 개시된 기술의 경우, 검사 장치에 있어서, 기판의 외부로부터 전극 패드에 소정의 프로브를 접촉 또는 근접시키기 위하여, 기계적으로 위치 정밀도가 요구된다. 그 결과, 기계적인 정렬 정밀도를 달성하기 위해 검사 시간이 길어진다는 문제가 발생한다. 또한, 이들 방법은, 기계적인 제어 하에서 다수의 전극 패드와 미세 프로브를 접촉시켜야 하기 때문에 고화질 액정 디스플레이 디바이스에는 아마 적용할 수 없을 것이다.

특허 문헌 2 에 개시된 방법은, 액정 디스플레이 디바이스와 측정 디바이스 사이의 용량 성분, 예를 들면, 소스 라인, 이미지 신호 라인, 전극 패드 단자 등의 용량에 의해 영향을 받는다. 따라서, 픽셀들의 용량이 작은 경우에는 충분한 측정 정밀도를 획득할 수 없다는 문제가 있다.

본 발명은, 이들 점을 고려하여 행해진 것으로, 본 발명의 목적은, 외부로부터의 프로브의 접촉 없이 충분한 측정 정밀도를 가지는 검사를 수행할 수 있는 전기광학 장치 기판 및 그의 검사 방법을 제공하는 것이다.

문제 해결 수단

본 발명의 전기광학 장치 기판은, 서로 교차하는 다수의 스캔 라인과 다수의 신호 라인, 그 다수의 스캔 라인과 다수의 신호 라인의 교차에 따라 배치되는 다수 의 픽셀, 및 신호 라인에 전기 접속되고, 픽셀에 입력된 신호를 신호 라인을 통해 입력하여 그 입력 신호의 전위를 증폭시키는 증폭 유닛을 포함한다.

증폭 유닛은, 한 쌍의 신호 라인에 전기 접속되며, 그 한 쌍의 신호 라인 각각으로부터 공급된 신호들 사이의 전위차를 증폭시킬 수도 있다.

본 발명의 전기광학 장치 기판은, 서로 교차하는 다수의 스캔 라인과 다수의 신호 라인, 그 다수의 스캔 라인과 다수의 신호 라인의 교차에 따라 매트릭스로 배치되는 다수의 픽셀, 그 다수의 픽셀 각각에 대해 각각 제공되는 다수의 스위칭 엘리먼트, 제 1 전위 신호가 다수의 신호 라인 중 제 1 신호 라인을 통해 입력되고 제 2 전위 신호가 기준 전위로서 입력되는 증폭 유닛, 및 그 증폭 유닛으로부터 다수의 신호 라인으로 출력된 출력 전위 신호를 판독하는 데이터 판독 유닛을 포함한다. 이 경우에, 증폭 유닛은, 제 1 전위 신호와 제 2 전위 신호를 비교할 수도 있으며, 제 1 전위 신호가 더 낮은 경우에는, 신호 라인의 전위를 감소시키고 그 감소된 출력 전위 신호를 신호 라인에 출력하며, 제 1 전위 신호가 더 높은 경우에는, 신호 라인의 전위를 증가시키고, 그 증가된 출력 전위 신호를 신호 라인에 출력한다.

이 구성 하에서, 외부로부터의 프로브의 접촉을 요구하지 않고 충분한 측정 정밀도를 가지는 검사를 구현할 수 있는 전기광학 장치 기판 및 그의 검사 방법이 제공될 수 있다.

본 발명의 전기광학 장치 기판에 있어서, 제 1 전위 신호는, 다수의 스위칭 엘리먼트를 통해 다수의 픽셀의 전부 또는 그 일부에 공급되는 신호의 전위를 가질 수도 있으며, 제 2 전위 신호의 전위는 기준 신호 라인으로부터 공급된 전위일 수도 있다.

이 구성 하에서는, 픽셀 불량 (failure) 을 각 픽셀의 불량으로서 검출할 수 있다.

본 발명의 전기광학 장치 기판에 있어서, 제 1 전위 신호와 제 2 전위 신호는, 다수의 스위칭 엘리먼트를 통해 다수의 픽셀의 전부 또는 그 일부에 공급되는 신호의 전위를 가질 수도 있으며, 제 1 전위 신호와 제 2 전위 신호는, 각각, 다수의 신호 라인 중 제 1 신호 라인과 제 2 신호 라인을 통해 각자의 증폭 유닛에 공급될 수도 있다.

이 구성 하에서는, 2 개의 픽셀의 전위를 비교하기 때문에, 2 개의 픽셀 중 어느 하나가 불량이라면, 그 불량을 검출할 수 있다.

본 발명의 전기광학 장치 기판에서, 증폭 유닛은 차동 증폭기일 수도 있다.

본 발명의 전기광학 장치 기판에서, 데이터 판독 유닛은, 판독된 전위 신호를 출력하기 위한 차동 증폭기를 가질 수도 있다.

이 구성 하에서는, 2 개의 신호 라인의 전위 차를 명확히 하여 출력할 수 있다.

본 발명의 전기광학 장치 기판에 있어서, 다수의 픽셀 각각은 부가 커패시터를 가질 수도 있다.

이 구성 하에서는, 부가 커패시터의 불량을 검출할 수 있다.

본 발명의 전기광학 장치 기판은, 다수의 신호 라인에 접속되어 다수의 신호 라인의 전위를 소정의 전위로 예비-충전하기 위한 예비-충전 회로를 더 포함할 수도 있다.

이 구성 하에서, 본 발명은 특성의 검사에 적용가능하다.

본 발명의 전기광학 장치 기판은, 다수의 픽셀에 공급되는 이미지 신호를 공급하기 위한 이미지 신호 라인 및 그 이미지 신호 라인으로부터 공급되는 이미지 신호를 다수의 신호 라인에 공급하기 위한 다수의 송신 게이트를 더 포함할 수도 있으며, 여기서, 데이터 판독 유닛은 이미지 신호를 포함한다.

이 구성 하에서는, 다수의 송신 게이트를 제어하여, 이미지 신호를 비디오 신호 라인에 공급할 수 있고, 그로부터 이미지 신호를 판독할 수 있다.

한 쌍의 기판 사이에 전기광학 물질이 제공된 본 발명의 전기광학 장치는, 그 한 쌍의 기판의 한편에 전기광학 장치 기판을 포함할 수도 있다.

본 발명의 전자 기기는 본 발명의 전기광학 장치를 포함한다.

이 구성 하에서, 외부로부터의 프로브의 접촉을 요구하지 않고 충분한 측정 정밀도를 가지는 검사를 구현할 수 있는, 전기광학 장치 기판을 갖는 전기광학 장치 또는 전자 기기가 제공될 수 있다.

서로 교차하는 다수의 스캔 라인과 다수의 신호 라인, 그 다수의 스캔 라인과 다수의 신호 라인의 교차에 대해 매트릭스로 배치되는 다수의 픽셀, 그 다수의 픽셀 각각에 대해 각각 제공되는 다수의 스위칭 엘리먼트를 가지는 본 발명의 전기광학 장치 기판용 검사 방법은, 제 1 전위 신호를 신호 라인 중 하나에 대응하는 픽셀에 공급하는 공급 단계, 그 신호 라인을 통해 픽셀에 공급된 제 1 전위 신호를 판독하는 판독 단계, 제 1 전위 신호의 전위와 다른 전위를 가지며 기준 신호로서 기능하는 제 2 전위 신호와, 판독된 제 1 전위 신호를 비교하며, 그 제 1 전위 신호가 더 낮은 경우에는, 그 신호 라인의 전위를 감소시키고 그 감소된 출력 전위 신호를 신호 라인에 출력하며, 제 1 전위 신호가 더 높은 경우에는, 그 신호 라인의 전위를 증가시키고, 그 증가된 출력 전위 신호를 신호 라인에 출력하는 출력 단계, 및 그 공급 단계에 의해 공급된 제 1 전위 신호와, 출력 단계에 의해 출력된 출력 전위 신호를 비교하는 비교 단계를 포함한다.

이 구성 하에서, 외부로부터의 프로브의 접촉을 요구하지 않고 충분한 측정 정밀도를 가지는 전기광학 장치용 검사 방법이 구현될 수 있다.

본 발명의 전기광학 장치 기판용 검사 방법은, 또한, 판독 단계 이전에, 신호 라인으로 하여금 소정의 예비-충전 전위를 가지게 하는 예비-충전 단계를 포함할 수도 있다.

이 구성 하에서는, 전기광학 장치 기판의 특성을 검사할 수 있다.

본 발명의 전기광학 장치 기판용 검사 방법에 있어서, 소정의 예비-충전 전위는, 제 1 전위 신호와 제 2 전위 신호 사이의 중간 전위일 수도 있다.

이 구성 하에서는, 중간 전위를 참조하여, 기록된 제 1 및 제 2 전위 신호를 비교할 수 있다.

본 발명의 전기광학 장치 기판용 검사 방법에 있어서, 그 다수의 픽셀 각각은 부가 커패시터를 갖는 것이 바람직하다.

이 구성 하에서는, 부가 커패시터의 불량을 검출할 수 있다.

본 발명의 전기광학 장치 기판용 검사 방법에 있어서, 제 2 전위 신호의 전위는 외부 공급 전위일 수도 있다.

이 구성 하에서는, 픽셀 불량을, 각 픽셀의 불량으로서 검출할 수 있다.

본 발명의 전기광학 장치 기판용 검사 방법에 있어서, 공급 단계에서는, 제 1 전위 신호와 제 2 전위 신호는 다수의 스위칭 엘리먼트를 통해 2 개의 픽셀에 공급되는 신호의 전위를 갖는 것이 바람직하며, 판독 단계에서는, 제 1 전위 신호와 제 2 전위 신호는 각자의 2 개의 신호 라인을 통해 판독되는 것이 바람직하다.

이 구성 하에서는, 2 개의 픽셀의 전위를 비교하기 때문에, 2 개의 픽셀 중 어느 하나가 불량이라면, 그 불량을 검출할 수 있다.

바람직하게는, 본 발명의 전기광학 장치 기판용 검사 방법에 있어서, 공급 단계에서는, 2 개의 픽셀 중 하나가 검사될 픽셀로서 취급되어 그 검사될 픽셀에 제 1 전위 신호로서 HIGH 신호가 공급되고, 그 2 개의 픽셀 중 다른 하나는 기준 픽셀로서 취급되어 그 기준 픽셀에 제 2 전위 신호로서 LOW 신호가 공급되며, 비교 단계에서는, 검사될 픽셀로부터 판독된 전위 신호가 LOW 인 경우에 부가 커패시터의 불량을 판정한다.

이 구성 하에서는, 픽셀의 커패시터의 불량을 판정할 수 있다.

본 발명의 전기광학 장치 기판용 검사 방법에 있어서, 부가 커패시터의 공통 고정 전극의 전위가, LOW 신호를 공급할 시의 전위보다 더 낮은 전위일 수도 있다.

이 구성 하에서는, 판독 전위를 기준 전위보다 더 낮게 변화시키므로, 리크 (leak) 불량으로 인한 전압 변화가 나타날 수 있다.

본 발명의 전기광학 장치 기판용 검사 방법에 있어서, 소정의 예비-충전 전위는, 출력 단계에 의해 증가된 전위보다 더 높은 전위일 수도 있다.

이 구성 하에서는, 그 더 높은 전위를 참조하여, 기록된 제 1 및 제 2 전위 신호를 비교할 수 있다.

본 발명의 전기광학 장치 기판용 검사 방법에 있어서, 공급 단계에서는, 2 개의 픽셀 중 하나가 검사될 픽셀로서 취급될 수도 있고 그 검사될 픽셀에 제 1 전위로서 LOW 신호가 공급될 수도 있으며, 2 개의 픽셀 중 다른 하나는 기준 픽셀로서 취급될 수도 있고 그 기준 픽셀에 제 2 전위로서 HIGH 신호가 공급될 수도 있으며, 비교 단계에서는, 그 검사될 픽셀로부터 판독된 전위 신호가 HIGH 인 경우에 스위칭 엘리먼트의 불량을 판정한다.

이 구성 하에서는, 픽셀의 스위칭 엘리먼트의 불량을 판정할 수 있다.

본 발명의 전기광학 장치 기판용 검사 방법에 있어서, 공급 단계에서는, 2 개의 픽셀 중 하나가 검사될 픽셀로서 취급될 수도 있고 그 검사될 픽셀에 제 1 전위로서 LOW 또는 HIGH 신호가 공급될 수도 있으며, 2 개의 픽셀 중 다른 하나는 기준 픽셀로서 취급될 수도 있고 그 기준 픽셀에 제 2 전위로서 제 1 LOW 신호의 전위와 HIGH 신호의 전위 사이의 전위를 갖는 중간 전위 신호가 공급될 수도 있으며, 비교 단계에서는, 그 검사될 픽셀로부터 판독된 전위가 제 1 전위와 일치하지 않는 경우에 스위칭 엘리먼트 또는 부가 커패시터의 불량을 판정할 수도 있다.

이 구성 하에서는, 픽셀의 커패시터 또는 스위칭 엘리먼트의 불량을 검출할 수 있다.

본 발명의 전기광학 장치 기판용 검사 방법에 있어서, 2 개의 신호 라인은 서로 인접한 것이 바람직하다.

이 구성 하에서는, 인접한 픽셀이 외부 노이즈에 의해 동등하게 영향받기 때문에, 출력 단계에서, 오동작이 발생하기 쉽지 않다.

본 발명의 전기광학 장치 기판용 검사 방법에 있어서, 공급 단계, 판독 단계, 출력 단계 및 비교 단계가 다수의 픽셀에 대해 순차적으로 수행되는 것이 바람직하다.

이 구성 하에서는, 매트릭스 내의 모든 요구된 픽셀을 검사할 수 있다.

산업상 적용가능성

본 발명은 TFT 를 포함하고 있는 상술된 액정 디스플레이 디바이스 뿐만 아니라 액티브-매트릭스 구동 디스플레이 디바이스에도 적용가능하다.

도면의 간단한 설명

도 1 은, 제 1 실시형태에 따른 액정 디스플레이 디바이스의 엘리먼트 기판의 회로도이다.

도 2 는, 제 1 실시형태에 따른 픽셀의 등가 회로도이다.

도 3 은, 제 1 실시형태에 따른 차동 증폭기의 회로도이다.

도 4 는, 제 1 실시형태에 따른 검사 시스템의 구성도이다.

도 5 는, 제 1 실시형태에 따른 검사 플로우의 예를 나타낸 플로우차트이다.

도 6 은, 제 1 실시형태에 따른 각 픽셀에 기록된 픽셀 데이터의 상태를 나타낸 도면이다.

도 7 은, 제 1 실시형태에 따른 판독 동작을 설명하기 위한 타이밍 차트이다.

도 8 은, 제 1 실시형태에 따른 또 다른 판독 동작의 타이밍 차트이다.

도 9 는, 제 1 실시형태에 따른 또 다른 판독 동작의 타이밍 차트이다.

도 10 은, 픽셀에 기록된 픽셀 데이터의 상태 예를 나타낸 도면이다.

도 11 은, 제 1 실시형태에 따른 엘리먼트 기판의 회로에 대한 변형예를 나타낸 회로도이다.

도 12 는, 본 발명의 제 2 실시형태에 따른 액정 디스플레이 디바이스의 엘리먼트 기판에 대한 회로도이다.

도 13 은, 제 2 실시형태에 따른 판독 동작을 설명하기 위한 타이밍 차트이다.

도 14 는, 제 2 실시형태의 변형예의 엘리먼트 기판에 대한 회로도이다.

도 15 는, 본 발명의 제 3 실시형태에 따른 액정 디스플레이 디바이스의 엘리먼트 기판에 대한 회로도이다.

도 16 은, 제 3 실시형태에 따른 판독 동작을 설명하기 위한 타이밍 차트이다.

도 17 은, 도 15 의 접속 게이트에 대한 개선된 형태를 나타낸 회로도이다.

도 18 은, 본 발명이 적용되는 전자 장치의 예인 개인용 컴퓨터의 외관도이다.

도 19 는, 본 발명이 적용되는 또 다른 전자 장치의 예인 셀룰러 전화의 외 관도이다.

도 20 은, 본 발명이 적용되는 또 다른 전자 장치의 예인 투사-형 컬러 디스플레이 디바이스의 외관도이다.

참조 부호

1 및 1A 엘리먼트 기판

2 디스플레이 엘리먼트 어레이부

3 예비-충전 회로부

4 디스플레이 데이터 판독 회로부

4a 차동 증폭기

6 송신 게이트부

7 이미지 신호 라인

본 발명을 실시하기 위한 최선의 형태

이하, 도면을 참조하여 본 발명의 실시형태를 설명한다.

여기에서는, 본 발명의 전기광학 디바이스 기판의 일 예로서, 액정 디스플레이 디바이스에 이용하는 액티브-매트릭스형 디스플레이 디바이스 기판을 설명한다.

[제 1 실시형태]

우선, 도 1 은, 본 발명의 제 1 실시형태에 따른 액정 디스플레이 디바이스의 엘리먼트 기판의 회로도이다. 액정 디스플레이 디바이스의 엘리먼트 기판은 액티브-매트릭스형 디스플레이 디바이스 기판이다. 엘리먼트 기판 (1) 은, 디스플레이 엘리먼트 어레이부 (2), 예비-충전 회로부 (3) 및 디스플레이 데이터 판 독 회로부 (4) 를 포함한다. 디스플레이부로서 기능하는 디스플레이 엘리먼트 어레이부 (2) 는 2-차원 m×n 매트릭스의 다수의 픽셀의 셀을 포함한다. 여기서, m 과 n 은 모두 정수이다. 디스플레이 엘리먼트 어레이부 (2) 의 X-방향 (횡방향) 과 Y-방향 (종방향) 에 정렬된 다수의 픽셀 (2a) 을 구동시키기 위하여, X-드라이버부 (5a), Y-드라이버부 (5b), 송신 게이트부 (6), 및 이미지 신호 라인 (7) 을 더 포함한다. 그 X-드라이버부 (5a), Y-드라이버부 (5b), 송신 게이트부 (6), 및 이미지 신호 라인 (7) 은, 데이터 기록 유닛과 데이터 판독 유닛으로서 기능한다.

송신 게이트부 (6) 는, X-드라이버부 (5a) 로부터의 출력 타이밍 신호에 응답하여, 이미지 신호 라인 (7) 으로부터 입력된 픽셀 데이터 신호를 공급한다. 이미지 신호 라인 (7) 은, 매트릭스 형상의 디스플레이 엘리먼트 어레이부 (2) 의 홀수-번째 열에 신호를 공급하기 위한 신호 라인과 짝수-번째 열에 신호를 공급하기 위한 신호 라인을 가지며, 각자의 단자 (ino 및 ine) 에 접속하고 있다.

디스플레이 엘리먼트 어레이부 (2) 는, 우측으로부터 제 1 열, 제 2 열,...및 n 열, 최상부로부터 제 1 행, 제 2 행,...m 행을 포함한 매트릭스를 갖는다. 그러나, 설명을 간단히 하기 위해, 도 1 은, 4 (행)×6 (열) 매트릭스의 픽셀을 포함한 회로의 예를 도시한다.

예비-충전 회로부 (3) 는, 후술되는 바와 같이, 특성의 검사를 위해 각 소스 라인을 소정의 전위로 예비-충전하는데 사용된다.

디스플레이 데이터 판독 회로부 (4) 는, 2-차원 매트릭스의 홀수-번째 열의 소스 라인 S(odd) 과 짝수-번째 열의 소스 라인 S(even) 을 포함한 한 쌍의 소스 라인에 각각 접속하는 다수의 차동 증폭기 (4a) 를 갖는다. 검사용으로 사용된 테스트 회로로서 기능하는 디스플레이 데이터 판독 회로부 (4) 는, 액티브-매트릭스-구동 액정 디스플레이 패널의 엘리먼트 기판에 제공된다.

다음에, 디스플레이 엘리먼트 어레이부 (2) 의 단위 디스플레이 엘리먼트인 픽셀 (2a) 을 설명한다. 도 2 는, 이 실시형태에 따라 하나의 메모리 셀로서 기능하는 하나의 픽셀에 대한 등가 회로도이다.

픽셀 (2a) 각각은, 스위칭 엘리먼트로서 기능하는 박막 트랜지스터 (이하, TFT 로 지칭; 11), 액정 커패시터 (Clc) 및 그 액정 커패시터 (Clc) 에 병렬로 접속하는 부가 커패시터 (Cs) 를 포함한다. TFT (11) 의 드레인 단자에는, 액정 커패시터 (Clc) 와 부가 커패시터 (Cs) 의 각각의 일단이 접속된다. 부가 커패시터 (Cs) 의 타단은, 공통 고정 전위 (CsCOM) 에 접속된다. 트랜지스터는, 엘리먼트 기판 (1) 이 단결정 실리콘과 같은 반도체 물질 또는 반도체 화합물을 포함하는 경우에 각 픽셀에 대한 스위칭 엘리먼트로서 기능할 수도 있다. TFT (11) 의 게이트 단자 (g) 는, Y-드라이버 (5b) 로부터의 스캔 라인 (G) 에 접속된다. TFT (11) 의 게이트 단자 (g) 로의 소정의 전압 신호의 입력에 응답하여 TFT (11) 가 턴 온될 때, 소스 라인 (S) 에 접속한 TFT (11) 의 소스 단자 (s) 에 인가되고 있는 전압이 액정 커패시터 (Clc) 와 부가 커패시터 (Cs) 에 인가되어, 그 공급된 소정의 전위가 유지될 수 있다.

도 3 은, 디스플레이 데이터 판독 회로부 (4) 의 차동 증폭기 (4a) 의 회로 도이다. 도 3 에 있어서, 2-차원 매트릭스의 일 방향, 이 경우에는, X- 방향에 있어서 n 픽셀 (n 은 짝수의 정수임) 에 대해 (n/2) 개의 차동 증폭기 (4a) 가 제공된다. 따라서, n 열의 픽셀에 대하여 대응하는 다수의 소스 라인에는, (n/2) 개의 차동 증폭기 (4a) 가 접속된다.

차동 증폭기 (4a) 각각은, 2 개의 P-채널 트랜지스터 (21 및 22) 와 2 개의 N-채널 트랜지스터 (23 및 24) 를 포함한다. 트랜지스터 (21 및 23) 를 포함한 제 1 직렬 회로 및 트랜지스터 (22 및 24) 를 포함한 제 2 직렬 회로는 병렬로 접속된다.

트랜지스터 (21) 의 게이트 단자와 트랜지스터 (22 및 24) 의 접속점 (so) 이 접속된다. 트랜지스터 (22) 의 게이트 단자와 트랜지스터 (21 및 23) 의 접속점 (se) 이 접속된다. 트랜지스터 (23) 의 게이트 단자와 트랜지스터 (22 및 24) 의 접속점 (so) 이 접속된다. 트랜지스터 (24) 의 게이트 단자와 트랜지스터 (21 및 23) 의 접속점 (se) 이 접속된다. 접속점 (so) 은, 홀수-번째 열의 픽셀의 소스 라인 (S1, S3, S5,...) 에 접속된다. 접속점 (se) 은, 짝수-번째 열의 픽셀의 소스 라인 (S2, S4, S6,...) 에 접속된다. 차동 증폭기 (4a) 각각의 트랜지스터 (21 및 22) 의 접속점 (sp) 은, 디스플레이 데이터 판독 회로부 (4) 의 제 1 구동 전력 (SAp-ch) 을 공급하기 위한 단자 (4b) 에 접속된다. 차동 증폭기 (4a) 각각의 트랜지스터 (23 및 24) 의 접속점 (sn) 은, 디스플레이 데이터 판독 회로부 (4) 의 제 2 구동 전력 (SAn-ch) 을 공급하기 위한 단자 (4c) 에 접속된다.

증폭 유닛으로서 기능하는 교차-결합 증폭기인 차동 증폭기 (4a) 에서, 후술되는 바와 같이, 접속점 (so 및 se) 에 접속하는 2 개의 소스 라인 (S) 즉, 홀수-번째 열의 소스 라인 S(odd) 과 짝수-번째 열의 소스 라인 S(even) 중 하나에는 높은 전압이 공급되고 다른 하나에는 낮은 전압이 공급되는 경우에, 그 차동 증폭기 (4a) 는, 홀수-번째 열과 짝수-번째 열의 2 개의 소스 라인 (S(odd) 및 S(even)) 에서 나타나는 전위차에 따라서, 더 낮은 전압을 갖는 소스 라인의 전압을 감소시키도록 동작하고 더 높은 전압을 갖는 소스 라인의 전압을 증가시키도록 동작한다. 즉, 차동 증폭기 (4a) 는, 접속점 (so 및 se) 에 입력된 신호의 전위차를 증폭시키는 기능을 갖는다.

도 3 의 차동 증폭기 (4a) 에 있어서, 단자 (4b) 에 접속하는 접속점 (sp) 은, 출력 레벨을 HIGH 신호 (이하, 간단히 HIGH 라 지칭) 로 변화시키는 타이밍 신호가 입력되는 단자이다. 단자 (4c) 에 접속하는 접속점 (sn) 은, 출력 레벨을 LOW 신호 (이하, 간단히 LOW 라 지칭) 로 변화시키는 타이밍 신호가 입력되는 단자이다.

동작시에, 접속점 (se) 이 접속점 (so) 의 전위보다 약간 더 높은 전위를 갖는 경우, 트랜지스터 (24) 가 먼저 턴 온된다. 그 결과, 트랜지스터 (24) 가 턴 온되기 때문에, 접속점 (so) 은 단자 (4c) 의 낮은 접지 전위까지 떨어진다. 접속점 (so) 이 단자 (4c) 의 낮은 접지 전위까지 떨어지기 때문에, 접속점 (so) 에 접속하는 게이트 단자를 가지는 트랜지스터 (21) 가 턴 온된다. 그 결과, 접속점 (se) 은 단자 (4b) 의 높은 전력 전압 (Vdd) 까지 증가한다.

이런 식으로 하여, 차동 증폭기 (4a) 는, 2 개의 인접한 소스 라인 중 더 높은 전위를 가지는 소스 라인의 전위를 증가시키도록 기능하고 더 낮은 전위를 가지는 소스 라인의 전위를 감소시키도록 기능한다.

이 실시형태에 의하면, 2 개의 인접한 소스에 대해 하나의 차동 증폭기 (4a) 가 제공된다. 이유는, 차동 증폭기 (4a) 가 엘리먼트 기판 (1) 에 제공되기 쉽기 때문이며 설사 외부 노이즈가 있다 해도 양방의 소스 라인에 동일한 정도로 영향을 끼치기 때문이다. 대안으로는, 서로 인접하지 않는 픽셀의 소스 라인에 대해 하나의 차동 증폭기가 제공될 수도 있다.

이 실시형태에 의하면, 상술된 구성을 가지는 액티브-매트릭스 디스플레이 디바이스인 액정 디스플레이 디바이스의 엘리먼트 기판 자체의 전기적 특성은, 제조 공정에서 엘리먼트 기판이 제조되는 경우 대향 기판에 본딩되어 그들 사이에 액정을 충진하기 이전에, 평가 또는 검사될 수 있다. 전기적 특성과 관련하여 검사될 불량에는, 엘리먼트 기판의 각 픽셀의 데이터 유지 커패시터 (부가 커패시터 (Cs)) 의 리크로 인한 LOW 고정 불량 및 스위칭 엘리먼트로서 기능하는 TFT 의 소스-드레인 리크로 인한 HIGH 고정 불량을 포함할 수도 있다.

우선, 제조 프로세스에서의 엘리먼트 기판 (1) 의 검사를 설명하기 전에, 도 1 에 도시된 TFT 기판과 대향 기판을 본딩하고 그들 사이에 액정을 충진함으로써 완성된 액정 디스플레이 디바이스가 통상의 이미지를 디스플레이할 때의 동작을 설명한다. 먼저, 짝수-번째 열과 홀수-번째 열에 대한 픽셀 신호를 포함한 픽셀 데이터 신호가 이미지 신호 라인 (7) 의 2 개의 입력 단자 (ine 및 ino) 로 입력된 다. 픽셀 데이터 신호는, X-드라이버 (5a) 로부터의 열 선택 신호에 응답하여, 송신 게이트부 (6) 의 트랜지스터를 통해 소스 라인 (S) 에 공급된다.

소스 라인 (S) 에 공급된 픽셀 신호는, Y-드라이버 (5b) 로부터의 스캔 라인 (G) 을 HIGH 로 바꾸고, 이로써 선택된 픽셀 (2a) 에 기록된다. 따라서, 선택된 스캔 라인 (G) 에서의 소스 라인 (S) 에 공급된 픽셀 데이터 신호는, 디스플레이용의 픽셀 데이터 신호로서 대응하는 픽셀 (2a) 에 공급 및 유지된다. 그 동작은, 원하는 이미지가 액정 디스플레이 디바이스의 디스플레이 엘리먼트 어레이부 (2) 에 디스플레이될 수 있도록 행 순으로 수행된다.

예비-충전 회로부 (3) 는, 스캔 라인 (G) 이 HIGH 로 바뀌기 전에 예비-충전 전압 (Vpc) 을 각 소스 라인 (S) 에 인가하기 위한 회로이다. 예비-충전 전압 (Vpc) 은, 예비-충전 회로부 (3) 의 단자 (3a) 에 공급된다. 예비-충전 전압 (Vpc) 의 공급 타이밍은, 예비-충전 게이트 단자 (3b) 에 공급된 전압에 의존한다.

따라서, 제품 또는 프로토타입인 액정 디스플레이 디바이스에 의해 이미지 디스플레이가 구현되는 경우에는, 엘리먼트 기판 (1) 의 디스플레이 데이터 판독 회로부 (4) 가 동작하지 않고 사용되지도 않는다.

다음에, 도 1 에 도시된 회로 부분이 반도체 프로세스 공정에 의해 제조된 이후에, 디바이스 기판 (1) 의 상태에 대해 수행되는 검사의 단계를 설명한다. 디바이스 기판 (1) 의 검사에서는, 디스플레이 데이터 판독 회로부 (4) 가 동작하며 사용된다.

우선, 검사 방법을 구현하는 검사 시스템을 설명한다. 도 4 는, 이 실시 형태에 따른 검사 시스템의 구성도이다. 엘리먼트 기판 (1) 과 테스트 디바이스 (31) 는 접속 케이블 (32) 을 통해 접속된다. 테스트 디바이스 (31) 는 픽셀 데이터를 기록 및 판독할 수 있다. 접속 케이블 (32) 은, 엘리먼트 기판 (1) 의 데이터 라인 (7) 의 단자 (ino 및 ine), 디스플레이 데이터 판독 회로부 (4) 의 신호 라인의 단자 (4b 및 4c), 예비-충전 회로부 (3) 의 단자 (3a 및 3b) 등을 테스트 디바이스 (31) 에 전기 접속시킬 수도 있다.

테스트 디바이스 (31) 로부터, 후술되는 소정의 순서로, 소정 양의 전압을 단자에 공급하여, 엘리먼트 기판 (1) 의 전기적 특성을 검사할 수 있다. 검사의 상세를 설명하기 위해, 이하, 상술된 LOW 고정 불량과 HIGH 고정 불량의 존재를 검사하는 단계를 설명한다.

다음에, 전체 검사의 플로우를 설명한다. 도 5 는, 검사 플로우의 예를 나타낸 플로우차트이다.

디스플레이 데이터 판독 회로부 (4) 의 차동 증폭기 (4a) 를 비동작 상태로 둔다. 더 상세하게는, 제 1 구동 전력 (SAp-ch) 과 제 2 구동 전력 (SAn-ch) 을, 전력 공급 전압 (Vdd) 과 접지 전위의 중간 전위 (Vdd/2) 를 갖게 한다. 그 상태로, 소정의 픽셀 데이터 신호를, 이미지 신호 라인 (7) 의 입력 단자 (ino 및 ine) 로부터, 셀인 픽셀에 입력, 즉, 기록한다 (단계 (이하, S 로 약기함) 1)).

더 상세하게는, 홀수의 소스 라인 S(odd) 과 짝수의 소스 라인 S(even) 에 각각 HIGH 와 LOW 를 공급하여, 선택된 행의 홀수 번째 픽셀과 짝수 번째 픽셀에 각각 HIGH 와 LOW 를 기록할 수 있다. 이 기록 단계는 행 마다 수행되고 모든 행에 대해 수행된다. 도 6(a) 는, 4(행)×6(열) 매트릭스의 픽셀에 기록된 픽셀 데이터의 LOW(L) 와 HIGH(H) 의 상태를 나타내는 도면이다. 도 6(a) 에 도시된 바와 같이, 디스플레이 엘리먼트 어레이부 (2) 의 픽셀 데이터는, LOW(L) 와 HIGH(H) 의 교대의 열을 가지는 매트릭스를 갖는다.

다음에, 동작시에, 디스플레이 데이터 판독 회로부 (4) 로, 기록된 픽셀 데이터를 행마다 판독한다 (S2). 그 디스플레이 데이터 판독 회로부 (4) 의 동작은 후술될 것이다. 후술되는 바와 같이, 디스플레이 데이터 판독 회로부 (4) 가 동작할 때에, 처음의 예비-충전 기간은 약간 길며, 그로 인해, 데이터 유지 커패시터 (Cs) 에 있어서의 전류 리크 현상으로 인해 전압 변화가 확실하게 나타날 수 있다. 즉, 디스플레이 데이터 판독 회로부 (4) 는, 픽셀 데이터를 판독하기 위하여, 신호 라인 상의 신호 출력을 증폭시키고 출력하는 출력 단계를 수행한다.

그 후, 테스트 디바이스 (31) 는, 판독 단계에서 판독된 픽셀 데이터와 기록 단계에서 기록된 픽셀 데이터를 비교한다 (S3). 비교 단계에서는, 각 픽셀로부터 기록 및 판독된 픽셀 데이터가 일치하는지 여부를 판정한다.

테스트 디바이스 (31) 는, 기록된 픽셀 데이터와 판독된 픽셀 데이터가 일치하지 않는 셀, 즉, 픽셀을 식별하고, 이상 셀 (abnormal cell) 로서, 셀 번호와 같은 데이터를 미도시된 모니터의 스크린상에 디스플레이하도록 출력한다 (S4).

다음에, 도 7 의 타이밍 차트를 참조하여, 도 5 의 S2 의 픽셀 데이터의 판독 동작을 설명한다. 도 7 은, 도 1 의 회로에 있어서의 판독 동작을 설명하기 위한 타이밍 차트이다. 픽셀 검사는, 기준 열과 관련하여 검사 대상의 열이 정 상인지 여부를 판정함으로써 수행된다. 이 경우에, 기준 열은 짝수-번째 열이고, 검사 대상 열은 홀수-번째 열이다. 도 7 에 도시된 타이밍을 위한 신호는, 테스트 디바이스 (31) 에 의해 생성되어 단자에 공급된다.

우선, 도 6(a) 에 도시된 바와 같이, 짝수-번째 열의 픽셀은 기준 데이터 기록용으로 취급되고, 짝수-번째 픽셀과 검사 대상의 홀수-번째 픽셀에는 LOW 와 HIGH 가 기록되어, 검사 대상의 홀수-번째 열의 픽셀이 검사된다.

도 7 에 도시된 바와 같이, 모든 픽셀에 상술된 소정의 픽셀 데이터를 기록한 이후, 예비-충전 회로부 (3) 의 단자 (3b) 에 공급될 예비-충전 전압 (PCG) 을 HIGH 로 바꾸어 소스 라인 (S) 을 예비-충전한다. 예비-충전 상태 하의 소정의 시간 경과 이후에, 판독 동작이 개시된다. 소스 라인 (S) 의 예비-충전 전위 (즉, 예비-충전 전압 인가 단자 (3a) 에 인가될 전압; Vpc) 는, HIGH 와 LOW 사이의 중간 전위를 갖도록 바뀌며, 도 2 에 도시된 CsCOM 전위는 (LOW 전위-ΔV) 로 변화된다. 판독 전위를 기준 전위보다 감소시키기 위하여, CsCOM 전위는 (LOW 전위-ΔV) 로 변화된다. 이유는, 데이터 유지 커패시터 (Cs) 가 리크 불량을 갖는 경우, 그 리크에 영향받는 곳의 CsCOM 전위가 (LOW 전위-ΔV) 가 되기 때문이다. 이렇게, 처음의 예비-충전 기간을 약간 길게 한정하는 것은, 리크 불량으로 인한 전압 변화를 야기한다.

제 1 행을 판독하는 동작 시에, 우선, 예비-충전 게이트 전압 (PCG) 을 LOW 로 바꾸고 예비-충전을 정지시킨다. 다음에, 스캔 라인 (G1) 의 전위가 HIGH 로 바뀌고, 제 1 행에서의 픽셀 트랜지스터로서 기능하는 TFT (11) 가 턴 온된다. 스캔 라인 (G1) 에 접속한 모든 픽셀의 TFT (11) 는 동시에 턴 온된다. 그 결과, 커패시터 (Cs) 에 기록된 전위가 소스 라인 (S) 으로 이동한다. HIGH 가 기록된 홀수-번째의 소스 라인 (S(odd)) 은, 중간 전위 근처의 더 높은 전위로 약간 증가한 전위를 가지며, 기준의 짝수-번째의 소스 라인 (S(even)) 은, 중간 전위 근처의 더 낮은 전위로 약간 감소한 전위를 가진다. SAn-ch 구동 전력은 LOW 로 바뀌고, 그 때, SAp-ch 구동 전력은 HIGH 로 바뀌어, 디스플레이 데이터 판독 회로부 (4) 가 개시될 수 있다.

그러나, 홀수-번째 픽셀의 데이터 유지 커패시터 (Cs) 가 리크를 가지는 경우, 도 7 에 점선 (L1) 으로 표시된 바와 같이, 홀수-번째의 소스 라인 (S(odd)) 의 전위는 짝수-번째의 소스 라인 (S(even)) 의 전위보다 더 낮아진다. 그 결과, 점선 (L2) 으로 표시된 바와 같이, 짝수-번째의 소스 라인의 전위가 증가한다.

SAn-ch 구동 전력의 LOW 는, 중간 전위보다 약간 더 낮은 전위를 갖는 전위를 LOW 로 바꾸고, 그 후, SAp-ch 구동 전력의 HIGH 는, 중간 전위보다 약간 더 높은 전위를 갖는 전위를 HIGH 로 바꾼다. 이유는, 상술된 바와 같이, 디스플레이 데이터 판독 회로부 (4) 의 차동 증폭기 (4a) 의 동작이 2 개의 소스 라인 (S) 에서 나타나는 2 개의 고저 전위 레벨을 명확히 할 수 있기 때문이다. 이 동작은, 스캔 라인 (G1) 에 접속한 모든 픽셀에 대해 동시에 수행된다.

그 후, 송신 게이트부 (6) 의 트랜지스터의 게이트 (TG1 내지 TGn) 가 순차적으로 개방되고 (즉, HIGH 로 됨), 제 1 행에서의 픽셀의 픽셀 데이터가 이미지 신호 라인 (7) 으로부터 순서대로 판독된다.

최후의 송신 게이트 (TGn) 가 개방된 이후, 예비-충전 동작이 다시 개시된다. 예비-충전 동작시에, 즉, 제 2 의 후속 예비-충전 시간은 제 1 의 예비-충전 시간만큼 길 필요는 없다.

따라서, 상술된 바와 같이, 기록된 픽셀 데이터와 판독된 픽셀 데이터를 비교한다 (S3). HIGH 를 가져야 하는, 기록된, 검사 대상의 홀수-번째 픽셀이 LOW 를 가지면, 홀수-번째 픽셀은 LOW 고정 불량을 갖는 것으로 판정될 수 있다. LOW 고정 불량을 갖는 픽셀, 즉, 이상 셀은 테스트 디바이스 (31) 로부터 예를 들어, 미도시된 디스플레이 디바이스로 출력된다 (S4).

예비-충전 동작이 정지한 이후, 제 2 스캔 라인 (G2) 의 전위는 HIGH 를 갖도록 변화되고, 제 2 행에서의 픽셀의 TFT (11) 는 턴 온된다. 상기 동일한 동작은, 최후의 스캔 라인 (Gm) 에 접속한 픽셀까지의 픽셀, 즉, m 번째 행에서의 픽셀까지의 픽셀의 픽셀 데이터를 판독하도록 수행된다.

그 판독된 픽셀 데이터와 기록된 픽셀 데이터를 비교하여, 검사 대상의 홀수-번째 열의 각 픽셀이 LOW 고정 불량을 갖는지 여부를 체크할 수 있다.

다음에, 짝수-번째 열과 홀수-번째 열 사이의 관계를 역전시켜, 즉, 홀수-번째 픽셀과 검사 대상의 짝수-번째 픽셀에 각각 LOW 와 HIGH 를 기록한다. 도 5 에 도시된 프로세싱과 동일한 프로세싱을 수행하여, 기준의 홀수-번째 픽셀과 관련하여 짝수-번째 픽셀이 LOW 고정 불량을 갖는지 여부를 체크할 수 있다.

상술된 바와 같이, 홀수-번째 열과 짝수-번째 열 중 하나의 픽셀이 다른 하나의 픽셀과 관련하여 LOW 고정 불량을 갖는지 여부를 체크하는 검사는, 픽셀 마다 LOW 고정 불량을 갖는지 여부를 검사할 수 있도록, 홀수-번째 열과 짝수-번째 열 모두에 대해 수행된다.

다음에, 도 8 을 참조하여, HIGH 고정 불량의 존재에 대한 검사를 설명한다. 도 8 은, HIGH 고정 불량의 존재에 대한 검사에 있어서 판독 동작을 설명하기 위한 타이밍 차트이다.

LOW 고정 불량의 검사와 마찬가지로, 우선 짝수-번째 픽셀에 기준 데이터가 기록된다. 그러나, 픽셀 데이터의 기록시에, 짝수-번째 픽셀과 검사 대상의 홀수-번째 픽셀에는 각각 HIGH 와 LOW 가 기록된다.

도 6(b) 에 도시된 바와 같이 픽셀 데이터 (즉, 도 6(a) 의 H 와 L 사이에 역전 관계를 갖는 픽셀 데이터) 가 모든 픽셀에 기록된 이후, 예비-충전 상태 하의 소정의 시간 경과 이후 판독 동작이 개시된다. 여기서, 소스 라인 (S) 의 예비-충전 전위 (예비-충전 전압 인가 단자 (3a) 에 인가될 전압; Vpc) 는, (HIGH 전위+ΔV) 로 변화된다. 예비-충전 전위 (Vpc) 로서 (HIGH 전위+ΔV) 의 전위를 채택한 것은, TFT (11) 의 소스와 드레인 사이에 리크가 발생하는 경우에, 그 리크에 영향받는 곳의 소스 라인 (S) 의 전위가 (HIGH 전위+ΔV) 가 되기 때문에, 기준 전위보다 더 높은 판독 전위를 갖기 위해서이다.

판독 동작시에는, 우선, 예비-충전을 정지시키고, 그 다음에, 스캔 라인 (G1) 의 전위를 HIGH 로 바꾸어 TFT (11) 를 턴 온한다. 스캔 라인 (G1) 에 접속한 모든 픽셀의 TFT (11) 는 동시에 턴 온된다. HIGH 가 기록된 기준의 짝수-번째의 소스 라인 S(even) 의 전위는 예비-충전 전위 Vpc 보다 약간 더 낮은 전위 를 갖도록 변화 (즉, HIGH 전위로 변화) 되며, LOW 가 기록된 홀수-번째의 소스 라인 S(odd) 의 전위는 예비-충전 전위 (Vpc) 보다 훨씬 더 낮은 전위를 갖도록 변화된다. 따라서, 차동 증폭기 (4a) 는, LOW 가 기록된 홀수-번째의 소스 라인 S(odd) 의 전위를 감소시키고, HIGH 가 기록된 짝수-번째의 소스 라인 S(even) 의 HIGH 전위를 유지시킨다.

그러나, 검사 대상의 홀수-번째 픽셀의 TFT (11) 의 소스와 드레인 사이에 리크가 발생하는 경우, 그 리크에 영향받는 픽셀의 커패시터 (Cs) 의 전위는, 기준의 짝수 번째 픽셀의 전위보다 더 높은 (HIGH 전위+ΔV) 가 된다. 따라서, 픽셀 데이터의 판독 시에, 홀수-번째의 소스 라인 S(odd) 의 전위는 여전히 예비-충전 전위 (HIGH 전위+ΔV) 이고 도 8 에 점선 (L3) 로 표시된 바와 같이 대부분 변화하지 않는다. 즉, 홀수-번째의 소스 라인 S(odd) 의 전위는 짝수-번째의 소스 라인 S(even) 의 전위보다 더 높다. SAn-ch 구동 전력을 LOW 로 바꾸는 것은 더 낮은 전위를 LOW 로 변화시키고, 후속하여 SAp-ch 구동 전력을 HIGH 로 바꾸는 것은 더 높은 전위를 HIGH 로 변화시킨다. 그 결과, 점선 (L4) 으로 표시된 바와 같이, 짝수-번째의 소스 라인 S(even) 의 전위는 LOW 로 바뀌고 홀수-번째의 소스 라인 S(odd) 의 전위는 HIGH 로 바뀐다.

검사 대상의 픽셀의 셀에 있어서, 기록된 픽셀 데이터와 판독된 픽셀 데이터가 서로 다르기 때문에, 이상 셀을 검출할 수 있다.

차동 증폭기의 후속 동작은, LOW 고정 불량의 검출시와 동일하다. 상술된 동작을, 이번에는, 기준으로서의 홀수-번째의 것과 검사될 대상으로서의 짝수- 번째의 것에 대해 수행함으로써, 모든 픽셀을 HIGH 고정 불량에 대해 검사할 수 있다.

상술된 바와 같이, 각 검사 동안, 기준이 짝수-번째 열과 홀수-번째 열 사이에서 스위칭되는 경우에, LOW 고정 불량의 검사를 짝수-번째 열과 홀수-번째 열에 대해 수행함으로써, 그리고, 각 검사 동안, 기준이 짝수-번째 열과 홀수-번째 열 사이에서 스위칭되는 경우에, HIGH 고정 불량의 검사를 짝수-번째 열과 홀수-번째 열에 대해 수행함으로써, LOW 고정 불량과 HIHG 고정 불량의 존재에 대해 모든 픽셀을 검사할 수 있다.

이 예에서는, 검사 동안 기준 픽셀에 HIGH 또는 LOW 가 기록되지만, 중간 전위의 신호가 기준 픽셀에 기록될 수도 있다.

도 9 를 참조하여, 검사 동안 HIGH 와 LOW 의 중간 전위가 기준 픽셀에 기록되는 방법을 설명한다.

LOW 고정 불량의 검출과 마찬가지로, 우선, 짝수-번째 픽셀에는 기준 데이터가 기록될 것이고, HIGH 와 LOW 의 중간 전위는 짝수-번째 픽셀에 기록되는 동시에 HIGH 또는 LOW 는 검사될 홀수-번째 픽셀에 기록된다. 예를 들어, 도 10 에 도시된 바와 같이, 우선, 홀수-번째 픽셀에는 HIGH 가 기록되며, HIGH 와 LOW 의 중간 전위 (M) 는 짝수-번째 픽셀에 기록된다.

모든 픽셀에의 기록 후, 예비-충전 상태에서의 소정 시간 경과 이후에, 판독 동작이 개시된다. 여기서, 소스 라인 (S) 의 예비-충전 전위 (예비-충전 전압 인가 단자 (3a) 에 인가될 전압) 은 HIGH 와 LOW 의 중간 전위로 바뀐다.

판독 동작시에는, 우선, 예비-충전이 정지되며, 그 다음에, 스캔 라인 (G1) 의 전위가 HIGH 로 바뀌어, TFT (11) 를 턴 온 한다. TFT (11) 는, 스캔 라인 (G1) 에 접속한 모든 픽셀에서 동시에 턴 온된다. 기준의 짝수-번째의 소스 라인의 전위는 여전히 예비-충전 전위의 중간 전위인 채 변화하지 않는다. 홀수-번째의 소스 라인 (S) 의 전위는, HIGH 가 기록되기 때문에 중간 전위보다 약간 더 높아진다. 따라서, 차동 증폭기 (4a) 는 짝수-번째 측과 홀수-번째 측을, 각각, LOW 와 HIGH 로 바꾸는데, 이는, 홀수-번째 측에 기록된 픽셀 데이터를 HIGH 로서 되게 한다는 것을 의미한다.

그러나, 검사 대상의 픽셀의 커패시터 (Cs) 에 리크가 발생하는 경우, 홀수-번째의 소스 라인 S(odd) 의 전위는 중간 전위보다 약간 더 낮아진다. 따라서, 차동 증폭기 (4a) 는, 도 9 에 점선 (L5) 으로 표시된 바와 같이, 홀수-번째 측을 LOW 로 바꾸고 점선 (L6) 으로 표시된 바와 같이, 짝수-번째 측을 HIGH 로 바꾸는데, 이는, 홀수-번째 측에 기록된 픽셀 데이터가 HIGH 대신에 LOW 가 된다는 것을 의미한다.

후속 동작은, LOW 고정 불량의 검출 시와 동일하다. 후속하여, 픽셀 데이터가 상기 동일한 방식으로 모든 행으로부터 판독된다.

다음에, 홀수-번째 측에 LOW 가 기록되고 (도 10 에서의 H 로부터 L 로의 변화로부터 발생한 상태를 참조), 중간 전위는 기준의 짝수-번째 측에 기록된다. 홀수-번째 측에 HIGH 를 기록하고 픽셀 데이터를 판독하는 동작과 동일한 동작이 모든 픽셀에 대해 순차적으로 수행된다.

그 결과, 테스트 디바이스 (31) 는, 검사될 대상에 HIGH 와 LOW 를 기록하고 두 경우 모두에서 픽셀 데이터를 판독함으로써 발생하는 데이터를 획득할 수 있다. HIGH 와 LOW 가 기록된 픽셀 데이터와, 두 경우 모두에서 판독된 픽셀 데이터가 비교된다. 이 경우에, LOW 가 픽셀로부터 판독될 때마다, LOW 와 HIGH 가 픽셀에 기록된 경우 모두에 있어서 픽셀이 커패시터 (Cs) 에 리크 불량을 갖는 것으로 우선 고려될 수도 있다.

커패시터 또는 TFT 의 높은 저항 또는 TFT 의 소스-드레인 리크는, 검사 대상의 소스-라인 전위를 예비-충전 전위로 바꾸며, 즉, 판독 및 증폭 동작 대신에 예비-충전 전위에 대한 비교의 구현을 초래한다. 이 때문에, 회로의 고유한 특성으로 인해 검사 대상 측을 항상 LOW 로 기울일 가능성이 있을 수도 있음을 판정할 수 있다.

두 경우 모두에서 판독된 HIGH 만이 커패시터 (Cs) 의 리크 불량 가능성을 제거하며, 여전히 LOW 에서의 것과 동일한 불량 가능성을 나타낼 수도 있다. 즉, 기준 측에 중간 전위를 기록하고 검사될 다른 측에는 LOW 와 HIGH 를 기록하고 (LOW 또는 HIGH 가 우선 기록될 수도 있음), 두 경우 모두에서 픽셀 데이터를 판독하고 그들을 비교함으로써 셀의 커패시터 (Cs) 또는 TFT 의 불량을 검출할 수 있다.

그 후, 다음으로, 상기 동일한 검사를, 기준 측으로서 취급되는 홀수-번째 열과 검사될 다른 측으로서 취급되는 짝수-번째 열에 대해 수행함으로써 커패시터 (Cs) 또는 TFT 의 불량의 존재에 대해 모든 픽셀을 검사할 수 있다.

상술된 바와 같이, 도 9 에 도시된 동작의 경우, HIGH 및 LOW 를 갖는 데이터는 판독 시에 LOW 또는 HIGH 로 고정되고, 이는, 커패시터 (Cs) 또는 TFT 가 어떠한 불량을 갖는다고 판정할 수 있다.

도 11 은, 도 1 에 도시된 엘리먼트 기판의 회로에 대한 변형예를 도시한 회로도이다. 도 1 에서는, 엘리먼트 기판 (1A) 의 디스플레이 데이터 판독 회로부 (4) 가, 예비-충전 회로부 (3) 로부터 출력된 소스 라인 (S) 과 송신 게이트부 (7) 사이에 제공된다. 도 11 에서, 디스플레이 데이터 판독 회로부 (4) 는, 접속 게이트부 (9) 를 통해 예비-충전 회로부 (3) 로부터 출력된 소스 라인 (S) 에 접속된다.

도 11 에 도시된 구성에 있어서, 송신 게이트부 (9) 의 트랜지스터 (9a) 의 게이트 단자는 신호 라인 (9c) 을 통해 접속 게이트 단자 (9b) 에 접속된다. 일반적으로, 접속 게이트 단자 (9b) 의 전위에 대하여, 트랜지스터 (9d) 의 게이트 단자가 HIGH 이기 때문에 신호 라인 (9c) 은 LOW 가 되며, 디스플레이 데이터 판독 회로부 (4) 는 소스 라인으로부터 분리된다. 따라서, 사용중이지 않을 때는, 디스플레이 데이터 판독 회로부 (4) 를 도 11 의 구성에서 완전히 분리시킬 수도 있어, 차동 증폭기 (4a) 의 불안정한 동작 상태의 영향을 받지 않을 수 있다는 이점이 있다.

판독 동작시, 신호 라인 (9c) 을 HIGH 로 바꾸기 위해 접속 게이트 단자 (9b) 의 전위를 제어함으로써 디스플레이 판독 회로부 (4) 를 동작시킬 수 있다.

이미지 신호 라인 (7) 은 전류 미러 증폭기를 포함한 차동 증폭기 (10) 를 포함한다. 이것은, 예를 들어, 이미지 신호 라인 (7) 자체가 갖는 용량 성분으로 인해 HIGH 와 LOW 신호 사이의 차가 감소하는 것을 막기 위한 것이다. 따라서, HIGH 와 LOW 신호를 보다 명확히 할 수 있으며, 출력 신호 (outo 및 oute) 를 높은 정밀도로 고속 출력할 수 있다.

이 실시형태에서의 디스플레이 엘리먼트 어레이부의 모든 픽셀에 대해 디스플레이 데이터 판독 회로부가 제공되지만, 전부보다는 오히려 디스플레이부로서 사용될 일부 픽셀에 대해 디스플레이 데이터 판독 회로부가 제공될 수도 있다.

상술된 바와 같이, 본 발명의 실시형태 및 변형예에 의하면, 제품 또는 프로토타입의 엘리먼트 기판 공정의 완료 이후에 엘리먼트 기판의 불량을 검출할 수 있다. 따라서, 저 수율 기간을 감소시킬 수 있는데, 이는, 불량품의 어셈블리를 감소시킬 수 있고 따라서 비용을 감소시킬 수 있다. 특히, 프로토타입에 대한 개발 기간과 개발 비용을 감소시킬 수 있다.

또한, 엘리먼트 기판 단계에서 불량을 검출할 수 있기 때문에, 이에 대한 소위 수리가 용이해질 수 있다.

또한, 아날로그 정보인, 커패시터에 충전되는 전하가 디스플레이 데이터 판독 회로부에 의해 디지털 정보 (전압 로직) 로 변환될 수 있기 때문에, 검사시의 검출 감도가 높을 수 있다.

또한, 비록, 이 예에서는, 차동 증폭기가 인접한 소스 라인에 접속되어 외부 노이즈에 영향받기 어렵게 하고 있지만, 서로 인접하지 않는 소스 라인에 접속한 차동 증폭기가 제공될 수도 있다. 따라서, 인접한 소스 라인 사이의 리크의 가 능성의 영향을 배제할 수 없다.

[제 2 실시형태]

다음에, 본 발명의 제 2 실시형태를 설명한다. 도 12 는, 본 발명의 제 2 실시형태에 따른 액정 디스플레이 디바이스의 엘리먼트 기판에 대한 회로도이다. 도 12 에서는, 제 1 실시형태에서와 동일한 컴포넌트에 동일한 참조 부호를 부여하며, 여기에서는 이에 대한 설명을 생략한다.

이 실시형태에 따른 액정 디스플레이 디바이스의 엘리먼트 기판 (1B) 또한, 디스플레이 엘리먼트 어레이부 (2), 디스플레이 데이터 판독 회로부 (4), X-드라이버부 (5a), Y-드라이버부 (5b; 도 12 에는 미도시), 송신 게이트부 (6), 이미지 신호 라인 (7), 및 차동 증폭기 (10) 를 포함한다. 이 실시형태에 의하면, 엘리먼트 기판 (1B) 은, 예비-충전 회로부 (13), 접속 게이트부 (14) 및 기준 전압 공급부 (15) 를 더 포함한다.

제 2 실시형태의 예비-충전 회로부 (13) 는 각 열, 즉, 각 소스 라인에 트랜지스터 (13b) 를 갖는다. 각 트랜지스터 (13b) 의 소스는 소스 라인 (S) 을 통해 각 차동 증폭기 (4a) 의 접속점 (se) 에 접속하고, 각 트랜지스터 (13b) 의 드레인은, 기준 전압 공급 라인 (REF) 을 통해 차동 증폭기 (4a) 의 접속점 (so) 에 접속한다. 각 트랜지스터 (13b) 의 게이트는, 예비-충전용의 게이트 단자 (13a) 에 접속된다.

접속 게이트부 (14) 에 있어서, 도 12 에 도시된 바와 같이, 각 차동 증폭기 (4a) 의 하나의 접속점 (so) 은, 접속 게이트부 (14) 의 하나의 트랜지스터 (14b) 및 기준 전압 공급 라인 (REF) 을 통해 기준 전압 공급부 (15) 의 단자 (15a) 에 접속된다. 기준 전압 (Vref) 은 단자 (15a) 에 공급된다. 각 차동 증폭기 (4a) 의 다른 하나의 접속점 (se) 은, 접속 게이트부 (14) 의 다른 하나의 트랜지스터 (14c) 를 통해 소스 라인 (S) 에 접속된다. 트랜지스터 (14b 및 14c) 의 게이트는, 테스트 회로 접속용의 게이트 단자 (14a) 에 접속된다. 후술될 테스트 회로 접속 신호 (TE) 는 게이트 단자 (14a) 에 공급된다.

예비-충전용의 트랜지스터 (13b) 는, 기준 전압 공급부 (15) 의 단자 (15a) 에 접속하는 기준 전압 공급 라인 (REF) 에 접속된다. 따라서, 트랜지스터 (13b) 의 게이트 전압을 제어하여, 트랜지스터 (13b) 를 턴 온 할 수 있고 기준 전압 (Vref) 을 트랜지스터 (13b) 를 통해 소스 라인 (S) 에 인가할 수 있다.

그 다음에, 도 13 의 타이밍 차트를 참조하여, 도 5 의 S2 의 픽셀 데이터의 판독 동작을 설명한다. 도 13 은, 도 12 의 회로의 판독 동작을 설명하기 위한 타이밍 차트이다. 각 열이 정상인지 여부를 판정함으로써 픽셀의 검사를 구현한다. 도 13 에 도시된 타이밍에 대한 신호는 테스트 디바이스 (31) 에 의해 발생되어 단자에 공급된다.

우선, 엘리먼트 어레이부 (2) 의 모든 스캔 라인 (G) 은 턴 온되며, 모든 픽셀에 HIGH 가 기록된다. 설명을 위해 이 경우에서는 각 픽셀에 HIGH 가 기록되지만, LOW 가 기록될 수도 있다. 기판 (1B) 을 검사하도록 모든 픽셀에 HIGH 가 기록된 예가 이하 설명되고 있지만, 그 검사는 일부의 픽셀에 대해 수행될 수도 있다. 기록 이후, 스캔 라인 (G) 의 게이트는 턴 오프된다.

도 13 에 도시된 바와 같이, 소정의 픽셀 데이터 (여기서는 HIGH) 가 모든 픽셀에 기록된 이후, 데이터 유지 시간 (t1) 을 확보하기 위해 예비-충전 회로부 (13) 의 단자 (13a) 에 공급될 예비-충전 게이트 전압 (PCG) 은 HIGH 로 바뀌고, 트랜지스터 (13b) 는 소정의 시간 동안 턴 온된다. 또한, 테스트 회로 접속용의 게이트 단자 (14a) 의 테스트 회로 접속 신호 (TE) 는 HIGH 로 바뀐다. 데이터 유지 시간 (t1) 의 경과 이후, 픽셀 데이터의 판독이 개시된다.

기준 전압 (Vref) 이 소스 라인 (S) 과 기준 측 신호 라인 (REF) 모두에서 나타날 수 있도록 소정의 시간 동안 트랜지스터 (13b) 가 턴 온 되기 때문에, 게이트 라인은 OFF 로 유지되며 항상 예비-충전 상태일 필요는 없다. 트랜지스터 (13b) 가 턴 온 되는 경우, 테스트 회로 접속용의 게이트 단자 (14a) 의 테스트 회로 접속 신호 (TE) 가 아직 HIGH 일 필요는 없다. 따라서, 데이터 유지 시간 (t1) 의 경과 이후, 예비-충전 게이트 전압 (PCG) 이 LOW 이면 HIGH 로 바꾸어 예비-충전을 수행한다.

HIGH 와 LOW 의 중간 전압의 기준 전압 (Vref) 이 예비-충전 전위로서 기준 전압 공급부 (15) 로부터 단자 (15a) 로 인가된다. 따라서, 소정의 픽셀 데이터의 기록 이후, 소스 라인 (S), 접속점 (se) 및 접속점 (so) 은 중간 전위를 갖는다.

그 후, 데이터 유지 시간 (t1) 의 경과 이후, 예비-충전 상태를 해제하기 위해 예비-충전 게이트 전압 (PCG) 은 LOW 로 바뀐다. 이 경우에는, 테스트 회로 접속 신호 (TE) 를 HIGH 로 유지하며, 제 1 구동 전력 (SAp-ch) 과 제 2 구동 전력 (SAn-ch) 의 전위를 계속 중간 전위로 유지하여, 차동 증폭기 (4a) 를 동작하지 못하게 할 수 있다.

특히, 단자 (15a) 로의 예비-충전 게이트 전압의 공급은, 예비-충전 게이트 전압 (PCG) 이 LOW 로 바뀐 후, 차동 증폭기 (4a) 의 동작이 개시되기 이전에 종료된다.

예비-충전 게이트 전압 (PCG) 이 LOW 로 바뀐 직후에 게이트 라인 (G1) 이 턴 온될 경우, 데이터는 게이트 라인 (G1) 에 접속한 픽셀로부터 동시에 출력된다. 더 상세하게는, 커패시터 (Cs) 에 기록 및 유지된 전하가 각자의 소스 라인 (S) 으로 동시에 이동된다. 도 13 에 도시된 바와 같이, 소스 라인 (S) 의 전위는 약간 증가한다. 커패시터 (Cs) 의 리크가 각 픽셀의 데이터를 LOW 로 변화시키는 경우, 소스 라인 (S) 의 전위가 점선으로 표시된 바와 같이 약간 감소한다.

게이트 라인 (G1) 이 개방된 후의 소정 시간의 경과 이후에 차동 증폭기 (4a) 를 동작시키기 위하여, 우선 제 2 구동 전력 (SAn-ch) 의 전위를 중간 전위로부터 LOW 로 변화시킨다. 제 2 구동 전력 (SAn-ch) 의 전위의 LOW 로의 변화의 순간과 동시에 또는 그 순간의 전후에, 테스트 회로 접속 신호 (TE) 가 LOW 로 바뀌고, 소정의 시간 (t2) 동안 접속 게이트부 (14) 의 트랜지스터 (14b 및 14c) 가 턴 오프되어, 약간 증가된 소스 라인 전위에 대한 정보가 차동 증폭기 (4a) 에 한정되게 한다.

SAn-ch 구동 전력을 LOW 로 바꾸는 것은, 중간 전위보다 약간 더 낮은 전위를 LOW 로 변화시킨다. 따라서, 각 차동 증폭기 (4a) 는, 외부로부터 인가된 중간 전위인 기준 전압 (Vref) 과, 대응하는 소스 라인 (S) 의 전압을 비교한다. 픽셀이 정상이면, 소스 라인 (S) 의 전위는 중간 전위보다 약간 더 높다. 따라서, 각 차동 증폭기 (4a) 의 접속점 (so) 은 접속점 (se) 의 전위보다 더 낮은 전위를 갖는다. 그 결과, 도 13 에 도시된 바와 같이, 점속점 (so) 의 전위는 감소한다. 여기서, 접속점 (se) 의 전위는 그대로 유지된다.

다음에, SAp-ch 구동 전력을 HIGH 로 바꾸는 것은, 각 차동 증폭기 (4a) 의 P-채널 트랜지스터 (21 및 22) 를 동작시킨다. 즉, SAp-ch 구동 전력을 HIGH 로 바꾸는 것은, 중간 전위보다 약간 더 높은 전위를 HIGH 로 변화시킨다. 픽셀이 정상이면, 소스 라인 (S) 의 전위는 중간 전위보다 약간 더 높다. 따라서, 차동 증폭기 (4a) 의 접속점 (se) 은 접속점 (so) 보다 더 높은 전위를 갖는다. 따라서, 도 13 에 도시된 바와 같이, 접속점 (se) 의 전위는 증가한다.

픽셀이 불량을 갖는다면, 예를 들어, 커패시터 (Cs) 의 리크가 각 픽셀의 데이터를 LOW 로 변화시킨다면, 소스 라인 (S) 의 전위는 도 13 에 점선으로 표시된 바와 같이 약간 감소된다. 이 경우, SAn-ch 구동 전력이 LOW 로 바뀌는 경우, 도 13 에 점선으로 표시된 바와 같이, 접속점 (se) 의 전위가 감소한다. 또한, SAp-ch 구동 전력이 HIGH 로 바뀌는 경우, 도 13 에 점선으로 표시된 바와 같이, 접속점 (so) 의 전위는 증가한다.

이 경우, 테스트 회로 접속 신호 (TE) 가 오프이기 때문에 소스 라인 (S) 에 대해, 부하인 용량의 어떠한 영향도 없이 고속 동작이 가능하다. 또한, 기준 전압 (Vref) 이 픽셀에 기록된 전위를 갖지 않기 때문에, 픽셀의 불량을 그 픽셀의 불량으로서 검출한다. 즉, 하나의 픽셀의 불량으로서 식별할 수 있기 때문에, 불량 특성을 상세히 분류할 수 있다.

차동 증폭기 (4a) 의 접속점 (se) 과 접속점 (so) 의 로직이 HIGH 와 LOW 중 어느 하나로 고정되는 경우, 테스트 회로 접속 신호 (TE) 가 HIGH 로 바뀌고, 그 고정된 로직 데이터는 소스 라인 (S) 에 재기록된다.

게이트 라인 (G1) 에 접속한 각 픽셀의 전위가 각 대응하는 소스 라인 (S) 에 판독되기 때문에, 송신 게이트부 (6) 의 트랜지스터의 게이트 (TG1 내지 TGn) 가 개방된다 (즉, HIGH 로 바뀜). 그 후, 제 1 행에서의 픽셀의 픽셀 데이터는, 이미지 신호 라인 (7) 으로부터 순서대로 판독되며 출력 단자 (outo 및 oute) 에 출력된다.

게이트 라인 (G1) 에 접속한 모든 픽셀의 데이터가 판독된 이후, 게이트 라인 (G1) 은 LOW 로 바뀌고, SAn-ch 구동 전력 및 SAp-ch 구동 전력은 중간 전위를 갖도록 변화되어 차동 증폭기 (4a) 의 동작을 정지시킨다. 그 후, 예비-충전 게이트 전압 (PCG) 은 HIGH 로 바뀌고, 모든 소스 라인 (S) 이 예비-충전된다.

후속하여, 기판 상의 픽셀이 순차적으로 검사될 수 있도록 게이트 라인 (G2 내지 Gm) 모두에 대해 상기 동작을 반복한다.

상술된 바와 같이, HIGH 데이터를 모든 픽셀에 기록함으로써 수행된 검사 동작의 종료 이후에, 모든 픽셀에 LOW 데이터가 기록되고 상기 동일한 검사가 수행되며, 이로써 모든 검사가 완료된다. 따라서, 모든 픽셀에 대해 오직 2 개의 검사만을 필요로 하기 때문에, 검사 시간은 제 1 실시형태의 시간보다 더 짧다.

상술된 바와 같이, 이 실시형태에 의하면, 제 1 실시형태와 달리 여기에서는 불량의 존재와 관련하여 검사를 요구한 픽셀이 검사될 수 있다.

[변형예]

다음에, 제 2 실시형태의 변형예를 설명한다. 도 14 는, 제 2 실시형태의 변형예에 따른 엘리먼트 기판 (1B') 을 도시한다. 도 14 에 있어서는, 도 12 에서와 동일한 컴포넌트에 동일한 참조 부호를 부여하며, 여기에서는 이에 대한 설명을 생략한다.

제 2 실시형태의 예비-충전 회로부 (13) 는, 각 열, 즉, 각 소스 라인에 트랜지스터 (13b 및 13c) 를 갖는다. 각 트랜지스터 (13b) 의 드레인은 차동 증폭기 (4a) 의 접속점 (se) 에 접속되고, 각 트랜지스터 (13b) 의 소스는 기준 전압 공급부 (15) 의 단자 (15a) 에 접속된다. 또한, 각 트랜지스터의 소스는 기준 전압 공급부 (15) 의 단자 (15a) 에 접속되고, 각 트랜지스터의 드레인은 차동 증폭기 (4a) 의 접속점 (so) 에 접속된다. 기준 전압 (Vref) 은 단자 (15a) 에 공급된다. 각 트랜지스터 (13b 및 13c) 의 게이트는 예비-충전용의 게이트 단자 (13a) 에 접속된다.

접속 게이트부 (14) 에 있어서, 각 차동 증폭기 (4a) 의 접속점 (se) 은, 접속 게이트부 (14) 의 트랜지스터 (14c) 를 통해 각 대응하는 소스 라인 (S) 에 접속된다. 각 트랜지스터 (14c) 의 게이트는, 테스트 회로 접속용의 게이트 단자 (14a) 에 접속된다. 후술될 테스트 회로 접속 신호 (TE) 는 게이트 단자 (14a) 에 공급된다.

예비-충전용의 트랜지스터 (13b 및 13c) 는, 기준 전압 공급부 (15) 의 단자 (15a) 에 접속하는 기준 전압 공급 라인 (REF) 에 접속된다. 따라서, 트랜지스터 (13b 및 13c) 의 게이트 전압은, 트랜지스터 (13b 및 13c) 가 턴 온될 수 있도록 제어된다. 또한, 테스트 회로 접속 게이트 단자 (14a) 에 접속한 트랜지스터 (14c) 의 게이트 전압은, 그 트랜지스터 (14c) 가 턴 온될 수 있도록 제어된다. 따라서, 기준 전압 (Vref) 은, 트랜지스터 (13b, 13c 및 14c) 를 통해 차동 증폭기 (4a) 의 접속점 (se 및 so) 및 소스 라인 (S) 에 인가될 수 있다.

이 구성 하에서는, 도 12 의 엘리먼트 기판 (1B) 과 달리, 예비-충전 게이트 전압 (PCG) 이 LOW 로 바뀐 이후, 단자 (15a) 로의 예비-충전 게이트 전압의 공급 또는 정지를 제어하는 스위치가 요구되지 않는다.

또한, 이 변형예에서는, 도 13 에 도시된 타이밍 차트에 따라 동작을 수행한다. 이 변형예는, 오직 트랜지스터 (13b, 13c 및 14c) 의 동작에 있어서만 도 12 의 실시형태와 다르다.

즉, 소정의 픽셀 데이터 (여기서는 HIGH) 가 모든 픽셀에 기록된 이후, 데이터 유지 시간 (t1) 을 확보하기 위해, 예비-충전 회로부 (13) 의 단자 (13a) 에 공급될 예비-충전 게이트 전압 (PCG) 이 HIGH 로 바뀌고, 트랜지스터 (13b 및 13c) 가 소정의 시간 동안 턴 온된다. 또한, 테스트 회로 접속용의 게이트 단자 (14a) 의 테스트 회로 접속 신호 (TE) 는 HIGH 로 바뀐다. 데이터 유지 시간 (t1) 의 경과 이후, 픽셀 데이터의 판독이 개시된다.

기준 전압 (Vref) 이 차동 증폭기 (4a) 의 접속점 (se 및 so) 및 소스 라인 (S) 에서 나타나도록 테스트 회로 접속용의 게이트 단자의 테스트 회로 접속 신호 (TE) 가 HIGH 로 바뀌며, 게이트 라인 (G) 은 계속 OFF 로 유지될 수도 있고 따라서, 트랜지스터 (13b 및 13c) 를 통해 항상 예비-충전 상태일 필요는 없다. 따라서, 데이터 유지 시간 (t1) 의 경과 이후, 예비-충전 게이트 전압 (PCG) 이 LOW 이면 HIGH 로 바꾸고, 테스트 회로 접속 신호 (TE) 가 LOW 이면 HIGH 로 바꾸어 예비-충전을 수행한다.

게이트 라인 (G1) 이 개방된 후의 소정 시간의 경과 이후에 차동 증폭기 (4a) 를 동작시키기 위하여, 제 2 구동 전력 (SAn-ch) 의 전위는 우선 중간 전위로부터 LOW 로 변화된다. 제 2 구동 전력 (SAn-ch) 의 전위의 LOW 로의 변화의 순간과 동시에 또는 그 순간의 전후에, 테스트 회로 접속 신호 (TE) 가 LOW 로 바뀌고, 소정의 시간 (t2) 동안 접속 게이트 부 (14) 의 트랜지스터 (14C) 가 턴 오프되어, 약간 증가된 소스 라인 전위에 대한 정보가 차동 증폭기 (4a) 에 한정되게 한다.

다른 동작은 도 12 의 실시형태의 동작과 동일하다.

[제 3 실시형태]

다음에, 본 발명의 제 3 실시형태를 설명한다. 도 15 는, 본 발명의 제 3 실시형태에 따른 액정 디스플레이 디바이스의 엘리먼트 기판에 대한 회로도이다. 도 15 에 있어서, 제 1 실시형태와 동일한 컴포넌트에 대해서는 동일한 참조 부호가 부여되며, 여기에서는 이에 대한 설명을 생략한다.

이 실시형태에 따른 액정 디스플레이 디바이스의 엘리먼트 기판 (1C) 또한 디스플레이 엘리먼트 어레이부 (2), 디스플레이 데이터 판독 회로부 (4), X-드라이버부 (5a), Y-드라이버부 (5b; 도 15 에는 미도시), 송신 게이트부 (6), 이미지 신호 라인 (7), 및 차동 증폭기 (10) 를 포함한다. 이 실시형태에 의하면, 엘리먼트 기판 (1C) 은, 예비-충전 회로부 (16), 접속 게이트부 (7) 및 기준 전압 공급부 (18) 를 더 포함한다.

제 3 실시형태의 예비-충전 회로부 (16) 는, 홀수-번째 열의 소스 라인 S(odd) 과 짝수-번째 열의 소스 라인 S(even) 의 한 쌍의 소스 라인에, 한 쌍의 트랜지스터 (16b 및 16c) 를 갖는다. 직렬로 접속되는, 각 트랜지스터 (16b 및 16c) 의 소스와 드레인은, 홀수-번째의 소스 라인 S(odd) 과 짝수-번째의 소스 라인 S(even) 을 통해 각 차동 증폭기 (4a) 의 접속점 (so 및 se) 에 접속한다. 각 트랜지스터 (16b 및 16c) 의 게이트는 예비-충전용의 게이트 단자 (16a) 에 접속된다. 트랜지스터 (16b 및 16c) 의 접속점은, 기준 전압 공급부 (18) 의 단자 (18a) 에 접속된다. 기준 전압 (Vref) 은 단자 (18a) 에 공급된다. 따라서, 트랜지스터 (16b 및 16c) 의 게이트 전압은, 그 트랜지스터 (16b 및 16c) 가 턴 온될 수 있도록 제어된다. 따라서, 엘리먼트 기판 (1C) 의 외부로부터 공급된 기준 전압 (Vref) 은, 트랜지스터 (16b 및 16c) 를 통해 소스 라인에 인가될 수 있다. 특히, 기준 전압 (Vref) 은 엘리먼트 기판 (1C) 내에 발생될 수도 있다. 기준 전압 (Vref) 은, HIGH 와 LOW 사이의 중간 전위의 전압이다.

접속 게이트부 (17) 에 있어서, 각 차동 증폭기 (4a) 의 하나의 접속점 (so) 은, 도 15 에 도시된 바와 같이, 접속 게이트부 (17) 의 하나의 트랜지스터 (17b) 를 통해 홀수-번째의 소스 라인 S(odd) 에 접속된다. 각 차동 증폭기 (4a) 의 다른 하나의 접속점 (se) 은, 접속 게이트부 (17) 의 다른 하나의 트랜지스터 (17c) 를 통해 짝수-번째의 소스 라인 S(even) 에 접속된다. 트랜지스터 (17b 및 17c) 의 게이트는, 홀수-번째의 테스트 회로 접속용의 게이트 단자 (17a1) 및 짝수-번째의 테스트 회로 접속용의 게이트 단자 (17a2) 에 접속된다. 후술될 테스트 회로 접속 신호 (TEo 및 TEe) 는 게이트 단자 (17a1 및 17a2) 에 공급된다.

따라서, 테스트 회로 접속 신호 (TEo 및 TEe) 중 어느 하나를 HIGH 로 바꾸는 경우, 홀수-번째의 소스 라인 S(odd) 의 픽셀과 짝수-번째의 소스 라인 S(even) 의 픽셀 중 어느 하나의 데이터만을 하나의 차동 증폭기 (4a) 에 의해 판독할 수 있다. 그 후, 소스 라인 (S) 에서 나타나고 그로부터 판독되는 전위 (약간 전위 변화) 가 트랜지스터 (17b 및 17c) 중 어느 하나의 트랜지스터를 통해 차동 증폭기 (4a) 로 송신된다. 그 전위는, 턴 온되고 개방된 트랜지스터가 일단 폐쇄된 이후 차동 증폭기 (4a) 내에서 증폭된다. 그 후, 일단 폐쇄된 트랜지스터는 다시 개방되고 소스 라인에 재기록되며, 그 전위는 이미지 신호 라인 (7) 을 통해 출력된다.

다음에, 도 16 의 타이밍 차트를 참조하여 도 15 에 도시된 회로의 동작을 설명한다. 도 5 의 S2 의 픽셀 데이터의 판독 동작을 설명한다. 도 16 은, 도 15 의 회로에서의 판독 동작을 설명하기 위한 타이밍 차트이다. 픽셀의 검사는, 각 열, 즉, 여기에서는 홀수-번째 열과 짝수-번째 열로 분리하여, 정상인지 여부를 판정함으로써 구현된다. 도 16 에 도시된 타이밍에 대한 신호는 테스트 디바이스 (31) 에 의해 발생되어 단자로 공급된다.

우선, 엘리먼트 어레이부 (2) 의 모든 스캔 라인 (G) 은 턴 온되고, 홀수-번째 열의 모든 픽셀에는 HIGH 가 기록된다. 명백하게는, 모든 픽셀에 HIGH 가 기록될 수도 있다. 이 실시형태에서, 홀수-번째의 소스 라인 S(odd) 의 픽셀의 검사와 짝수-번째의 소스 라인 S(even) 의 픽셀의 검사는 개별적으로 수행된다. 설명을 위해 이 경우에는 각 픽셀에 HIGH 가 기록되지만, LOW 가 기록될 수도 있다. 기판 (1C) 을 검사하기 위해 홀수-번째 열의 모든 픽셀에 HIGH 가 기록된 예가 이하 설명되며, 그 검사는 일부의 픽셀에 대해 수행될 수도 있다. 스캔 라인 (G) 의 게이트는 기록 이후 턴 오프된다. 테스트 회로 접속 신호 (TEe) 를 LOW 로 바꾸는 것은, 차동 증폭기 (4a) 를 통해, 디스플레이 엘리먼트 어레이부 (2) 로부터 짝수-번째의 소스 라인 S(even) 으로의 전위의 영향의 송신을 막는다.

도 16 에 도시된 바와 같이, 소정의 픽셀 데이터 (여기서는 HIGH) 가 홀수-번째 열의 픽셀에 기록된 이후, 데이터 유지 시간 (t1) 을 확보하기 위해 예비-충전 회로부 (16) 의 단자 (16a) 에 공급될 예비-충전 게이트 전압 (PCG) 은 HIGH 로 바뀌고, 소정의 시간 동안 트랜지스터 (16b 및 16c) 는 턴 온된다. 또한, 테스트 회로 접속용의 게이트 단자 (17a1) 의 테스트 회로 접속 신호 (TEo) 는 또한 HIGH 로 바뀐다. 데이터 유지 시간 (t1) 의 경과 이후, 픽셀 데이터의 판독이 개시된다.

기준 전압 (Vref) 이 차동 증폭기 (4a) 의 접속점 (so 및 se) 모두에서 나타날 수 있도록 소정의 시간 동안 트랜지스터 (16b 및 16c) 가 턴 온될 수 있기 때문 에, 게이트 라인 (G) 은 계속 OFF 로 유지되며 항상 예비-충전 상태일 필요는 없다. 트랜지스터 (16b 및 16c) 가 턴 온되는 경우에는, 테스트 회로 접속용의 게이트 단자 (17a1) 의 테스트 회로 접속 신호 (TEo) 가 아직 HIGH 일 필요는 없다. 따라서, 데이터 유지 시간 (t1) 의 경과 이후, 예비-충전 데이터 전압 (PCG) 이 LOW 이면 HIGH 로 바꾸어 예비-충전을 수행한다.

HIGH 와 LOW 의 중간 전위에서의 기준 전압 (Vref) 은, 예비-충전 전위로서 기준 전압 공급부 (18) 로부터 단자 (18a) 로 인가된다. 따라서, 소정의 픽셀 데이터의 기록 이후, 소스 라인 S(odd), 접속점 (se) 및 접속점 (so) 은 중간 전위를 갖는다.

그 후, 데이터 유지 시간 (t1) 의 경과 이후, 예비-충전 상태를 해제하기 위해 예비-충전 게이트 전압 (PCG) 은 LOW 로 바뀐다. 이 경우, 테스트 회로 접속 신호 (TEo) 는 HIGH 로 유지되고, 제 1 구동 전력 (SAp-ch) 과 제 2 구동 전력 (SAn-ch) 의 전위는 중간 전위로 유지되어, 차동 증폭기 (4a) 를 동작하지 못하게 할 수 있다.

예비-충전 게이트 전압 (PCG) 이 LOW 로 바뀐 직후에 게이트 라인 (G1) 이 턴 온될 때, 데이터가 게이트 라인 (G1) 에 접속한 픽셀과 동시에 출력된다. 더 상세하게는, 커패시터 (Cs) 에 기록 및 유지된 전하는 각자의 소스 라인 S(odd) 으로 동시에 이동된다. 도 16 에 도시된 바와 같이, 소스 라인 S(odd) 의 전위가 약간 증가한다. 커패시터 (Cs) 의 리크가 각 픽셀의 데이터를 LOW 로 변화시키는 경우, 소스 라인 S(odd) 의 전위가 점선으로 표시된 바와 같이 약간 감소한 다. 이 경우, 짝수-번째의 소스 라인 S(even) 의 전위는, 테스트 회로 접속 신호 (TEe) 가 LOW 이기 때문에 무시할 수 있다.

게이트 라인 (G1) 이 개방된 이후의 소정 시간의 경과 이후에 차동 증폭기 (4a) 를 동작시키기 위하여, 우선 제 2 구동 전력 (SAn-ch) 의 전위를 중간 전위로부터 LOW 로 변화시킨다. 제 2 구동 전력 (SAn-ch) 의 전위의 LOW 로의 변화의 순간과 동시에 또는 그 순간의 전후에, 테스트 회로 접속 신호 (TEo) 가 LOW 로 바뀌고, 접속 게이트부 (17) 의 트랜지스터 (17b) 가 턴 오프되어, 홀수-번째의 소스 라인 S(odd) 의 약간 증가된 전위에 대한 정보가 차동 증폭기 (4a) 에 한정되게 한다.

SAn-ch 구동 전력을 LOW 로 바꾸는 것은, 접속점 (so 및 se) 의 전위 사이보다 약간 더 낮은 전위를 LOW 로 변화시킨다. 따라서, 각 차동 증폭기 (4a) 는, 외부로부터 인가된 중간 전위인 기준 전압 (Vref) 과, 대응하는 홀수-번째의 소스 라인 S 의 전압을 비교한다. 픽셀이 정상이면, 홀수-번째의 소스 라인 S(odd) 의 전위는 중간 전위보다 약간 더 높다. 따라서, 각 차동 증폭기 (4a) 의 접속점 (se) 은, 접속점 (so) 의 전위보다 더 낮은 전위를 가진다. 그 결과, 도 16 에 도시된 바와 같이, 접속점 (se) 의 전위는 감소한다. 여기서, 접속점 (so) 의 전위는 그대로 유지된다.

그 다음에, SAp-ch 구동 전력을 HIGH 로 바꾸는 것은, 각 차동 증폭기 (4a) 의 P-채널 트랜지스터 (21 및 22) 를 동작시킨다. 즉, SAp-ch 구동 전력을 HIGH 로 바꾸는 것은, 접속점들 (so 및 se) 사이보다 약간 더 높은 전위를 HIGH 로 변화시킨다. 그 픽셀이 정상이면, 홀수-번째의 소스 라인 S(odd) 의 전위는 중간 전위보다 약간 더 높다. 따라서, 차동 증폭기 (4a) 의 접속점 (so) 은, 접속점 (se) 보다 더 높은 전위를 가진다. 따라서, 도 16 에 도시된 바와 같이, 접속점 (so) 의 전위는 증가한다.

픽셀이 불량이면, 예를 들어, 커패시터 (Cs) 의 리크가 각 픽셀의 데이터를 LOW 로 변화시키면, 홀수-번째의 소스 라인 S(odd) 의 전위는 도 16 에 점선으로 표시된 바와 같이 약간 감소된다. 이 경우, SAn-ch 구동 전력이 LOW 로 바뀌는 경우, 도 16 에 점선으로 표시된 바와 같이 접속점 (se) 의 전위가 감소한다. 또한, SAp-ch 구동 전력이 HIGH 로 바뀌는 경우, 도 16 에 점선으로 표시된 바와 같이 점속점 (so) 의 전위가 증가한다.

이 경우, 테스트 회로 접속 신호 (TEo 및 TEe) 가 오프이기 때문에, 소스 라인 (S) 에 대해, 부하인 커패시터의 어떠한 영향도 없이 고속 동작이 가능하다. 또한, 기준 전압 (Vref) 이 픽셀에 기록된 전위를 갖지 않기 때문에, 픽셀의 불량을 픽셀의 불량으로서 검출한다. 즉, 하나의 픽셀의 불량으로서 식별할 수 있기 때문에, 불량 특성을 상세히 분류할 수 있다.

차동 증폭기 (4a) 의 접속점 (se) 과 접속점 (so) 의 로직이 HIGH 와 LOW 중 어느 하나로 고정되는 경우, 테스트 회로 접속 신호 (TEo) 가 HIGH 로 바뀌며, 고정된 로직 데이터는 홀수-번째의 소스 라인 S(odd) 에 재기록된다. 게이트 라인 (G1) 에 접속하는 각 픽셀의 전위가 각 대응하는 홀수-번째의 소스 라인 S(odd) 에 판독되기 때문에, 송신 게이트부 (6) 의 트랜지스터의 홀수-번째 게이트 (TG1, TG3, TG5, 내지 최후의 TGn (또는 TGn-1)) 가 개방 (즉, HIGH 로 바뀜) 된다. 그 후, 제 1 행에서의 픽셀의 픽셀 데이터는, 이미지 신호 (7) 로부터 순서대로 판독되며 출력 단자 (outo 및 oute) 로 출력된다.

게이트 라인 (G1) 에 대응하는 모든 픽셀의 데이터가 판독된 이후, 게이트 라인 (G1) 은 LOW 로 바뀌고, SAn-ch 구동 전력과 SAp-ch 구동 전력은 중간 전위를 갖도록 변화되어 차동 증폭기 (4a) 의 동작을 정지시킨다. 그 후, 예비-충전 게이트 전압 (PCG) 이 HIGH 로 바뀌며, 모든 소스 라인 (S) 이 예비-충전된다.

후속하여, 게이트 라인을 순차적으로 검사할 수 있도록 게이트 라인 (G2 내지 Gm) 모두에 대해 상기 동작을 반복한다.

상술된 바와 같이, HIGH 데이터를 모든 픽셀에 기록함으로써 수행된 검사 동작의 종료에 후속하여, 홀수-번째 열의 모든 픽셀에 LOW 데이터가 기록되며 그에 대해 동일한 검사가 수행되어, 이로써 모든 검사가 완료된다.

또한, 후속하여, 짝수-번째 열의 픽셀이 검사될 것이다. 즉, 테스트 회로 접속 신호 (TEo) 가 LOW 로 고정되고 테스트 회로 접속 신호 (TEe) 가 변화하면서, 홀수-번째 열의 픽셀에 수행된 검사와 동일한 검사는, 짝수-번째 열의 픽셀에 HIGH 데이터가 기록되는 경우와 LOW 데이터가 기록되는 경우에 수행된다.

제 2 실시형태에 따라 하나의 소스 라인에 대해 하나의 차동 증폭기 (4a) 가 요구되지만, 제 3 실시형태에 따라서는 2 개의 소스 라인에 대해 하나의 차동 증폭기 (4a) 만이 요구되므로, 이는 기판 상의 차동 증폭기 (4a) 의 개수를 감소시키며 또한 차동 증폭기 (4a) 내의 각 트랜지스터의 사이즈를 증가시킬 수 있다. 그 결과, 차동 증폭기 (4a) 내의 트랜지스터의 비대칭성의 감소, 구동 능력의 향상, 성능 변화의 감소등을 달성할 수 있기 때문에, 차동 증폭기 (4a) 는 안정성 및 높은 감도를 가질 수 있다. 도 17 은, 도 15 의 접속 게이트부 (17) 의 개선된 형태를 도시한 회로도이다. 접속 게이트부 (17) 에 있어서, 각 차동 증폭기 (4a) 의 하나의 접속점 (so) 은, 도 15 에 도시된 바와 같이, 접속 게이트부 (17) 의 하나의 트랜지스터 (17b) 를 통해 홀수-번째의 소스 라인 S(odd) 에 접속된다. 각 차동 증폭기 (4a) 의 다른 하나의 접속점 (se) 은, 접속 게이트부 (17) 의 다른 하나의 트랜지스터 (17c) 를 통해 짝수-번째의 소스 라인 S(even) 에 접속된다. 도 17 에서, 트랜지스터 (17b) 의 게이트는 테스트 회로 접속용의 게이트 선택 단자 (17a11) 에 접속되고, 동시에, 인버터와 게이트-인에이블 단자 (17a21) 에 접속한 게이트를 갖는 트랜지스터 (17d) 를 통해 트랜지스터 (17c) 의 게이트에 접속된다. 테스트 회로 접속 게이트 선택 신호 (TGS; Test Gate Select) 는 게이트 선택 단자 (17a11) 에 공급되고, 테스트 회로 접속 신호 (TE; Test Enable) 는 게이트 인에이블 단자 (17a21) 에 공급된다.

따라서, 게이트 인에이블 단자 (17a21) 를 HIGH 로 바꾸는 것은, 홀수-번째의 소스 라인 S(odd) 의 픽셀과 짝수-번째의 소스 라인 S(even) 의 픽셀 중 어느 하나의 데이터만을 하나의 차동 증폭기 (4a) 에 의해 판독할 수 있도록, 트랜지스터 (17b 및 17c) 중 어느 하나를 턴 온 한다.

홀수-번째의 소스 라인 S(odd) 의 픽셀의 데이터를 판독할 수 있도록 테스트 회로 접속 게이트 선택 신호 (TGS) 가 HIGH 인 경우에, 트랜지스터 (17b) 는 턴 온 되고 트랜지스터 (17c) 는 턴 오프된다. 한편, 짝수-번째의 소스 라인 S(even) 의 픽셀의 데이터를 판독할 수 있도록 테스트 회로 접속 게이트 선택 신호 (TGS) 가 LOW 인 경우에는, 트랜지스터 (17c) 가 턴 온되고 트랜지스터 (17b) 는 턴 오프된다. 게이트 선택 단자 (17a11) 및 게이트 인에이블 단자 (17a21) 에 어떠한 전압 신호도 인가되지 않는 플로팅 상태인 경우에, 트랜지스터 (17b 및 17c) 모두가 오프되어 테스트 회로가 분리된다.

트랜지스터 (17b 및 17c) 의 게이트들 사이에 인버터를 제공하는 것은, 홀수-번째의 소스 라인 S(odd) 과 짝수-번째의 소스 라인 S(even) 이 차동 증폭기 (4a) 에 동시에 접속하는 것을 막을 수 있으며, 이는 또한 오동작을 미리 막을 수 있다.

상술된 바와 같이, 하나의 픽셀의 불량을, 제 1 실시형태에 따라 2 개의 픽셀의 불량으로서 검출하며, 하나의 픽셀의 불량을, 제 2 및 제 3 실시형태에 따라 하나의 픽셀의 불량으로서 검출한다. 따라서, 제 1 실시형태에 따른 회로 구성 하에서보다 제 2 및 제 3 실시형태에 따른 회로 구성 하에서 불량 특성을 더 상세히 분류할 수 있다.

제 2 및 제 3 실시형태에 의하면, 소스 라인 (S) 에 대해, 부하인 용량의 어떠한 영향도 없이 고속 동작이 가능하며, 이는, 테스트 회로 접속 신호 (TEo 및 TEe) 를 사용함으로써 차동 증폭기의 동작 동안에 부하를 감소시킨다.

더욱이, 제 2 및 제 3 실시형태에 의하면, 기준 전압이 외부적으로 인가되기 때문에, 기준 전압은 외부적으로 제어될 수 있다. 따라서, 유지 전위의 조사와 같은 상세한 평가를 위한 검사가 가능하다.

3 개의 실시형태에서는, 액티브 매트릭스형 디스플레이 디바이스 기판을 본 발명의 전기광학 디바이스 기판의 예로서 설명하고 있지만, 그 실시형태로 본 발명을 제한하지 않으며, 본 발명의 구성의 범위 또는 사조로부터 벗어남 없이 다양한 변경, 변형 등을 행할 수 있다.

예를 들어, 본 발명은 또한 픽셀에 광학 센서를 가지는 입력 기능을 갖는 디스플레이 디바이스 기판에도 적용가능하다. 이 경우에, 차동 증폭기 (4a) 는 출력 신호로부터의 출력 신호에 대한 증폭기로서 사용될 수도 있다.

본 발명은, 또한 픽셀에 메모리 엘리먼트 (예를 들어, SRAM 및 FERAM) 를 가지는 디스플레이 디바이스 기판에도 적용가능하다. 이 경우에, 메모리 엘리먼트는 판독 회로부 (4) 에 의해 검사될 수 있다.

본 발명의 목적은, 픽셀에 공급된 전위 (검사 신호) 의 판독에 대한 정밀도를 향상시키는 것이다. 본 발명은 또한 신호의 판독에 대한 정도의 향상의 관점에서 본다면 픽셀 검사 이외의 응용에도 사용된다.

예를 들어, 이미지 디스플레이를 위한 구동의 응용에서, 본 발명은, 블랙 디스플레이의 삽입 및/또는 예비-충전에 적용될 수 있다.

예를 들어, 본 발명의 제 2 실시형태에 따른 회로에 적용될 수도 있다.

중심 전위와 관련하여 이미지 신호의 전위의 극성을 반전시키는 구동 방법에 있어서, 각 픽셀에 공급될 이미지 신호는 제 2 실시형태에 따른 검사 신호 (즉, HIGH 신호 및 LOW 신호) 에 대응하는 신호로서 차동 증폭기 (4a) 의 se 에 입력되고 이미지 신호의 극성에 대해 반전된 극성을 가진 중심 전위는, 기준 전압 (Vref) 에 대응하는 신호로서 so 에 입력된다.

그 후, 차동 증폭기 (4a) 에 있어서, se 에 입력된, 픽셀에 공급되는 이미지 신호의 전위, 및 so 에 입력된 반전된 극성을 갖는 중심 전위를 비교하여, 그들 사이의 전위 차를 증폭시킨다. 즉, 이미지 신호의 전위가 중심 전위보다 더 높다면 (포지티브 극성), se 의 전위는 최고의 전위 (HIGH 신호) 로서 출력된다. 이미지 신호의 전위가 중심 전위보다 더 낮다면 (네거티브 극성), se 의 전위는 최저의 전위 (LOW 신호) 로서 출력된다 (so 의 출력은 역 관계를 갖는다).

여기서, 보통 화이트 모드에서, 중심 전위는 화이트 디스플레이에 대응하고, 최고의 전위 및 최저의 전위는 블랙 디스플레이에 대응한다. 따라서, 최저의 강도 (블랙 디스플레이) 를 갖는 이미지 신호에 대응하는 전위는 항상 se 및 so 의 출력으로서 획득될 수 있다.

이 경우, se 의 출력 전위와 so 의 출력 전위는 중심 전위와 관련하여 반전된 극성을 갖는다.

여기서, 블랙 신호 (임펄스 구동) 의 삽입은, 유효 디스플레이 기간에, se 또는 so 의 출력 전위를 각 픽셀에 공급함으로써 구현될 수 있다.

이미지 신호의 전위의 극성이 각 하나의 수평 스캔 기간에서 반전되는 경우, 즉, 소위 1H 반전 구동이 수행되는 경우, 그 1H 반전 동안 블랙 디스플레이에 대응하는 전위로 소스 라인이 예비-충전될 수 있도록 so 의 출력 전위는 수평 귀환 시간에, 각 소스 라인으로 공급된다.

본 발명은, 본 발명의 전기광학 디바이스 기판을 갖는 전기광학 디바이스를 더 포함한다.

예를 들어, 본 발명은, 한 쌍의 기판을 갖고 그 사이에 전기광학 물질을 가지며, 그 기판 중 한편은 본 발명의 전기광학 디바이스 기판인, 전기광학 디바이스를 포함할 수도 있다.

본 발명은, 전기광학 디바이스를 갖는 전자 장치를 더 포함한다. 도 18 내지 도 20 은 전자 장치의 예를 도시한 도면이다. 도 18 은 일 예에 따르는 개인용 컴퓨터의 외관도이다. 도 19 는, 일 예에 따른 셀룰러 전화의 외관도이다.

도 18 에 도시된 바와 같이, 액정 디스플레이 디바이스와 같은 전기광학 디바이스는, 전자 장치인 개인용 컴퓨터 (100) 의 디스플레이부 (101) 로서 사용된다. 도 19 에 도시된 바와 같이, 액정 디스플레이 디바이스와 같은 전기광학 디바이스는, 전자 장치인 셀룰러 전화 (200) 의 디스플레이부 (201) 로서 사용된다.

도 20 은, 백열 전구와 같은 전기광학 디바이스를 가지는 전자 장치의 일 예인 투사-형 컬러 디스플레이 디바이스의 설명도이다.

도 20 에서, 이 실시형태에 따른 투사-형 컬러 디스플레이 디바이스의 일 예인 액정 프로젝터 (1100) 는, TFT 어레이 기판 상에 탑재된 구동 회로를 포함하는 액정 디바이스를 포함한 3 개의 액정 디바이스를 가지며, 백열 전구 (RGB 용 100R, 100G 및 100B) 로서 액정 모듈을 갖는 프로젝터이다. 액정 프로젝터 (1100) 에 있어서, 금속 핼라이드 램프와 같은 화이트 광 소스의 램프 유닛 (1102) 으로부터 발광된 투사 광은, RGB 의 3 원색에 대응하는 광 성분 (R, G, 및 B) 로 분할되어 3 개의 미러 (1106) 및 2 개의 중크롬의 미러 (1108) 에 의해 컬러에 대응하는 백열 전구 (100R, 100G 및 100B) 로 안내된다. 이 경우, 긴 광학 경로로 인한 광 손실을 막기 위하여, B-광은, 특히, 입력 렌즈 (1122), 릴레이 렌즈 (1123) 및 출력 렌즈 (1124) 를 포함한 릴레이 렌즈 시스템 (1121) 을 통해 안내된다. 그 후, 백열 전구 (100R, 100G, 및 100B) 에 의해 조정된 3 원색에 대응하는 광 성분은 중크롬 프리즘 (1112) 에 의해 재-합성된 후, 투사 렌즈 (1114) 를 통해 컬러 이미지로서 스크린 (1120) 에 투사된다.

전자 장치는, 텔레비젼, 뷰-파인더 형/모니터 직시형 비디오 테이프 레코더, 카 네비게이션 장치, 페이저, 전자 노트패드, 계산기, 워드 프로세서, 워크 스테이션, 화상 전화, POS 단말기, 디지털 스틸 카메라 및 터치 패널을 포함한 장치를 더 포함할 수도 있다. 분명히, 본 발명에 따른 디스플레이 패널은, 이들 종류의 전자 장치에 적용가능하다.

Claims (25)

1. 삭제
2. 서로 교차하는 다수의 스캔 라인과 다수의 신호 라인;

   상기 다수의 스캔 라인과 상기 다수의 신호 라인의 교차에 따라 배치되는 다수의 픽셀; 및

   상기 신호 라인에 전기 접속되며, 상기 픽셀에 입력된 신호를 상기 신호 라인을 통해 입력하여 상기 입력 신호의 전위를 증폭시키는 증폭 회로를 포함하며,

   상기 증폭 회로는, 한 쌍의 상기 신호 라인에 전기 접속되며, 상기 한 쌍의 신호 라인 각각으로부터 공급된 신호들 사이의 전위차를 증폭시키는, 전기광학 장치 기판.
3. 서로 교차하는 다수의 스캔 라인과 다수의 신호 라인;

   상기 다수의 스캔 라인과 상기 다수의 신호 라인의 교차에 따라 매트릭스로 배치되는 다수의 픽셀;

   상기 다수의 픽셀 각각에 대해 각각 제공되는 다수의 스위칭 엘리먼트;

   제 1 전위 신호가 상기 다수의 신호 라인 중 제 1 신호 라인을 통해 입력되고 제 2 전위 신호가 기준 전위로서 입력되는 증폭 회로; 및

   상기 증폭 회로로부터 상기 다수의 신호 라인으로 출력된 출력 전위 신호를 판독하는 데이터 판독기를 포함하며,

   상기 증폭 회로는, 상기 제 1 전위 신호와 상기 제 2 전위 신호를 비교하고, 상기 제 1 전위 신호가 더 낮은 경우에, 상기 신호 라인의 전위를 감소시키고, 상기 감소된 출력 전위 신호를 상기 신호 라인에 출력하며, 상기 제 1 전위 신호가 더 높은 경우에, 상기 신호 라인의 전위를 증가시키고, 상기 증가된 출력 전위 신호를 상기 신호 라인에 출력하는, 전기광학 장치 기판.
4. 제 3 항에 있어서,

   상기 제 1 전위 신호는, 상기 다수의 스위칭 엘리먼트를 통해 상기 다수의 픽셀의 전부 또는 그 일부에 공급된 신호의 전위를 가지며;

   상기 제 2 전위 신호의 전위는 기준 신호 라인으로부터 공급된 전위인, 전기광학 장치 기판.
5. 제 3 항에 있어서,

   상기 제 1 전위 신호와 상기 제 2 전위 신호는, 상기 다수의 스위칭 엘리먼트를 통해 상기 다수의 픽셀의 전부 또는 그 일부에 공급된 신호의 전위를 가지며;

   상기 제 1 전위 신호와 상기 제 2 전위 신호는, 각각, 상기 다수의 신호 라인 중 상기 제 1 신호 라인과 상기 제 2 신호 라인을 통해, 각자의 증폭 회로로 공급되는, 전기광학 장치 기판.
6. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,

   상기 증폭 회로는 차동 증폭기인, 전기광학 장치 기판.
7. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,

   상기 데이터 판독기는, 상기 판독된 전위 신호를 출력하기 위한 차동 증폭기를 가지는, 전기광학 장치 기판.
8. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,

   상기 다수의 픽셀 각각은 부가 커패시터를 가지는, 전기광학 장치 기판.
9. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,

   상기 다수의 신호 라인의 전위를 소정의 전위로 예비-충전하기 위해 상기 다수의 신호 라인에 접속된 예비-충전 회로를 더 포함하는, 전기광학 장치 기판.
10. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,

    상기 다수의 픽셀에 공급된 이미지 신호를 공급하기 위한 이미지 신호 라인 및 상기 이미지 신호 라인으로부터 공급된 이미지 신호를 상기 다수의 신호 라인으로 공급하기 위한 다수의 송신 게이트를 더 포함하며,

    상기 데이터 판독기는 상기 이미지 신호 라인을 포함하는, 전기광학 장치 기판.
11. 한 쌍의 기판 사이에 전기광학 물질이 제공되며,

    상기 한 쌍의 기판 중 하나에, 제 3 항 내지 제 5 항 중 어느 한 항에 기재된 전기광학 장치 기판을 포함하는, 전기광학 장치.
12. 제 11 항에 기재된 전기광학 장치를 포함하는, 전자 기기.
13. 서로 교차하는 다수의 스캔 라인과 다수의 신호 라인, 상기 다수의 스캔 라인과 상기 다수의 신호 라인의 교차에 대해 매트릭스로 배치되는 다수의 픽셀, 및 상기 다수의 픽셀 각각에 대해 각각 제공되는 다수의 스위칭 엘리먼트를 갖는 전기광학 장치 기판용 검사 방법으로서,

    상기 신호 라인 중 하나에 대응하는 픽셀에 제 1 전위 신호를 공급하는 공급 단계;

    상기 신호 라인을 통해 상기 픽셀에 공급된 상기 제 1 전위 신호를 판독하는 판독 단계;

    상기 제 1 전위 신호의 전위와 다른 전위를 가지며 기준 신호로서 기능하는 제 2 전위 신호와 상기 판독된 제 1 전위 신호를 비교하여, 상기 제 1 전위 신호가 더 낮은 경우에, 상기 신호 라인의 전위를 감소시키고, 상기 감소된 출력 전위 신호를 상기 신호 라인에 출력하며, 상기 제 1 전위 신호가 더 높은 경우에, 상기 신 호 라인의 전위를 증가시키고, 상기 증가된 출력 전위 신호를 상기 신호 라인에 출력하는 출력 단계; 및

    상기 공급 단계에 의해 공급된 상기 제 1 전위 신호와 상기 출력 단계에 의해 출력된 상기 출력 전위 신호를 비교하는 비교 단계를 포함하는, 전기광학 장치 기판용 검사 방법.
14. 제 13 항에 있어서,

    상기 판독 단계 이전에, 상기 신호 라인이 소정의 예비-충전 전위를 갖게 하는 예비-충전 단계를 더 포함하는, 전기광학 장치 기판용 검사 방법.
15. 제 14 항에 있어서,

    상기 소정의 예비-충전 전위는, 상기 제 1 전위 신호와 상기 제 2 전위 신호 사이의 중간 전위인, 전기광학 장치 기판용 검사 방법.
16. 제 13 항 내지 제 15 항 중 어느 한 항에 있어서,

    상기 다수의 픽셀 각각은 부가 커패시터를 갖는, 전기광학 장치 기판용 검사 방법.
17. 제 13 항 내지 제 15 항 중 어느 한 항에 있어서,

    상기 제 2 전위 신호의 전위는 외부 공급 전위인, 전기광학 장치 기판용 검사 방법.
18. 제 13 항에 있어서,

    상기 공급 단계에서, 상기 제 1 전위 신호와 상기 제 2 전위 신호는, 상기 다수의 스위칭 엘리먼트를 통해 2 개의 픽셀로 공급된 신호의 전위를 가지며;

    상기 판독 단계에서, 상기 제 1 전위 신호와 상기 제 2 전위 신호는, 상기 각자의 2 개의 신호 라인을 통해 판독되는, 전기광학 장치 기판용 검사 방법.
19. 제 18 항에 있어서,

    상기 공급 단계에서, 상기 2 개의 픽셀 중 하나는 검사될 픽셀로서 취급되어 상기 검사될 픽셀에는 상기 제 1 전위 신호로서 HIGH 신호가 공급되고, 상기 2 개의 픽셀 중 다른 하나는 기준 픽셀로서 취급되어 상기 기준 픽셀에는 상기 제 2 전위 신호로서 LOW 신호가 공급되며;

    상기 비교 단계에서, 상기 검사될 픽셀로부터 판독된 상기 전위 신호가 LOW 인 경우, 부가 커패시터의 불량이 판정되는, 전기광학 장치 기판용 검사 방법.
20. 제 19 항에 있어서,

    상기 부가 커패시터의 공통 고정 전극의 전위는 상기 LOW 신호의 공급 시의 전위보다 더 낮은 전위인, 전기광학 장치 기판용 검사 방법.
21. 제 14 항에 있어서,

    상기 소정의 예비-충전 전위는, 상기 출력 단계에 의해 증가된 전위보다 더 높은 전위인, 전기광학 장치 기판용 검사 방법.
22. 제 21 항에 있어서,

    상기 공급 단계에서, 2 개의 픽셀 중 하나는 검사될 픽셀로서 취급되어 상기 검사될 픽셀에는 상기 제 1 전위 신호로서 LOW 신호가 공급되고, 상기 2 개의 픽셀 중 다른 하나는 기준 픽셀로서 취급되어 상기 기준 픽셀에는 상기 제 2 전위 신호로서 HIGH 신호가 공급되며;

    상기 비교 단계에서, 상기 검사될 픽셀로부터 판독된 전위 신호가 HIGH 인 경우, 상기 스위칭 엘리먼트의 불량이 판정되는, 전기광학 장치 기판용 검사 방법.
23. 제 15 항에 있어서,

    상기 공급 단계에서, 2 개의 픽셀 중 하나는 검사될 픽셀로서 취급되어 상기 검사될 픽셀에는 제 1 전위 신호로서 LOW 또는 HIGH 신호가 공급되며, 상기 2 개의 픽셀 중 다른 하나는 기준 픽셀로서 취급되어 상기 기준 픽셀에는 제 2 전위 신호로서 제 1 LOW 신호의 전위와 상기 HIGH 신호의 전위 사이의 전위를 갖는 중간 전위 신호가 공급되며;

    상기 비교 단계에서, 상기 검사될 픽셀로부터 판독된 전위가 상기 제 1 전위 신호와 일치하지 않는 경우, 상기 스위칭 엘리먼트 또는 부가 커패시터의 불량이 판정되는, 전기광학 장치 기판용 검사 방법.
24. 제 18 항 내지 제 20 항, 제 22 항 및 제 23 항 중 어느 한 항에 있어서,

    상기 2 개의 신호 라인은 서로 인접하는, 전기광학 장치 기판용 검사 방법.
25. 제 13 항 내지 제 15 항 및 제 18 항 내지 제 23 항 중 어느 한 항에 있어서,

    상기 공급 단계, 상기 판독 단계, 상기 출력 단계 및 상기 비교 단계는 상기 다수의 픽셀에 대해 순차적으로 수행되는, 전기광학 장치 기판용 검사 방법.

Images