以下、図面を参照して本発明の実施の形態について詳細に説明する。
ここでは、本発明の電気光学装置用基板の一例として、液晶表示装置に用いるアティブマトリックス型表示装置用基板を例にとって説明する。
(第1の実施の形態)
本実施の形態は基板に組み込まれている検査回路が正常に動作するか否かを検査するためのものである。説明の都合上、先ず、本実施の形態を適用する基板であって、検査回路が搭載され、検査回路を検査する構成は有していない電気光学装置用基板について説明する。
図1はこのような検査回路を有する電気光学装置用基板である液晶表示装置の素子基板の回路図を示している。液晶表示装置の素子基板1は、アクティブマトリックス型表示装置用基板であるTFT基板である。素子基板1は、表示素子アレイ部2と、プリチャージ回路部3と、表示データ読み出し回路部4を含む。表示部となる表示素子アレイ部2は、マトリックス状に2次元に配置されたm行×n列の複数の画素2aを有している。ここで、m,nはそれぞれ整数である。素子基板1は、表示素子アレイ部2のX方向(横方向)及びY方向(縦方向)に並んだ複数の画素2aを駆動するために、Xドライバ部(X-Driver)5aと、Yドライバ部(Y-Driver)5bと、トランスミッションゲート部6と、ビデオ信号線7とを含む。Xドライバ部5a、Yドライバ部5b、トランスミッションゲート部6及びビデオ信号線7が、データ書込手段及びデータ読出手段のそれぞれを構成する。トランスミッションゲート部6は、Xドライバ部5aからの出力タイミング信号に応じて、ビデオ信号線7から入力される画素データ信号を供給する。ビデオ信号線7は、マトリックス状の表示素子アレイ部2の奇数列に信号を供給する信号線と、偶数列に信号を供給する信号線とを有し、それぞれの端子inoとineとに接続されている。
表示素子アレイ部2は、図1の右から第1列、第2列、・・第n列で、上から第1行、第2行、・・第m行のマトリックスであるが、図1では、説明を簡単にするために、4(行)×6(列)のマトリックスの画素からなる回路の例を示している。
プリチャージ回路部3は、後述するように、各種特性の検査のために、各画素にプリチャージ電圧を印加するためのものである。なお、プリチャージ電圧としては種々の電圧を選択することができ、例えば、電源電圧Vddでもよく、接地電位でもよく、あるいはこれらの中間電位でもよい。
表示データ読み出し回路部4は、2次元マトリックスの奇数列のソース線S(odd)と偶数列のソース線S(even)の1組のソース線に対して接続された1つの差動増幅器4aが、複数設けられている。検査時に用いられるテスト回路としての表示データ読み出し回路部4が、アクティブマトリックス駆動型の液晶表示パネルの素子基板に形成されている。
次に、表示素子アレイ部2の単位表示素子である画素2aについて説明する。図2は画素2aの等価回路図である。
各画素2aは、スイッチング素子である薄膜トランジスタ(以下、TFTという)11と、画素電極、共通電極、及び液晶からなる液晶容量Clcと、液晶容量Clcに並列に接続された付加容量Csとを含む。TFT11のドレイン端子に液晶容量Clcと付加容量Csのそれぞれの一端が接続されている。付加容量Csの他端は、共通固定電位CsCOMに接続されている。TFT11のゲート端子gはYドライバ5bからの走査線Gに接続されている。TFT11のゲート端子gに所定の電圧信号が入力されてTFT11がオンすると、ソース線Sに接続されたTFT11のソース端子sに印加されている電圧が液晶容量Clcと付加容量Csに印加され、供給された所定の電位が維持される。
図3は、表示データ読み出し回路部4の差動増幅器4aの具体的な回路図である。図3に示す差動増幅器4aは、2次元マトリックスの一方向、ここでは、X方向におけるn個の画素(nは整数で、偶数)に対して、(n/2)個設けられている。従って、n列の画素に対して、(n/2)個の差動増幅器4aが対応する複数のソース線に電気的に接続されている。なお、本発明では差動増幅器に限らず、複数の電位を比較してその大小差を増幅する機能を有する増幅器を用いれば、本発明の機能をなすことができる。
各差動増幅器4aは、2つのPチャネル型のトランジスタ21,22と、2つのNチャネル型のトランジスタ23,24とを含む。トランジスタ21,23のゲートは端子soに接続され、トランジスタ22,24のゲートは端子seに接続される。トランジスタ21,22のソース・ドレイン路同士は直列接続され、トランジスタ23,24のソース・ドレイン路同士も直列接続される。端子so,se相互間に、トランジスタ21,22同士のソース・ドレイン路と、トランジスタ23,24同士のソース・ドレイン路とが並列接続されている。
端子soは、奇数列の画素のソース線S1,S3,S5,・・に電気的に接続されている。端子seは、偶数列の画素のソース線S2,S4,S6,・・に接続されている。各差動増幅器4aのトランジスタ21と22の端子spは、表示データ読み出し回路部4の第1の駆動パルス電源SAp−chを供給する端子4bに接続されている。各差動増幅器4aのトランジスタ23と24の端子snは、表示データ読み出し回路部4の第2の駆動パルス電源SAn−chを供給する端子4cに電気的に接続されている。
増幅手段としての交差結合形増幅器である差動増幅器4aは、後述するように、端子so,seに接続された2つのソース線S、すなわち奇数列のソース線S(odd)と偶数列のソース線S(even)において、一方には高い電圧が、他方には低い電圧が供給された場合に、差動増幅器4aは、奇数列と偶数列の2つのソース線S(odd)とS(even)に現れる、それぞれの電圧差に応じて、低い電圧の方のソース線の電圧をより低くし、高い電圧の方のソース線電圧をより高くするように動作する。
図3の差動増幅器4aにおいて、端子4bに接続される端子spは、出力レベルをハイレベルの信号(以下、単にHIGHという)にするタイミング信号が入力される端子である。端子4cに接続される端子snは、出力レベルをローレベルの信号(以下、単にLOWという)にするタイミング信号が入力される端子である。
このように構成された差動増幅器4aにおいては、端子snにLOWを与え、端子spにHIGHを与える。ここで、例えば、端子seが端子soに比べてわずかでも高い電位とすると、トランジスタ24が最初にオンする。トランジスタ24がオンとなるので、端子soは端子4cの低い接地電位まで落ちる。そして、端子soが端子4cの低い接地電位まで落ちるので、ゲート端が端子soに電気的に接続されたトランジスタ21がオンなる。その結果、端子seは端子4bの高い電源電圧Vddまで上昇する。
このように、差動増幅器4aは、隣り合う2つのソース線の高い電位の方のソース線の電位をより高くし、低い電位の方のソース線の電位をより低くするように機能する。
なお、図1では、隣り合う2つのソース線に1つの差動増幅器4aを設けている。これは、素子基板1上に差動増幅器4aを形成し易いからであるとともに、外来ノイズがあった場合に両方のソース線に同じように影響を及ぼすからであり、隣り合わない画素のソース線に対して1つの差動増幅器を設けてもよい。
以上のような構成のアクティブマトリックス型表示装置である液晶表示装置の素子基板が製造工程において製造されると、対向基板と貼り合わせて液晶を封入する前の素子基板自体の電気特性を評価あるいは検査することができる。電気的特性の検査対象とする不良としては、素子基板の各画素のデータ保持用キャパシタ(付加容量Cs)のリークによるLOW固定不良、スイッチング素子であるTFTのソース・ドレイン間リークによるHIGH固定不良等がある。
次に、このように構成された基板の検査及び動作について説明する。製造工程における素子基板1の検査の手法について説明する前に、図1に示すTFT基板が対向基板と貼り合わされて液晶が封入されて完成された液晶表示装置が、通常の画像表示を行うときの動作について説明する。
まず、2本のビデオ信号線7には、それぞれ奇数列と偶数列の画素信号である画素データ信号が、ビデオ信号線7の入力端子ineとinoに入力される。それぞれの画素データ信号は、Xドライバ5aからの列選択信号に応じて、トランスミッションゲート部6のそれぞれのトランジスタを介して、各ソース線Sへ供給される。
各ソース線Sに供給された画素信号は、Yドライバ5bからの走査線GがHIGHになって選択された行の各画素2aに書き込まれる。即ち、選択された走査線Gにおいて、ソース線Sに供給される画素データ信号が対応する画素2aに表示用の画素データ信号として供給されて保持される。この動作を、行順次で行うことにより、液晶表示装置の表示素子アレイ部2には、所望の画像が表示される。
プリチャージ回路部3は、走査線GがHIGHになる前に、プリチャージ電圧Vpreを各ソース線Sに印加するための回路である。プリチャージ電圧Vpreは、プリチャージ回路部3の端子3aに供給される。プリチャージ電圧Vpreを供給するタイミングは、プリチャージゲート端子3bに与える電圧によって決定される。
従って、製品あるいは試作品としての液晶表示装置として画像表示が行われるときは、素子基板1の表示データ読み出し回路部4は、動作せず使用されない。
次に、素子基板1において、図1に示す回路部分が半導体プロセスの工程によって製造された後に、素子基板1の状態において行われる検査の手順について説明する。この素子基板1の検査において、表示データ読み出し回路部4が動作して使用される。
まず検査方法を実現するための検査システムについて説明する。図4は検査システムの構成図である。素子基板1と、画素データの書き込みと読み込みができるテスト装置31とを、接続ケーブル32を介して接続する。接続ケーブル32は、素子基板1のデータ線7の端子ino,ine、表示データ読み出し回路部4の信号線の端子4b、4c、プリチャージ回路部3の端子3a、3b等を、テスト装置31に電気的に接続する。
テスト装置31から、後述する所定の順番で、所定の電圧を各端子に供給することによって、素子基板1の電気的特性の検査を行うことができる。以下に、その検査内容として、上述したLOW固定不良とHIGH固定不良の有無についての検査を行う手順を説明する。
先ず、検査の全体の流れを説明する。図5は、その検査の流れの例を示すフローチャートである。
表示データ読み出し回路部4の各差動増幅器4aを非動作状態にする。具体的には、第1の駆動パルス電源SAp−chと第2の駆動パルス電源SAn−chを、それぞれ電源電圧Vddと接地電位の中間電位(Vdd/2)にする。その状態で、ビデオ信号線7の入力端子ino,ineから、セルである各画素に所定の画素データ信号を入力、すなわち書き込む(ステップ(以下、Sと略す)1)。具体的には、奇数側のソース線S(odd)にHIGHを、偶数側のソース線S(even)にLOWを供給することによって、選択された行の奇数番目の画素にはHIGHが書き込まれ、偶数番目の画素にはLOWが書き込まれる。この書込工程が、行毎に行われ、全行の画素が書込まれる。図6(a)は、4(行)×6(列)の各画素に書き込まれる画素データのLOW(L)と、HIGH(H)の状態を示す図である。図6(a)に示すように、表示素子アレイ部2の各画素データは、LOW(L)の列とHIGH(H)の列が交互に表れるマトリックスとなる。
次に、表示データ読み出し回路部4を動作させながら、書き込まれた画素データを行毎に読み出す(S2)。表示データ読み出し回路部4の動作については後述する。後述するように、表示データ読み出し回路部4が動作するときに、最初のプリチャージ期間は、やや長くしており、それによりデータ保持用キャパシタ(Cs)において電流リーク現象による電圧の変化が確実に表れるようにしている。すなわち、表示データ読み出し回路部4は、画素データを読み出すときに、信号線上の信号出力を増幅して出力する出力工程を実行する。
そして、テスト装置31は、読出工程において読み出した画素データと、書込工程において書き込んだ画素データとを比較する(S3)。この比較工程においては、各画素について書き込んだ画素データと読み出した画素データが一致しているか否かが判断される。
テスト装置31は、書き込んだ画素データと読み出した画素データが一致していないセル、すなわち画素を特定し、異常セルとして、例えばセル番号等のデータを、図示しないモニタの画面上に表示するように出力する(S4)。
次に、図7のタイミングチャートを用いて、図5のS2の画素データの読み出し動作を説明する。図7は、図1の回路における読み出し動作を説明するためのタイミングチャートである。画素の検査は、基準となる列に対して、検査対象の列が正常であるか否かを判定することによって行われる。まず、基準とする列を偶数列とし、検査対象とする列を奇数列とする。図7に示すタイミングのための信号は、テスト装置31によって生成されて各端子に供給される。
初めに、図6(a)に示すように、偶数列の画素を基準データ書き込み用とし,偶数側の画素にLOWが、被検査用の奇数側の画素にHIGHが書き込まれ、被検査対象の奇数列の各画素の検査が行われる。
図7に示すように、全画素へ上述した所定の画素データの書き込み後、プリチャージ回路部3の端子3bに供給されるプリチャージゲート電圧PCGが、HIGHとなり、プリチャージが行われる。プリチャージ状態で所定時間経た後に、読み出し動作が開始される。なお、各ソース線Sのプリチャージ電位(プリチャージ電圧印加端子3aに印加される電圧)VpreはHIGHとLOWの中間電位にし、図2に示すCsCOM電位を(LOW電位−ΔV)とする。CsCOM電位を(LOW電位−ΔV)とするのは、データ保持用キャパシタCsがリーク不良である場合、リーク先のCsCOM電位が(Low電位−ΔV)となるため、読み出し電位は基準側の電位より低くなるようにするためである。そして、最初のプリチャージ期間は、やや長い時間を設定しておき、リーク不良による電圧変化が現れるようにする。
第1行目の読み出し動作では、まずプリチャージゲート電圧PCGをLOWにしてプリチャージを停止し、次に走査線G1の電位をHIGHにして第1行目の画素トランジスタである各TFT11をONする。走査線G1に接続された画素すべてのTFT11が一斉にONする。その結果、コンデンサCsに書き込まれた電荷がソース線Sに移動する。HIGHが書き込まれた奇数側ソース線(S(odd))が中間電位付近の高い側の電位から僅かに上昇し、基準側の偶数側ソース線(S(even))の電位は中間電位付近の低い側の電位から僅かに低下する。SAn−ch駆動パルス電源をLOWにし、続いてSAp−ch駆動パルス電源をHIGHにすることによって、表示データ読み出し回路部4を起動する。
しかし、奇数側の画素のデータ保持用キャパシタCsのリークが生じていた場合は、図7において点線L1で示すように、偶数側ソース線(S(even))の電位より奇数側ソース線(S(odd))の電位の方がより低下する。その結果、点線L2で示すように、偶数側の電位が上昇する。
SAn−ch駆動パルス電源がLOWになることで中間電位より僅かに低い側の電位がLOWに、続いてSAp−ch駆動パルス電源がHIGHになることで中間電位より僅かに高い側の電位がHIGHに変化する。これは、上述したように、表示データ読み出し回路部4の各差動増幅器4aの動作により、2つのソース線Sに現れる高低2つの電位レベルが夫々端子sp,snの電圧まで変化して明確になるからである。この動作は走査線G1に接続された画素すべてにおいて一斉に行われる。
そして、トランスミッションゲート部6の各トランジスタのゲートTG1からTGnを順に開き(HIGHにし)、ビデオ信号線7から順番に第1行目の各画素の画素データを読み出す。
最後のトランスミッションゲートTGnまで開いた後,再びプリチャージ動作に移る。そのプリチャージ動作、すなわち2回目以降のプリチャージ時間は初回ほど長い必要はない。
従って、上述したように、書き込んだ画素データと読み出した画素データを比較し(S3)、書き込んだ検査対象の奇数側の画素のHIGHが、読み出したときにLOWとなっているときは、奇数側のその画素は、LOW固定不良であると判断することができる。そのようなLOW固定不良の画素、すなわち異常セルは、検査装置31において、図示しない表示装置等に出力される(S4)。
そのプリチャージ動作を停止した後は、第2の走査線G2の電位をHIGHにすることによって、第2行目の各画素のTFT11をONする。以降同様の動作を、最後の走査線Gmに接続された画素、すなわち、第m行目の各画素の画素データまで読み出す。
読み出した各画素データと書き込んだ各画素データとを比較して、被検査対象の奇数列の各画素にLOW固定不良があるか否かのチェックを行うことができる。
次に、偶数列と奇数列の関係を逆にし、すなわち、奇数側の画素を基準データ書き込み用とし、奇数側の画素にLOWを、被検査用の偶数側の画素にHIGHを書き込み、図5に示す処理と同様の処理を行うことによって、基準となる奇数側の画素に対して、偶数側の画素に、LOW固定不良がないかどうかを検査する。
以上のように、奇数と偶数の列のいずれか一方を基準として他方の画素にLOW固定不良がないかどうかの検査を、奇数と偶数の両列について行うことによって、全画素についてLOW固定不良がないかどうかを検査することができる。
次に図8を参照して、HIGH固定不良の有無の検査について説明する。図8は、HIGH固定不良の有無の検査における読み出し動作を説明するためのタイミングチャートである。
上述したLOW固定不良の場合と同様に、最初に偶数側の画素を基準データ書き込み用とするが、画素データの書き込みにおいては、偶数側の画素にHIGHを、被検査用の奇数側画素にLOWを書き込む。
全画素への図6(b)に示すような画素データ(図6(a)のHとLの関係を逆にした状態の画素データ)の書き込み後、プリチャージ状態で所定時間経た後に読み出し動作が開始される。このとき各ソース線Sのプリチャージ電位(プリチャージ電圧印加端子3aに印加される電圧)Vpreを(HIGH電位+ΔV)電位とする。プリチャージ電位Vpreを(HIGH電位+ΔV)電位とするのは、TFT11のソース・ドレイン間がリークした場合、リーク先のソース線Sの電位は(HIGH電位+ΔV)のため、読み出し電位は基準側の電位より高くなるようにするためである。
読み出し動作では、まずプリチャージを停止し、次に走査線G1の電位をHIGHにして各TFT11をONする。各TFT11は走査線G1に接続された第1行目の画素すべてにおいて一斉にONする。HIGHが書き込まれた基準側の偶数側ソース線S(even)の電位はプリチャージ電位Vpreから僅かに低下し(HIGH電位に変化)、LOWが書かれた奇数側ソース線S(odd)の電位は、プリチャージ電位Vpreよりさらに低下する。従って、差動増幅器4aは、LOWが書き込まれていた奇数側ソース線S(odd)の電位をより低くし、HIGHが書き込まれていた偶数側ソース線S(even)の電位はHIGH電位を維持する。
しかし、検査対象の奇数側の画素のTFT11のソース・ドレイン間のリークが生じていた場合、リーク先の画素のキャパシタCsの電位はプリチャージ電位(HIGH電位+ΔV)となり、基準側の偶数側の画素の電位よりも高くなる。よって、画素データの読み出し時、図8の点線L3で示すように、奇数側のソース線S(odd)の電位はプリチャージ電位(HIGH電位+ΔV)のままでほとんど変化しない。すなわち、奇数側ソース線S(odd)の電位は、偶数側のソース線S(even)の電位より高くなる。SAn−ch駆動パルス電源がLOWになることで低い側の電位がLOWに、続いてSAp−ch駆動パルス電源がHIGHになることで高い側の電位がHIGHに変化する。その結果、点線L4で示すように、偶数側のソース線S(even)の電位はLOWに、奇数側のソース線S(odd)の電位はHIGHになる。
よって、検査対象の画素のセルにおいて、書き込んだ画素データと読み出した画素データが異なるので、異常セルを検出することができる。
以降の差動増幅器の動作は、上述したLOW固定不良の検出時と同様である。以上の動作を、今度は基準側を奇数側として、検査対象を偶数側として行うことによって、全ての画素についてHIGH固定不良の検査をすることができる。
以上のように、基準側を偶数列と奇数列を入れ替えてLOW固定不良の検査を行い、同様に、基準側を偶数列と奇数列を入れ替えてHIGH固定不良の検査を行うことによって、全ての画素についてLOW固定不良とHIGH固定不良の有無の検査を行うことができる。
なお、上述した例では、基準側の画素にHIGHあるいはLOWとして検査を行っているが、基準側の画素に中間電位の信号を書き込むようにしてもよい。
図9を用いて、基準側の画素にHIGHとLOWの中間電位を書き込んで検査を行う方法について説明する。
上述したLOW固定不良の検出の場合と同様に、最初に偶数側の画素を基準データ書き込み用とし、偶数側の画素にHIGHとLOWの中間電位を、被検査用の奇数側画素にはHIGH又はLOWを書き込む。例えば、図10に示すように、奇数側の画素には、初めにHIGHを書き込み、偶数側の画素には、HIGHとLOWの中間電位(M)を書き込む。
全画素への書き込み後、プリチャージ状態で所定時間経た後、読み出し動作が開始される。このときソース線Sのプリチャージ電位(プリチャージ電圧印加端子3aに印加される電圧)をHIGHとLOWの中間電位にする。
読み出し動作では、まずプリチャージを停止し、つぎに走査線G1の電位をHIGHにして各TFT11をONする。TFT11は走査線G1に接続された画素すべてにおいて一斉にONする。基準側の偶数側ソース線の電位は、プリチャージ電位の中間電位のまま変化しない。奇数側のソース線Sの電位は、HIGHが書き込まれていたので、中間電位より僅かに上昇する。従って、差動増幅器4aによって、偶数側はLOWに、奇数側はHIGHになるので、奇数側に書き込んだ画素データはHIGHで変わらない。
しかし、検査対象の画素のキャパシタンスCsにリークが生じていた場合、奇数側のソース線S(odd)の電位は、中間電位より僅かに低下する。従って、差動増幅器4aによって、奇数側は図9の点線L5に示すようにLOWに、偶数側は点線L6に示すようにHIGHになるので、奇数側に書き込んだ画素データはHIGHではなくLOWになる。
以降の動作は、上述したLOW固定不良の検出時と同様である。以下同様にして、全ての行について、画素データを読み出す。
次に、奇数側にLOWを書き込み(図10におけるHをLに変更した状態)、基準となる偶数側は中間電位を書き込む。そして、上述した奇数側にHIGHを書き込んで画素データを読み出した時の動作と同じ動作を、全ての画素について行順次で行う。
その結果、基準側に中間電位を書き込み、検査対象側にHIGHとLOWを書き込み、それぞれの場合の画素データを読み出したデータを、テスト装置31は得ることができる。HIGHとLOWを書き込んだ画素データと、それぞれの場合に読み出した画素データを比較する。このとき、ある画素にLOWを書き込んだ場合とHIGHを書き込んだ場合のいずれの場合でも、LOWが読み出されるときは、その画素はキャパシタンスCsにリーク不良があることが第一に考えられる。さらにはキャパシタンスまたはTFTの高抵抗、あるいはTFTのソース・ドレイン間リークによって常に検査対象側のソース線電位がプリチャージ電位となり、すなわち読み出し増幅動作がプリチャージ電位同士の電位比較となって、回路の固有の特性によって検査対象側が常にLOWに傾く可能性があると判断することができる。
また、いずれの場合でもHIGHが読み出されるときは、キャパシタンスCsにリーク不良の可能性が除かれるのみで,上記LOWの場合と同じ不具合の可能性が考えられる。すなわち、基準側に中間電位を書き込み、検査対象側にLOWとHIGHを書き込んで(LOWとHIGHをいずれを先に行ってもよい)、それぞれの場合の画素データを読み出して、比較することによって、セルのキャパシタンスCsとTFTの不良を検出することができる。
そして、次に、奇数列を基準側として、偶数側を検査対象側として同様な検査を行うと、全ての画素について、キャパシタンスCsとTFTの不良の有無を検査することができる。
以上のように、図9に示す動作によれば、HIGHとLOWを書き込んだデータが、読み出したときにLOWあるいはHIGHに固定していた場合、キャパシタンスCsあるいはTFTに何らかの不良があると判断することができる。
図11は、図1に示す素子基板の回路の変形例を示す回路図である。図1においては、素子基板1Aの表示データ読み出し回路部4は、プリチャージ回路部3から出力されるソース線Sと、トランスミッションゲート部7の間に設けられていた。図11では、表示データ読み出し回路部4は、接続ゲート部9を介してプリチャージ回路部3から出力されるソース線Sと接続されている。
図11に示す構成によれば、トランスミッションゲート部9の各トランジスタ9aのゲート端子は、それぞれ接続ゲート端子9bに信号線を9c介して接続されている。通常は、接続ゲート端子9bの電位は、トランジスタ9dのゲート端子がHIGHとなっているため、信号線9cはLOWとなっており、表示データ読み出し回路部4はソース線から切り離されている。よって、図11の構成によれば、表示データ読み出し回路部44を使用しないときは、完全に切り離して、差動増幅器4aの不安定動作状態の影響を受けないようにすることができるというメリットがある。
上述した読み出し動作のときに、信号線9cをHIGHとするように接続ゲート端子9bの電位を制御することによって、表示データ読み出し回路部4を動作させることができる。
また、ビデオ信号線7に、カレントミラーアンプを含む差動増幅器10が設けられている。これは、ビデオ信号線7自体の持つ容量成分等によってHIGH・LOW信号の差が小さくなることを防止するのが目的で、HIGH,LOW信号をさらに明確にして出力信号outo,outeを高速に精度良く出力することができる。
なお、表示データ読み出し回路部は、表示素子アレイ部の全ての画素について設けているが、全てに設けなくても、表示部として使用する一部の画素にだけ設けるようにしてもよい。
以上のように、製品あるいは試作品における素子基板工程の完了後に、素子基板の不良を検出できるので、歩留まり低下期間が短縮され、不良品を組み立てることが少なくなくなり、コスト低減になる。特に、試作品の場合は、開発期間の短縮と開発コストの低減になる。
また、素子基板の段階で不良が検出できるので、いわゆるリペアも容易となる。
さらに、表示データ読み出し回路部によって、アナログ情報であるキャパシタの充電電荷がデジタル情報(電圧論理)に変換できるため、検査における検出感度が高い。
さらにまた、上述した例では、隣り合うソース線に差動増幅器が接続され、外部ノイズなどの影響を受けにくいようにしているが、互いに隣接しないソース線同士に接続する差動増幅器を設けるようにしてもよい。そのようにすれば、隣接するソース線同士のリークの可能性の影響を排除することができる。
(第1の実施の形態における差動増幅器の検査)
本実施の形態における電気光学装置用基板は、図1又は図11に示す電気光学装置用基板の検査回路、即ち、差動増幅器4aの検査を実施するためのものである。
図12は図11に適用した第1の実施の形態を示している。図12において図11と同一の構成要素には同一符号を付して説明を省略する。なお、図12においては、図11中のトランスミッションゲート部6、ビデオ信号線7、差動増幅器10及びXドライバ5aについては、図示を省略している。また、本実施の形態は図1の回路にも同様に適用可能である。
本実施の形態における素子基板40は、プリチャージ回路部3に代えてプリチャージ回路部3'を採用した点が図11の電気光学装置用基板と異なる。図11の例では、プリチャージ電圧印加端子3aを介して共通のプリチャージ電圧が、奇数列のソース線S(odd)と偶数列のソース線S(even)とに与えられるようになっていた。本実施の形態は、検査回路に対する検査時において、トランジスタ43a,43bを用いて、奇数列のソース線S(odd)と偶数列のソース線S(even)とに、独立してプリチャージ電圧を供給するようにした点が図11の基板と異なる。
即ち、トランジスタ43aのソースはプリチャージ電圧印加端子3a1に接続され、ドレインは奇数列のソース線S(odd)に接続される。また、トランジスタ43bのソースはプリチャージ電圧印加端子3a2に接続され、ドレインは偶数列のソース線S(even)に接続される。トランジスタ43a,43bのゲートはプリチャージゲート端子3bに接続されるようになっている。プリチャージ電圧印加端子3a1,3a2に印加する電圧が夫々奇数列のソース線S(odd)と偶数列のソース線S(even)とに与えられることになり、奇数列のソース線と偶数列のソース線とに与えるプリチャージ電圧を相互に異ならせることができる。
なお、図11では端子3bの電圧をプリチャージ用のトランジスタのゲートとイコライズ用のトランジスタのゲートとに共通に与える例を示している。これに対し、本実施の形態においては、イコライズ用のトランジスタ42のゲートにはイコライズゲート端子41からの電圧を与え、プリチャージ用のトランジスタ43a,43bのゲートにはプリチャージゲート端子3bからの電圧を与えている。これにより、プリチャージ期間とイコライズ期間とを独立に制御可能である。
このように構成された実施の形態においては、プリチャージ電圧印加端子3a1,3a2に、微少な電位差を有するプリチャージ電圧を印加する。この状態で作動増幅器4aを駆動した場合において、差動増幅器4aから所望の出力が得られるか否かによって、差動増幅器4aが正常に動作するか否かを検査するようになっている。
次に、このように構成された実施の形態における差動増幅器の検査方法について図13のタイミングチャートを参照して説明する。
差動増幅器の検査のための電圧設定期間においては、接続ゲート端子9bに印加するテスト回路接続信号TEをLOWに設定して、トランジスタ9aをオフにする。これにより、表示素子アレイ部2側のソース線への影響を遮断する。以下本実施の形態においては、トランジスタ9aとソース線との接続部分よりも表示素子アレイ部2側のソース線をソース線S1,S2,…と表現し、トランジスタ9aとソース線との接続部分から差動増幅器4a側のソース線を単にソース線又は奇数列又は偶数列のソース線と表現する。
次に、端子41に印加するイコライズゲート電圧EQをハイレベルにして、奇数列のソース線と偶数列のソース線とを同電位にする。また、このイコライズ動作の開始と同時に、プリチャージゲート端子3bのプリチャージゲート電圧PREもHIGHにする。これにより、奇数列及び偶数列のソース線には、プリチャージ電圧印加端子3a1,3a2からのプリチャージ電圧Vpreo,Vpreeが供給される。
なお、図13のプリチャージ電圧Vpreoを示す実線の下方の破線は、プリチャージ電圧Vpreeと同電位のレベルを示しており、Vpreoが若干Vpreeよりもレベルが高いことを示している。
プリチャージされた奇数列及び偶数列の各ソース線の電位は、夫々差動増幅器4aの端子so,seに与えられる。ここで、図13に示すように、イコライズゲート電圧EQをLOWにして、イコライズ動作を停止させる。イコライズ動作停止後においても、プリチャージゲート電圧PREはHIGHを維持しており、奇数列及び偶数列のソース線は、夫々プリチャージ電圧Vpreo,Vpreeに充電される。これらの電圧が、図13に示すように、差動増幅器4aの奇数列のソース線に接続された端子so及び偶数列のソース線に接続された端子seに与えられる。
次に、プリチャージゲート電圧PREをLOWにして、プリチャージ電圧印加端子3a1,3a2からのソース線へのプリチャージ電圧の印加を停止させる。次に、差動増幅器4a内のnチャネル及びpチャネルトランジスタのうち駆動能力がより高いnチャネルトランジスタを先に駆動させる。即ち、先ず、第2の駆動パルス電源SAn−chをLOWにする。これにより、端子so,seのうちより低い電位が与えられる端子seのレベルが第2の駆動パルス電源SAn−chまで低下する。更に、第1の駆動パルス電源SAp−chをHIGHにすることで、端子so,seのうちより高い電位が与えられる端子soのレベルが第1駆動パルス電源SAp−chまで上昇する。
次に、差動増幅器の検査の結果出力期間においては、接続ゲート端子9bに印加するテスト回路接続信号TEをHIGHに設定する。これにより、トランジスタ9aはオンとなり、ソース線を表示素子アレイ部2側のソース線と接続する。これにより、図13に示すように、差動増幅器4aの奇数列のソース線に接続された端子soとソース線S1,S3,…とは同電位となり、差動増幅器4aの偶数列のソース線に接続された端子seとソース線S2,S4,…とは同電位となる。
次に、トランスミッションゲート部6(図11参照)の各トランジスタのゲートTG1からTGnを順に開き(HIGHにし)、ビデオ信号線7から順番に、ソース線S1,S2,…のソース電位を読み出す。
図13の例では、実線に示すように、奇数列のソース線S1,S3,…を介した読出しについては、出力端子outoからHIGHの出力が得られ、偶数列のソース線S2,S4,…を介した読出しについては、出力端子outeからLOWの出力が得られる。奇数列のソース線に接続された差動増幅器4aの端子soと偶数列のソース線に接続された差動増幅器4aの端子seとに、Vpreo>Vpreeなる関係を有するプリチャージ電圧Vpreo,Vpreeを夫々与えており、差動増幅器4aが正常に動作していることが分かる。出力端子outo,outeからの出力をテスト装置31に与えることによって、差動増幅器4aの検査が可能である。
ここで、例えば、差動増幅器4aの端子soに負側にリークが生じて差動増幅器4aに不具合が生じているものとする。この場合には、イコライズ動作を停止させると、図13の破線L11に示すように、差動増幅器4aの端子soのレベルが低下し、端子seよりも低くなる。そうすると、第1及び第2の駆動パルス電源SAp−ch,SAn−chの印加によって、端子soは第2の駆動パルス電源SAn−chまで低下し、端子seは破線L12に示すように、第1の駆動パルス電源SAp−chまで上昇する。
そうすると、出力端子outoにはLOWの出力が表れ、出力端子outeにはHIGHの出力が表れる。差動増幅器4aが正常であれば、上述したように、出力端子outoからHIGHの出力が得られ、出力端子outeからLOWの出力が得られるはずであり、この場合には、差動増幅器4aに異常が生じていることが分かる。
なお、図13の破線L11,L12の例は、差動増幅器4aの端子soに負側のリークが生じた(又は端子seに正側のリークが生じた)場合の例である。逆に、差動増幅器4aの端子soに正側のリークが生じ(又は端子seに負側のリークが生じ)る場合について、差増増幅器4aの不具合を検出するためには、Vpreo<Vpreeなるプリチャージ電圧をプリチャージ電圧印加端子3a1,3a2に供給すればよいことは明らかである。
図14は第1の実施の形態の変形例を示す回路図である。図14において図12と同一の構成要素には同一符号を付して説明を省略する。
図12の実施の形態においては、2つのプリチャージ電圧印加端子3a1,3a2を介して奇数列のソース線と偶数列のソース線とに、異なるプリチャージ電圧を印加した。これに対し、本変形例は1つのプリチャージ電圧印加端子3aから、奇数列のソース線と偶数列のソース線とに、時分割で異なるプリチャージ電圧を印加するようにしたものである。
本変形例における素子基板45は、プリチャージ回路部3'に代えてプリチャージ回路部3"を採用した点が図12の電気光学装置用基板と異なる。プリチャージ回路部3"を構成するトランジスタ43a,43bのソースはプリチャージ電圧印加端子3aに接続される。トランジスタ43aのドレインは奇数列のソース線S(odd)に接続され、トランジスタ43bのドレインは偶数列のソース線S(even)に接続される。図14の例では、トランジスタ43aのゲートはプリチャージゲート端子3b2に接続され、トランジスタ43bのゲートはプリチャージゲート端子3b1に接続される。プリチャージゲート端子3b1,3b2に夫々供給されるプリチャージゲート電圧PREo,PREeは、相互に独立して制御可能であり、トランジスタ43a,43bを異なるタイミングでオンにさせることができる。トランジスタ43a,43bのオン,オフに合わせて、プリチャージ電圧Vpreを変化させることで、奇数列のソース線S(odd)と偶数列のソース線S(even)とに与えるプリチャージ電圧を相互に異ならせることができる。
他の構成は図12と同様である。
次に、このように構成された変形例における差動増幅器の検査方法について図15のタイミングチャートを参照して説明する。
端子41に印加するイコライズゲート電圧EQをハイレベルにして、奇数列のソース線と偶数列のソース線とを同電位にする。また、このイコライズ動作の開始と同時に、プリチャージゲート端子3b1,3b2のプリチャージゲート電圧PREo,PREeもHIGHにする。これにより、奇数列及び偶数列のソース線には、プリチャージ電圧印加端子3aからのプリチャージ電圧Vpreが供給される。
次に、イコライズゲート電圧EQをLOWにして、イコライズ動作を停止させる。これにより、奇数列及び偶数列のソース線には、プリチャージゲート電圧PREが供給される。この状態で、図15の例では、先ず、偶数列のソース線に対応したプリチャージゲート端子3b1のプリチャージゲート電圧PREoをLOWにする。これにより、偶数列のソース線へのプリチャージ電圧Vpreの供給は停止され、偶数列のソース線には、それまで印加されていたプリチャージ電圧Vpreが保持される。
次に、プリチャージ電圧印加端子3aにそれまでよりも若干高いレベルのプリチャージ電圧Vpreを印加する。このプリチャージ電圧Vpreは、オンとなっているトランジスタ43aを介して奇数列のソース線に供給される。
次に、奇数列のソース線に対応したプリチャージゲート端子3b2のプリチャージゲート電圧PREoをLOWにする。これにより、奇数列のソース線へのプリチャージ電圧Vpreの供給も停止し、奇数列のソース線には、偶数列のソース線に保持されているプリチャージ電圧Vpreよりも若干高いプリチャージ電圧Vpreが保持される。
次に、第2の駆動パルス電源SAn−chをLOWにする。これにより、端子so,seのうちより低い電位が与えられる端子seのレベルが第2の駆動パルス電源SAn−chまで低下する。更に、第1の駆動パルス電源SAp−chをHIGHにすることで、端子so,seのうちより高い電位が与えられる端子soのレベルが第1駆動パルス電源SAp−chまで上昇する。
以後の差動増幅器の検査の結果出力期間の動作は、図13と同様である。こうして、図15の例においては、実線に示すように、奇数列のソース線S1,S3,…を介した読出しについては、出力端子outoからHIGHの出力が得られ、偶数列のソース線S2,S4,…を介した読出しについては、出力端子outeからLOWの出力が得られる。奇数列のソース線に接続された差動増幅器4aの端子soに供給されるプリチャージ電圧の方が偶数列のソース線に接続された差動増幅器4aの端子seに供給されるプリチャージ電圧よりもレベルが高く、差動増幅器4aが正常に動作していることが分かる。
図15の破線は、例えば、差動増幅器4aの端子soに負側にリークが生じて差動増幅器4aに不具合が生じている場合の波形変化を示している。この場合には、図15に示すように、出力端子outoにはLOWの出力が表れ、出力端子outeにはHIGHの出力が表れる。差動増幅器4aが正常であれば、上述したように、出力端子outoからHIGHの出力が得られ、出力端子outeからLOWの出力が得られるはずであり、この場合には、差動増幅器4aに異常が生じていることが分かる。
なお、本変形例についても、更に、奇数列のソース線に接続された差動増幅器4aの端子soに供給されるプリチャージ電圧を偶数列のソース線に接続された差動増幅器4aの端子seに供給されるプリチャージ電圧よりもレベルを低くすることによって、差動増幅器4aの正又は負側のいずれのリークが生じている場合でも、正常に動作しているか否かの検査が可能である。
(第2の実施の形態)
次に、本発明の第2の実施の形態について説明する。本実施の形態においても、説明の都合上、先ず、本実施の形態を適用する基板であって、検査回路が搭載され、検査回路を検査する構成は有していない電気光学装置用基板について説明する。
図16はこのような検査回路を有する電気光学装置用基板である液晶表示装置の素子基板の回路図を示している。図16において、図1又は図11と同一の構成要素については、同一の符号を付し説明は省略する。
図16の素子基板1Bも、表示素子アレイ部2と、表示データ読み出し回路部4と、Xドライバ部5aと、Yドライバ部5b(図16では示さず)と、トランスミッションゲート部6と、ビデオ信号線7と、差動増幅器10とを含む。さらに、素子基板1Bは、プリチャージ回路部13と、接続ゲート部14と、参照電圧供給部15とを有する。
プリチャージ回路部13は、各列に、すなわち各ソース線にトランジスタ13bを有している。各トランジスタ13bのソースとドレインは、それぞれソース線Sを介して各差動増幅器4aの端子seと、参照電圧供給線REFを介して端子soに接続されている。そして、各トランジスタ13bのゲートは、プリチャージ用のゲート端子13aに接続されている。
接続ゲート部14では、図16に示すように、各差動増幅器4aの一方の端子soは、接続ゲート部14の一方のトランジスタ14bと参照電圧供給線REFを介して、参照電圧供給部15の端子15aに接続されている。端子15aには、参照電圧Vrefが供給されている。各差動増幅器4aの他方の端子seは、接続ゲート部14の他方のトランジスタ14cを介して、ソース線Sに接続されている。トランジスタ14bと14cのゲートは、テスト回路接続用のゲート端子14aに接続されている。ゲート端子14aには、後述するテスト回路接続信号TEが供給される。
参照電圧供給部15の端子15aに接続された参照電圧供給線REFは、プリチャージ用のトランジスタ13bのソース・ドレイン路を介してソース線Sに接続されている。従って、トランジスタ13bのゲート電圧を制御することによって、トランジスタ13bをオンさせ、各ソース線Sにトランジスタ13bを介して、参照電圧Vrefを印加できるようになっている。
次に、図17のタイミングチャートを用いて、図5のS2の画素データの読み出し動作を説明する。図17は、図16の回路における読み出し動作を説明するためのタイミングチャートである。画素の検査は、各列が正常であるか否かを判定することによって行われる。図17に示すタイミングのための信号は、図4に示すテスト装置31によって生成されて各端子に供給される。
まず、素子アレイ部2の全ての走査線Gをオンして、全ての画素にHIGHを書き込む。なお、ここでは、各画素にHIGHが書き込まれた場合で説明するが、LOWを書き込んでもよい。なお、以下、全画素にHIGHを書き込み基板1Bの検査を行っている例を説明するが、一部の画素についてのみ検査を行うようにしてもよい。書き込み後、走査線Gのゲートはオフにされる。
図17に示すように、全画素へ上述した所定の画素データ(ここではHIGH)の書き込み後、データ保持時間t1を確保するために、プリチャージ回路部13の端子13aに供給されるプリチャージゲート電圧PCGがHIGHとなり、トランジスタ13bは、所定時間だけオンとなる。さらに、テスト回路接続用のゲート端子14aのテスト回路接続信号TEもHIGHとなる。データ保持時間t1経過後に、画素データの読み出しが開始される。
なお、トランジスタ13bが所定時間だけオンすることにより、各ソース線Sと参照電圧供給線REFの両方に、参照電圧Vrefが現れるようにしているので、ゲート線Gをオフにしておけば、必ずしもプリチャージ状態にする必要はない。即ち、各ソース線Sと参照電圧供給線REFとは、同電位にイコライズすればよい。さらになお、トランジスタ13bをオンしたときに、テスト回路接続用のゲート端子14aのテスト回路接続信号TEは、まだHIGHでなくてもよい。従って、データ保持時間経過t1後に、プリチャージゲート電圧PCGがLOWの場合は、HIGHにしてプリチャージが行われる。
参照電圧供給部15からは、端子15aには、プリチャージする電位として、HIGHとLOWの中間電位のプリチャージ電圧(参照電圧Vref)が印加されている。よって、所定の画素データの書き込み後、ソース線S、端子se及び端子soは、中間電位の状態となっている。
そして、データ保持時間t1経過後、プリチャージ状態を解除するために、プリチャージゲート電圧PCGをLOWにするが、このとき、テスト回路接続信号TEは、HIGHであり、かつ、第1の駆動パルス電源SAp−chと第2の駆動パルス電源SAn−chの電位を中間電位としておくことにより、各差動増幅器4aを動作していない状態とする。
なお、プリチャージゲート電圧PCGをLOWにした後、差動増幅器4aが動作を開始する前までに、端子15aへのプリチャージゲート電圧の供給を停止させるようにする。
プリチャージゲート電圧PCGをLOWにした直後、ゲート線G1をオンすると、ゲート線G1に接続された各画素から一斉にデータが出力される。具体的にはコンデンサCsに書き込まれて保持された電荷が、対応するソース線Sに一斉に移動する。図17に示すように、各ソース線Sの電位がわずかに上昇する。もしも、コンデンサCsのリークがあって、各画素のデータがLOWに変化していると、各ソース線Sの電位は、点線で示したようにわずかに下降する。
ゲート線G1を開いた後、所定時間経過してから、各差動増幅器4aを動作させるために、まず、第2の駆動パルス電源SAn−chの電位を中間電位からLOWに変化させる。第2の駆動パルス電源SAn−chの電位のLOWへ変化の瞬間と同時あるいはその瞬間の前後にテスト回路接続信号TEをLOWにし、接続ゲート部14のトランジスタ14b、14cを所定期間t2だけオフにすることによって、わずかに上昇したソース線電位の情報を差動増幅器4a内に閉じ込める。
すなわち、差動増幅器4aの端子so,seの電位がLOW又はHIGHに確定するまで、トランジスタ14b,14cをオフにして差動増幅器4aの端子so,seの電位に影響を与えないようにしておく。差動増幅器4aの端子so,seの電位がLOW又はHIGHに確定した後、この電位を出力するためにトランジスタ14b,14cをオンにする。
SAn−ch駆動パルス電源がLOWになることで、中間電位より僅かに低い側の電位がLOWに変化する。こうして、各差動増幅器4aは、外部から印加された中間電位である参照電圧Vrefと、各ソース線Sの電圧を比較する。画素が正常であれば、ソース線Sの電位は中間電位よりも僅かに高いので、各差動増幅器4aの端子soの方が、端子seよりも電位が低い側となる。そのため、図17に示すように、端子soの電位が低下する。このとき、端子seの電位はそのまま保持される。
次に、SAp−ch駆動パルス電源がHIGH になることによって、差動増幅器4aのPチャネル型トランジスタ21,22を動作させる。すなわち、SAp−ch駆動パルス電源がHIGHになることで中間電位より僅かに高い側の電位がHIGHに変化する。画素が正常であれば、ソース線Sの電位は中間電位よりも僅かに高いので、各差動増幅器4aの端子seの方が、端子soよりも電位が高い側となる。そのため、図17に示すように、端子seの電位が上昇する。
画素に不良があれば、例えば、コンデンサCsのリークがあって、各画素のデータがLOWに変化していると、各ソース線Sの電位は、図17に点線で示したようにわずかに下降する。その場合は、SAn−ch駆動パルス電源がLOWになると、図17に点線で示すように、端子seの電位が下降する。さらに、SAp−ch駆動パルス電源がHIGH になると、図17に点線で示すように、端子soの電位が上昇する。
この場合、テスト回路接続信号TEをオフしているため、負荷となるソース線Sの容量の影響を受けなくなり、高速動作が可能になる。また、参照電圧Vrefが書き込み電位でないため、ある画素の不良はその画素の不良として検出され、詳細不良特性分類が可能となる。
差動増幅器4aの端子seと端子soにおける論理が、HIGHとLOWのいずれかに確定したら、テスト回路接続信号TEをHIGHにし、確定した論理データをソース線Sに書き戻す。ゲート線G1に接続された各画素の電位が、対応するソース線Sに読み出されるので、トランスミッションゲート部6の各トランジスタのゲートTG1からTGnを順に開き(HIGHにし)、ビデオ信号線7から順番に第1行目の各画素の画素データを読み出し、出力端子outoとouteに出力させる。
ゲート線G1に接続されたすべての画素のデータが読み出されたら、ゲート線G1をLOWにし、SAn−ch駆動パルス電源とSAp−ch駆動パルス電源を中間電位にして差動増幅器4aを動作停止させる。続いて、プリチャージゲート電圧PCGをHIGHにして、全ソース線Sをプリチャージする。
以降、上述した動作を、ゲート線G2からGmの各ラインについて繰り返すことによって順番に基板上の画素の検査が行われる。
以上、全画素にHIGHのデータを書き込んで行う検査の動作が終了すると、次に、全画素にLOWのデータを書き込み、同一の検査を実施することですべて終了となる。従って、全画素について、2回の検査を行うだけで済むため、図1の装置に比べて、検査時間は短くなる。
以上のように、図16の装置においても、検査対象の各画素について不良の有無を検査することができる。
(第2の実施の形態における差動増幅器の検査)
本実施の形態における電気光学装置用基板は、図16に示す電気光学装置用基板の検査回路、即ち、差動増幅器4aの検査を実施するためのものである。
図18は図16の装置に適用した第2の実施の形態を示している。図18において第1の実施の形態と同一の構成要素には同一符号を付して説明を省略する。なお、図18においては、図16中のトランスミッションゲート部6、ビデオ信号線7、差動増幅器10及びXドライバ5aについては、図示を省略している。
本実施の形態における素子基板50は、プリチャージ回路部13及び参照電圧供給部15に代えてプリチャージ回路部3'を採用した点が図16の電気光学装置用基板と異なる。図16の例では、参照電圧供給部15の端子15aを介して共通のプリチャージ電圧(参照電圧)を、差動増幅器4aの端子so,seに与えるようになっていた。本実施の形態は、検査回路の検査時において、トランジスタ43a,43bを用いて、差動増幅器4aの端子soと端子seとに、独立してプリチャージ電圧を供給するようにした点が図16の基板と異なる。
即ち、トランジスタ43aのソースはプリチャージ電圧印加端子3a1に接続され、差動増幅器4aの端子soに接続される。また、トランジスタ43bのソースはプリチャージ電圧印加端子3a2に接続され、ドレインは差動増幅器4aの端子seに接続される。トランジスタ43a,43bのゲートはプリチャージゲート端子3bに接続されるようになっている。プリチャージ電圧印加端子3a1,3a2に印加する電圧が夫々差動増幅器4aの端子so,seに与えられることになり、差動増幅器4aの端子soと端子seとに与えるプリチャージ電圧(参照電圧)を相互に異ならせることができる。
なお、図16ではプリチャージ用のトランジスタとイコライズ用のトランジスタとを共用した例を示している。これに対し、本実施の形態においては、イコライズ用のトランジスタ42と、プリチャージ用のトランジスタ43a,43bとを別々に設けている。これにより、プリチャージ期間とイコライズ期間とを独立に制御可能である。
また、図16では、トランジスタ14b、14cを有する接続ゲート部14を設けた例を示しているが、図18ではトランジスタ51aのみを有する接続ゲート部51を採用している。トランジスタ43aによって図16のトランジスタ14bと同様の機能を達成することができる。
なお、通常は、接続ゲート端子51bの電位は、トランジスタ51dのゲート端子がHIGHとなっているため、信号線51cはLOWとなっており、表示データ読み出し回路部4はソース線から切り離されている。
このように構成された実施の形態においても、プリチャージ電圧印加端子3a1,3a2に、微少な電位差を有するプリチャージ電圧を印加する。この状態で作動増幅器4aを駆動した場合において、差動増幅器4aから所望の出力が得られるか否かによって、差動増幅器4aが正常に動作するか否かを検査するようになっている。
次に、このように構成された実施の形態における差動増幅器の検査方法について図19のタイミングチャートを参照して説明する。
差動増幅器の検査のための電圧設定期間においては、接続ゲート端子51bに印加するテスト回路接続信号TEをLOWに設定して、トランジスタ51aをオフにする。これにより、表示素子アレイ部2側のソース線への影響を遮断する。
次に、端子41に印加するイコライズゲート電圧EQをハイレベルにして、差動増幅器4aの端子so,seを同電位にする。また、このイコライズ動作の開始と同時に、プリチャージゲート端子3bのプリチャージゲート電圧PREもHIGHにする。これにより、差動増幅器4aの端子so,seには、夫々プリチャージ電圧印加端子3a1,3a2からのプリチャージ電圧Vpre(参照電圧Vrefso),プリチャージ電圧Vpre(参照電圧Vrefse)が供給される。
なお、図19の参照電圧Vrefsoを示す実線の下方の破線は、参照電圧Vrefseと同電位のレベルを示しており、Vrefsoが若干Vrefseよりもレベルが高いことを示している。
ここで、図19に示すように、イコライズゲート電圧EQをLOWにして、イコライズ動作を停止させる。イコライズ動作停止後においても、プリチャージゲート電圧PREはHIGHを維持しており、差動増幅器4aの端子so,seは、夫々参照電圧Vrefso,Vrefseに充電される。
次に、プリチャージゲート電圧PREをLOWにして、プリチャージ電圧印加端子3a1,3a2からの差動増幅器4aの端子so,seへのプリチャージ電圧(参照電圧)の印加を停止させる。次に、差動増幅器4a内のnチャネル及びpチャネルトランジスタのうち駆動能力がより高いnチャネルトランジスタを先に駆動させる。即ち、先ず、第2の駆動パルス電源SAn−chをLOWにする。これにより、端子so,seのうちより低い電位が与えられる端子seのレベルが第2の駆動パルス電源SAn−chまで低下する。更に、第1の駆動パルス電源SAp−chをHIGHにすることで、端子so,seのうちより高い電位が与えられる端子soのレベルが第1駆動パルス電源SAp−chまで上昇する。
次に、差動増幅器の検査の結果出力期間においては、接続ゲート端子51bに印加するテスト回路接続信号TEをHIGHに設定する。これにより、トランジスタ51aはオンとなり、ソース線を表示素子アレイ部2側のソース線と接続する。これにより、図19に示すように、差動増幅器4aの端子soとソース線S1,S2,…とは同電位となる。
次に、トランスミッションゲート部6(図16参照)の各トランジスタのゲートTG1からTGnを順に開き(HIGHにし)、ビデオ信号線7から順番に、ソース線S1,S2,…のソース電位を読み出す。
図19の例では、実線に示すように、各ソース線S1,S3,…を介した読出しについては、出力端子outoからHIGHの出力が得られる。差動増幅器4aの端子soと端子seとに、Vrefso>Vrefseなる関係を有する参照電圧Vrefso,Vrefseを夫々与えており、差動増幅器4aが正常に動作していることが分かる。出力端子outo,outeからの出力をテスト装置31に与えることによって、差動増幅器4aの検査が可能である。
ここで、例えば、差動増幅器4aの端子soに負側にリークが生じて差動増幅器4aに不具合が生じているものとする。この場合には、イコライズ動作を停止させると、図19の破線L13に示すように、差動増幅器4aの端子soのレベルが低下し、端子seよりも低くなる。そうすると、第1及び第2の駆動パルス電源SAp−ch,SAn−chの印加によって、端子soは第2の駆動パルス電源SAn−chまで低下し、端子seは破線L14に示すように、第1の駆動パルス電源SAp−chまで上昇する。
そうすると、出力端子outoにはLOWの出力が表れる。差動増幅器4aが正常であれば、上述したように、出力端子outoからHIGHの出力が得られるはずであり、この場合には、差動増幅器4aに異常が生じていることが分かる。
なお、図19の破線L13,L14の例は、差動増幅器4aの端子soに負側のリークが生じた(又は端子seに正側のリークが生じた)場合の例である。逆に、差動増幅器4aの端子soに正側のリークが生じ(又は端子seに負側のリークが生じ)る場合について、差増増幅器4aの不具合を検出するためには、Vrefso<Vrefseなる参照電圧をプリチャージ電圧印加端子3a1,3a2に供給すればよいことは明らかである。
また、本実施の形態においても、図14の変形例と同様に、差動増幅器4aの端子so,seにプリチャージ電圧(参照電圧)を時分割に供給するようにしてもよいことは明らかで,その回路図を図20に示す.
図18の実施の形態においては,2つのプリチャージ電圧印加端子3a1,3a2を介して奇数列のソース線と偶数列のソース線とに、異なるプリチャージ電圧を印加した。これに対し、図20の変形例は1つのプリチャージ電圧印加端子から、奇数列のソース線と偶数列のソース線とに、時分割で異なるプリチャージ電圧を印加するようにしたものである。
(第3の実施の形態)
次に、本発明の第3の実施の形態について説明する。本実施の形態においても、説明の都合上、先ず、本実施の形態を適用する基板であって、検査回路が搭載され、検査回路を検査する構成は有していない電気光学装置用基板について説明する。
図21はこのような検査回路を有する電気光学装置用基板である液晶表示装置の素子基板の回路図を示している。図21において、図1又は図11と同一の構成要素については、同一の符号を付し説明は省略する。
素子基板1Cも、表示素子アレイ部2と、表示データ読み出し回路部4と、Xドライバ部5aと、Yドライバ部5b(図21では示さず)と、トランスミッションゲート部6と、ビデオ信号線7と、差動増幅器10を含む。さらに、素子基板1Cは、プリチャージ回路部16と、接続手段としての接続ゲート部17と、参照電圧供給部18とを有する。
プリチャージ回路部16は、奇数列のソース線S(odd)と偶数列のソース線S(even)の1組のソース線に対して、一対のトランジスタ16b、16cを有している。ソースとドレインが接続されてなる直列接続されたトランジスタ16bと16cのソースとドレインは、それぞれ奇数列のソース線S(odd)と偶数列のソース線S(even)を介して、各差動増幅器4aの端子soと端子seに接続されている。そして、各トランジスタ16b、16cのゲートは、プリチャージ用のゲート端子16aに接続されている。トランジスタ16bと16cの接続点は、参照電圧供給部18の端子18aに接続されている。端子18aには、参照電圧Vrefが供給されている。従って、トランジスタ16b、16cのゲート電圧を制御することによって、トランジスタ16b、16cを同時にオンさせ、各ソース線Sにトランジスタ16b、16cを介して、外部から供給される参照電圧Vrefを印加できるようになっている。参照電圧Vref は、HIGHとLOWの中間電位の電圧である。
接続ゲート部17では、図21に示すように、各差動増幅器4aの一方の端子soは、接続ゲート部17の一方のトランジスタ17bを介して、奇数列ソース線S (odd)に接続されている。各差動増幅器4aの他方の端子seは、接続ゲート部17の他方のトランジスタ17cを介して、偶数列ソース線S(even)に接続されている。トランジスタ17bと17cのゲートは、それぞれ奇数列テスト回路接続用のゲート端子17a1と、偶数列テスト回路接続用のゲート端子17a2とに接続されている。各ゲート端子17a1,17a2には、後述するテスト回路接続信号TEo、TEeがそれぞれ供給される。
従って、テスト回路接続信号TEoとTEeのいずれか一方をHIGHにすることによって、1つの差動増幅器4aで奇数列ソース線S(odd)の画素、及び偶数列ソース線S(even)の画素のいずれか一方のみのデータを読み出すことができる。そして、ソース線Sに現れ読み出される電位(微少電位変化)は、トランジスタ17bと17cのいずれか一方のトランジスタを介して差動増幅器4aに伝えられる。その電位は、オンして開いたトランジスタを一旦閉じた後、差動増幅器4a内部で増幅され、その後一端閉じたトランジスタを再び開けソース線に書き戻され、ビデオ線7を介して出力される。
次に、図21に示す回路の動作の詳細を図22のタイミングチャートを参照しながら説明する。図5のS2の画素データの読み出し動作を説明する。図22は図21の回路における読み出し動作を説明するためのタイミングチャートである。画素の検査は、列毎に、ここでは奇数列と偶数列に分けて、正常であるか否かを判定することによって行われる。図22に示すタイミングのための信号は、テスト装置31によって生成されて各端子に供給される。
まず、素子アレイ部2の全ての走査線Gをオンして、奇数列の全ての画素にHIGHを書き込む。なお、全画素にHIGHを書き込んでもよい。図21の例では、奇数列ソース線S(odd)の画素の検査と偶数列ソース線S(even)画素の検査は、分けて行われる。さらになお、ここでは、各画素にHIGHが書き込まれた場合で説明するが、LOWを書き込んでもよい。なお、以下、奇数列の全画素にHIGHを書き込み基板1Cの検査を行っている例を説明するが、一部の画素についてのみ検査を行うようにしてもよい。書き込み後、走査線Gのゲートはオフにされる。偶数列ソースS(even)は、テスト回路接続信号TEeをLOWにすることによって、偶数列ソース線S(even)には表示素子アレイ部2からの電位の影響は、差動増幅器4aに伝達されない。
図22に示すように、奇数列の画素へ上述した所定の画素データ(ここではHIGH)の書き込み後、データ保持時間t1を確保するために、プリチャージ回路部16の端子16aに供給されるプリチャージゲート電圧PCGがHIGHとなり、トランジスタ16b、16cは、所定時間だけオンとなる。さらに、テスト回路接続用のゲート端子17a1のテスト回路接続信号TEoもHIGHとなる。データ保持時間t1経過後に、画素データの読み出しが開始される。
なお、トランジスタ16b、16cが所定時間だけオンすることにより、各差動増幅器4aの端子soと端子seの両方に、参照電圧Vrefが現れるようにしているので、ゲート線Gをオフにしておけば、必ずしもプリチャージ状態にする必要はない。さらになお、トランジスタ16b、16cをオンしたときに、テスト回路接続用のゲート端子17a1のテスト回路接続信号TEoは、まだHIGHでなくてもよい。従って、データ保持時間t1経過後に、プリチャージゲート電圧PCGがLOWの場合は、HIGHとしてプリチャージが行われる。
参照電圧供給部18からは、端子18aには、プリチャージする電位として、HIGHとLOWの中間電位の参照電圧Vrefが印加されている。よって、所定の画素データの書き込み後、ソース線S(odd)、端子se及び端子soは、中間電位の状態となっている。
そして、データ保持時間t1経過後、プリチャージ状態を解除するために、プリチャージゲート電圧PCGをLOWにするが、このとき、テスト回路接続信号TEoは、HIGHであり、かつ、第1の駆動パルス電源SAp−chと第2の駆動パルス電源SAn−chの電位を中間電位としておくことにより、各差動増幅器4aを動作していない状態とする。
プリチャージゲート電圧PCGをLOWにした直後、ゲート線G1をオンすると、ゲート線G1に接続された各画素から一斉にデータが出てくる。具体的にはコンデンサCsに書き込まれて保持された電荷が、対応するソース線S(odd)に一斉に移動する。図22に示すように、各ソース線S(odd)の電位がわずかに上昇する。もしも、コンデンサCsのリークがあって、各画素のデータがLOWに変化していると、各ソース線S(odd)の電位は、点線で示したようにわずかに下降する。このとき、テスト回路接続信号TEeはLOWであるため、偶数列ソース線S(even)の電位は無視できる。
ゲート線G1を開いた後、所定時間経過してから、各差動増幅器4aを動作させるために、まず、第2の駆動パルス電源SAn−chの電位を中間電位からLOWに変化させる。第2の駆動パルス電源SAn−chの電位のLOWへ変化の瞬間と同時あるいはその瞬間の前後にテスト回路接続信号TEoをLOWにし、接続ゲート部17のトランジスタ17bをオフにすることによって、わずかに上昇した奇数列ソース線S(odd)の電位の情報を差動増幅器4a内に閉じ込める。
SAn−ch駆動パルス電源がLOWになることで、端子soと端子seのうち僅かに低い側の電位がLOWに変化する。よって、各差動増幅器4aは、外部から印加された中間電位である参照電圧Vrefと、各奇数列ソース線S(odd)の電圧を比較する。画素が正常であれば、奇数列ソース線S(odd)の電位は中間電位よりも僅かに高いので、各差動増幅器4aの端子seの方が、端子soよりも電位が低い側となる。そのため、図22に示すように、端子seの電位が低下する。このとき、端子soの電位はそのまま保持となる。
次に、SAp−ch駆動パルス電源がHIGH になることによって、差動増幅器4aのPチャネル型トランジスタ21,22を動作させる。すなわち、SAp−ch駆動パルス電源がHIGHになることで、端子soと端子seのうち僅かに高い側の電位がHIGHに変化する。画素が正常であれば、奇数列ソース線S(odd)の電位は中間電位よりも僅かに高いので、各差動増幅器4aの端子soの方が、端子seよりも電位が高い側となる。そのため、図22に示すように、端子soの電位が上昇する。
画素に不良があれば、例えば、コンデンサCsのリークがあって、各画素のデータがLOWに変化していると、各奇数列ソース線S(odd)の電位は、図22に点線で示したようにわずかに下降する。その場合は、SAn−ch駆動パルス電源がLOWになると、図22に点線で示すように、端子soの電位が下降する。さらに、SAp−ch駆動パルス電源がHIGH になると、図22に点線で示すように、端子seの電位が上昇する。
この場合、テスト回路接続信号TEoとTEeをオフしているため、負荷となるソース線Sの容量の影響を受けなくなり、高速動作が可能になる。また、参照電圧Vrefが書き込み電位でないため、ある画素の不良はその画素の不良として検出され、詳細不良特性分類が可能となる。
差動増幅器4aの端子seと端子soにおける論理が、HIGHとLOWのいずれかに確定したら、テスト回路接続信号TEoをHIGHにし、確定した論理データを奇数列ソース線S(odd)に書き戻す。ゲート線G1に接続された各画素の電位が、対応する奇数列ソース線S(odd)に読み出されるので、トランスミッションゲート部6の各トランジスタのodd側ゲートをTG1・TG3・TG5と順番に最後のTGn(あるいはTGn−1)まで開き(HIGHにし)、ビデオ信号線7から順番に第1行目の各画素の画素データを読み出し、出力端子outoに出力させる。
ゲート線G1に接続されたすべての画素のデータが読み出されたら、ゲート線G1をLOWにし、SAn−ch駆動パルス電源とSAp−ch駆動パルス電源を中間電位にして差動増幅器4aを動作停止させる。続いて、プリチャージゲート電圧PCGをHIGHにして、全ソース線Sをプリチャージする。
以降、上述した動作を繰り返すことによって、ゲート線G2からGmの各ラインについて順番に検査が行われる。
以上、奇数列の全画素にHIGHのデータを書き込んで行う検査の動作が終了すると、次に、奇数列の全画素にLOWのデータを書き込み、同一の検査を実施することで奇数列の全画素についての検査はすべて終了となる。
さらに続いて、検査対象画素を偶数列に変更する。すなわち、テスト回路接続信号TEoをLOWに固定し、奇数列の画素について行った検査と同一の検査を、テスト回路接続信号TEeを変化させながら、偶数列の画素にHIGHのデータを書き込んだ場合と、LOWのデータを書き込んだ場合とで行う。
図16,図18の装置は、1本のソース線に対して1つの差動増幅器4aが必要であったが、図21の装置では、2本のソース線に対して1つの差動増幅器4aでよいため、基板上における回路規模が小さくなるため、差動増幅器4a内のトランジスタのサイズを大きくできる。その結果、差動増幅器4a内のトランジスタの非対称性の低減、駆動能力の向上等を図ることができるので、安定した感度の高い差動増幅器4aを実現することができる。
さらに図23は、図21の接続ゲート部17を改良した形態を示す回路図である。接続ゲート部17では、図21に示すように、各差動増幅器4aの一方の端子soは、接続ゲート部17の一方のトランジスタ17bを介して、奇数列ソース線S (odd)に接続されている。各差動増幅器4aの他方の端子seは、接続ゲート部17の他方のトランジスタ17cを介して、偶数列ソース線S(even)に接続されている。図23では、トランジスタ17bのゲートは、テスト回路接続用のゲート選択端子17a11に接続される同時に、インバータとゲートイネーブル端子17a21にゲートが接続されたトランジスタ17dとを介して、トランジスタ17cのゲートに接続されている。ゲート選択端子17a11にはテスト回路接続ゲート選択信号TGS(Test Gate Select)、ゲートイネーブル端子17a21にはテスト回路接続信号TE(Test Enable)が供給される。
従って、ゲートイネーブル端子17a21をHIGHにすることで、トランジスタ17bと17cのどちらか一方がONし、1つの差動増幅器4aで奇数列ソース線S(odd)の画素、及び偶数列ソース線S(even)の画素のいずれか一方のみのデータを読み出すことができる。テスト回路接続ゲート選択信号TGSがHIGHのときトランジスタ17bがON、トランジスタ17cがOFFし、奇数列ソース線S(odd)の画素のデータを読み出すことができる。一方、テスト回路接続ゲート選択信号TGSがLOWのときトランジスタ17cがON、トランジスタ17bがOFFし、偶数列ソース線S(even)の画素のデータを読み出すことができる。ゲート選択端子17a11とゲートイネーブル端子17a21に電圧信号が印加されていない状態、すなわちフローティング状態では、トランジスタ17bと17cは共にOFFで、テスト回路は切り離された状態となる。
このようにトランジスタ17bと17cのゲート間にインバータを挿入することによって、奇数列ソース線S(odd)と偶数列ソース線S(even)が同時に差動増幅器4aに接続されることを防ぎ、誤動作を未然に防止することができる。
(第3の実施の形態における差動増幅器の検査)
本実施の形態における電気光学装置用基板は、図21に示す電気光学装置用基板の検査回路、即ち、差動増幅器4aの検査を実施するためのものである。
図24は図21の装置に適用した第3の実施の形態を示している。図24において図18及び図21と同一の構成要素には同一符号を付して説明を省略する。なお、図24においては、図21中のトランスミッションゲート部6、ビデオ信号線7、差動増幅器10及びXドライバ5aについては、図示を省略している。
本実施の形態における素子基板60は、プリチャージ回路部16及び参照電圧供給部18に代えてプリチャージ回路部3'を採用した点が図21の電気光学装置用基板と異なる。図21の例では、参照電圧供給部15の端子15aを介して共通のプリチャージ電圧を、差動増幅器4aの端子so,seに与えるようになっていた。本実施の形態は、検査回路の検査時において、トランジスタ43a,43bを用いて、差動増幅器4aの端子soと端子seとに、独立してプリチャージ電圧を供給するようにした点が図21の基板と異なる。即ち、プリチャージ電圧印加端子3a1,3a2に印加する電圧が夫々差動増幅器4aの端子so,seに与えられ、差動増幅器4aの端子soと端子seとに与えるプリチャージ電圧(参照電圧)を相互に異ならせることができる。
なお、図21ではプリチャージ用のトランジスタとイコライズ用のトランジスタとを共用した例を示している。これに対し、本実施の形態においては、イコライズ用のトランジスタ42と、プリチャージ用のトランジスタ43a,43bとを別々に設けている。これにより、プリチャージ期間とイコライズ期間とを独立に制御可能である。
このように構成された実施の形態においても、プリチャージ電圧印加端子3a1,3a2に、微少な電位差を有するプリチャージ電圧を印加する。この状態で作動増幅器4aを駆動した場合において、差動増幅器4aから所望の出力が得られるか否かによって、差動増幅器4aが正常に動作するか否かを検査するようになっている。
次に、このように構成された実施の形態における差動増幅器の検査方法について図24のタイミングチャートを参照して説明する。
差動増幅器の検査のための電圧設定期間においては、接続ゲート端子17a1,17a2に印加するテスト回路接続信号TEo,TEeをLOWに設定して、トランジスタ17b,17cをオフにする。これにより、表示素子アレイ部2側のソース線への影響を遮断する。
端子41に印加するイコライズゲート電圧EQをハイレベルにして、差動増幅器4aの端子so,seを同電位にする。また、このイコライズ動作の開始と同時に、プリチャージゲート端子3bのプリチャージゲート電圧PREもHIGHにする。これにより、差動増幅器4aの端子so,seには、夫々プリチャージ電圧印加端子3a1,3a2からのプリチャージ電圧Vpre(参照電圧Vrefso),プリチャージ電圧Vpre(参照電圧Vrefse)が供給される。
なお、図25の参照電圧Vrefsoを示す実線の下方の破線は、参照電圧Vrefseと同電位のレベルを示しており、Vrefsoが若干Vrefseよりもレベルが高いことを示している。
ここで、図25に示すように、イコライズゲート電圧EQをLOWにして、イコライズ動作を停止させる。イコライズ動作停止後においても、プリチャージゲート電圧PREはHIGHを維持しており、差動増幅器4aの端子so,seは、夫々参照電圧Vrefso,Vrefseに充電される。
次に、プリチャージゲート電圧PREをLOWにして、プリチャージ電圧印加端子3a1,3a2からの差動増幅器4aの端子so,seへのプリチャージ電圧(参照電圧)の印加を停止させる。次に、第2の駆動パルス電源SAn−chをLOWにする。これにより、端子so,seのうちより低い電位が与えられる端子seのレベルが第2の駆動パルス電源SAn−chまで低下する。更に、第1の駆動パルス電源SAp−chをHIGHにすることで、端子so,seのうちより高い電位が与えられる端子soのレベルが第1駆動パルス電源SAp−chまで上昇する。
本実施の形態においては、接続ゲート端子17a1あるいは17b1のどちらかをオンにする条件で検査すればよい。例えば、差動増幅器の検査の結果出力期間において、接続ゲート端子17a1に印加するテスト回路接続信号TEをHIGHに設定する。これにより、トランジスタ17bはオンとなり、差動増幅器4aの端子soを表示素子アレイ部2側の奇数列のソース線と接続する。これにより、図25に示すように、差動増幅器4aの端子soとソース線S1,S3,…とは同電位となる。
次に、トランスミッションゲート部6(図21参照)の各トランジスタのゲートTG1からTGnを順に開き(HIGHにし)、ビデオ信号線7から順番に、ソース線S1,S3,…のソース電位を読み出す。
図25の例では、実線に示すように、各ソース線S1,S3,…を介した読出しについては、出力端子outoからHIGHの出力が得られる。差動増幅器4aの端子soと端子seとに、Vrefso>Vrefseなる関係を有する参照電圧Vrefso,Vrefseを夫々与えており、差動増幅器4aが正常に動作していることが分かる。出力端子outoからの出力をテスト装置31に与えることによって、差動増幅器4aの検査が可能である。
ここで、例えば、差動増幅器4aの端子soに負側にリークが生じて差動増幅器4aに不具合が生じているものとする。この場合には、イコライズ動作を停止させると、図25の破線L15に示すように、差動増幅器4aの端子soのレベルが低下し、端子seよりも低くなる。そうすると、第1及び第2の駆動パルス電源SAp−ch,SAn−chの印加によって、端子soは第2の駆動パルス電源SAn−chまで低下し、端子seは破線L16に示すように、第1の駆動パルス電源SAp−chまで上昇する。
そうすると、出力端子outoにはLOWの出力が表れる。差動増幅器4aが正常であれば、上述したように、出力端子outoからHIGHの出力が得られるはずであり、この場合には、差動増幅器4aに異常が生じていることが分かる。
なお、図25の破線L15,L16の例は、差動増幅器4aの端子soに負側のリークが生じた(又は端子seに正側のリークが生じた)場合の例である。逆に、差動増幅器4aの端子soに正側のリークが生じ(又は端子seに負側のリークが生じ)る場合について、差増増幅器4aの不具合を検出するためには、Vrefso<Vrefseなる参照電圧をプリチャージ電圧印加端子3a1,3a2に供給すればよいことは明らかである。
また、本実施の形態においても、図14の変形例と同様に、差動増幅器4aの端子so,seにプリチャージ電圧(参照電圧)を時分割に供給するようにしてもよい。その回路図を図26に示す.
図24の実施の形態においては,2つのプリチャージ電圧印加端子3a1,3a2を介して奇数列のソース線と偶数列のソース線とに、異なるプリチャージ電圧を印加した。これに対し、図26の変形例は1つのプリチャージ電圧印加端子から、奇数列のソース線と偶数列のソース線とに、時分割で異なるプリチャージ電圧を印加するようにしたものである。
なお、上記各実施の形態においては、素子基板が元々プリチャージ回路を備えており、このプリチャージ回路の出力を利用するものとして説明した。プリチャージ回路を備えていない場合には、新たにプリチャージ回路を設ければよい。なお、差動増幅器4aの検査に際しては、奇数列のソース線と偶数列のソース線とのプリチャージは必ずしも必要ではなく、差動増幅器4aの端子soとse端子に電位差を与える手段を備えておけばよい。 また、上記各実施の形態においては、プリチャージ電圧印加端子を介してプリチャージ電圧を各ソース線に供給し、差動増幅器4aの端子so,seの電位をソース線を介して取り出す例について説明したが、ビデオ線を介してプリチャージ電圧を各ソース線に供給してもよく、また、差動増幅器4aの端子so,seの電位をプリチャージ電圧印加端子を介して取り出すようにしてもよい。
以上のように、上記3つの実施の形態では、本発明の電気光学装置用基板について、アクティブマトリックス型表示装置用基板を例にとって説明したが、本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
例えば、表示部に光学センサーを設けることで、入力機能を備えた表示装置用基板にも適用することが可能である。
また、本発明の電気光学装置用基板を用いた電気光学装置も本発明に含まれる。
例えば、一対の基板間に電気光学物質を挟持してなる電気光学装置であって、一対の基板の一方に本発明の電気光学装置用基板を用いたものである。
また、上述の電気光学装置を用いた電子機器も本発明に含まれる。図27乃至図29は、電子機器の例を示す図である。図27は、1つの例に係るパーソナルコンピュータの外観図である。図28は、1つの例に係る携帯電話の外観図である。
図27に示すように、電子機器としてのパーソナルコンピュータ100の表示部101に、上述した電気光学装置、例えば液晶表示装置が用いられる。図28に示すように、電子機器として携帯電話200の表示部201に、上述した電気光学装置、例えば液晶表示装置が用いられる。
図29は、上述した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の説明図である。
図29において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ1100は、駆動回路がTFTアレイ基板上に搭載された液晶装置を含む液晶モジュールを3個用意し、それぞれRGB用のライトパルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。液晶プロジェクタ1100では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106及び2枚のダイクロックミラー1108によって、RGBの三原色に対応する光成分R、G及びBに分けられ、各色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。この際特に、B光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G及び100Bによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーン1120にカラー画像として投射される。
さらに、電子機器としては、他にも、テレビジョンや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る表示パネルが適用可能なのは言うまでもない。
40 素子基板、2 表示素子アレイ部、3’ プリチャージ回路部、4 表示データ読み出し回路部、4a 差動増幅器、6 トランスミッションゲート部、7 ビデオ信号線、9 接続ゲート部。