JP2006243096A - 電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器 - Google Patents
電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2006243096A JP2006243096A JP2005055420A JP2005055420A JP2006243096A JP 2006243096 A JP2006243096 A JP 2006243096A JP 2005055420 A JP2005055420 A JP 2005055420A JP 2005055420 A JP2005055420 A JP 2005055420A JP 2006243096 A JP2006243096 A JP 2006243096A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- terminal
- signal
- pixel
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】外部からのプローブを接触させる等の必要がなく、十分な測定精度が得られる検査を実現する。
【解決手段】互いに交差する複数の走査線及び複数の信号線と、複数の走査線及び複数の信号線の交差に対応してマトリックス状に配置された複数の画素電極2aと、画素電極に供給された第1の電位信号と参照電位としての第2の電位信号との電位差を増幅して出力する増幅器4aと、増幅器4aに電源電位を供給する第1及び第2の供給手段とを備え、第1及び第2の供給手段の少なくとも一方は、駆動能力の異なると共に、並列接続された複数のトランジスタを具備していること特徴とする。
【選択図】図1
【解決手段】互いに交差する複数の走査線及び複数の信号線と、複数の走査線及び複数の信号線の交差に対応してマトリックス状に配置された複数の画素電極2aと、画素電極に供給された第1の電位信号と参照電位としての第2の電位信号との電位差を増幅して出力する増幅器4aと、増幅器4aに電源電位を供給する第1及び第2の供給手段とを備え、第1及び第2の供給手段の少なくとも一方は、駆動能力の異なると共に、並列接続された複数のトランジスタを具備していること特徴とする。
【選択図】図1
Description
本発明は、電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器に関し、特に、複数の画素にそれぞれ設けられた複数の駆動素子を有する電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器に関する。
従来、液晶装置等の表示装置は、携帯電話、プロジェクタ等の機器に広く使用されている。TFT(Thin Film Transistor)等を用いた液晶表示装置は、TFT基板と対向基板とを貼り合わせて、両基板間に液晶を封入して構成されている。一般に、製造された液晶装置が正常に作動するか否かの検査は、完成品に対して行われる。例えば、所定の画像信号を液晶装置に表示データとして入力し、投影、表示等させることによって、正しくデータが表示されるか、欠陥画素の有無のチェックが行われていた。
しかし、完成品について検査を行う方法を採用した場合には、基板の製造工程後に不良品が発見されることとなる。このため、不良品の発見が遅れてしまい、製造工程の管理面からみると好ましくないという欠点がある。
例えば、工程管理に不良発見の情報がフィードバックされるまでの時間が長くなる。その結果、歩留まりが低下している期間が長期化し、製造コストが上昇する。また、試作品の場合も、試作品の評価から設計にフィードバックされるまでの期間が長期化するため、開発期間の長期化、開発コストの上昇に繋がる。さらに、製品完成後は、いわゆるリペア、すなわち不良箇所の修理が困難である。
そこで、基板の製造工程内において、不良の発見、特に、表示装置の欠陥画素の発見を行うことが望まれている。
そのような検査方法の一つとして、液晶表示装置の電極パッドに検査用プローブを接触させて、所定の電流を供給することによって、液晶表示装置の検査を行う技術が提案されている(例えば特許文献1参照)。同様に、画素のコンデンサ容量特性から、TFT基板の各画素に所定の電圧を印加して、放電電流及び放電電圧の波形に基づいてTFTの機能を検査する技術が提案されている(例えば特許文献2参照)。
そのような検査方法の一つとして、液晶表示装置の電極パッドに検査用プローブを接触させて、所定の電流を供給することによって、液晶表示装置の検査を行う技術が提案されている(例えば特許文献1参照)。同様に、画素のコンデンサ容量特性から、TFT基板の各画素に所定の電圧を印加して、放電電流及び放電電圧の波形に基づいてTFTの機能を検査する技術が提案されている(例えば特許文献2参照)。
また、TFT基板の画素に対応する検査用の対向電極を用いて、画素の電位の変化量を検出することによって、各画素の動作検査を行う技術も提案されている(例えば特許文献3参照)。
特開平5-341302号公報
特開平7-333278号公報
特開平10-104563号公報
しかし、上述した特許文献1及び特許文献3に記載の技術による場合、検査装置において、基板の外部から電極パッド等に所定のプローブ等を接触あるいは近接させるための機械的な位置精度が要求される。その結果、機械的なアライメント精度を確保するために検査時間が長くなるという問題がある。さらに、高精細な液晶表示装置の場合は、多くの電極パッドに対して細いプローブ等を機械的な制御を行って接触させなければならなくなり、これらの方法が適用できない場合もある。
また、一般的には、電極の付加容量を含む画素自体の容量に比べて、液晶表示装置と測定装置間の各種容量成分、例えばソース線、ビデオ線、電極パッド端子等における容量の方が極めて大きい。画素に蓄積された電荷と,ソース線にチャージされた電荷との再配分で決まるソース電位の変化△Vは、ソース線等の容量と画素自体の容量との比に応じて決まり、微少な電圧レベルである。このため、画素に保持されている電圧を電極パッド等から取り出そうとすると、微少なレベルの電位変化△Vに対して大レベルのノイズが重畳されることになり、画素保持電圧の測定精度は極めて低下し、十分な測定精度は得られない。
本発明は、以上の点に鑑みてなされたもので、外部からのプローブを接触される等の必要がなく、十分な測定精度が得られる検査を実現することができる電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器を提供することを目的とする。
本発明に係る電気光学装置用基板は、互いに交差する複数の走査線及び複数の信号線と、前記複数の走査線及び前記複数の信号線の交差に対応してマトリックス状に配置された複数の画素と、前記信号線に電気的に接続され、前記画素に供給された第1の電位信号が入力される第1の端子と、参照電位としての第2の電位信号が入力される第2の端子とを具備し、前記第1の電位信号と前記第2の電位信号との電位を比較して、前記第1の電位信号が低い場合には前記第1の端子の電位をより低くし、前記第1の電位信号が高い場合には前記第1の端子の電位をより高くして出力する増幅器と、第1の電源電位を前記増幅器に供給する第1の供給手段と、第2の電源電位を前記増幅器に供給する第2の供給手段とを備え、前記第1及び第2の供給手段の少なくとも一方は、駆動能力が異なるとともに、並列接続された複数のトランジスタを具備していること特徴とする。
このような構成によれば、差動増幅器の第1及び第2の端子の少なくとも一方には、信号線が接続される。差動増幅器は第1の信号と第2の信号とを比較することよって、画素の検査時において、第1及び第2の端子のうちの少なくとも一方に接続された信号線の電位を2値化する。信号線によって画素の電位を取り出すことができ、差動増幅器の出力によって画素の良不良を判定することができる。また、第1及び第2の供給手段の少なくとも一方は、駆動能力の異なる複数のトランジスタを有している。画素の電位を取り出すときには、駆動能力の低いトランジスタを駆動させて差動増幅器の誤動作を防止することができ、取り出した電位を2値化して信号線に書き戻すときには、駆動能力の高いトランジスタを駆動させて動作速度を確保することができる。
また、前記第1の電源電位は、前記第1及び第2の電位信号のうちの高い電位よりも高く、前記第2の電源電位は、前記第1及び第2の電位信号のうちの低い電位より低いことを特徴とする。
このような構成によれば、差動増幅器において、第1の電位信号と第2の電位信号とを比較して、高いほうの電位はより高い電位に変換し、低いほうの電位はより低く変換することができる。
また、前記第1の供給手段に具備された複数のトランジスタの導電型がp型であり、前記第2の供給手段に具備された複数のトランジスタの導電型がn型であることを特徴とする。
このような構成によれば、n型トランジスタを有する第2の供給手段は、p型トランジスタを有する第1の供給手段よりも先に駆動する。少なくとも、先に駆動する第2の供給手段が駆動能力の異なる複数のトランジスタを有しているので、画素の電位を取り出すときの誤動作をより確実に防止することができる。
また、並列に接続された駆動能力の異なる複数の前記トランジスタは、それぞれゲート寸法が異なることを特徴とする。
このような構成によれば、トランジスタのゲート寸法を異ならせることで、トランジスタ間の駆動能力の差をより確実に担保することができる。
また、前記増幅器は、前記第2の端子も前記信号線に電気的に接続されていることを特徴とする。
このような構成によれば、増幅器を用いて、信号線の電位の検査が可能である。
このような構成によれば、増幅器を用いて、信号線の電位の検査が可能である。
また、前記第1の端子には奇数列の前記信号線が、前記第2の端子には偶数列の前記信号線が電気的に接続されることを特徴とする。
このような構成によれば、偶数列の画素と奇数列の画素とに夫々異なる電位を書き込むことによって、差動増幅器の出力から偶数列の画素と奇数列の画素の両不良を判定することができる。
このような構成によれば、偶数列の画素と奇数列の画素とに夫々異なる電位を書き込むことによって、差動増幅器の出力から偶数列の画素と奇数列の画素の両不良を判定することができる。
また、前記第2の端子には、前記第2の電位信号を供給するための供給線が電気的に接続されていることを特徴とする。
このような構成によれば、供給線によって第2の端子に第2の電位信号を供給することができる。
このような構成によれば、供給線によって第2の端子に第2の電位信号を供給することができる。
前記第2の端子には、前記参照電位を供給する信号線が電気的に接続されていることを特徴とする。
このような構成によれば、参照電位を供給する信号線によって第2の端子に参照電位を供給することができる。
このような構成によれば、参照電位を供給する信号線によって第2の端子に参照電位を供給することができる。
また、本発明の他の形態によれば、奇数列の信号線と偶数列の信号線とに夫々電気的に接続される接続手段とを更に具備し、前記接続手段は、前記第1及び第2の端子のいずれか一方と前記奇数列又は偶数列の信号線とを電気的に接続することを特徴とする。
このような構成によれば、第1又は第2の端子の一方に、複数の信号線のうちの所定の信号線を接続し、他方には所定の参照電圧を供給することができる。
このような構成によれば、第1又は第2の端子の一方に、複数の信号線のうちの所定の信号線を接続し、他方には所定の参照電圧を供給することができる。
本発明に係る電気光学装置は、一対の基板が貼り合わされてなる電気光学装置において、前記一対の基板の一方に上記電気光学装置用基板を用いたことを特徴とする。
また、本発明に係る電子機器は、上記電気光学装置を用いたことを特徴とする。
また、本発明に係る電子機器は、上記電気光学装置を用いたことを特徴とする。
このような構成によれば、外部からのプローブを接触される等の必要がなく、十分な測定精度の得られる検査のできる電気光学装置用基板を用いた電気光学装置又は電子機器が実現できる。
また、本発明に係る電気光学装置用基板の検査方法は、互いに交差する複数の走査線及び複数の信号線と、前記複数の走査線及び前記複数の信号線の交差に対応してマトリックス状に配置された複数の画素と前記信号線に電気的に接続され、前記画素に供給された第1の電位信号が入力される第1の端子と、参照電位としての第2の電位信号が入力される第2の端子とを具備し、前記第1の電位信号と前記第2の電位信号とを比較して、前記第1の電位信号が低い場合には前記第1の端子の電位をより低くし、前記第1の電位信号が高い場合には前記第1の端子の電位をより高くして出力する増幅器と、第1のトランジスタを具備し、前記第1及び第2の電位信号のうち高い電位よりもさらに高い電位を前記第1のトランジスタを介して前記増幅器に供給する第1の供給手段と、互いに並列に接続された駆動能力の異なる複数の第2のトランジスタを具備し、前記第1及び第2の電位信号のうち低い電位よりもさらに低い電位を前記第2のトランジスタを介して前記増幅器に供給する第2の供給手段とを有する電気光学装置用基板の検査方法であって、前記第1及び第2のトランジスタを時系列に駆動し、かつ、前記第2のトランジスタの中で最も駆動能力の低いトランジスタを最初に駆動する手順を具備したことを特徴とする。
このような構成によれば、差動増幅器は第1の信号と第2の信号とを比較することよって、画素の検査時において、第1及び第2の端子のうちの少なくとも一方に接続された信号線の電位を2値化する。信号線によって画素の電位を取り出すことができ、差動増幅器の出力によって画素の良不良を判定することができる。また、第2の供給手段における第2のトランジスタのうち最も駆動能力の低いトランジスタを最初に駆動させることで、画素の電位を取り出す際の差動増幅器の誤動作を防止することができる。また、取り出した電位を2値化して信号線に書き戻すときには、他の駆動能力の高いトランジスタを駆動させて動作速度を確保することができる。
また、前記第1の供給手段が、互いに並列に接続された駆動能力の異なる複数の前記第1のトランジスタを具備しており、最も駆動能力の低いトランジスタを前記複数の第1のトランジスタの中で最初に駆動する手順を具備したことを特徴とする。
このような構成によれば、第1の供給手段においても駆動能力の低いトランジスタから駆動させることで、画素の電位を取り出す際の差動増幅器の誤動作をさらに確実に防止することができる。
このような構成によれば、第1の供給手段においても駆動能力の低いトランジスタから駆動させることで、画素の電位を取り出す際の差動増幅器の誤動作をさらに確実に防止することができる。
また、前記第1のトランジスタの導電型がp型であり、前記第2のトランジスタの導電型がn型であることを特徴とする。
このような構成によれば、差動増幅器に対し、第1及び第2の電位信号のうち高い電位よりもさらに高い電位をp型トランジスタによって確実に供給することができ、また第1及び第2の電位信号のうち低い電位よりもさらに低い電位をn型トランジスタによって確実に供給することができる。
このような構成によれば、差動増幅器に対し、第1及び第2の電位信号のうち高い電位よりもさらに高い電位をp型トランジスタによって確実に供給することができ、また第1及び第2の電位信号のうち低い電位よりもさらに低い電位をn型トランジスタによって確実に供給することができる。
以下、図面を参照して本発明の実施の形態について詳細に説明する。
ここでは、本発明の電気光学装置用基板の一例として、液晶表示装置に用いるアティブマトリックス型表示装置用基板を例にとって説明する。
ここでは、本発明の電気光学装置用基板の一例として、液晶表示装置に用いるアティブマトリックス型表示装置用基板を例にとって説明する。
本発明は基板に差動増幅器を含む検査回路を搭載するものであり、検査対象の画素から読み出した信号電位と基準電位(リファレンス)とを差動増幅器を用いて比較することで、画素の良不良の判定を行うようになっている。この場合において、リファレンスの供給の仕方及び検査対象画素の選択の仕方に応じて、<a.画素リファレンス型>、<b.外部リファレンス型>及び<c.検査列切換外部リファレンス型>の3つに分類することができる。
画素リファレンス型は、一対の画素の一方の画素に基準電位を書き込み、両画素から読み出した電位を差動増幅器で比較することで、他方の画素の良不良を判定するものである。
外部リファレンス型は、基準電位(リファレンス)を外部から与え、差動増幅器において外部からのリファレンスと、検査対象の画素から読み出した電位とを比較することで、画素の良不良を判定するものである。
また、検査列切換外部リファレンス型は、差動増幅器の2つの入力端子の一方に外部からのリファレンスを供給し、他方の入力端子に画素から読み出した電位を供給するもので、リファレンスを供給する入力端子と画素から読み出した電位を供給する入力端子とを相互に切換えるようにしたものである。
更に、これらの<a.画素リファレンス型>、<b.外部リファレンス型>及び<c.検査列切換外部リファレンス型>は、検査対象からの画素から読み出した電位が与えられる差動増幅器の端子(検査端子)に、複数のソース線の1つを選択して接続する構成を付加したシェアード型で構成することができる。
(第1の実施の形態)<a.画素リファレンス型>
図1は本発明の第1の実施の形態に係り、画素リファレンス型の電気光学装置用基板を示す回路図である。
図1は本発明の第1の実施の形態に係り、画素リファレンス型の電気光学装置用基板を示す回路図である。
電気光学装置用基板である図1の液晶表示装置の素子基板1Aとして、アクティブマトリックス型表示装置用基板であるTFT基板を例に説明する。素子基板1Aは、表示素子アレイ部2と、プリチャージ回路部3と、表示データ読み出し回路部4とを含む。表示部となる表示素子アレイ部2は、マトリックス状に2次元に配置されたm行×n列の複数の画素2aを有している。ここで、m,nはそれぞれ整数である。
表示素子アレイ部2は、図1の右から第1列、第2列、・・第n列で、上から第1行、第2行、・・第m行のマトリックスであるが、図1では、説明を簡単にするために、4(行)×6(列)のマトリックスの画素からなる回路の例を示している。
図2は図1中の画素2aの等価回路図である。表示素子アレイ部2は、例えば、両基板間に液晶を封入して構成される。表示素子アレイ部2は、ソース線S(S1,S2,…)と走査線G(G1,G2,…)との交点に対応して単位表示素子である画素2aが構成される。各画素2aは、夫々スイッチング素子である薄膜トランジスタ(以下、TFTという)11を有する。ソース線からTFTを介して画素電極に画素信号が供給され、この画素信号によって画素電極と共通電極との間の液晶の状態が変化する。こうして、表示素子アレイ部2の光の輝度を画素信号によって変化させることができ、画像表示が可能となる。
画素において画素信号を長時間保持させるために、各画素2aの画素電極、共通電極及び液晶による容量(以下、液晶容量という)Clcには、付加容量Csが並列に接続されている。TFT11のドレインは、液晶容量Clcと付加容量Csのそれぞれの一端に接続され、付加容量Csの他端は、共通固定電位CsCOMが印加される。TFT11のゲート端子gは走査線Gに接続されている。TFT11のゲート端子gに所定の電圧信号が入力されてTFT11がオンすると、ソース線Sに接続されたTFT11のソース端子sに印加されている電圧が液晶容量Clcと付加容量Csに印加され、供給された所定の電位が維持される。
素子基板1Aは、表示素子アレイ部2のX方向(横方向)及びY方向(縦方向)に並んだ複数の画素2aを駆動するために、Xドライバ部5aと、Yドライバ部5bと、トランスミッションゲート部6と、ビデオ信号線7とを含む。Xドライバ部5a、Yドライバ部5b、トランスミッションゲート部6及びビデオ信号線7によって、データ書込み及びデータ読出しが行われる。
トランスミッションゲート部6は、Xドライバ部5aからの出力タイミング信号に応じて、ビデオ信号線7から入力される画素信号をソース線S1,S2,…に供給する。ビデオ信号線7は、マトリックス状の表示素子アレイ部2の奇数列に信号を供給する信号線と、偶数列に信号を供給する信号線とを有し、それぞれの端子inoとineとに接続されている。ソース線S1,S2,…は夫々各列のn個の画素に接続されており、ソース線S1,S2,…からの画素信号は、ライン毎に画素に書き込まれるようになっている。
また、ビデオ信号線7には、カレントミラーアンプを含む差動増幅器10が設けられている。差動増幅器10は、ビデオ信号線7自体の持つ容量成分等によってハイレベル信号(以下、HIGH信号という)及びローレベル信号(以下、LOW信号という)の差が小さくなることを防止するために設けられており、HIGH,LOW信号を明確にして出力信号outo,outeを高速に精度良く出力する。
本実施の形態においては、画素の検査のために表示データ読み出し回路部4が、アクティブマトリックス駆動型の液晶表示パネルの素子基板1Aに形成されている。表示素子アレイ部2と表示データ読み出し回路部4との間には、トランスミッションゲート部9が設けられている。トランスミッションゲート部9は、ソース線S1,S2,…に夫々接続されたトランジスタ9ao,9Taeによって構成されており、各トランジスタ9ao,9aeのゲートは、ゲート信号線を介して接続制御端子9bに接続されている。接続制御端子9bは、トランジスタ9dによって構成されるプルダウン回路が接続されており、通常時はLOWに維持される。これにより、通常時は、トランジスタ9ao,9aeはオフであり、表示データ読み出し回路部4は各ソース線から切り離された状態になっている。テスト時には、接続制御端子9bにHIGHの接続制御信号を供給することで、トランジスタ9ao,9aeをオンにして、ソース線に表示データ読み出し回路部4を接続するようになっている。
表示データ読み出し回路部4は、複数の差動増幅器4aを有しており、差動増幅器4aの2つの入力端子se,soに、検査対象の画素から読み出した電位と検査の基準となる基準電位(リファレンス)とが与えられるようになっている。
図1の例では、2次元マトリックスの奇数列のソース線S(odd)と偶数列のソース線S(even)の1組のソース線に対して接続された差動増幅器4aが、複数設けられている。即ち、図1の例では、差動増幅器4aは、2次元マトリックスの一方向、ここでは、X方向におけるn個の画素(nは整数で、偶数)に対して、(n/2)個設けられている。従って、n列の画素に対して、(n/2)個の差動増幅器4aが対応する複数のソース線に接続されている。
図3は図1中の表示データ読み出し回路部4の差動増幅器4aの具体的な構成を示す回路図である。
各差動増幅器4aは、2つのPチャネル型のトランジスタTr1,Tr2と、2つのNチャネル型のトランジスタTr3,Tr4とを含む。トランジスタTr1,Tr3のゲートは端子soに接続され、トランジスタTr2,Tr4のゲートは端子seに接続される。トランジスタTr1,Tr2のソース・ドレイン路同士は直列接続され、トランジスタTr3,Tr4のソース・ドレイン路同士も直列接続される。端子so,se相互間に、トランジスタTr1,Tr2同士のソース・ドレイン路と、トランジスタTr3,Tr4同士のソース・ドレイン路とが並列接続されている。
各差動増幅器4aは、2つのPチャネル型のトランジスタTr1,Tr2と、2つのNチャネル型のトランジスタTr3,Tr4とを含む。トランジスタTr1,Tr3のゲートは端子soに接続され、トランジスタTr2,Tr4のゲートは端子seに接続される。トランジスタTr1,Tr2のソース・ドレイン路同士は直列接続され、トランジスタTr3,Tr4のソース・ドレイン路同士も直列接続される。端子so,se相互間に、トランジスタTr1,Tr2同士のソース・ドレイン路と、トランジスタTr3,Tr4同士のソース・ドレイン路とが並列接続されている。
端子se,soは夫々これらの端子に電位を供給するse配線4f又はso配線4gに接続される。se配線4f,so配線4gの一方には、検査対象の画素から読み出した信号電位が供給され、他方には、リファレンスが供給される。トランジスタTr1,Tr2のソースとドレインとの接続点は電源端子spに接続され、トランジスタTr3,Tr4のソースとドレインとの接続点は電源端子snに接続される。
各作動増幅器4aは、第1の供給手段を構成するトランジスタとしてのp型の電源トランジスタ4ds,4dlと、第2の供給手段を構成するトランジスタとしてのn型の電源トランジスタ4es,4elとによって駆動される。電源トランジスタ4dsと4dlとは、例えばゲート寸法を変えることによって、駆動能力を異ならせている。また、電源トランジスタ4esと4elとも、例えばゲート寸法を変えることによって、駆動能力を異ならせている。図1の例では、電源トランジスタ4dsのほうが電源トランジスタ4dlよりも駆動能力が低くなされており、また、電源トランジスタ4esのほうが電源トランジスタ4elよりも駆動能力が低くなされている。
電源トランジスタ4ds,4dlのゲートはそれぞれ端子4b1,4b2に接続されている。また、電源トランジスタ4ds,4dlのドレインは共に作動増幅器4aの電源端子spに接続されており、ソースには共に電源電位Vddが供給されている。電源トランジスタ4ds,4dlは、夫々端子4b1,4b2を介して供給される駆動パルスSAps−ch,SApl−chによってオン,オフ制御されるようになっており、オンしている電源トランジスタ4ds,4dlから電源端子spへ電源電位Vddが供給される。一方、電源トランジスタ4es,4elのゲートはそれぞれ端子4c1,4c2に接続されている。また、電源トランジスタ4es,4elのドレインは共に作動増幅器4aの電源端子snに接続されており、ソースには共に基準電位点から接地電位が供給されている。電源トランジスタ4es,4elは、夫々端子4c1,4c2介して供給される駆動パルスSAns−ch,SAnl−chによってオン,オフ制御されるようになっており、オンしている電源トランジスタ4es,4elから電源端子snへ接地電位が供給される。
このように構成された差動増幅器4aにおいては、端子se,soに供給された電位を、一方は電源電位まで引き上げ、他方は基準電位点の電位(接地電位)まで引き下げる。例えば、端子seに端子soに比べて僅かでも高い電位が供給されたものとする。そうすると、トランジスタTr1〜Tr4のうち、トランジスタTr4が最初にオンする。トランジスタTr4がオンになるので、端子soの電位は端子snの低い接地電位まで低下する。そして、端子soが端子snの低い接地電位まで低下するので、ゲート端が端子soに接続されたトランジスタTr1がオンする。その結果、端子seは電源端子spの高い電源電位Vddまで上昇する。
このように、差動増幅器4aは、端子se,soに印加される電位のうち高い方の電位をより高くし、低い方の電位をより低くするように機能する。
図1において、端子seはse配線4fに接続され、se配線4fの他端はトランスミッションゲート部9のトランジスタ9aeのソースに接続される。また、端子soはso配線4gに接続され、so配線4gの他端はトランスミッションゲート部9のトランジスタ9aoのソースに接続される。これらの各トランジスタ9ao,9aeのドレインは夫々対応するソース線に接続される。図1の例では、se配線4fは、トランジスタ9aeを介して偶数列のソース線S2,S4,…に接続され、so配線4gは、ゲートトランジスタ9aoを介して奇数列のソース線S1,S3,…に接続される。また、各トランジスタ9ao,9aeのゲートは制御端子9bに接続されており、制御端子9bに入力される接続制御信号TEによってトランジスタがオン,オフ制御されるようになっている。
図1において、端子seはse配線4fに接続され、se配線4fの他端はトランスミッションゲート部9のトランジスタ9aeのソースに接続される。また、端子soはso配線4gに接続され、so配線4gの他端はトランスミッションゲート部9のトランジスタ9aoのソースに接続される。これらの各トランジスタ9ao,9aeのドレインは夫々対応するソース線に接続される。図1の例では、se配線4fは、トランジスタ9aeを介して偶数列のソース線S2,S4,…に接続され、so配線4gは、ゲートトランジスタ9aoを介して奇数列のソース線S1,S3,…に接続される。また、各トランジスタ9ao,9aeのゲートは制御端子9bに接続されており、制御端子9bに入力される接続制御信号TEによってトランジスタがオン,オフ制御されるようになっている。
表示素子アレイ部2と表示データ読み出し回路部4との間には、プリチャージ回路部3及びイコライズ回路部8も設けられている。プリチャージ回路部3は、各種特性の検査のために、各画素にプリチャージ電圧を印加するためのものである。なお、プリチャージ電圧としては種々の電圧を選択することができ、例えば、電源電位Vddでもよく、接地電位でもよく、あるいはこれらの中間電位でもよい。
プリチャージ回路部3は、トランジスタ3co,3ceを有しており、トランジスタ3co,3ceのゲートは制御端子3bに接続され、ソースは電圧印加端子3aに接続される。電圧印加端子3aにはプリチャージ電圧Vpreが印加され、制御端子3bにはプリチャージ制御信号PCGが入力される。
各トランジスタ3coのドレインは夫々奇数列のソース線S1,S3,…に接続され、各トランジスタ3ceのドレインは夫々偶数列のソース線S1,S3,…に接続される。制御端子3bにHIGHのプリチャージ制御信号が印加されることによってトランジスタ3co,3ceがオンとなり、電圧印加端子3aに供給されたプリチャージ電圧を各ソース線S1,S2,…を介して各画素にプリチャージするようになっている。
イコライズ回路部8は、ソース・ドレインが奇数列のソース線と偶数列のソース線に接続されたn/2個のイコライズトランジスタ8aを有している。トランジスタ8aは、ゲートが制御端子3bに接続され、制御端子3bからのHIGHのプリチャージ制御信号によってオンとなって、奇数列と偶数列のソース線同士を同電位にするようになっている。
以上のような構成のアクティブマトリックス型表示装置である液晶表示装置の素子基板が製造工程において製造されると、対向基板と貼り合わせて液晶を封入する前の素子基板自体の電気特性を評価あるいは検査することができる。電気的特性の検査対象とする不良としては、素子基板の各画素のデータ保持用キャパシタ(付加容量Cs)のリークによって画素がLOWに固定されてしまう不良(以下、LOW固定不良という)、駆動素子であるTFTのソース・ドレイン間リークによって画素がHIGHに固定されてしまう不良(以下、HIGH固定不良という)がある。
次に、このように構成された基板の検査及び動作について説明する。製造工程における素子基板1Aの検査の手法について説明する前に、図1に示すTFT基板が対向基板と貼り合わされて液晶が封入されて完成された液晶表示装置が、通常の画像表示を行うときの動作について説明する。
まず、2本のビデオ信号線7には、それぞれ奇数列と偶数列の画素信号である画素信号が、ビデオ信号線7の入力端子ineとinoに入力される。それぞれの画素信号は、Xドライバ5aからの列選択信号に応じて、トランスミッションゲート部6のそれぞれのトランジスタTG1,TG2,…を介して、各ソース線Sへ供給される。
各ソース線Sに供給された画素信号は、Yドライバ5bからの走査線GがHIGHになって選択された行の各画素2aに書き込まれる。即ち、選択された走査線Gにおいて、ソース線Sに供給される画素信号が対応する画素2aに表示用の画素信号として供給されて保持される。この動作を、行順次で行うことにより、液晶表示装置の表示素子アレイ部2には、所望の画像が表示される。
プリチャージ回路部3は、走査線GがHIGHになる前に、プリチャージ電圧Vpreを各ソース線Sに印加する。プリチャージ電圧Vpreは、プリチャージ回路部3の端子3aに供給される。プリチャージ電圧Vpreを供給するタイミングは、制御端子3bに与えるプリチャージ制御信号によって決定される。
なお、製品あるいは試作品としての液晶表示装置として画像表示が行われるときは、トランスミッションゲート部9の各トランジスタ9ao,9aeはオフであり、素子基板1Aの表示データ読み出し回路部4は、動作せず使用されない。
次に、素子基板1Aにおいて、図1に示す回路部分が半導体プロセスの工程によって製造された後に、素子基板1Aの状態において行われる検査の手順について図4乃至図8を参照して説明する。この素子基板1Aの検査において、表示データ読み出し回路部4が動作して使用される。
まず検査方法を実現するための検査システムについて説明する。図4は検査システムの構成図である。素子基板1Aと、画素データの書き込みと読み込みができるテスト装置15とを、接続ケーブル16を介して接続する。接続ケーブル16は、素子基板1Aのビデオ信号線7の端子ino,ine、表示データ読み出し回路部4の信号線の端子4b、4c、プリチャージ回路部3の端子3a、3b等を、テスト装置15に電気的に接続する。
テスト装置15から、後述する所定の順番で、所定の電圧を各端子に供給することによって、素子基板1Aの電気的特性の検査を行うことができる。以下に、その検査内容として、上述した不良のうちLOW固定不良の有無についての検査を行う手順を説明する。
図5は検査の全体の流れの例を示すフローチャートである。また、図6は図5のステップST2の読み出し動作を説明するためのタイミングチャートである。
図5のステップST1において、ビデオ信号線7の入力端子ino,ineからセルである各画素に所定の画素信号を入力する。画素の検査は、基準となる列の画素に対して、検査対象の列の画素が正常であるか否かを判定することによって行われる。まず、基準とする列を偶数列とし、検査対象とする列を奇数列とする。図6に示す各タイミング信号は、テスト装置15によって生成されて各端子に供給される。
例えば、リファレンスとして中間電位を採用するものとする。この場合には、奇数側のソース線S(odd)にHIGHを供給し、偶数側のソース線S(even)にリファレンスとして中間電位を供給する。これにより、選択された行の奇数番目の画素にはHIGHが書き込まれ、偶数番目の画素には中間電位が書き込まれる。この書込工程が、行毎に行われ、全行の画素への書き込みが行われる。図7は各画素の書き込みの状態を示しており、4(行)×6(列)の各画素に書き込まれる画素データが中間電位(M)であるか、HIGH(H)であるかを示している。図7に示すように、表示素子アレイ部2の各画素データは、HIGH(H)の列と中間電位(M)の列が交互に表れるマトリックスとなる。
なお、この時点では、駆動配線SAps−ch,SApl−chは電源電位Vdd,SAns−ch,SAnl−chは接地電位になされており、表示データ読み出し回路部4の各差動増幅器4aは非動作状態である。
次に、ステップST2において、画素データの読出しを行う。まず、接続制御端子9bに供給される接続制御信号TE( 図6参照) が、HIGHとなる。これにより、トランスミッションゲート部9の各トランジスタ9ao,9aeがオンとなり、書き込まれた画素データを行毎に読み出して、表示データ読み出し回路部4に供給する。
ステップST2の読み出しの直前に、プリチャージ及びイコライズ処理が行われる。即ち、全画素への上述した所定の画素データの書き込み後に、先ず、プリチャージ回路部3の制御端子3bに供給されるプリチャージ制御信号PCG(図6参照)が、HIGHとなる。これにより、各ソース線Sには、プリチャージ電圧が供給されて、プリチャージが行われる。
プリチャージ状態で所定時間経た後に、読み出し動作が開始される。なお、各ソース線Sのプリチャージ電位(電圧印加端子3aに印加される電圧)VpreはHIGHとLOWの中間電位にし、図2に示すCsCOM電位をLOW電位とする。CsCOM電位をLOW電位とするのは、データ保持用キャパシタCsがリーク不良である場合、リーク先のCsCOM電位がLOW電位となるため、読み出し電位は基準側の中間電位より低くなるようにするためである。そして、最初のプリチャージ期間は、やや長い時間を設定しておき、リーク不良による電圧変化が現れるようにする。
なお、プリチャージ期間には、イコライズトランジスタ8aもオンになっており、奇数列のソース線S1,S3,…と偶数列のソース線S2,S4,…とは同電位となる。
第1行目の読み出し動作の前に、プリチャージ制御信号PCGはLOWとなりプリチャージが停止する。次に走査線G1の電位をHIGHにして第1行目の画素トランジスタである各TFT11をオンにする。走査線G1に接続された全ての画素のTFT11が一斉にオンする。その結果、コンデンサCs等に書き込まれた電荷がソース線Sに移動する。HIGHが書き込まれた奇数列の画素に接続されたソース線(S(odd))は、図6に示すように、プリチャージによる中間電位から若干上昇する。一方、リファレンスが書き込まれた偶数列の画素に接続されたソース線(S(even))の電位は、略中間電位のままとなる(図6参照)。この状態で、駆動配線SAps−ch,SApl−ch,SAns−ch,SAnl−chをLOW(接地電位)からHIGH(電源電位)、もしくはHIGHからLOWにさせることで、表示データ読み出し回路部4の各差動増幅器4aは、2つのソース線Sに現れる高低2つの電位レベルを電源端子sp又はsnの電圧まで変化させて明確にする。ここで、ソース線Sに書き込まれた電位を差動増幅器4aで読み出し、電位差を増幅して書き戻す一連の動作を、図8を用いて詳しく説明する。図8は、差動増幅器4aにおける電位差増幅動作を説明するためのタイミングチャートである。
まず、上述したように、走査線G1の電位がHIGHになされることで、コンデンサCs等に書き込まれた電荷がソース線Sに移動し、HIGHが書き込まれた奇数列の画素に接続されたソース線(S(odd))の電位がプリチャージによる中間電位から若干上昇する。この状態で、駆動配線SAns−chをLOWからHIGHにして電源トランジスタ4esをオンし、差動増幅器4aの電源端子snに接地電位を印加する。ここで、電源トランジスタ4esは駆動能力が低いため、電源端子snの電位はゆっくりと低下していく。このため、端子se,soのうちより低い電位となっている端子seの電位も、電源端子snの電位の低下に従ってゆっくりと低下していく。次に、端子seの電位がある程度低下したところで、駆動配線SAps−chをHIGHからLOWにして電源トランジスタ4dsをオンし、差動増幅器4aの電源端子spに電源電位Vddを印加する。電源トランジスタ4dsも駆動能力が低いため、ドレインと接続された差動増幅器4aの電源端子spの電位はゆっくりと上昇していく。このため、端子se,soのうちより高い電位となっている端子soの電位も、電源端子spの電位の上昇に従ってゆっくりと上昇していく。
最後に、端子soの電位がある程度上昇することで端子seと端子soとの間の電位差が明確になり、差動増幅器4aにおける画素の電位の読み出し論理がある程度確定したところで、駆動配線SAnl−chをLOWからHIGHにし、同じタイミングで駆動配線SApl−chをHIFGからLOWにする。これらの駆動配線によって、電源トランジスタ4elと電源トランジスタ4dlとが同時にオンする。電源トランジスタ4elは駆動能力が高いため、ドレインと接続された差動増幅器4aの電源端子snの電位は、接地電位まで急激に低下し、これに伴って端子seの電位も接地電位まで急激に低下する。また、電源トランジスタ4dlも駆動能力が高いため、ドレインと接続された差動増幅器4aの電源端子spの電位は、電源電位まで急激に上昇し、これに伴って端子soの電位も電源電位まで急激に上昇する。端子seの電位が接地電位になり、端子soの電位が電源電位になると、それぞれの端子se,soの電位が確定し、差動増幅器4aにおける電位差増幅動作が完了する。尚、上述した一連の電位差増幅動作は、走査線G1に接続された画素すべてにおいて一斉に行われる。
このように、表示データ読み出し回路部4の各差動増幅器4aは、2つのソース線Sに現れる高低2つの電位レベルを電源端子sp又はsnの電圧まで変化させて明確にする。このとき、2つのソース線Sに現れる高低2つの電位を読み出す際には、駆動能力の低い電源トランジスタ4ds,4esをオンして差動増幅器4aを低速駆動するため、誤動作を防止することができる。また、2つのソース線Sに現れる電位の高低が確定する、すなわち差動増幅器4aにおける読み出し論理が確定した後、それぞれのソース線Sの電位を電源端子sp又はsnの電圧まで変化させる際には、大きな配線容量を持つソース線Sを充放電させる必要があるために、駆動能力の高い電源トランジスタ4dl,4elもオンして差動増幅器4aを高速駆動し、動作速度を確保することができる。
ステップST3では、確定した端子se,soの電位の比較が行われる。即ち、トランスミッションゲート部6の各トランジスタのゲートTG1からTGnを順に開き(HIGHにし)、ビデオ信号線7から順番に第1行目の各画素の画素データを読み出す。
こうして読み出された画素データは、テスト装置15に供給される。最後のトランスミッションゲートTGnまで開いた後、図6に示すように、再びプリチャージ動作に移る。そのプリチャージ動作、すなわち2回目以降のプリチャージ時間は初回ほど長い必要はない。そのプリチャージ動作を停止した後は、第2の走査線G2の電位をHIGHにすることによって、第2行目の各画素のTFT11をオンする。以降同様の動作を、最後の走査線Gmに接続された画素、すなわち、第m行目の各画素の画素データまで読み出す。
テスト装置15は、読出工程において読み出した画素データと、書込工程において書き込んだ画素データとを比較する。この比較工程においては、検査対象の各画素から読み出した画素データがHIGHであるか否かが判断される。テスト装置15は、検査対象の画素から読み出したデータがHIGHでないセル(画素)を特定し、異常セルとして、例えばセル番号等のデータを、図示しないモニタの画面上に表示するように出力する(ステップST4)。
ここで検査対象の奇数側の画素に、例えばデータ保持用キャパシタCsのリークが生じてLOW固定不良が発生していたものとする。この場合に、図6のS(odd)の破線L1に示すように、奇数側ソース線(S(odd))の電位が偶数側ソース線(S(even))の電位より若干低下するものとする。そうすると、駆動配線SAns−chがHIGHとなって、電源端子snの電位が接地電位へ向かってゆっくりと低下し始めると、差動増幅器4aの端子soの電位も低下していく(破線L1参照)。そして、駆動配線SAps−chがLOWになり、電源端子spの電位が電源電位Vddへ向かって上昇し始めると、差動増幅器4aの端子seも上昇していく(破線L2参照)。最後に、駆動配線SAnl−chがHIGHとなり、駆動配線SApl−chがLOWになると、差動増幅器4aの端子soの電位は急激に接地電位まで低下し(破線L1参照)、端子seの電位は急激に電源電位Vddまで上昇する(破線L2参照)。
こうして、確定した端子se,soの電位が、トランスミッションゲート部6を介してテスト装置15に出力される。この場合には、検査対象の画素から読み出したデータは、LOWとなっており、テスト装置15は検査対象の画素にLOW固定不良が生じていることを検出することができる。
こうして、読み出した各画素データと書き込んだ各画素データとを比較して、被検査対象の奇数列の各画素にLOW固定不良があるか否かのチェックを行うことができる。
一方、HIGH固定不良を検査を行う場合には、リファレンス画素に中間電位を書き込み、検査対象画素にLOWを書き込めばよい。この場合には、テスト装置15は検査対象の画素から読み出したデータがHIGHである場合に、その画素にHIGH固定不良が生じていることを検出することができる。
上述した説明は、偶数列の画素にリファレンスである中間電位を書き込み、奇数列の画素を検査対象とした例を説明したが、本実施の形態では、奇数列の画素にリファレンスである中間電位を書き込み、偶数列の画素にHIGH,LOWを書き込むことによって、テスト装置15において、偶数列の画素から読み出したデータに基づいて偶数列の画素の良不良を判定することもできる。
このように、本実施の形態においては、基板工程終了後の基板に対して、画素にリファレンス又はLOW,HIGHを書き込むことによって、奇数と偶数の列のいずれか一方を基準として他方の画素にLOW又はHIGH固定不良が生じているか否かの検査を行うことができる。この検査を奇数と偶数の両列について行うことによって、全画素についてLOW又はHIGH固定不良の検査を基板状態で実施することができる。この場合には、表示データ読み出し回路部によって、アナログ情報であるキャパシタの充電電荷をデジタル情報(電圧論理)に変換しているが、奇数及び偶数列の画素の電荷を読み出す際は差動増幅器を低速で駆動させ、読み出し論理がある程度確定した後は作動増幅器を高速で駆動させることで、動作速度を損ねることなく検査における検出精度を著しく向上させることができる。
このように製品あるいは試作品における素子基板工程の完了後に、素子基板の不良を検出することができるので、歩留まり低下期間の短縮が可能となり、不良品を組み立てることが少なくなくなって、コスト低減を図ることができる。特に、試作品の場合には、開発期間の短縮と開発コストの削減を期待することができる。更に、素子基板の段階で不良が検出できるので、いわゆるリペアも容易となる。
次に、画素リファレンス型の電気光学装置用基板の変形例について、図9を用いて説明する。図9は、画素リファレンス型の電気光学装置用基板の変形例を示す回路図である。図9において図1と同一の構成要素には同一符号を付して説明を省略する。図9の変形例は、差動増幅器21aに電源電位Vddを供給して駆動させるトランジスタとして、駆動能力の高い駆動トランジスタ21dlのみを用いることで、検査時間を短縮することを可能にする。
図9の基板11Aは、表示素子アレイ部2、Xドライバ部5a、Yドライバ部5b、トランスミッションゲート部6、ビデオ信号線7、差動増幅器10、イコライズ回路部8、プリチャージ回路部3及びトランスミッションゲート部9の構成は図1の基板1Aと同様である。
図9の変形例は、表示データ読み出し回路部4に変えて表示データ読み出し回路部21を採用した点が図1と異なる。図1における表示データ読み出し回路部4の差動増幅器4aには、電源電位Vddを供給するために、駆動能力の低い電源トランジスタ4dsと駆動能力の高い電源トランジスタ4dlとが電源端子spに接続されているが、図9の変形例における表示データ読み出し回路部21の差動増幅器21aは、駆動能力の高い電源トランジスタ21dlのみ電源端子spに接続されている。図9の変形例における表示データ読み出し回路部21のその他の構成は、図1における表示データ読み出し回路部4の構成と同様である。
このように構成された変形例においては、ソース線Sに書き込まれた電位を差動増幅器21aで読み出し、電位差を増幅して書き戻す一連の動作である電位差増幅動作が、図1における表示データ読み出し回路部4の電位増幅動作とは異なる。図9の変形例における電位差増幅動作を、図10を用いて説明する。図10は、差動増幅器21aにおける電位差増幅動作を説明するためのタイミングチャートである。
まず、走査線G1の電位がHIGHになされることで、コンデンサCs等に書き込まれた電荷がソース線Sに移動し、HIGHが書き込まれた奇数列の画素に接続されたソース線(S(odd))の電位がプリチャージによる中間電位から若干上昇する。この状態で、駆動配線SAns−chをLOWからHIGHにして駆動能力の低い電源トランジスタ21esをオンし、差動増幅器4aの電源端子snに接地電位を印加する。次に、端子seの電位がある程度低下し、端子seと端子soとの間の電位差が明確になり、差動増幅器21aにおける画素の電位の読み出し論理が確定したところで、駆動配線SAnl−chをLOWからHIGHにし、同じタイミングで駆動配線SApl−chをHIGHからLOWにする。これらの駆動パルスによって、駆動能力の高い電源トランジスタ21elと電源トランジスタ21dlとが同時にオンするため、端子seの電位は接地電位まで急激に低下し、端子soの電位は電源電位まで急激に上昇する。端子seの電位が接地電位になり、端子soの電位が電源電位になると、それぞれの端子se,soの電位が確定し、差動増幅器4aにおける電位差増幅動作が完了する。
他の作用は図1の実施の形態と同様である。
上述した変形例によれば、差動増幅器21aに電源電位Vddを供給して駆動させるトランジスタとして、駆動能力の高い駆動トランジスタ21dlのみを用いることで、検査時間を更に短縮することができる。
尚、本変形例においては、電源端子sp側に電源トランジスタを1つ接続し、電源端子sn側に駆動能力の異なる複数の電源トランジスタを接続しているが、電源端子sp側に駆動能力の異なる複数の電源トランジスタを接続し、電源端子sn側に電源トランジスタを1つ接続するように構成してもよい。
なお、上述の第1の駆動手段(トランジスタ4dl及び4ds)及び第2の駆動手段(トランジスタ4el及び4es)はそれぞれ複数の差動増幅器4aに対して共通に設けてもよい。これにより駆動手段の数を削減することができるので、駆動手段の形成面積の削減や製造プロセスの簡略化という効果が得られる。
また、本実施形態では、第1及び第2の駆動手段は2個のトランジスタが並列接続されているものとして説明したが、駆動手段を構成するトランジスタの数は2個以上であっても良い。
(第2の実施の形態)<b.外部リファレンス型>
図11は本発明の第2の実施の形態に係り、外部リファレンス型の電気光学装置用基板を示す回路図である。図11において図1と同一の構成要素については、同一の符号を付して説明を省略する。第1の実施の形態においては、リファレンスを画素から読み出していたが、本実施の形態はリファレンスを外部から供給するものである。
図11は本発明の第2の実施の形態に係り、外部リファレンス型の電気光学装置用基板を示す回路図である。図11において図1と同一の構成要素については、同一の符号を付して説明を省略する。第1の実施の形態においては、リファレンスを画素から読み出していたが、本実施の形態はリファレンスを外部から供給するものである。
図11においては、基板1Bは、3×3画素で表示素子アレイ部2を示しているが、表示素子アレイ部2、Xドライバ部5a、Yドライバ部5b、トランスミッションゲート部6、ビデオ信号線7、差動増幅器10及び表示データ読み出し回路部4の構成は第1の実施の形態と同様である。
表示データ読み出し回路部4と表示素子アレイ部2との間には、イコライズ回路部8、プリチャージ及びリファレンス回路部13及びトランスミッションゲート部9’が設けられている。プリチャージ及びリファレンス回路部13、イコライズ回路部8並びに表示データ読み出し回路部4によってテスト回路が構成される。
本実施の形態においては、トランスミッションゲート部9’は各ソース線S1,S2,…に対応して設けられたトランジスタ9aによって構成されている。差動増幅器4aの端子soに接続されたso配線4gは、トランジスタ9aのソースに接続され、トランジスタ9aのドレインは各ソース線S1,S2,…に接続される。トランジスタ9aは制御端子9bを介して入力されるHIGHの接続制御信号によってオンとなり、ソース線S1,S2,…に、テスト回路を接続するようになっている。
本実施の形態においては、差動増幅器4aの端子seに接続されたse配線は、プリチャージ及びリファレンス回路部13のトランジスタ3ceを介して電圧印加端子3aに接続されるようになっている。電圧印加端子3aにはプリチャージ電圧が供給されるようになっている。
これにより、本実施の形態では、se配線は、電圧印加端子3aを介して入力された外部からのプリチャージ電位を維持しリファレンス電位として端子seに供給するためのリファレンス配線として用いられ、so配線は検査対象の画素からのデータを端子soに供給するための検査配線として用いられる。即ち、本実施の形態では、1つの差動増幅器4aによって1本のソース線に接続された画素の検査が可能であり、差増増幅器4aは表示素子アレイ部2の列数nと同数設けられる。
プリチャージ及びリファレンス回路部13は、各差動増幅器4aに対応して夫々2つのトランジスタ3co,3ceを有する。トランジスタ3coはソースが電圧印加端子3aに接続され、ドレインがso配線4gを介して差動増幅器4aの端子soに接続される。また、トランジスタ3ceはソースが電圧印加端子3aに接続され、ドレインがse配線4fを介して差動増幅器4aの端子seに接続される。
トランジスタ3co,3ceのゲートは制御端子3bに接続されており、制御端子3bには、プリチャージ制御信号が入力されるようになっている。HIGHのプリチャージ制御信号が制御端子3bを介してトランジスタ3co,3ceのゲートに印加されることで、トランジスタ3co,3ceはオンとなり、電圧印加端子3aに供給されるプリチャージ電圧を夫々se配線4f又はso配線4gに供給するようになっている。
即ち、図11の例では、プリチャージ期間において、so配線4gとse配線4fにプリチャージ電圧を供給し、se配線4fでは,このプリチャージ電圧を維持させてリファレンス電圧として機能させておりプリチャージ電圧を例えば中間電位に設定している。
次に、図12のタイミングチャートを参照して検査方法について説明する。本実施の形態においても検査の全体の流れは図5のフローと同様である。図12は本実施の形態における読み出し動作を示している。
本実施の形態においても、画素の検査は、各列が正常であるか否かを判定することによって行われ、図12の各種信号は、図4に示すテスト装置15によって生成されて各端子に供給される。
本実施の形態においては、リファレンス電位はプリチャージ電位を利用しており、すなわち外部から供給しており、画素に書き込む必要はない。各画素には検査のための書き込みを行う。例えば、LOW固定不良の検査を行うものとすると、素子アレイ部2の全ての走査線Gをオンして、全ての画素にHIGHを書き込む。
なお、各画素にLOWを書き込んだ場合には、第1の実施の形態と同様にHIGH固定不良の検査が可能である。なお、以下、全画素にHIGHを書き込んで基板1Bの検査を行う例を説明するが、一部の画素についてのみ検査を行うようにしてもよい。書き込み後、走査線Gのゲートはオフにされる。
図12に示すように、全画素に上述した所定の画素データ(ここではHIGH)の書き込みを行った後、テスト回路と表示素子アレイ部2とを接続するために、テスト回路接続用の制御端子9bの接続制御信号TEもHIGHとなる。これにより、トランジスタ9aがオンとなって、ソース線S1,S2,…と各so配線4gとが接続される。
データ保持時間t1を確保するために、プリチャージ回路部13の端子3aに供給されるプリチャージ制御信号PCGがHIGHとなり、トランジスタ3co,3ceは、プリチャージ制御信号PCGのHIGH期間だけオンとなる。
これにより、電圧印加端子3aに供給される電圧がトランジスタ3co,3ceを介して夫々so配線4g及び各ソース線とse配線4fとに印加される。即ち、電圧印加端子3aに供給された電圧は、so配線4g,se配線4f及びソース線にはプリチャージ電圧として供給される.例えば、プリチャージ電圧Vpreとしては、中間電位が選択される。
また、プリチャージ電圧の印加時には、制御端子8bにもHIGH信号を供給しており、イコライズ回路部8のトランジスタ8aもオンとなって、so配線4gとse配線4fとは同電位となる。これにより、この時点では、各ソース線S及び差動増幅器4aの端子so,seは、中間電位の状態となっている。
次に、データ保持時間t1の経過後に、走査線G1をHIGHにして、画素データの読み出しを開始する。なお、この時点では、駆動配線SApl−ch,SAps−chは電源電位Vdd,SAns−ch,SAnl−chは接地電位であり、各差動増幅器21aはまだ動作していない状態である。
走査線G1をHIGHにすると、走査線G1に接続された各画素から一斉にデータが出力される。つまり、コンデンサCsに書き込まれて保持された電荷が、対応するソース線Sに一斉に移動する。各画素にはHIGHが書き込まれており、画素が正常であれば、図10の実線に示すように、各ソース線S及びso配線4gの電位がわずかに上昇する。もしも、コンデンサCsのリークがあって、各画素のデータがLOWに変化していると、各ソース線Sの電位は、点線で示したようにわずかに下降する。
ゲート線G1を開いた後、所定時間経過してから、各差動増幅器21aを動作させるために、まず、駆動配線SAns−chの電位をLOWからHIGHに変化させる。駆動配線SAns−chの電位のHIGHへの変化の瞬間と同時あるいはその瞬間の前後に接続制御信号TEをLOWにし、トランスミッションゲート部9’のトランジスタ9aを所定期間t2だけオフにする。即ち、トランジスタ9a,8a,3co,3ceがオフとなり、so配線4g及びse配線4fはフローティング状態となる。これにより、se配線4fの中間電位及び僅かに上昇したso配線4gの電位は、夫々配線so,se内で維持され、ソース線S等の他の配線からの影響を受けない。
この状態で、駆動パルスSAns−chをLOWからHIGHにして電源トランジスタ4esをオンし、差動増幅器4aの電源端子snに接地電位を印加する。ここで、電源トランジスタ4esは駆動能力が低いため、電源端子snの電位はゆっくりと低下していく。このため、中間電位より僅かに低い端子se側の電位が、電源端子snの電位の低下に従ってゆっくりと低下していく(図12の端子se参照)。次に、端子seの電位がある程度低下したところで、駆動配線SAps−chをHIGHからLOWにして電源トランジスタ4dsをオンし、差動増幅器4aの電源端子spに電源電位Vddを印加する。電源トランジスタ4dsも駆動能力が低いため、ドレインと接続された差動増幅器4aの電源端子spの電位はゆっくりと上昇していく。このため、中間電位より僅かに高い端子so側の電位が、電源端子spの電位の上昇に従ってゆっくりと上昇していく(図12の端子so参照)。
最後に、端子soの電位がある程度上昇することで端子seと端子soとの間の電位差が明確になり、差動増幅器4aにおける画素の電位の読み出し論理がある程度確定したところで、駆動配線SAnl−chをLOWからHIGHにし、同じタイミングで駆動配線SApl−chをHIGHからLOWにする。これらの駆動パルスによって、電源トランジスタ4elと電源トランジスタ4dlとが同時にオンする。電源トランジスタ4elは駆動能力が高いため、ドレインと接続された差動増幅器4aの電源端子snの電位は、接地電位まで急激に低下し、これに伴って端子seの電位も接地電位まで急激に低下する。また、電源トランジスタ4dlも駆動能力が高いため、ドレインと接続された差動増幅器4aの電源端子spの電位は、電源電位まで急激に上昇し、これに伴って端子soの電位も電源電位まで急激に上昇する。端子seの電位が接地電位になり、端子soの電位が電源電位になると、それぞれの端子se,soの電位がLOW又はHIGHに確定する。
ここで検査対象の奇数側の画素に、例えばデータ保持用キャパシタCsのリークが生じてLOW固定不良が発生していたものとする。この場合に、図10のSの破線に示すように、ソース線Sの電位がリファレンス(中間電位)より若干低下するものとする。そうすると、駆動配線SAns−chがHIGHとなって、電源端子snの電位が接地電位へ向かってゆっくりと低下し始めると、差動増幅器4aの端子soの電位も低下していく(図12の端子soの破線参照)。そして、駆動配線SAps−chがLOWになり、電源端子spの電位が電源電位Vddへ向かって上昇し始めると、差動増幅器4aの端子seも上昇していく(図12の端子seの破線参照)。最後に、駆動配線SAnl−chがHIGHとなり、駆動配線SApl−chがLOWになると、差動増幅器4aの端子soの電位は急激に接地電位まで低下し(図12の端子soの破線参照)、端子seの電位は急激に電源電位Vddまで上昇する(図12の端子seの破線参照)。
つまり、この場合には、端子so,seの電位は、画素が正常な場合と逆の論理値となる。
端子so,seの電位がLOW又はHIGHに確定すると、端子soの電位を出力させるために、接続制御信号TEをHIGHにしてトランスミッションゲート部9’のトランジスタをオンにさせる。
差動増幅器4aの端子soの確定した論理データは、so配線4gから対応するソース線Sに供給される。トランスミッションゲート部6の各トランジスタのゲートTG1からTGnを順に開き(HIGHにし)、ビデオ信号線7から順番に第1行目の各画素の画素データを読み出し、出力端子outoとouteに出力させる。
ゲート線G1に接続されたすべての画素のデータが読み出されたら、ゲート線G1をLOWにし、駆動配線SAns−ch,SAnl−chを接地電位,SAps−ch,SApl−chを電源電位にして差動増幅器4aを動作停止させる。次に、プリチャージ制御信号PCGをHIGHにして、全ソース線Sをプリチャージする。
以降、上述した動作を、ゲート線G2からGmの各ラインについて繰り返すことによって順番に基板上の画素の検査が行われる。
こうして、確定した端子se,soの電位が、トランスミッションゲート部6を介してテスト装置15に出力される。画素が正常な場合には、図12のouto,outeの実線に示すように、HIGHの出力が得られる。画素にLOW固定不良が生じている場合には、図12のouto,outeの破線に示すように、LOWの出力が得られる。こうして、テスト装置15は検査対象の画素にLOW固定不良が生じているか否かを検出することができる。
このように、各差動増幅器4aは、外部から印加された中間電位であるリファレンスと、各ソース線Sの電位とを比較することで、比較結果によって画素の不良を判定する。
なお、リファレンスを中間電位に設定し、検査対象画素にLOWを書き込むことによって、HIGH固定不良の検査を行うことができることは明らかである。
なお、本実施の形態は、全画素について、2回の検査を行うだけで画素の良不良を確実に判定することができ、第1の実施の形態に比べて、検査時間を短縮することができる。他の効果は第1の実施の形態と同様である。
また、第1の実施の形態の変形例と同様に、表示データ読み出し回路部4の構成を変更し、差動増幅器4aの電源端子sp側に電源トランジスタを1つ接続し、電源端子sn側に駆動能力の異なる複数の電源トランジスタを接続するようにしてもよい。また、電源端子sp側に駆動能力の異なる複数の電源トランジスタを接続し、電源端子sn側に電源トランジスタを1つ接続するように構成してもよい。
(第3の実施の形態)<c.検査列切換外部リファレンス型>
図13は本発明の第3の実施の形態に係り、検査列切換外部リファレンス型の電気光学装置用基板を示す回路図である。図13において図11と同一の構成要素については、同一の符号を付して説明を省略する。本実施の形態は、1つの差動増幅器4aで2本のソース線に接続された画素の検査を可能にするものである。
図13は本発明の第3の実施の形態に係り、検査列切換外部リファレンス型の電気光学装置用基板を示す回路図である。図13において図11と同一の構成要素については、同一の符号を付して説明を省略する。本実施の形態は、1つの差動増幅器4aで2本のソース線に接続された画素の検査を可能にするものである。
図13においては、基板1Cは、4行×6列画素で表示素子アレイ部2を示しているが、表示素子アレイ部2、Xドライバ部5a、Yドライバ部5b、トランスミッションゲート部6、ビデオ信号線7、差動増幅器10及び表示データ読み出し回路部4の構成は第2の実施の形態と同様である。表示データ読み出し回路部4と表示素子アレイ部2との間には、イコライズ回路部8、プリチャージ及びリファレンス回路部13及びトランスミッションゲート部19が設けられている。プリチャージ及びリファレンス回路部13、イコライズ回路部8並びに表示データ読み出し回路部4によってテスト回路が構成される。
第2の実施の形態においては、so配線4gを検査配線として差動増幅器4aの端子soに画素から読み出した画素信号を与え、se配線4fをリファレンス配線として差動増幅器4aの端子seに外部からのリファレンスを与えた。
これに対し、本実施の形態は、検査配線とリファレンス配線とを相互に切換え可能にして、1つの差動増幅器4aで奇数列と偶数列の2列に接続された画素の検査を可能にするものである。この切換えをトランスミッションゲート部19によって行うようになっている。
トランスミッションゲート部19は、奇数列のソース線S1,S3,…に対応して設けられたn/2個のトランジスタ9ao及び偶数列のソース線S2,S4,…に対応して設けられたn/2個のトランジスタ9aeを有している。差動増幅器4aの端子soに接続されたso配線4gは、トランジスタ9aoのソース・ドレイン路を介して奇数列のソース線S1,S3,…に接続される。また、差動増幅器4aの端子seに接続されたse配線4fは、トランジスタ9aeのソース・ドレイン路を介して偶数列のソース線S2,S4,…に接続される。
トランジスタ9ao,9aeのゲートは、夫々トランスファゲート9bo,9beを介してTEゲートデコード回路9dに接続されている。トランスファゲート9bo,9beはゲートに、端子9fからのテスト回路接続制御信号がインバータ9eを介して与えられる。端子27に接続されたプルダウン回路によって、非テスト時は端子9fはLOWであり、インバータ9eの出力はHIGHであって、トランスファゲート9bo,9beはオフである。テスト時には端子9fにHIGHの制御信号が印加されて、トランスファゲート9bo,9beはオンとなる。
TEゲートデコード回路9dは、検査配線を決定するための選択信号TEo,TEeを出力する。トランスファゲート9bo,9beは、導通状態になると、TEゲートデコード回路9dからの選択信号TEo,TEeをトランジスタ9ao,9aeのゲートに与えるようになっている。
選択信号TEo・TEeの一方は必ずHIGH,他方は必ずLOWである。TEゲートデコード回路9dは、奇数列の画素の検査を行う場合には、選択信号TEeをLOWにし、選択信号TEoについてはHIGHに切換える。検査フローに応じて,テスト回路接続制御信号9fがHIGH・LOWに切り替わることで,選択信号TEo‘がHIGH・LOWに切り替わり,トランジスタ9aoの開閉が切り替わる.すなわち,テスト時はテスト回路接続制御信号9fがHIGHとなり,インバータ9eの出力がLOWとなって9boがオン,TEoのHIGH信号がTEo’に伝達される。一方非テスト時はテスト回路接続制御信号9fがLOWとなり,インバータ9eの出力がHIGHとなって9boがオフ,TEoのHIGH信号がTEo’に伝達されず,プルダウン回路によってTEo’はLOWになる。また、TEゲートデコード回路9dは、偶数列の画素の検査を行う場合には、接続制御信号TEoをLOWにし、接続制御信号TEeについては検査フローに応じてLOW又はHIGHに切換える。
次に、図14のタイミングチャートを参照して検査方法について説明する。本実施の形態においても検査の全体の流れは図5のフローと同様である。図14は本実施の形態における読み出し動作を示している。
本実施の形態においては、検査配線とリファレンス配線とを相互に切換え可能である点が第2の実施の形態と異なるのみである。図14の例はTEゲートデコード回路9dがTEoを選択し(TEoをHIGHにし)テスト回路接続制御信号9fを検査フローに応じてLOW,HIGH切換えた状態を示している(TEo’)。即ち、この場合には、トランジスタ9aoがオン、トランジスタ9aeがオフとなり、奇数列のソース線S1,S3,…がso配線4gに接続されると共に、奇数列のソース線S2,S4,…とse配線4fとの接続は切断される。
即ち、図14の例は、第2の実施の形態と同様の状態となり、図12と同様の検査が行われる。なお、図14に示すように、端子soからso配線4g及び奇数列のソース線S1,S3,…を介して読み出したデータは、奇数列のoutoのみから出力されることになる。
偶数列の画素の検査を行う場合には、TEゲートデコード回路9dは、選択信号TEoを選択し(TEeをHIGHにし)、テスト回路接続制御信号9fを検査フローに応じてLOW又はHIGHに切換える。これにより、トランジスタ9aeがオン、トランジスタ9aoがオフとなり、偶数列のソース線S2,S4,…がse配線4fに接続されると共に、奇数列のソース線S1,S3,…とso配線4gとの接続は切断される。
なお、電圧印加端子3aからso配線に供給された中間電位のプリチャージ電位がリファレンス電位として端子soに供給される.
他の作用は第2の実施の形態と同様である。
なお、第2の実施の形態の変形例と同様に、表示データ読み出し回路部4の構成を変更し、差動増幅器4aの電源端子sp側に電源トランジスタを1つ接続し、電源端子sn側に駆動能力の異なる複数の電源トランジスタを接続するようにしてもよい。また、電源端子sp側に駆動能力の異なる複数の電源トランジスタを接続し、電源端子sn側に電源トランジスタを1つ接続するように構成してもよい。
他の作用は第2の実施の形態と同様である。
なお、第2の実施の形態の変形例と同様に、表示データ読み出し回路部4の構成を変更し、差動増幅器4aの電源端子sp側に電源トランジスタを1つ接続し、電源端子sn側に駆動能力の異なる複数の電源トランジスタを接続するようにしてもよい。また、電源端子sp側に駆動能力の異なる複数の電源トランジスタを接続し、電源端子sn側に電源トランジスタを1つ接続するように構成してもよい。
以上のように、上記3つの実施の形態では、本発明の電気光学装置用基板について、アクティブマトリックス型表示装置用基板を例にとって説明したが、本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
例えば、表示部に光学センサーを設けることで、入力機能を備えた表示装置用基板にも適用することが可能である。また、上記各実施の形態においては、差動増幅器の2つの端子に同数のソース線を接続する例を説明したが、相互に異なる数のソース線を接続するようにしてもよい。
また、本発明の電気光学装置用基板を用いた電気光学装置も本発明に含まれる。
例えば、一対の基板間に電気光学物質を挟持してなる電気光学装置であって、一対の基板の一方に本発明の電気光学装置用基板を用いたものである。
例えば、一対の基板間に電気光学物質を挟持してなる電気光学装置であって、一対の基板の一方に本発明の電気光学装置用基板を用いたものである。
なお、本発明が適用可能な電気光学装置の例としては、LCOS(Liquid Crystal on Silicon)を含む液晶装置の他に、有機EL装置などがある。また、画素内にSRAMなどのメモリ素子を設けた液晶装置、プラズマディスプレイ、電界放出型ディスプレイ(FED、SED)、DMD(デジタルマイクロミラーデバイス)などの画素メモリの検査にも本発明は適用可能である。
また、上述の電気光学装置を用いた電子機器も本発明に含まれる。図15及び図16は、電子機器の例を示す図である。図15は、1つの例に係るパーソナルコンピュータの外観図である。図16は、1つの例に係る携帯電話の外観図である。図15に示すように、電子機器としてのパーソナルコンピュータ100の表示部101に、上述した電気光学装置、例えば液晶表示装置が用いられる。図16に示すように、電子機器として携帯電話200の表示部201に、上述した電気光学装置、例えば液晶表示装置が用いられる。
他にも、電子機器としては、例えば、光源と該光源から出射された光を変調するライトバルブと、該ライトバルブにより変調された光を投射するための光学系を備えた、投射型表示装置である。さらに、電子機器としては、他にも、テレビジョンや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る表示パネルが適用可能なのは言うまでもない。
本発明は、以上説明したTFTを含む液晶表示装置に限られことはなく、アクティブマトリックス駆動の表示装置に適用できるものである。
1A…素子基板、2…表示素子アレイ部、2a…画素、3…プリチャージ回路部、4…表示データ読み出し回路部、4a,10…差動増幅器、4d,4e…電源トランジスタ、5a…Xドライバ部、5b…Yドライバ部、6…トランスミッションゲート部、7…ビデオ信号線、8…イコライズ回路部、9…トランスミッションゲート部、S1〜S12…ソース線、G1〜G4…走査線
Claims (14)
- 互いに交差する複数の走査線及び複数の信号線と、
前記複数の走査線及び前記複数の信号線の交差に対応してマトリックス状に配置された複数の画素と、
前記信号線に電気的に接続され、前記画素に供給された第1の電位信号が入力される第1の端子と、参照電位としての第2の電位信号が入力される第2の端子とを具備し、前記第1の電位信号と前記第2の電位信号との電位を比較して、前記第1の電位信号が低い場合には前記第1の端子の電位をより低くし、前記第1の電位信号が高い場合には前記第1の端子の電位をより高くして出力する増幅器と、
第1の電源電位を前記増幅器に供給する第1の供給手段と、
前記第1の電源電位よりも低位の第2の電源電位を前記増幅器に供給する第2の供給手段とを備え、
前記第1及び第2の駆動手段の少なくとも一方は、駆動能力が異なるとともに、並列接続された複数のトランジスタを具備していること特徴とする電気光学装置用基板。 - 前記第1の電源電位は、前記第1及び第2の電位信号のうちの高い電位よりも高く、
前記第2の電源電位は、前記第1及び第2の電位信号のうちの低い電位より低い、
ことを特徴とする請求項1に記載の電気光学装置用基板。 - 前記第1の供給手段に具備された複数のトランジスタの導電型がp型であり、前記第2の供給手段に具備された複数のトランジスタの導電型がn型であることを特徴とする請求項1叉は請求項2に記載の電気光学装置用基板。
- 並列に接続された駆動能力の異なる複数の前記トランジスタは、それぞれゲート寸法が異なることを特徴とする、請求項1から請求項3のいずれか一項に記載の電気光学装置用基板。
- 前記増幅器は、前記第2の端子も前記信号線に電気的に接続されていることを特徴とする請求項1から請求項3のいずれか一項に記載の電気光学装置用基板。
- 前記第1の端子には奇数列の前記信号線が、前記第2の端子には偶数列の前記信号線が電気的に接続されることを特徴とする請求項5に記載の電気光学装置用基板。
- 前記第2の端子には、前記第2の電位信号を供給するための供給線が電気的に接続されていることを特徴とする請求項1から請求項3のいずれか一項に記載の電気光学装置用基板。
- 前記第2の端子には、前記参照電位を供給する信号線が電気的に接続されていることを特徴とする請求項1から請求項3のいずれか一項に記載の電気光学装置用基板。
- 奇数列の信号線と偶数列の信号線とに夫々電気的に接続される接続手段とを更に具備し、
前記接続手段は、前記第1及び第2の端子のいずれか一方と前記奇数列叉は偶数列の信号線とを電気的に接続することを特徴とする請求項1から請求項3のいずれか一項に記載の電気光学装置用基板。 - 一対の基板が貼り合わされてなる電気光学装置において、前記一対の基板の一方に請求項1から請求項9のいずれか一項に記載の電気光学装置用基板を用いたことを特徴とする電気光学装置。
- 請求項10に記載の電気光学装置を用いたことを特徴とする電子機器。
- 互いに交差する複数の走査線及び複数の信号線と、前記複数の走査線及び前記複数の信号線の交差に対応してマトリックス状に配置された複数の画素と前記信号線に電気的に接続され、前記画素に供給された第1の電位信号が入力される第1の端子と、参照電位としての第2の電位信号が入力される第2の端子とを具備し、前記第1の電位信号と前記第2の電位信号とを比較して、前記第1の電位信号が低い場合には前記第1の端子の電位をより低くし、前記第1の電位信号が高い場合には前記第1の端子の電位をより高くして出力する増幅器と、第1のトランジスタを具備し、前記第1及び第2の電位信号のうち高い電位よりもさらに高い電位を前記第1のトランジスタを介して前記増幅器に供給する第1の供給手段と、互いに並列に接続された駆動能力の異なる複数の第2のトランジスタを具備し、前記第1及び第2の電位信号のうち低い電位よりもさらに低い電位を前記第2のトランジスタを介して前記増幅器に供給する第2の供給手段とを有する電気光学装置用基板の検査方法であって、
前記第1及び第2のトランジスタを時系列に駆動し、かつ、前記第2のトランジスタの中で最も駆動能力の低いトランジスタを最初に駆動する手順を具備したことを特徴とする電気光学装置用基板の検査方法。 - 前記第1の供給手段が、互いに並列に接続された駆動能力の異なる複数の前記第1のトランジスタを具備しており、最も駆動能力の低いトランジスタを前記複数の第1のトランジスタの中で最初に駆動する手順を具備したことを特徴とする請求項12に記載の電気光学用基板の検査方法。
- 前記第1のトランジスタの導電型がp型であり、前記第2のトランジスタの導電型がn型であることを特徴とする、請求項12叉は請求項13に記載の電気光学装置用基板の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005055420A JP2006243096A (ja) | 2005-03-01 | 2005-03-01 | 電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005055420A JP2006243096A (ja) | 2005-03-01 | 2005-03-01 | 電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006243096A true JP2006243096A (ja) | 2006-09-14 |
Family
ID=37049600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005055420A Withdrawn JP2006243096A (ja) | 2005-03-01 | 2005-03-01 | 電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006243096A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008083529A (ja) * | 2006-09-28 | 2008-04-10 | Seiko Epson Corp | アクティブマトリクス基板、アクティブマトリクス基板の検査方法および電気光学装置 |
-
2005
- 2005-03-01 JP JP2005055420A patent/JP2006243096A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008083529A (ja) * | 2006-09-28 | 2008-04-10 | Seiko Epson Corp | アクティブマトリクス基板、アクティブマトリクス基板の検査方法および電気光学装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4207017B2 (ja) | 電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器 | |
US7009418B2 (en) | Inspecting method, semiconductor device, and display apparatus | |
JP4432829B2 (ja) | 電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器 | |
JP2003043945A5 (ja) | ||
US8520076B2 (en) | Liquid crystal display and method of testing the same | |
US20070052874A1 (en) | Display apparatus including sensor in pixel | |
US11054708B2 (en) | Liquid crystal device, wavelength selection optical switch apparatus, and pixel inspection method of liquid crystal device | |
WO2010038513A1 (ja) | 表示装置 | |
CN112445036B (zh) | 液晶设备及其像素检查方法、以及波长选择光开关装置 | |
JP4432828B2 (ja) | 電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器 | |
CN100476909C (zh) | 电光装置基板及其检测方法以及电光装置和电子设备 | |
JP2006308630A (ja) | 電気光学装置、電子機器、及び電気光学装置の検査方法 | |
JP2006243096A (ja) | 電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器 | |
JP2006235165A (ja) | 電気光学装置用基板、電気光学装置及び電子機器 | |
JP2008310338A (ja) | 電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器 | |
JP2006243095A (ja) | 電気光学装置用基板、電気光学装置、及び電子機器 | |
JP2006235164A (ja) | 電気光学装置用基板、電気光学装置及び電子機器 | |
JP2007183192A (ja) | 検査方法、検査回路及び電気光学装置用基板、並びに電気光学装置 | |
JP2006234998A (ja) | 電気光学装置用基板、電気光学装置及び電子機器 | |
JP2006133258A (ja) | 電気光学装置用基板、電気光学装置、電子機器及び電気光学装置用基板の検査方法 | |
JP2006235160A (ja) | 電気光学装置用基板、電気光学装置及び電子機器 | |
JP2007219354A (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
JP7322941B2 (ja) | 反射型液晶表示装置 | |
JP2007003982A (ja) | 電気光学装置及び電子機器 | |
JP2006268028A (ja) | 電気光学装置用基板、電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080513 |