JP2000304796A - 電気光学装置用基板の検査方法、電気光学装置用基板及び電気光学装置並びに電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 電気光学装置を構成する基板のうち、素子基
板が半導体基板であっても、当該素子基板の欠陥検査を
容易に行う。 【解決手段】 ２個の画素に対し、所定の電位を基準と
して互いに極性反転した電圧レベルの検査信号ＣＸ１、
ＣＸ２を、アナログスイッチ１６１と当該画素に接続さ
れるデータ線１１４とを介してそれぞれ書き込んだ後、
書き込まれた画素から、互いに極性反転された電圧レベ
ルの信号Ｃ１、Ｃ２を、当該画素に接続されるデータ線
１１４と画像信号線１１３を介し読み出し、差動増幅器
２００によって両者の差分を求めて、この差分電圧に基
づいて、画素または周辺回路の欠陥を検出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、トランジスタ等の
良否を容易に検査することが可能な電気光学装置用基板
の検査方法、この検査方法を使用する上で前提となる電
気光学装置用基板、及び、この基板を用いた電気光学装
置、並びに、電子機器に関する。

【０００２】

【従来の技術】電気光学装置では、画素電極が形成され
た素子基板と対向電極が形成された対向基板との間に電
気光学材料、例えば、液晶を挟持するとともに、画素電
極をトランジスタによって駆動する構成が一般的であ
る。また、近年では、画素電極を駆動するトランジスタ
とともに、ドライバ回路などの周辺回路も同時に作り込
む構成についても一般的となりつつある。この結果、電
気光学装置を構成する素子基板には、数万〜数百万の素
子が微細に配列することとなった。

【０００３】このため、画素や周辺回路などに素子欠陥
のない素子基板を、歩留まり１００％で製造すること
は、確率的に言って不可能であるので、製造時において
欠陥のある素子基板を排除することが品質管理の面で重
要となる。そこで、近年、電気光学材料を挟持する前
（または後）の素子基板に対して、ある電圧レベルの信
号を一旦画素に書き込んだ後に、書き込んだ電圧を読み
出して、所定の電圧レベルに達していなければ、「欠陥
有」と判別する検査が行われている。

【０００４】一方、表示画面の高精細化に伴って、動作
周波数も高められているので、さらに、高開口率の要請
に伴って、画素を駆動するトランジスタに小サイズ化が
要求されているので、従来より広く用いられてきた薄膜
トランジスタ（Thin Film Transistor：以下「ＴＦＴ」
と称する）では対処できないケースが出始めている。

【０００５】そこで、これに対処すべく、電気光学装置
を構成する素子基板を、電子移動度の高い半導体基板と
し、この半導体基板上に、画素を駆動するトランジスタ
や周辺回路の駆動素子を形成することで、高速応答性
と、画素を駆動するトランジスタの小サイズ化とを両立
させる構成が検討されている。

【０００６】

【発明が解決しようとする課題】しかしながら、素子基
板として半導体基板を用いる構成では、上述のような検
査を行うことが困難である、という問題が生じた。この
理由は、次の通りである。すなわち、ＴＦＴは、ガラス
基板のような絶縁体上に形成されるので、ソース領域や
ドレイン領域などに容量がほとんど付加しないのに対し
て、半導体基板上に形成されるトランジスタではウェル
領域が基準電位となるので、ソース領域およびドレイン
領域には接合容量が付加されるとともに、ゲート電極下
の酸化膜による容量が付加される。このため、ＴＦＴで
は、読み出し時に数十ｍＶ程度の電圧振幅が得られるの
に対して、半導体基板上に形成されるトランジスタで
は、数ｍＶ程度の振幅しか得られない。したがって、読
み出した電圧レベルがノイズに埋もれる傾向にあり、こ
のため、欠陥の有無の判断が困難になるからである。

【０００７】本発明は、上述した問題に鑑みてなされた
ものであり、その目的とするところは、素子基板として
半導体基板を用いる場合であっても、素子基板の欠陥検
査を容易に行うことが可能な電気光学装置用基板の検査
方法、この検査方法を使用する上で前提となる電気光学
装置用基板、及び、この基板を用いた電気光学装置、並
びに、電子機器を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に本発明は、画素電極とトランジスタとからなる画素を
備え、前記トランジスタが前記画素電極とデータ線との
間に介挿された電気光学装置用基板の検査方法であっ
て、少なくとも２個の画素に対し、所定の電位を基準と
して互いに極性反転した電圧レベルの検査信号を、当該
画素に接続されるデータ線を介してそれぞれ書き込む過
程と、書き込まれた画素のうち少なくとも２個の画素か
ら、互いに極性反転された電圧レベルを、当該画素に接
続されるデータ線を介し読み出す読出過程と、前記読出
過程により読み出された電圧レベル同士の差分を求める
過程と、前記両者の差分に基づいて、画素または周辺回
路の欠陥を検出する過程とを備えることを特徴としてい
る。

【０００９】本発明では、まず、少なくとも２個の画素
に対し、所定の電位を基準として互いに極性反転した電
圧レベルの検査信号が、当該画素に接続されるデータ線
を介してそれぞれ書き込まれる。このため、画素が有す
る容量成分に、互いに逆極性の検査信号が書き込まれる
こととなる。次に、書き込まれた少なくとも２個の画素
から、電圧レベルが読み出されて、両者の差分が求めら
れる。このため、例えば、読み出される画素の個数が２
個であって、読み出された２個の画素が正常であれば、
差分信号の電圧振幅は２倍となるが、いずれかの画素が
欠陥であれば、または、周辺回路が欠陥であれば、当該
振幅は得られない。このため、差分信号に基づいて画素
または周辺回路の欠陥を検出することが可能となる。

【００１０】さらに、本発明では、互いに逆極性の検査
信号を書き込んだ後に、読み出して両者の差分を求めて
いるので、ノイズ成分が相殺されることになる。このた
め、電気光学装置用基板が、特に、各種の容量が付加す
ることによりノイズの影響を受けやすい半導体基板であ
る場合でも、差分信号がノイズに埋もれてしまう、とい
うことが防止されるので、当該基板に形成されたトラン
ジスタなどの欠陥を良好に判別することが可能となる。
なお、本発明では、素子基板がガラス等の絶縁体である
場合にも適用可能である。

【００１１】加えて、本発明では、２個以上の画素につ
いて同時に欠陥の有無を判別することができるので、１
個毎に画素の欠陥を判別する従来の方式と比較すると、
検査効率の向上が図られる。

【００１２】さて、一般に、当該基板に形成されるデー
タ線には、容量成分が多少なりとも付加される。このた
め、データ線は、ある電圧レベルを有することになる
が、この電圧レベルと、読み出された電圧レベルとの差
が大きい場合、それだけ電圧レベルの遷移に時間を要す
ることになる。このため、本発明においては、前記読出
過程の前に、当該画素に接続されたデータ線を前記所定
の電位にそれぞれプリチャージする過程を、さらに備え
ることが望ましい。本発明によれば、データ線を、極性
反転の基準電位である所定の電位（中間電位）とした後
に、当該データ線を介して電圧レベルを読み出すので、
読み出しに要する時間を短縮することや、容量成分の付
加による影響を排除することが可能となる。なお、この
ようなプリチャージを行うためには、前記プリチャージ
の際に、前記トランジスタを一時的にオフとすることが
考えられる。

【００１３】また、本発明では、少なくとも２個の画素
に対して、前記検査信号を同時に書き込み、書き込まれ
た画素のうち少なくとも２個の画素から、互いに極性反
転された電圧レベルを同時に読み出すことが望ましい。
このような方法によれば、ノイズ成分の相殺という面に
おいて有利であるし、複数の画素を同時に駆動するの
で、検査のための構成を簡略化することが可能となる。

【００１４】さらに、本発明では、当該電気光学装置用
基板と対向電極を有する透明基板とを、互いに適当な間
隙をおいて配置して、両基板の間隙に電気光学材料を挟
持する前、または、後に、当該検査を行うことが望まし
い。本発明では、表示に用いる電気光学材料に対してで
はなく、画素電極とトランジスタとが有する容量成分に
対して、互いに逆極性の検査信号を書き込むので、電気
光学材料が挟持されているか否かにかかわらず、画素の
欠陥検査を行うことができる。このため、電気光学材料
を挟持した状態ではもちろん、基板単体の状態でも検査
可能となる。

【００１５】一方、上記目的を達成するために本発明
は、画素電極とトランジスタとからなる画素を備え、前
記トランジスタが前記画素電極とデータ線との間に介挿
された電気光学装置用基板であって、少なくとも２個の
画素に対し、所定の電位を基準として互いに極性反転し
た電圧レベルの検査信号を、当該画素に接続されるデー
タ線に供給するための第１のスイッチと、書き込まれた
画素のうち少なくとも２個の画素から、互いに極性反転
された電圧レベルを、当該画素に接続されるデータ線を
介し読み出すための第２のスイッチとを具備することを
特徴としている。本発明によれば、上述した方法によっ
て欠陥の有無を判別するために必要な検査回路が、当該
電気光学装置用基板それ自体に設けられているので、検
査を行うための特別な構成が、簡略化されることとな
る。

【００１６】本発明では、さらに、互いに極性反転され
た電圧レベルの差分を求める回路を備えることが望まし
い。このような構成によれば、検査に必要な回路が、当
該電気光学装置用基板それ自体にほぼ設けられるので、
検査が簡易化されることとなる。

【００１７】ここで、本発明においては、走査信号を順
次出力する走査線駆動回路と、前記検査信号が書き込ま
れた画素に対し、走査信号の供給を一時的に阻止するゲ
ート回路とをさらに備え、前記トランジスタは、走査線
に供給される走査信号にしたがってオンオフすることが
望ましい。この構成によれば、走査信号の供給が一時的
に阻止されると、トランジスタが一時的にオフするの
で、画素への書込・読出に影響を与えることなく、当該
画素に接続されたデータ線をプリチャージすることが可
能となる。

【００１８】また、本発明において、サンプリング制御
信号を順次出力するデータ線駆動回路をさらに備え、前
記第２のスイッチの各々は、前記データ線のそれぞれに
接続されるとともに、相隣接するデータ線にそれぞれ接
続される複数個が、画像信号線を介し供給される画像信
号を、同一のサンプリング制御信号にしたがって同時に
サンプリングして、対応するデータ線にそれぞれ供給す
るサンプリングスイッチと兼用されていることが望まし
い。この構成によれば、上記第２のスイッチの各々が、
表示を行う際に、データ線駆動回路によって駆動される
サンプリングスイッチと兼用されるので、検査のための
みに用いる構成要素が減少する結果、当該基板に形成さ
れる構成を簡略化することが可能となる。

【００１９】一方、本発明において、サンプリング制御
信号を順次出力するデータ線駆動回路と、前記データ線
のそれぞれに接続されるとともに、相隣接するデータ線
にそれぞれ接続される複数個が、画像信号線を介して供
給される画像信号または前記検査信号を、同一のサンプ
リング制御信号にしたがって同時にサンプリングして、
対応するデータ線にそれぞれ供給するサンプリングスイ
ッチとをさらに備え、前記第１のスイッチの各々は、前
記画像信号線の一端にそれぞれ接続され、前記第２のス
イッチの各々は、前記画像信号線の他端にそれぞれ接続
されていることが望ましい。この構成によれば、検査の
ためのみに用いる構成要素は、画像信号線にそれぞれ接
続される第１および第２のスイッチのみとなる。このた
め、サンプリングスイッチと兼用する構成と比較して、
第１のスイッチの個数が減少する結果、当該基板に形成
される構成をなお一層簡略化することが可能となる。

【００２０】また、本発明において、前記画像信号は、
時間軸に伸長されるとともに複数系統に変換されて、当
該複数本の画像信号線を介してそれぞれ供給され、前記
データ線は、当該複数本毎にブロック化され、ブロック
化された当該複数本のデータ線に対応するサンプリング
スイッチが、同一のサンプリング制御信号によって同時
に駆動されることが望ましい。この構成によれば、画像
信号は、複数系統に変換されるので、実質的に時間軸に
余裕が生じる。このため、ドット周端数が高い場合であ
っても、サンプリングスイッチには、高速な応答性が要
求されないで済む。

【００２１】加えて、本発明においては、前記サンプリ
ング制御信号の信号幅を、所定の期間に制限する位相調
整回路を、さらに備えることが望ましい。この構成によ
れば、位相調整回路によってサンプリング制御信号の信
号幅（信号がアクティブレベルとされる時間）が所定の
期間に制限されるので、相隣接するサンプリング制御信
号同士の重複が低減される。このため、本来、異なるサ
ンプリング制御信号によって駆動されるべきデータ線
に、同時に同一の画像信号がサンプリングされるという
事態が防止されるので、クロストークやゴーストなどの
発生が未然に抑えられることとなる。さらに、第２のス
イッチとサンプリングスイッチとを兼用する場合には、
第１のスイッチによる画素への書込時に、サンプリング
スイッチがオンしないようにする構成が望ましいが、位
相調整回路によって、この構成が実現される。

【００２２】一方、本発明において、前記トランジスタ
は半導体基板上に形成され、前記画素電極は反射性を有
することが望ましい。半導体基板の電子移動度は高いの
で、当該基板に形成されるトランジスタについて、高速
応答性とともに小サイズ化を図ること可能となる。な
お、半導体基板は不透明であるので、画素電極を反射性
として、反射型として用いることとなる。

【００２３】また、本発明において、前記第１および第
２のスイッチは、前記トランジスタと同一の半導体基板
上に形成されることが望ましい。このような各部の集積
化により、回路全体の低コスト化や、省スペース化等が
図られるとともに、素子間のばらつきも抑えられること
となる。

【００２４】加えて、上記目的を達成するために本発明
に係る電気光学装置にあっては、上記電気光学装置用基
板と、対向電極を有する透明基板とが、互いに適当な間
隙をおいて配置されるとともに、両基板の間隙に電気光
学材料が挟持されているので、小サイズ・高精細であっ
ても欠陥の検査が容易となる。

【００２５】さらに、上記目的を達成するために本発明
に係る電子機器にあっては、上記電気光学装置を表示部
として備えているので、欠陥のない高品位な表示が提供
されることとなる。

【００２６】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００２７】＜第１実施形態＞まず、本発明の第１実施
形態に係る電気光学装置について説明する。この電気光
学装置は、電気光学材料に液晶を用いた液晶装置であ
り、最終的には後述するように、素子基板と対向基板と
が、互いに一定の間隙を保って貼付され、この間隙に電
気光学材料としての液晶が挟持される構成となるが、こ
こでは、貼付前の素子基板の電気的な構成について説明
する。図１は、この素子基板の電気的な構成を示すブロ
ック図である。

【００２８】まず、素子基板１０１において画素領域１
０１ａには、複数本の走査線１１２が、図においてＸ
（行）方向に延在して形成され、また、複数本のデータ
線１１４が、Ｙ（列）方向に沿って延在して形成されて
いる。そして、これらの走査線１１２とデータ線１１４
との各交点においては、各画素を制御するトランジスタ
１１６のゲート電極が走査線１１２に接続される一方、
トランジスタ１１６のソース電極がデータ線１１４に接
続されるとともに、トランジスタ１１６のドレイン電極
が画素電極１１８に接続されている。

【００２９】また、液晶容量に保持された電荷のリーク
を防止するために、蓄積容量１１９が、各画素電極１１
８毎に設けられ、対応する画素電極１１８と容量線１１
５との間において液晶容量に対し並列に付加されてい
る。なお、液晶容量は、液晶が実際に挟持された場合
に、画素電極１１８と対向電極と両電極に挟持された液
晶とによって構成されるものである。また、容量線１１
５は、本実施形態では（高論理振幅）高位側電源ＶＥＥ
に接続されている。

【００３０】次に、素子基板１０１において画素領域１
０１ａの外側には、ＡＮＤ回路１３２を含む走査線駆動
回路１３０や、データ線駆動回路１４０のほか、サンプ
リングスイッチ１５１や、アナログスイッチ１６１など
の周辺回路１２０が形成されている。ここで、周辺回路
１２０の構成素子は、画素電極１１８に接続されたトラ
ンジスタ１１６と共通または異なる製造プロセスで形成
されたものである。ここで、特にプロセスを共通化する
と、素子基板１０１にあっては、製造効率の向上や、製
造コストの低下、素子特性の均一化などが図られる。

【００３１】さて、周辺回路１２０のうち、走査線駆動
回路１３０は、１垂直走査期間において、走査信号Ｇ
１、Ｇ２、……、Ｇｍをパルス的に順次供給するもので
あり、また、データ線駆動回路１４０は、いずれかの走
査信号が供給される１水平走査期間において、サンプリ
ング制御信号Ｓ１、Ｓ２、……、Ｓｎをパルス的に順次
供給するものである。また、各ＡＮＤ回路１３２は、検
査時において、外部回路または他の周辺回路から供給さ
れるイネーブル信号ＥＮにしたがって走査信号の出力を
一時的に阻止するものである。なお、電気光学材料が挟
持された後の通常表示時においては、イネーブル信号Ｅ
Ｎは常にＨアクティブとされる。このため、通常表示時
において走査信号Ｇ１、Ｇ２、……、Ｇｍは、ＡＮＤ回
路１３２を素通りすることとなる。

【００３２】一方、本実施形態において、画像信号ＶＩ
Ｄ１、ＶＩＤ２は、通常表示時においては、図示しない
シリアル−パラレル変換回路によって１系統の画像信号
Ｖｉｄｅｏ（図６参照）が時間軸に２倍に伸長分配され
て、２本の画像信号線１１３を介して供給されるもので
ある。ただし、画像信号ＶＩＤ１、ＶＩＤ２は、検査時
には不要となる。

【００３３】次に、各サンプリングスイッチ（トランス
ファーゲート）１５１は、データ線１１４のそれぞれに
１対１に対応して設けられたものである。ここで、各サ
ンプリングスイッチ１５１の一端は、対応するデータ線
１１４に接続され、その他端は、図において左から数え
て奇数番目のものにあっては画像信号ＶＩＤ１が供給さ
れる画像信号線１１３に接続され、偶数番目のものにあ
っては画像信号ＶＩＤ２が供給される画像信号線１１３
に接続されている。また、隣接するデータ線１１４に対
応する２個（奇数番目、および、これに続く偶数番目）
のサンプリングスイッチ１５１は、同一のサンプリング
制御信号にしたがって制御される構成となっている。す
なわち、サンプリングスイッチ１５１は、通常表示時で
は、２本の画像信号線１１３に供給される画像信号ＶＩ
Ｄ１、ＶＩＤ２を、サンプリング制御信号にしたがった
タイミングで同時にサンプリングして、対応するデータ
線１１４のそれぞれに供給する構成となっている。

【００３４】また、各アナログスイッチ（トランスファ
ーゲート）１６１は、サンプリングスイッチ１５１と同
様に、データ線１１４のそれぞれに１対１に対応して設
けらたものである。ただし、各アナログスイッチ１６１
の一端は、対応するデータ線１１４に接続され、その他
端は、図において左から数えて奇数番目のものにあって
は検査信号ＣＸ１が供給される信号線に接続され、偶数
番目のものにあっては検査信号ＣＸ２が供給される信号
線に接続されている。また、すべてのアナログスイッチ
１６１は、ゲート信号ＴＸにしたがって駆動制御される
構成となっている。なお、検査信号ＣＸ１、ＣＸ２およ
び信号ＴＸは、検査時に外部から供給される信号であ
る。このため、各アナログスイッチ１６１は、通常表示
時においては常時オフ状態となる。

【００３５】＜トランジスタ＞次に、素子基板１０１に
形成されるトランジスタについて説明する。図２（ａ）
は、画素電極１１８に接続されるトランジスタ１１６お
よびその周辺の構造を説明するための断面図である。こ
の図において、素子基板１０１は、単結晶シリコンや多
結晶シリコンなどの半導体基板からなり、この表面に
は、当該半導体基板よりも高不純物濃度のウェル領域１
２が形成されている。

【００３６】ここで、ウェル領域１２の表面には、素子
分離用の酸化膜１３が形成されているが、１画素毎に２
カ所の開口部が設けられている。これら開口部のうち、
１つは、トランジスタ１１６の形成領域であり、他の１
つは、図２（ａ）では省略されいるが蓄積容量１１９の
形成領域である。前者の開口部の中央には、熱酸化によ
り形成されるゲート酸化膜１１２ａを介し、ポリシリコ
ンやメタルシリサイド等からなるゲート電極が走査線１
１２として形成された後、これをマスクとした不純物の
ドーピングによって、ソース領域１１４ａおよびドレイ
ン領域１１８ａが形成されている。これにより、トラン
ジスタ１１６がＭＯＳ型ＦＥＴとして構成されることと
なる。

【００３７】次に、トランジスタ１１６や酸化膜１３な
どの上には、第１の層間絶縁膜１４が形成され、さら
に、この表面には、アルミニウムを主体とするデータ線
１１４および第１の補助配線１１８ｂが形成されてい
る。このうち、データ線１１４は、第１の層間絶縁膜１
４に設けられたコンタクトホールＣ１を介してソース領
域１１４ａに、また、第１の補助配線１１８ｂは、同じ
く第１の層間絶縁膜１４に設けられたコンタクトホール
Ｃ２を介してドレイン領域１１８ａに、それぞれ電気的
に接続されている。

【００３８】続いて、データ線１１４、第１の補助配線
１１８ｂおよび第１の層間絶縁膜１４の上には、第２の
層間絶縁膜１５が形成され、さらに、この表面には、ア
ルミニウムを主体とするメタル層１６および第２の補助
配線１１８ｃが形成されている。このうち、第２の補助
配線１１８ｃは、第２の層間絶縁膜１５に設けられたコ
ンタクトホールＣ３を介して第１の補助配線１１８ｂに
電気的に接続されている。ここで、メタル層１６は、周
辺回路１２０における素子間の接続配線とともに、トラ
ンジスタ１１６への光進入を防止する遮光層を兼用する
ものであり、画素領域１０１ａにあっては、全面（ただ
しコンタクトホールＣ３の周辺を除く）を覆って形成さ
れている。

【００３９】そして、メタル層１６、第２の補助配線１
１８ｃおよび第２の層間絶縁膜１５の上には、第３の層
間絶縁膜１７が形成されて、さらに、この表面には、ア
ルミニウムなどの反射性金属からなる画素電極１１８が
形成されている。ここで、第３の層間絶縁膜１７には、
コンタクトホールＣ４が設けられ、ここに、タングステ
ンなどの高融点金属からなる柱状の接続プラグ１１８ｄ
が充填されて、画素電極１１８と第２の補助配線１１８
ｃとの電気的な接続が図られている。この結果、画素電
極１１８は、接続プラグ１１８ｄ→第２の補助配線１１
８ｃ→第１の補助配線１１８ｂという経路を介して、ト
ランジスタ１１６のドレイン領域１１８ａと電気的に接
続されることになる。なお、液晶装置を実際に構成する
場合、画素電極１１８の表面には、さらに、パッシベー
ション膜や配向膜（ともに図示省略）が画素領域１０１
ａの全面に形成される。また、画素電極１１８は、接続
プラグ１１８ｄが充填された第３の層間絶縁膜をＣＭＰ
（化学的機械研磨）より平坦化して形成されるので、ほ
ぼ完全に鏡面化される。ただし、電気光学装置の用途が
直視型表示装置である場合には、良好な光散乱反射特性
を持たせるために、画素電極１１８は、適当な凹凸面上
に形成される。

【００４０】＜走査線駆動回路＞次に、周辺回路１２０
のうち、走査線駆動回路１３０について説明する。走査
線駆動回路１３０は、垂直走査期間の最初に供給される
転送開始パルスＤＹ−ＤまたはＤＹ−Ｕを、１水平走査
期間毎に供給されるクロック信号ＣＬＹおよびその反転
クロック信号ＣＬＹINVにしたがって、順次シフトする
ことによって、走査信号Ｇ１〜Ｇｍを所定の順番で出力
するものである。

【００４１】図３は、走査線駆動回路１３０の構成を示
すブロック図である。この図において、クロック信号Ｃ
ＬＹ、その反転クロック信号ＣＬＹINVおよび転送開始
パルスＤＹ−Ｄ（ＤＹ−Ｕ）は、いずれも図示しない回
路によって、通常表示時には、画像信号ＶＩＤ１、ＶＩ
Ｄ２と同期して供給されるものである。

【００４２】さて、走査線駆動回路１３０は、第０段〜
第（ｍ＋１）段のラッチ回路１３３０を備えており、１
個のラッチ回路１３３０は、クロック信号ＣＬＹおよび
その反転クロック信号ＣＬＹINVのレベル遷移（立ち下
がり、立ち上がり）時において、その直前の入力レベル
をラッチして出力するとともに、後段に位置するラッチ
回路１３３０の入力信号として供給するものである。

【００４３】また、各ラッチ回路１３３０は、図におい
てＤ方向およびＵ方向の双方向に転送可能である。ここ
で、垂直走査方向が下方向である場合には、Ｄ方向転送
となって、転送開始パルスＤＹ−Ｄが、ラッチ回路１３
３０の上側から入力されて下側から出力される一方、垂
直走査方向が上方向である場合には、Ｕ方向転送となっ
て、転送開始パルスＤＹ−Ｕが、ラッチ回路１３３０の
下側から入力されて、上側から出力される構成となって
いる。このため、前段とは、Ｄ方向転送の場合には上側
を意味し、Ｕ方向転送の場合には下側を意味することに
なる。反対に、後段とは、Ｄ方向転送の場合には下側を
意味し、Ｕ方向転送の場合には上側を意味することにな
る。

【００４４】一方、転送制御信号Ｄは、Ｄ方向転送の場
合にアクティブとなって、クロックドインバータ１３４
４の動作を許可する信号であり、転送制御信号Ｕは、Ｕ
方向転送の場合にアクティブとなって、クロックドイン
バータ１３５４の動作を許可する信号である。したがっ
て、両者は互いに排他的な信号である。

【００４５】また、第０段、第２段、……、第（ｍ−
２）段、第ｍ段（以下、説明の便宜上「偶数段」とい
う）のクロックドインバータ１３３２は、クロック信号
ＣＬＹの立ち上がり（反転クロック信号ＣＬＹINVの立
ち下がり）において入力信号を取り込んで反転するもの
であり、同段のクロックドインバータ１３３６は、反対
に、反転クロック信号ＣＬＹINVの立ち上がり（クロッ
ク信号ＣＬＹの立ち下がり）において入力信号を取り込
んで反転するものである。ここで、Ｄ方向転送の場合に
おいて、反転クロック信号ＣＬＹINVが立ち上がると、
クロックドインバータ１３４４の出力がクロックドイン
バータ１３３６に取り込まれるとともに、クロックドイ
ンバータ１３４４の入力に反転帰還されるので、結局、
その前のクロック信号ＣＬＹの立ち上がりにおいてクロ
ックインバータ１３３２に取り込まれた信号は、クロッ
ク信号ＣＬＹ（反転クロック信号ＣＬＹINV）の１周期
分保持されることとなる。

【００４６】なお、第１段、第３段、……、第（ｍ−
１）段、第（ｍ＋１）段（以下、説明の便宜上「奇数
段」という）にあっては、入力されるクロック信号ＣＬ
Ｙおよび反転クロック信号ＣＬＹINVの関係が、偶数段
のものとは入れ替わっているので、偶数段のクロックド
インバータ１３３２、１３３６の取り込みタイミングに
ついても、それぞれ奇数段のものと入れ替わったものと
なる。

【００４７】このような構成において、Ｄ方向転送の場
合、転送制御信号Ｄによってクロックドインバータ１３
４４の動作が許可されるが、クロックドインバータ１３
５４の動作は禁止されるので、クロックドインバータ１
３３２の出力は、クロックドインバータ１３４４により
反転されて、当該ラッチ回路１３３０の出力信号とされ
るとともに、この反転信号がクロックドインバータ１３
３６の入力に帰還されることになる。この際、偶数段の
クロックドインバータ１３３２は、クロック信号ＣＬＹ
の立ち上がりで入力信号を取り込む一方、この後段に位
置する奇数段のクロックドインバータ１３３２は、反転
クロック信号ＣＬＹINVの立ち上がりで入力信号を取り
込むので、奇数段のインバータ１３４４から出力される
信号Ｇ（ｊ＋１）’は、その前段たる偶数段のインバー
タ１３４４から出力される信号Ｇｊ’よりも、クロック
信号ＣＬＹ（反転クロック信号ＣＬＹINV）の半周期だ
け遅延したものとなる。なお、ｊは、第０段〜第（ｍ＋
１）段のラッチ回路１３３０を一般化して説明するため
ものである。

【００４８】したがって、Ｄ方向転送の場合、第０段〜
第ｍ段のラッチ回路１３３０から出力される信号Ｇ０’
〜Ｇｍ’は、図４に示される通りとなる。すなわち、第
０段のラッチ回路１３３０から出力される信号Ｇ０’
は、垂直走査期間の１番最初に入力される転送開始パル
スＤＹ−Ｄを、クロック信号ＣＬＹの立ち上がりで取り
込んだものとなり、続く第１段〜第ｍ段のラッチ回路１
３３０からそれぞれ出力される信号Ｇ１’〜Ｇｍ’は、
信号Ｇ０’を、クロック信号ＣＬＹの半周期ずつ順次シ
フトしたものとなる。

【００４９】一方、Ｕ方向転送の場合、転送制御信号Ｕ
によってクロックドインバータ１３５４の動作が許可さ
れるが、クロックドインバータ１３４４の動作は禁止さ
れるので、クロックドインバータ１３３６の出力は、ク
ロックドインバータ１３５４により反転されて、当該ラ
ッチ回路１３３０の出力信号とされるとともに、この反
転信号がクロックドインバータ１３３２の入力に帰還さ
れることになる。したがって、Ｕ方向転送におけるラッ
チ回路１３３０の等価回路は、Ｄ方向転送のものを上下
反転させたものとなるから、結局、第（ｍ＋１）段〜第
１段のラッチ回路１３３０からそれぞれ出力される信号
Ｇｍ’〜Ｇ０’は、図４の括弧書で示される通りとな
る。すなわち、第（ｍ＋１）段のラッチ回路１３３０か
ら出力される信号Ｇｍ’は、垂直走査期間の１番最初に
入力される転送開始パルスＤＹ−Ｕを、クロック信号Ｃ
ＬＹの立ち上がりで取り込んだものとなり、続く第ｍ段
〜第１段のラッチ回路１３３０からそれぞれ出力される
信号Ｇｍ−１’〜Ｇ０’は、信号Ｇｍ’を、クロック信
号ＣＬＹの半周期ずつ順次シフトしたものとなる。

【００５０】さて、図３において、ＮＡＮＤ回路１３６
０は、第１段〜第ｍ段のラッチ回路１３３０に対応して
設けられるものであり、対応するラッチ回路１３３０に
おける入力信号と出力信号との否定論理積を出力する。
インバータ１３７０は、各ＮＡＮＤ回路１３６０に対応
して設けられるものであり、対応するＮＡＮＤ回路１３
６０による否定論理積を反転する。

【００５１】上述のように、Ｄ方向転送（Ｕ方向転送）
にあっては、各ラッチ回路１３３０から出力される信号
Ｇ０’〜Ｇｍ’（Ｇｍ’〜Ｇ０’）は、クロック信号Ｃ
ＬＹの半周期毎に順次シフトした関係にあるので、図４
に示されるように、隣接同士においてその半分期間が互
いに重複する。そして、この重複期間が、ＮＡＮＤ回路
１３６０およびインバータ１３７０により取り出され
て、図４に示されるように、走査信号Ｇ１、Ｇ２、…
…、Ｇｍとして出力される構成となっている。

【００５２】したがって、走査信号は、Ｄ方向転送では
Ｇ１、Ｇ２、……、Ｇｍという順番にて、Ｕ方向転送で
はＧｍ、Ｇｍ−１、……、Ｇ１という順番にて、それぞ
れクロック信号ＣＬＹの半周期毎に順次遅延して、互い
に重複することなく出力されることとなる。

【００５３】なお、ＮＡＮＤ回路１３６０は、実際に
は、イネーブル信号ＥＮにしたがって走査信号の供給を
素子するＡＮＤ回路１３２（図１参照）と統合されて、
３入力型が用いられる。また、インバータ１３７０は、
実際には、順次チャネル幅を大きくしながら複数段接続
されるるとともに、レベルシフタを内蔵して低論理振幅
信号を高論理振幅信号に変換する構成となっている。こ
のようにインバータを複数段接続する理由は、同一の走
査線１１２に多数のトランジスタ１１６が接続されてい
るので、この負荷合計に応じて、駆動能力を順次高める
ことが必要となるためである。また、論理振幅を変換す
る理由は、周辺回路１２０が一般にＣＭＯＳ回路で構成
されるので、その出力電圧は３〜５Ｖ程度であるのに対
し、画素電極１１８に接続されたトランジスタ１１６に
は、液晶を十分に駆動すべく、２０Ｖ程度の動作電圧範
囲が要求されるからである。なお、元々の入力信号を高
論理振幅信号にしてしまい、回路構成全体を高論理振幅
回路で構成しても良い。

【００５４】＜データ線駆動回路＞次に、データ線駆動
回路１４０について説明する。データ線駆動回路１４０
は、水平走査期間の最初に供給される転送開始パルスＤ
Ｘ−ＲまたはＤＸ−Ｌを、クロック信号ＣＬＸおよびそ
の反転クロック信号ＣＬＸINVにしたがって、順次シフ
トすることによって、サンプリング制御信号Ｓ１〜Ｓｎ
を所定の順番で出力するものである。

【００５５】したがって、その構成は、図５に示される
ように、供給される信号のタイミングについては異なる
が、走査線駆動回路１３０と類似したものとなる。すな
わち、データ線駆動回路１４０は、転送開始パルスＤＹ
−Ｄ（ＤＹ−Ｕ）および転送制御信号Ｄ（Ｕ）の替わり
に、転送開始パルスＤＸ−Ｒ（ＤＸ−Ｌ）および転送制
御信号Ｒ（Ｌ）を入力するとともに、クロック信号ＣＬ
Ｙおよびその反転クロック信号ＣＬＹINVの替わりに、
クロック信号ＣＬＸおよびその反転クロック信号ＣＬＸ
INVを入力する構成となっている。

【００５６】ここで、各ラッチ回路１４３０は、図にお
いてＲ方向およびＬ方向の双方向に転送可能である。こ
のため、水平走査方向が右方向である場合には、Ｒ方向
転送となって、転送開始パルスＤＸ−Ｒが、ラッチ回路
１４３０の左側から入力されて右側から出力される一
方、水平走査方向が左方向である場合には、Ｌ方向転送
となって、転送開始パルスＤＸ−Ｌが、ラッチ回路１４
３０の右側から入力されて左側から出力される構成とな
っている。このため、前段とは、Ｒ方向転送の場合には
左側を意味し、Ｌ方向転送の場合には右側を意味するこ
とになる。反対に、後段とは、Ｒ方向転送の場合には右
側を意味し、Ｌ方向転送の場合には左側を意味すること
になる。

【００５７】また、転送制御信号Ｒは、Ｒ方向転送の場
合にアクティブとなって、クロックドインバータ１４４
４の動作を許可する信号であり、転送制御信号Ｌは、Ｌ
方向転送の場合にアクティブとなって、クロックドイン
バータ１４５４の動作を許可する信号である。

【００５８】このため、Ｒ方向転送の場合、第１段〜第
ｎ段のラッチ回路１４３０から出力される信号Ｓ１’〜
Ｓｎ’は、図６に示される通りとなる。すなわち、第１
段のラッチ回路１４３０から出力される信号Ｓ１’は、
水平走査期間の１番最初に入力される転送開始パルスＤ
Ｘ−Ｒを、クロック信号ＣＬＸの立ち上がりで取り込ん
だものとなり、続く第２段〜第ｎ段のラッチ回路１４３
０からそれぞれ出力される信号Ｓ２’〜Ｓｎ’は、信号
Ｓ１’を、クロック信号ＣＬＸの半周期ずつ順次シフト
したものとなる。

【００５９】一方、Ｌ方向転送の場合には、クロック信
号ＣＬＸと反転クロック信号ＣＬＸINVとの関係がＲ方
向転送の場合と入れ替われる。また、Ｌ方向転送の場合
には、各ラッチ回路１４３０の等価回路はＤ方向転送の
ものを左右反転させたものとなる。このため、第（ｎ＋
１）段〜第２段のラッチ回路１４３０からそれぞれ出力
される信号Ｓｎ’〜Ｓ１’は、図６の括弧書で示される
通りとなる。すなわち、第（ｎ＋１）段のラッチ回路１
４３０から出力される信号Ｓｎ’は、水平走査期間の１
番最初に入力される転送開始パルスＤＸ−Ｌを、反転ク
ロック信号ＣＬＸINVの立ち上がりで取り込んだものと
なり、続く第ｎ段〜第２段のラッチ回路１４３０からそ
れぞれ出力される信号Ｓｎ−１’〜Ｓ１’は、信号Ｓ
ｎ’を、クロック信号ＣＬＸの半周期ずつ順次シフトし
たものとなる。

【００６０】ところで、クロック信号ＣＬＸ（およびそ
の反転クロック信号ＣＬＸINV）の周波数は、水平走査
期間毎に供給されるクロック信号ＣＬＹ（およびその反
転クロック信号ＣＬＹINV）の周波数よりも圧倒的に高
いので、ラッチ回路１４３０の入力信号および出力信号
の否定論理積信号を反転するだけの構成では、不十分な
場合がある。このため、ＮＡＮＤ回路１４６０が、各ラ
ッチ回路１４３０から出力される信号のパルス幅を積極
的に狭めるために設けられている。

【００６１】すなわち、Ｒ方向転送の場合に奇数段（Ｌ
方向転送の場合に偶数段）のラッチ回路１４３０から出
力される信号のパルス幅は、 図６に示されるように、
イネーブル信号ＥＮＢ１の信号幅にしたがって狭められ
る一方、Ｒ方向転送の場合に遇数段（Ｌ方向転送の場合
に奇数段）のラッチ回路１４３０から出力される信号の
パルス幅が、イネーブル信号ＥＮＢ２の信号幅にしたが
って狭められて、これらが、サンプリング制御信号Ｓ
１、Ｓ２、……、Ｓｎとして出力される構成となってい
る。

【００６２】したがって、サンプリング制御信号は、Ｒ
方向転送ではＳ１、Ｓ２、……、Ｓｎという順番にて、
Ｌ方向転送ではＳｎ、Ｓｎ−１、……、Ｓ１という順番
にて、それぞれクロック信号ＣＬＸの半周期毎に順次遅
延したタイミングであって、互いに重複することなく、
時間的に分離されて出力されることとなる。

【００６３】なお、インバータ１４７０は、実際には、
順次チャネル幅を大きくしながら複数段接続されるると
ともに、レベルシフタを内蔵して低論理振幅信号を高論
理振幅信号に変換する構成となっている。このようにイ
ンバータを複数段接続理由は、本実施形態では、同一の
サンプリング制御信号によって複数のサンプリングスイ
ッチ１５１を駆動する構成となっているので、この負荷
合計に応じて、駆動能力を順次高めることが必要となる
からである。また、論理振幅を変換する理由は、走査線
駆動回路１３０におけるインバータ１３７０と同様な理
由によるものである。なお、元々の入力信号を高論理振
幅信号にしてしまい、回路構成全体を高論理回路にして
も良い。

【００６４】また、図５では、ｎを偶数とした構成を示
しているので、イネーブル信号ＥＮＢ１、ＥＮＢ２は、
Ｒ方向転送の場合とＬ方向転送の場合とで入れ替わる
が、ｎを奇数とした構成にすれば、イネーブル信号ＥＮ
Ｂ１、ＥＮＢ２を転送方向によって切り換える必要がな
くなるので、外部回路の負担を低減できる。

【００６５】＜素子基板の検査＞次に、上述した素子基
板１０１の検査について説明する。また、この検査は、
素子基板１０１が形成された直後、すなわち、素子基板
１０１と対向基板との貼付前（液晶が挟持される前）で
あって、素子基板１０１の単体に対して行われるもので
ある。

【００６６】まず、素子基板１０１を検査するために、
図１に示されるように、差動増幅器２００の入力端に、
それぞれ２本の画像信号線１１３が接続される。ここ
で、差動増幅器２００は、一方の入力端に供給される信
号を、他方の入力端に供給される信号で減算するもので
あり、その意味においてアナログ減算器で代用しても良
い。なお、説明の便宜上、差動増幅器２００における一
方の入力端に供給される信号、すなわち、図１において
上方の画像信号線１１３に供給される信号をＣ１とし、
差動増幅器２００における他方の入力端に供給される信
号、すなわち、図１において下方の画像信号線１１３に
供給される信号をＣ２とする。また、差動増幅器２００
の出力信号をＣ０とする。

【００６７】次に、検査時において、素子基板１０１に
は、画像信号ＶＩＤ１、ＶＩＤ２が供給されない替わり
に、図７に示されるようなイネーブル信号ＥＮ、信号Ｔ
Ｘおよび検査信号ＣＸ１、ＣＸ２が外部から供給され
る。なお、この検査においては、画素表示を行う訳では
ないので、クロック信号ＣＬＸ（反転クロック信号ＣＬ
ＸINV）や、クロック信号ＣＬＹ（反転クロック信号Ｃ
ＬＹINV）などを通常表示時の周波数より低く設定し
て、動作周波数を抑えることとしても良い。

【００６８】さて、本検査は、３つの期間に分けて、２
個の画素欠陥を同時に判定するものである。そこで、説
明の便宜上、当該３つの期間をそれぞれ第１〜第３の期
間と呼ぶことにする。また、検査時において、走査線駆
動回路１３０およびデータ線駆動回路１４０の転送方向
はいずれであっても良いが、説明簡略化のため、それぞ
れＤ方向およびＲ方向と規定する。このため、上述した
ように、走査信号Ｇ１、Ｇ２、……、Ｇｍが、互いに重
複しないように出力されるとともに、各走査信号が供給
される１水平走査期間において、サンプリング制御信号
Ｓ１、Ｓ２、……、Ｓｎが時間的に分離されて出力され
る。

【００６９】ここで、走査信号Ｇ１がＨレベルとなった
直後、すなわち、図１において上から数えて１本目の走
査線１１２が選択された直後の場合について検討する。
この場合、図７に示されるように、まず、第１の期間
では、イネーブル信号ＥＮおよび信号ＴＸがＨレベルと
なる。このため、走査信号Ｇ１は素通りするので、１本
目の走査線１１２に接続されたトランジスタ１１６がす
べてオンになるとともに、アナログスイッチ１６１もす
べてオンとなる。この際、検査信号ＣＸ１は、共通電位
Ｖｃｏｍに対して高位の電圧Ｖｐとなる一方、検査信号
ＣＸ２は、共通電位Ｖｃｏｍを基準として検査信号ＣＸ
１を極性反転した電圧Ｖｎとなる。

【００７０】したがって、１本目の走査線１１２と交差
する画素のうち、左から数えて奇数番目に位置する画素
にあっては、正極性の電圧Ｖｐが書き込まれる一方、偶
数番目に位置する画素にあっては、負極性の電圧Ｖｎが
書き込まれることとなる。ここで、検査時では液晶が挟
持されていないので、液晶容量は構成されていない。こ
のため、書き込まれた電圧は、液晶容量以外の容量成分
（主に蓄積容量１１９、他に配線容量など）によって保
持されることとなる。

【００７１】なお、共通電位Ｖｃｏｍは、実際に液晶が
挟持された場合に、対向基板に形成される対向電極の設
定電位をいう。厳密に言えば、共通電位Ｖｃｏｍは、ト
ランジスタ１１６の特性と液晶の動作電圧とによって定
められ、この共通電位Ｖｃｏｍによって対抗電極の設定
電位が決定される。また、第１の期間では、サンプリ
ング制御信号をＬレベルにする必要があるが、これは、
データ線駆動回路１４０に供給するイネーブル信号ＥＮ
Ｂ１の信号幅を操作することで容易に可能である。

【００７２】次に、第２の期間においては、イネーブ
ル信号ＥＮはＬレベルに遷移するが、信号ＴＸはＨレベ
ルに維持される。このため、走査信号Ｇ１の供給は一時
的に阻止されてＬレベルとなるので、１本目の走査線１
１２に接続されたトランジスタ１１６が一時的にオフに
なる一方、アナログスイッチ１６１のオンは継続され
る。さらに、サンプリング制御信号Ｓ１がＨレベルに遷
移するので、左から１番目および２番目のサンプリング
スイッチ１５１がオンとなる。この際、検査信号ＣＸ
１、ＣＸ２は、それぞれ共通電位Ｖｃｏｍとなる。

【００７３】したがって、左から数えて１本目および２
本目のデータ線１１４と、２本の画像信号線１１３と
は、共通電位Ｖｃｏｍにそれぞれプリチャージされるこ
ととなる。なお、この状態では、トランジスタ１１６が
一時的にオフとなっているので、第１の期間による書
き込みに影響を与えることはない。

【００７４】この後、第３の期間においては、イネー
ブル信号ＥＮが再びＨレベルとなるが、信号ＴＸはＬレ
ベルに遷移する。このため、走査信号Ｇ１の供給が再開
されてＨレベルとなるので、１本目の走査線１１２に接
続されたトランジスタ１１６は再びオンになる一方、ア
ナログスイッチ１６１のすべてはオフとなる。この際、
サンプリング制御信号Ｓ１はＨレベルが維持されている
ので、先の第２の期間において液晶容量以外の容量成
分によって保持された電圧が、データ線１１４および画
像信号線１１３を介して読み出されることとなる。すな
わち、差動増幅器２００において、入力端の一方に供給
される信号Ｃ１の電圧は、１本目の走査線１１２と交差
する画素のうち、左から数えて１番目に位置する画素か
ら読み出した電圧Ｖｐ’となる一方、差動増幅器２００
において、入力端の他方に供給される信号Ｃ２の電圧
は、１本目の走査線１１２と交差する画素のうち、左か
ら数えて２番目に位置する画素から読み出した電圧Ｖ
ｎ’となる。

【００７５】ここで、先の第１の期間において、２つ
の画素に書き込んだ電圧Ｖｐ、Ｖｎにあっては、共通電
位Ｖｃｏｍに対する絶対値が互いに等しいので、読み出
しに係る２つの画素が正常であれば、共通電位Ｖｃｏｍ
を基準とした電圧Ｖｐ’、Ｖｎ’の絶対値も等しいはず
である。このため、差動増幅器２００によって求められ
る信号Ｃ０の電圧は、当該２つの画素が正常であれば、
２Ｖｐ’となる。さらに、読み出された電圧Ｖｐ’、Ｖ
ｎ’にノイズ成分が重畳されていても、両者の差分によ
って当該ノイズ成分が相殺されるので、クリアな状態
で、電圧２Ｖｐ’の信号Ｃ０を得ることができる。

【００７６】一方、読み出された２つの画素のうち、１
つでも欠陥であれば、差動増幅器２００によって求めら
れる信号Ｃ０の電圧は、共通電位Ｖｃｏｍに対して２Ｖ
ｐ’とはならない。

【００７７】したがって、画素電極１１８に接続された
トランジスタ１１６が、図２（ａ）に示されるようなＭ
ＯＳ型ＦＥＴである場合であっても、第３の期間にお
ける信号Ｃ０の電圧が２Ｖｐ’であるか否かを判別する
ことによって、２つの画素が正常であるか欠陥であるか
につき、ノイズの影響を受けることなく識別することが
可能となる。

【００７８】同様な検査が、上から１本目の走査線１１
２と交差する画素のうち、左から数えて３・４番目に位
置する画素に対し、検査信号ＣＸ１、ＣＸ２の極性を入
れ替えて行われ、以下、順次、５・６番目、７・８番
目、……、２ｎ−１・２ｎ番目に位置する画素に対して
も、検査信号ＣＸ１、ＣＸ２の極性を交互に入れ替えて
行われる。なお、液晶が実際に挟持された状態では、極
性を交互に入れ替えて検査する必要があるが、本実施形
態のように、素子基板１０１の単体の状態では、特に極
性反転を行う必要はない。

【００７９】そして、同様な検査が、２本目の走査線１
１２と交差する画素に対しても行われ、以下、順次、３
本目、４本目、……、ｍ本目の走査線１１２と交差する
画素に対して行われる。これにより、すべての画素に対
する欠陥検査が完了することとなる。

【００８０】この際、周辺回路１２０において、１つで
も欠陥があれば、上述したような走査信号Ｇ１〜Ｇｍ、
および、サンプリング制御信号Ｓ１〜Ｓｎが出力されな
いので、所定の画素に検査信号を書き込むことも、読み
出すこともできず、まして、共通電位Ｖｃｏｍに対して
電圧が２Ｖｐ’である信号Ｃ０を得ることなどできな
い。このため、本実施形態において、すべての画素につ
いて検査することは、同時に、周辺回路１２０について
も検査することを意味することになる。また、この検査
によれば、同時に２個の画素について欠陥検査を行うの
で、１個毎に検査を行う従来の方式と比較して検査効率
の向上が図られる。

【００８１】こうして、すべての画素および周辺回路１
２０のについて検査を実行して、欠陥がなければ、当該
素子基板１０１は良品として判定されて、対向基板と貼
付されて液晶が挟持される一方、不良品であれば排除さ
れることとなる。なお、画素個数が非常に多数であれ
ば、画素欠陥が数個程度存在しても表示時には目立たな
いので、良品と判定する場合もある。

【００８２】＜通常表示時の駆動動作＞さて、上述した
検査において良品と判定された素子基板１０１は、後述
するように対向基板と一定の間隙を保って貼付されると
ともに、この間隙に液晶が挟持される構成となる。ここ
では、液晶が実際に挟持された通常表示時の動作につい
て簡単に説明する。説明便宜上、サンプリング制御信号
Ｓ１がＨレベルである場合を想定すると、図１において
左から１本目および２本目のデータ線１１４に、それぞ
れ画像信号ＶＩＤ１、ＶＩＤ２がサンプリングされて、
その時点で選択された走査線１１２と交差する２個の画
素に、トランジスタ１１６によってそれぞれ書き込まれ
ることとなる。この後、サンプリング制御信号Ｓ２がＨ
レベルとなると、今度は、次の３本目および４本目のデ
ータ線１１４にそれぞれ画像信号ＶＩＤ１、ＶＩＤ２が
サンプリングされて、その時点で選択された走査線１１
２と交差する２個の画素に、トランジスタ１１６によっ
てそれぞれ書き込まれることとなる。以下同様にして、
サンプリング制御信号Ｓ３、Ｓ４、……、Ｓｎが順次Ｈ
レベルとなると、５・６本目、７・８本目、……、２ｎ
−１・２ｎ本目のデータ線に、それぞれ画像信号ＶＩＤ
１、ＶＩＤ２が順次サンプリングされて、その時点で選
択された走査線１１２と交差する２個の画素にそれぞれ
書き込まれることとなる。そして、この後、次の走査線
１１２が選択され、再び、サンプリング信号Ｓ１〜Ｓｎ
が順次出力されて、同様な書き込みが繰り返し実行され
ることとなる。

【００８３】したがって、このような駆動方式では、デ
ータ線１１４を１本毎に駆動する方式と比較すると、各
サンプリングスイッチ１５１による画像信号のサンプリ
ング時間が２倍となるので（図６参照）、各画素におけ
る充放電時間が十分に確保される。このため、高コント
ラスト化が図られることになる。さらに、データ線駆動
回路１４０におけるラッチ回路１４３０の段数、およ
び、クロック信号ＣＬＸおよびその反転クロック信号Ｃ
ＬＸINVの周波数が、それぞれ１／２に低減されるの
で、段数の低減化と併せて低消費電力化も図られること
となる。

【００８４】このような素子基板１０１によれば、通常
表示時に、画像信号線１１３に供給された画像信号ＶＩ
Ｄ１、ＶＩＤ２のサンプリングを指示するサンプリング
信号Ｓ１、Ｓ２、……、Ｓｎは、検査時に、読み出し画
素を指定する信号そのものである。さらに、上述したよ
うにＡＮＤ回路１３２は、実際には、ＮＡＮＤ回路１３
６０に統合されるので、検査のためだけに素子基板１０
１に形成される素子は、アナログスイッチ１６１のみで
ある。しかし、このアナログスイッチ１６１すらも、プ
リチャージ回路と兼用することが可能である。すなわ
ち、アナログスイッチ１６１は、データ線１１４への画
像信号の書込負荷を低減するために、画像信号のサンプ
リングに先行するタイミングにおいて、各データ線１１
４を、所定の電位にプリチャージするプリチャージ回路
と兼用することが可能である。したがって、本実施形態
に係る電気光学装置の素子基板１０１において、検査の
ためだけに素子基板１０１に特別に形成する構成要素
は、実質的にないに等しいので、新たな構成を付加する
ことなく、本検査を行うことが可能となる。

【００８５】＜第２実施形態＞次に、本発明の第２の実
施形態に係る電気光学装置について説明する。図８は、
本実施形態に係る電気光学装置のうち、素子基板１０１
の構成を示すブロック図である。この図において、図１
に示した第１実施形態と相違する部分は、アナログスイ
ッチ１６１を廃して、替わりに、画像信号線１１３の一
端に、信号ＶＣにしたがって開閉するアナログスイッチ
１７１を設けるとともに、画像信号線１１３の他端に、
すなわち、検査時に差動増幅器２００が接続される側
に、信号ＣＣにしたがって駆動制御されるアナログスイ
ッチ１８１を設けた点にある。なお、その他の部分は、
図１と同じなので、同じ符号を付与するとともに、その
説明を省略することとする。

【００８６】＜素子基板の検査＞次に、この素子基板１
０１の検査について説明する。この検査についても、第
１実施形態と同様に、素子基板１０１が形成された直
後、すなわち、素子基板１０１と対向基板との貼付前
（液晶が挟持される前）であって、素子基板１０１の単
体に対して行われるものである。

【００８７】まず、素子基板１０１を検査するために、
図８に示されるように、差動増幅器２００の入力端に、
それぞれアナログスイッチ１８１を介して２本の画像信
号線１１３が接続される。

【００８８】次に、検査時において、素子基板１０１に
は、画像信号ＶＩＤ１、ＶＩＤ２が供給されない替わり
に、図９に示されるようなイネーブル信号ＥＮ、信号Ｖ
Ｃ、ＣＣおよび検査信号Ｖ１、Ｖ２が外部から供給され
る。なお、この検査においては、画素表示を行う訳では
ないので、クロック信号ＣＬＸ（反転クロック信号ＣＬ
ＸINV）や、クロック信号ＣＬＹ（反転クロック信号Ｃ
ＬＹINV）などを通常表示時の周波数より低く設定し
て、動作周波数を抑えることとしても良い。この点は、
第１実施形態と同様である。

【００８９】さて、本検査は、第１実施形態と同様に、
３つの期間に分けて、２個の画素欠陥を同時に判定する
ものである。そこで、説明の便宜上、当該３つの期間を
それぞれ第４〜第６の期間と呼ぶことにする。また、検
査時において、走査線駆動回路１３０およびデータ線駆
動回路１４０の転送方向はいずれであっても良いが、説
明簡略化のため、それぞれＤ方向およびＲ方向と規定す
る。このため、上述したように、走査信号Ｇ１、Ｇ２、
……、Ｇｍが、互いに重複しないように出力されるとと
もに、各走査信号が供給される１水平走査期間におい
て、サンプリング制御信号Ｓ１、Ｓ２、……、Ｓｎが順
次出力される。

【００９０】ここで、走査信号Ｇ１がＨレベルとなった
直後、すなわち、図８において上から数えて１本目の走
査線１１２が選択された直後の場合について検討する。
この場合、図９に示されるように、まず、第４の期間
では、イネーブル信号ＥＮおよび信号ＶＣがＨレベルと
なる。このため、走査信号Ｇ１は素通りするので、１本
目の走査線１１２に接続されたトランジスタ１１６がす
べてオンになるとともに、アナログスイッチ１７１がと
もにオンとなる。また、この際、サンプリング制御信号
Ｓ１もＨレベルとなるので、図８において左から数えて
１番目および２番目のサンプリングスイッチ１５１がオ
ンとなる。この状態において、検査信号Ｖ１は、共通電
位Ｖｃｏｍに対して高位の電圧Ｖｐとなる一方、検査信
号Ｖ２は、共通電位Ｖｃｏｍを基準として検査信号Ｖ１
を極性反転した電圧Ｖｎとなるので、１本目の走査線１
１２と交差する画素のうち、左から数えて１番目に位置
する画素にあっては、正極性の電圧Ｖｐが書き込まれる
一方、２番目に位置する画素にあっては、負極性の電圧
Ｖｎが書き込まれることとなる。

【００９１】次に、第５の期間においては、イネーブ
ル信号ＥＮはＬレベルに遷移する。このため、走査信号
Ｇ１の供給は一時的に阻止されてＬレベルとなるので、
１本目の走査線１１２に接続されたトランジスタ１１６
が一時的にオフになる。また、この際、信号ＣＣはＨレ
ベルとなるので、アナログスイッチ１８１がともにオン
となる。

【００９２】この状態において、検査信号Ｖ１、Ｖ２
は、それぞれ共通電位Ｖｃｏｍとなるので、左から数え
て１本目および２本目のデータ線１１４と、２本の画像
信号線１１３とは、第１実施形態と同様に、それぞれ共
通電位Ｖｃｏｍにプリチャージされることとなる。な
お、この状態では、トランジスタ１１６が一時的にオフ
となっているので、第４の期間による書き込みに影響
を与えないことも、第１実施形態と同様である。

【００９３】この後、第６の期間においては、イネー
ブル信号ＥＮが再びＨレベルとなるが、信号ＶＣはＬレ
ベルに遷移する。このため、走査信号Ｇ１の供給が再開
されてＨレベルとなるので、１本目の走査線１１２に接
続されたトランジスタ１１６は再びオンになる一方、ア
ナログスイッチ１７１は、ともにオフとなる。この際、
サンプリング制御信号Ｓ１および信号ＣＣはＨレベルが
維持されているので、先の第５の期間において液晶容
量以外の容量成分によって保持された電圧が、データ線
１１４および画像信号線１１３を介して読み出されるこ
ととなる。すなわち、差動増幅器２００において、入力
端の一方に供給される信号Ｃ１の電圧は、第１実施形態
と同様に、１本目の走査線１１２と交差する画素のう
ち、左から数えて１番目に位置する画素から読み出した
電圧Ｖｐ’となる一方、差動増幅器２００において、入
力端の他方に供給される信号Ｃ２の電圧は、１本目の走
査線１１２と交差する画素のうち、左から数えて２番目
に位置する画素から読み出した電圧Ｖｎ’となる。

【００９４】このため、第６の期間において、差動増
幅器２００により求められる信号Ｃ０の電圧が、共通電
位Ｖｃｏｍに対して２Ｖｐ’であるか否かを判別するこ
とによって、２つの画素が正常であるか欠陥であるかに
つき、ノイズの影響を受けることなく識別することが可
能となる。

【００９５】なお、同様な検査が、上から１本目の走査
線１１２と交差する画素のうち、左から数えて３・４番
目に位置する画素に対し、検査信号ＣＸ１、ＣＸ２の極
性を入れ替えて行われ、以下、順次、５・６番目、７・
８番目、……、２ｎ−１・２ｎ番目に位置する画素に対
しても、検査信号ＣＸ１、ＣＸ２の極性を交互に入れ替
えて行われる。なお、液晶が実際に挟持された状態で
は、極性を交互に入れ替えて検査する必要があるが、本
実施形態のように、素子基板１０１の単体の状態では、
特に極性反転を行う必要はない。この点は、第１実施形
態と同様である。

【００９６】そして、同様な検査が、２本目の走査線１
１２と交差する画素に対しても行われ、以下、順次、３
本目、４本目、……、ｍ本目の走査線１１２と交差する
画素に対して行われ、これにより、すべての画素に対す
る欠陥検査が行われる点、および、これにより周辺回路
１２０についても検査が行われることとなる点について
は、第１実施形態と同様である。

【００９７】このような第２実施形態において信号Ｃ０
では、第１実施形態と同様に、ノイズが相殺される状態
で２倍の振幅が得られるので、検査の信頼性を高めると
ともに、２つの画素を同時に検査しているので、検査の
効率も高めることが可能となる。また、この第２実施形
態では、第１実施形態におけるアナログスイッチ１６１
は不要であり、ただ、画像信号線１１３の一端および他
端にアナログスイッチ１７１、１８１を設ける構成で足
りるので、素子基板１０１に形成するアナログスイッチ
の個数を大幅に減らすことが可能となる。また、隣接す
る走査信号を時間的に分離させる必要がなくなるので、
第１実施形態と比較して、時間的に余裕が発生すること
になる。

【００９８】＜応用形態＞上述した第１および第２実施
形態では、同時に検査する画素の個数を「２」とした
が、本発明はこれに限られない。また、第１実施形態に
あっては、アナログスイッチ１６１のすべてを信号ＴＸ
にしたがって同時に駆動する構成としたが、ブロック毎
に駆動する構成としても良い。

【００９９】例えば、図１０に示される応用形態のよう
に、同時に検査する画素の個数を「４」としても良く、
また、アナログスイッチ１６１を信号ＴＸ１、ＴＸ２に
したがって、４個毎に交互に駆動する構成としても良
い。そして、検査にかかる４個の画素に対しては、検査
信号ＣＸ１〜ＣＸ４による書込電圧を、例えば、検査信
号ＣＸ１、ＣＸ３では電圧Ｖｐとし、検査信号ＣＸ２、
ＣＸ４では電圧Ｖｎとする一方、読み出し時には、差動
増幅器２００が、（Ｃ１−Ｃ２）＋（Ｃ３−Ｃ４）を求
める構成とすれば、ノイズが相殺された４倍の電圧振幅
を得ることが可能となる。

【０１００】また、図１０において、アナログスイッチ
１６１を廃し、替わりに、図８に示される構成と同様に
して、画像信号線１１３の一端にアナログスイッチ１７
１を、他端にアナログスイッチ１８１を設ける構成とし
ても良い。

【０１０１】なお、図１０に示される構成にあっては、
画素電極１１８やトランジスタ１１６などについての記
載を省略している。また、この構成において、通常表示
時では、４本の画像信号線１１３には、１系統の画像信
号が時間軸に４倍に伸長分配され、ＶＩＤ１〜ＶＩＤ４
として供給されるとともに、サンプリング制御信号にし
たがって同時に４個のサンプリングスイッチ１５１によ
ってサンプリングされ、対応する４本のデータ線１１４
に供給されることとなる。

【０１０２】＜液晶装置の全体構成＞次に、第１および
第２実施形態および応用形態の検査において良品と判定
された素子基板１０１を用いた電気光学装置の全体構成
について、図１１および図１２を参照して説明する。こ
こで、図１１は、液晶装置１００の構成を示す斜視図で
あり、図１２は、図１１におけるＡ−Ａ’線の断面図で
ある。

【０１０３】これらの図に示されるように、液晶装置１
００は、その背面にガラスやセラミックなどからなる補
強板１０３が接着された素子基板１０１と、対向電極１
０８等が形成されたガラスなどの透明な対向基板１０２
とが、シール材１０４によって一定の間隙を保って貼り
合わせられるとともに、この間隙に電気光学材料として
の液晶１０５が挟持された構造となっている。尚、図１
１において、画素電極１１８は画素領域１１０ａ全体に
渡って配置されているが、一部のみ図示し、中央部の画
素電極１１８の図示を省略する。

【０１０４】ここで、素子基板１０１において、シール
材１０４の内側かつ画素領域１０１ａの外側の領域に
は、遮光膜１０６が設けられている。この遮光膜１０６
が形成される領域内のうち、領域１３０ａには走査線駆
動回路１３０が形成され、また、領域１４０ａにはデー
タ線駆動回路１４０やサンプリングスイッチ１５１が形
成され、さらに、領域１６１ａには第１実施形態および
応用形態におけるアナログスイッチ１６１が形成され
る。すなわち、遮光膜１０６は、この領域に形成される
周辺回路１２０に光が入射するのを防止している。この
遮光膜１０６は、図２（ａ）において画素電極１１８と
同一の工程で形成されるメタル層からなり、対向電極１
０８の電位である共通電位Ｖｃｏｍが印加されている。
このため、遮光膜１０６が形成された領域では、印加電
圧がほぼゼロとなるので、画素電極１１８の電圧無印加
状態と同じ表示状態となる。

【０１０５】また、素子基板１０１において、データ線
駆動回路１４０が形成される領域１４０ａ外側であっ
て、シール材１０４を隔てた領域１０７には、複数の外
部回路接続端子が形成されて、外部からの制御信号や、
検査信号、電源などを入力する構成となっている。

【０１０６】一方、対向基板１０２の対向電極１０８
は、貼合部分における４隅のうち、少なくとも１箇所に
おいて設けられた導通材によって、素子基板１０１との
電気的導通が図られている。

【０１０７】ほかに、対向基板１０２には、液晶装置１
００の用途に応じて、例えば、直視型であれば、第１
に、ストライプ状や、モザイク状、トライアングル状等
に配列したカラーフィルタが設けられ、第２に、例え
ば、金属材料や樹脂などからなる遮光膜（ブラックマト
リクス）が設けられる。なお、色光変調の用途の場合に
は、例えば、後述するプロジェクタのライトバルブとし
て用いる場合には、カラーフィルタは形成されない。ま
た、直視型の場合、液晶装置１００に光を対向基板１０
２側から照射するフロントライトが必要に応じて設けら
れる。くわえて、素子基板１０１および対向基板１０２
の電極形成面には、それぞれ所定の方向にラビング処理
された配向膜（図示省略）などが設けられて、電圧無印
加状態における液晶分子の配向方向を規定する一方、入
出射側のそれぞれには、配向方向に応じた偏光子（図示
省略）がそれぞれ設けられる。ただし、液晶１０５とし
て、高分子中に微小粒として分散させた高分子分散型液
晶を用いれば、前述の配向膜や偏光子などが不要となる
結果、光利用効率が高まるので、高輝度化や低消費電力
化などの点において有利である。

【０１０８】＜素子基板の検査時点について＞なお、上
述した第１実施形態や第２実施形態では、素子基板１０
１の検査を、基板単体の状態で行うこととして説明した
が、本発明は、これに限られない。例えば、対向基板と
貼付した直後であって、液晶のような電気光学材料を挟
持する前であっても良いし、電気光学材料を挟持した後
であっても良い。電気光学材料が挟持された後にあって
は、電気光学材料による容量（液晶容量）が構成される
ので、検査信号は、電気光学材料による容量容量と、そ
れ以外の容量とに書き込まれることとなる。すなわち、
本発明にいう電気光学装置用基板の検査とは、基板単体
の検査を意味すると同時に、電気光学装置の検査をも意
味する。

【０１０９】＜変換数と１群を構成するデータ線数との
関係＞また、サンプリングスイッチ１５１において同時
駆動される個数は、上述した第１および第２実施形態で
は２個であり、応用形態では４個とするとともに、これ
ら個数に対応して、画像信号をシリアル−パラレル変換
する構成としたが、して、本発明は、これに限られな
い。

【０１１０】例えば、変換数および同時に印加するデー
タ線の数を「３」や、「１２」、「２４」等として、３
本や、１２本、２４本等のデータ線に対して、３系統変
換や、１２系統変換、２４系統変換等して並列供給させ
た画像信号を同時に供給する構成としても良い。なお、
変換数および同時に印加するデータ線数としては、カラ
ーの画像信号が３つの原色に係る信号からなることとの
関係から、３の倍数であることが制御や回路などを簡易
化する上で望ましい。ただし、色光変調の用途の場合に
は、３原色とは無関係となるから、各実施形態や応用形
態のように、「２」や、「４」、「８」等としても良
い。

【０１１１】＜その他＞また、各実施形態においては、
液晶装置を構成する素子基板１０１を半導体基板とし
て、ここに、画素電極１１８に接続されるトランジスタ
１１６や、周辺回路１２０の構成素子などを、ＭＯＳ型
ＦＥＴで形成する構成としたが、これは、あくまでも本
発明におけるノイズ相殺という効果を引き出すための措
置に過ぎない。すなわち、画素電極１１８に接続される
トランジスタ１１６としては、図２（ａ）に示されるＭ
ＯＳ型ＦＥＴのほかに、種々のトランジスタを用いるこ
とができる。例えば、図２（ａ）では、ゲート電極がチ
ャネルよりも上方に位置する、いわゆるトップゲート型
であったが、ゲート電極を先に形成し、ゲート絶縁膜を
介して、チャネルとなる半導体層を形成した、いわゆる
ボトムゲート型としても良い。

【０１１２】さらに、図２（ｂ）に示されるようなＴＦ
Ｔを用いても良い。このように、トランジスタ１１６を
ＴＦＴで構成すると、反射型のほか、透過型としても用
いることができるので、用途の拡大が図られる。

【０１１３】なお、図２（ｂ）に示されるＴＦＴについ
て簡単に説明すると、素子基板１０１としてはガラスや
石英などの絶縁性基板が用いられて、その上面にはチャ
ネル領域となるポリシリコン層２１が形成される。この
後、その表面に、熱酸化処理等によって、ゲート絶縁膜
１１２ａが形成される。このゲート絶縁膜１１２ａの上
面には、２層目のポリシリコン層が形成されており、こ
れがＴＦＴのゲート電極、すなわち走査線１１２を兼ね
ている。さらに、このゲート電極自身をマスクとして、
イオン打ち込み法により不純物がドーピングされ、これ
により、自己整合されたソース領域１１４ａおよびドレ
イン領域１１８ａが形成されている。これにより、トラ
ンジスタ１１６がＴＦＴとして構成されることとなる。
また、トランジスタ１１６の上には、第１の層間絶縁膜
１４が形成され、さらに、この表面には、アルミニウム
を主体とするデータ線１１４と、ＩＴＯ（Indium Tin O
xide）のような透明導電膜からなる画素電極１１８とが
形成されている。ここで、データ線１１４は、第１の層
間絶縁膜１４に設けられたコンタクトホールＣ５を介し
てソース領域１１４ａに、また、画素電極１１８は、同
じく第１の層間絶縁膜１４に設けられたコンタクトホー
ルＣ６を介してドレイン領域１１８ａに、それぞれ電気
的に接続されている。このようにトランジスタ１１６を
ＴＦＴで構成しても等価回路的には、図１と全く同一で
ある。

【０１１４】また、上述した素子基板１０１には、差動
増幅器２００を設けなかったが、素子基板１０１に内蔵
しても良い。ただし、差動増幅器２００は、検査時にし
か用いられず、また、回路サイズも大きくなるので、実
施形態にように、外付けとする方が、基板領域を無駄に
消費しないで済む。

【０１１５】さらに、電気光学材料としては、液晶のほ
かに、エレクトロルミネッセンス素子などを用いて、そ
の電気光学効果により表示を行う電気光学装置用基板に
適用可能である。すなわち、本発明は、上述した構成と
類似の構成を有するすべての電気光学装置用基板の検査
に適用可能である。

【０１１６】＜電子機器＞次に、上述した液晶装置を各
種の電子機器に適用される場合について説明する。この
場合、電子機器は、図１３に示されるように、主に、表
示情報出力源１０００、表示情報処理回路１００２、駆
動回路１００４、液晶装置１００、クロック発生回路１
００８並びに電源回路１０１０を備えて構成されてい
る。このうち、表示情報出力源１０００は、ＲＯＭ（Re
ad Only Memory）、ＲＡＭ（Random Access Memory）な
どのメモリや、光ディスク装置などのストレージユニッ
ト、画像信号を同調して出力する同調回路等を含み、ク
ロック発生回路１００８からのクロック信号に基づい
て、所定フォーマットの画像信号などの表示情報を表示
情報処理回路１００２に出力するものである。また、表
示情報処理回路１００２は、シリアル−パラレル変換回
路のほか、増幅・極性反転回路、ローテーション回路、
ガンマ補正回路、クランプ回路等の周知の各種処理回路
を含んで構成されており、クロック信号に基づいて入力
された表示情報からデジタル信号を順次生成し、クロッ
ク信号ＣＬＫとともに駆動回路１００４に出力するもの
である。駆動回路１００４は、液晶装置１００を駆動す
るものであり、上述した周辺回路１２０に相当するもの
である。電源回路１０１０は、上述した各回路に所定の
電源を供給するものである。

【０１１７】次に、上述した液晶装置を具体的な電子機
器に用いた例のいくつかについて説明する。

【０１１８】＜その１：プロジェクタ＞まず、この液晶
装置をライトバルブとして用いたプロジェクタについて
説明する。図１４は、このプロジェクタの構成を示す平
面図である。この図に示されるように、プロジェクタ１
１００内部には、偏光照明装置１１１０がシステム光軸
ＰＬに沿って配置している。この偏光照明装置１１１０
において、ランプ１１１２からの出射光は、リフレクタ
１１１４による反射で略平行な光束となって、第１のイ
ンテグレータレンズ１１２０に入射する。これにより、
ランプ１１１２からの出射光は、複数の中間光束に分割
される。この分割された中間光束は、第２のインテグレ
ータレンズを光入射側に有する偏光変換素子１１３０に
よって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏
光光束）に変換されて、偏光照明装置１１１０から出射
されることとなる。

【０１１９】さて、偏光照明装置１１１０から出射され
たｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏
光光束反射面１１４１によって反射される。この反射光
束のうち、青色光（Ｂ）の光束がダイクロイックミラー
１１５１の青色光反射層にて反射され、反射型の液晶装
置１００Ｂによって変調される。また、ダイクロイック
ミラー１１５１の青色光反射層を透過した光束のうち、
赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２
の赤色光反射層にて反射され、反射型の液晶装置１００
Ｒによって変調される。一方、ダイクロイックミラー１
１５１の青色光反射層を透過した光束のうち、緑色光
（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色
光反射層を透過して、反射型の液晶装置１００Ｇによっ
て変調される。

【０１２０】このようにして、液晶装置１００Ｒ、１０
０Ｇ、１００Ｂによってそれぞれ色光変調された赤色、
緑色、青色の光は、ダイクロイックミラー１１５２、１
１５１、偏光ビームスプリッタ１１４０によって順次合
成されて、投写光学系１１６０によって、スクリーン１
１７０に投写されることとなる。なお、液晶装置１００
Ｒ、１００Ｂおよび１００Ｇには、ダイクロイックミラ
ー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に
対応する光束が入射するので、カラーフィルタを設ける
必要はない。

【０１２１】＜その２：モバイル型コンピュータ＞次
に、上記液晶装置を、モバイル型のパーソナルコンピュ
ータに適用した例について説明する。図１５は、このパ
ーソナルコンピュータの構成を示す斜視図である。図に
おいて、コンピュータ１２００は、キーボード１２０２
を備えた本体部１２０４と、液晶表示ユニット１２０６
とから構成されている。この液晶表示ユニット１２０６
は、先に述べた液晶装置１００の前面にフロントライト
を付加することにより構成されている。

【０１２２】なお、この構成では、液晶装置１００を反
射直視型として用いることになるので、画素電極１１８
は平坦である必要はなく、むしろ、反射光が様々な方向
に散乱するように、凹凸であった方が望ましい。

【０１２３】＜その３：携帯電話＞さらに、上記液晶装
置を、携帯電話に適用した例について説明する。図１６
は、この携帯電話の構成を示す斜視図である。図におい
て、携帯電話１３００は、複数の操作ボタン１３０２の
ほか、受話口１３０４、送話口１３０６とともに、液晶
装置１００を備えるものである。この液晶装置１００に
も、必要に応じてその前面にフロントライトが設けられ
る。また、この構成でも、液晶装置１００が反射直視型
として用いられることになるので、画素電極１１８は平
坦である必要はなく、凹凸であった方が望ましい。

【０１２４】なお、電子機器としては、図１４〜図１６
を参照して説明した他にも、液晶テレビや、ビューファ
インダ型、モニタ直視型のビデオテープレコーダ、カー
ナビゲーション装置、ページャ、電子手帳、電卓、ワー
ドプロセッサ、ワークステーション、テレビ電話、ＰＯ
Ｓ端末、タッチパネルを備えた機器等などが挙げられ
る。そして、これらの各種電子機器に対して、第１およ
び第２実施形態や応用形態に係る液晶装置、さらには電
気光学装置が適用可能なのは言うまでもない。

【０１２５】

【発明の効果】以上説明したように本発明によれば、半
導体基板を素子基板とする場合であっても、当該素子基
板の欠陥検査を容易に行うことが可能となる。

【図面の簡単な説明】

【図１】 本発明の第１実施形態に係る液晶装置のう
ち、素子基板の電気的な構成を示すブロック図である。

【図２】 （ａ）および（ｂ）は、それぞれ同素子基板
において画素電極に接続されたトランジスタおよびその
周辺の構造を説明するための断面図である。

【図３】 同素子基板における走査線駆動回路の構成を
示すブロック図である。

【図４】 同走査線駆動回路の動作を説明するためのタ
イミングチャートである。

【図５】 同素子基板におけるデータ線駆動回路の構成
を示すブロック図である。

【図６】 同データ線駆動回路の動作を説明するための
タイミングチャートである。

【図７】 同素子基板の検査時における動作を説明する
ためのタイミングチャートである。

【図８】 本発明の第２実施形態に係る液晶装置のう
ち、素子基板の電気的な構成を示すブロック図である。

【図９】 同素子基板の検査時における動作を説明する
ためのタイミングチャートである。

【図１０】 本発明の応用形態に係る液晶装置のうち、
素子基板の電気的な構成を示すブロック図である。

【図１１】 実施形態に係る液晶装置の構造を示す平面
図である。

【図１２】 同液晶装置の構造を説明するための断面図
である。

【図１３】 同液晶装置が適用される電子機器の概略構
成を示すブロック図である。

【図１４】 同液晶装置を適用した電子機器の一例たる
プロジェクタの構成を示す断面図である。

【図１５】 同液晶装置を適用した電子機器の一例たる
パーソナルコンピュータの構成を示す斜視図である。

【図１６】 同液晶装置を適用した電子機器の一例たる
携帯電話の構成を示す斜視図である。

【符号の説明】

１００……液晶装置 １０１……素子基板 １０１ａ……画素領域 １０２……対向基板 １０５……液晶 １１２……走査線 １１３……画像信号線 １１４……データ線 １１５……容量線 １１６……トランジスタ １１８……画素電極 １１９……蓄積容量 １２０……周辺回路 １３０……走査線駆動回路 １３２……ＡＮＤ回路 １４０……データ線駆動回路 １５１……サンプリングスイッチ １６１、１７１、１８１……アナログスイッチ ２００……差動増幅器

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G036 BA33 CA07 2H088 FA11 HA01 HA02 HA04 HA06 HA08 HA13 HA14 MA20 2H092 HA02 JA24 KA04 KB04 KB25 NA29 NA30 PA01 PA06 PA08 PA09 5C094 AA05 AA13 AA42 AA43 AA53 BA03 BA16 BA43 CA19 DA09 DB01 DB04 DB10 EA03 EA04 EA05 EA06 EB02 EB05 FA01 GB10

Claims (15)

【特許請求の範囲】
1. 【請求項１】 画素電極とトランジスタとからなる画素
   を備え、前記トランジスタが前記画素電極とデータ線と
   の間に介挿された電気光学装置用基板の検査方法であっ
   て、 少なくとも２個の画素に対し、所定の電位を基準として
   互いに極性反転した電圧レベルの検査信号を、当該画素
   に接続されるデータ線を介してそれぞれ書き込む過程
   と、 書き込まれた画素のうち少なくとも２個の画素から、互
   いに極性反転された電圧レベルを、当該画素に接続され
   るデータ線を介し読み出す読出過程と、 前記読出過程により読み出された電圧レベル同士の差分
   を求める過程と、 前記両者の差分に基づいて、画素または周辺回路の欠陥
   を検出する過程とを備えることを特徴とする電気光学装
   置用基板の検査方法。
2. 【請求項２】 前記読出過程の前に、当該画素に接続さ
   れたデータ線を前記所定の電位にそれぞれプリチャージ
   する過程を、さらに備えることを特徴とする請求項１記
   載の電気光学装置用基板の検査方法。
3. 【請求項３】 少なくとも２個の画素に対して、前記検
   査信号を同時に書き込み、 書き込まれた画素のうち少なくとも２個の画素から、互
   いに極性反転された電圧レベルを同時に読み出すことを
   特徴とする請求項１記載の電気光学装置用基板の検査方
   法。
4. 【請求項４】 当該電気光学装置用基板と対向電極を有
   する透明基板とを、互いに適当な間隙をおいて配置し
   て、両基板の間隙に電気光学材料を挟持する前、また
   は、後に、当該検査を行うこと特徴とする請求項１記載
   の電気光学装置用基板の検査方法。
5. 【請求項５】 画素電極とトランジスタとからなる画素
   を備え、前記トランジスタが前記画素電極とデータ線と
   の間に介挿された電気光学装置用基板であって、 少なくとも２個の画素に対し、所定の電位を基準として
   互いに極性反転した電圧レベルの検査信号を、当該画素
   に接続されるデータ線に供給するための第１のスイッチ
   と、 書き込まれた画素のうち少なくとも２個の画素から、互
   いに極性反転された電圧レベルを、当該画素に接続され
   るデータ線を介し読み出すための第２のスイッチとを具
   備することを特徴とする電気光学装置用基板。
6. 【請求項６】 さらに、互いに極性反転された電圧レベ
   ルの差分を求める回路を備えることを特徴とする請求項
   ５記載の電気光学装置用基板。
7. 【請求項７】 走査信号を順次出力する走査線駆動回路
   と、 前記検査信号が書き込まれた画素に対し、走査信号の供
   給を一時的に阻止するゲート回路とをさらに備え、 前記トランジスタは、走査線に供給される走査信号にし
   たがってオンオフすることを特徴とする請求項５または
   ６記載の電気光学装置用基板。
8. 【請求項８】 サンプリング制御信号を順次出力するデ
   ータ線駆動回路をさらに備え、 前記第２のスイッチの各々は、前記データ線のそれぞれ
   に接続されるとともに、相隣接するデータ線にそれぞれ
   接続される複数個が、画像信号線を介して供給される画
   像信号を、同一のサンプリング制御信号にしたがって同
   時にサンプリングして、対応するデータ線にそれぞれ供
   給するサンプリングスイッチと兼用されていることを特
   徴とする請求項５、６または７記載の電気光学装置用基
   板。
9. 【請求項９】 サンプリング制御信号を順次出力するデ
   ータ線駆動回路と、 前記データ線のそれぞれに接続されるとともに、相隣接
   するデータ線にそれぞれ接続される複数個が、画像信号
   線を介して供給される画像信号または前記検査信号を、
   同一のサンプリング制御信号にしたがって同時にサンプ
   リングして、対応するデータ線にそれぞれ供給するサン
   プリングスイッチとをさらに備え、 前記第１のスイッチの各々は、前記画像信号線の一端に
   それぞれ接続され、 前記第２のスイッチの各々は、前記画像信号線の他端に
   それぞれ接続されていることを特徴とする請求項５、６
   または７記載の電気光学装置用基板。
10. 【請求項１０】 前記画像信号は、時間軸に伸長される
    とともに複数系統に変換されて、当該複数本の画像信号
    線を介してそれぞれ供給され、 前記データ線は、当該複数本毎にブロック化され、 ブロック化された当該複数本のデータ線に対応するサン
    プリングスイッチが、同一のサンプリング制御信号によ
    って同時に駆動されることを特徴とする請求項８または
    ９記載の電気光学装置用基板。
11. 【請求項１１】 前記サンプリング制御信号の信号幅
    を、所定の期間に制限する位相調整回路を、 さらに備えることを特徴とする請求項７乃至１０のいず
    れか記載の電気光学装置用基板。
12. 【請求項１２】 前記トランジスタは半導体基板上に形
    成され、 前記画素電極は反射性を有することを特徴とする請求項
    ５乃至１１のいずれかに記載の電気光学装置用基板。
13. 【請求項１３】 前記第１および第２のスイッチは、前
    記トランジスタと同一の半導体基板上に形成されること
    を特徴とする請求項１２記載の電気光学装置用基板。
14. 【請求項１４】 請求項５乃至１３のいずれかに記載の
    電気光学装置用基板と、対向電極を有する透明基板と
    が、互いに適当な間隙をおいて配置されるとともに、両
    基板の間隙に電気光学材料が挟持されていること特徴と
    する電気光学装置。
15. 【請求項１５】 請求項１４記載の電気光学装置を表示
    部として備えること特徴とする電気機器。