JP2007206440A

JP2007206440A - 電気光学装置用基板、電気光学装置および検査方法

Info

Publication number: JP2007206440A
Application number: JP2006026008A
Authority: JP
Inventors: Hirotaka Kawada; 浩孝川田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2006-02-02
Filing date: 2006-02-02
Publication date: 2007-08-16
Anticipated expiration: 2026-02-02
Also published as: US20080012815A1; JP4561647B2; US7663396B2

Abstract

【課題】デマルチプレクサ方式の電気光学装置に対し十分な検査を実行可能とさせる。
【解決手段】走査線１１２と、４列毎にブロック化されたデータ線１１４と、各ブロックに対応したデータ信号を入力するための端子２２と、各ブロックにおける４列のデータ線のうち、制御信号Ｓel1〜Ｓel４で指定されたものを選択して、ブロックに対応する端子に入力されたデータ信号を、当該ブロックにおいて選択したデータ線に供給するデマルチプレクサ１５０と、走査線１１２とデータ線１１４との交差部に対応して設けられた画素１１０と、検査回路１６０とを有する。検査回路１６０は、４本の読出線１６９と、データ線１１４の各々と、読出線１６９のいずれかとの間に介挿されたＴＦＴ１６４と、いずれかのブロックの選択して、選択したブロックに属する４列のデータ線に対応するＴＦＴ１６４を導通状態とさせるシフトレジスタ１６２とを含む。
【選択図】図１

Description

本発明は、液晶表示装置のような電気光学装置の欠陥を検査する技術に関する。

液晶などの電気光学特性を用いて画像を形成する電気光学装置は、通常、製造途中で、後工程に悪影響を及ぼさないように、欠陥の有無を判別する検査が行われる。特に、アクティブマトリクス型の電気光学装置では、素子基板に画素をスイッチングするトランジスタのような能動素子が形成されるので、その欠陥の有無の判別が重要である。さらに、周辺回路内蔵型の電気光学装置では、素子基板に、駆動回路の一部または全部が、画素をスイッチングするための能動素子とともに作り込まれるので、ますます検査が重要視されつつある。
このため、近年では、電気光学装置に、予め検査回路を作り込んでおき、検査時においては、当該検査回路の出力信号をモニタすることで、欠陥の有無を判別する技術が提案されている（例えば特許文献１参照）。
特開平１０−２６０３９１号公報

しかしながら、ハイブリッド型と呼ばれるデマルチプレクサ方式を採用した電気光学装置などにおいては、近年の高精細化にともなって、十分な検査が困難になりつつある、という事情がある。詳細には、ｎ列のデータ線に供給すべきデータ信号を時分割で入力するとともに、時分割でｎ列のデータ線を１列ずつ選択して供給するデマルチプレクサ方式では、いわゆるＸドライバが存在しないので、例えば隣接するデータ線同士が短絡しているかの検査を行うことができない、といった問題があった。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、デマルチプレクサ方式を採用した電気光学装置において、適切な検査を実行可能な電気光学装置用基板、電気光学装置および検査方法を提供することにある。

上記目的を達成するために、本発明は、複数行の走査線と、ｎ（ｎは２以上の整数）列毎にブロック化された複数列のデータ線と、前記各ブロックに対応したデータ信号を入力するための複数の端子と、前記ブロック化されたｎ列のデータ線のうち、制御信号で指定されたものを選択するとともに、前記端子に入力されたデータ信号を当該選択したデータ線に供給するデマルチプレクサと、前記複数行の走査線と前記複数列のデータ線との交差部に対応して設けられ、前記走査線が選択されたときに、前記データ線に供給されたデータ信号に応じた表示をする画素の一部または全部が形成された複数の画素と、検査回路とを有し、前記検査回路は、ｎ本の読出線と、前記複数のデータ線の各々に設けられ、一端が対応するデータ線に、他端が前記ｎ本の読出線のいずれかであって、かつ、同一ブロックに属するｎ列のデータ線に対応するもの同士は互いに異なる読出線に、それぞれ接続された複数の第１スイッチと、前記各ブロックのいずれかを選択して、選択したブロックに属するｎ列のデータ線に他端が接続された第１スイッチを導通状態とさせるシフトレジスタと、を含むことを特徴とする。本発明によれば、いわゆるハイブリッド方式の素子基板について、デマルチプレクサや、各データ線についての欠陥箇所を特定することが容易となる。
なお、本発明において、画素の一部または全部が形成されたとした理由は、画素が表示を行うことができない未完成の段階（一部しか形成されていない段階）で、検査を行うことを想定しているためである。

本発明では、前記検査回路において、前記シフトレジスタは、前記各ブロックの選択に応じたシフト信号を出力端から出力し、前記第１スイッチは、前記シフト信号がゲート入力されるトランジスタであり、前記画素において表示をさせるとき、前記シフトレジスタの各出力端を、前記第１スイッチを構成するトランジスタのオフ電圧とさせる第２スイッチを、さらに含む構成としても良い。また、本発明において、前記検査回路は、前記画素の配列領域を挟んで前記デマルチプレクサとは対向側に形成しても良い。

また、本発明は、電気光学装置としても、検査方法としても概念することができる。ここで、検査方法としては、複数行の走査線と、ｎ（ｎは２以上の整数）列毎にブロック化された複数列のデータ線と、前記各ブロックに対応したデータ信号を入力するための複数の端子と、前記ブロック化されたｎ列のデータ線のうち、制御信号で指定されたものを選択するとともに、前記端子に入力されたデータ信号を当該選択したデータ線に供給するデマルチプレクサと、前記複数行の走査線と前記複数列のデータ線との交差部に対応して設けられ、前記走査線が選択されたときに、前記データ線に供給されたデータ信号に応じた表示をする画素の一部または全部が形成された複数の画素と、検査回路とを有し、前記検査回路は、ｎ本の読出線と、前記複数のデータ線の各々に設けられ、一端が対応するデータ線に、他端が前記ｎ本の読出線のいずれかであって、かつ、同一ブロックに属するｎ列のデータ線に対応するもの同士は互いに異なる読出線に、それぞれ接続された複数の第１スイッチと、を備えた電気光学装置の検査方法であって、前記複数の端子のうち、少なくとも１個のブロックに対応する端子に、所定の電圧のデータ信号を供給し、前記デマルチプレクサに対し、前記ブロック化されたｎ列のデータ線のすべてを非選択させる制御信号を供給し、前記所定の電圧のデータ信号が供給された端子に対応するブロックに属するｎ列のデータ線に他端が接続された前記第１スイッチをオンさせ、前記ｎ本の読出線のすべてが前記所定の電圧であるか否かを判別すると、デマルチプレクサにおける不良箇所を、データ線単位で特定することが可能となる。

また、複数行の走査線と、ｎ（ｎは２以上の整数）列毎にブロック化された複数列のデータ線と、前記各ブロックに対応したデータ信号を入力するための複数の端子と、前記ブロック化されたｎ列のデータ線のうち、制御信号で指定されたものを選択するとともに、前記端子に入力されたデータ信号を当該選択したデータ線に供給するデマルチプレクサと、前記複数行の走査線と前記複数列のデータ線との交差部に対応して設けられ、前記走査線が選択されたときに、前記データ線に供給されたデータ信号に応じた表示をする画素の一部または全部が形成された複数の画素と、検査回路とを有し、前記検査回路は、ｎ本の読出線と、前記複数のデータ線の各々に設けられ、一端が対応するデータ線に、他端が前記ｎ本の読出線のいずれかであって、かつ、同一ブロックに属するｎ列のデータ線に対応するもの同士は互いに異なる読出線に、それぞれ接続された複数の第１スイッチと、を備えた電気光学装置の検査方法であって、前記複数の端子のうち、少なくとも１個のブロックに対応する端子に、所定の電圧のデータ信号を供給し、前記デマルチプレクサに対し、前記ブロック化されたｎ列のデータ線のうち、いずれか１列を選択させる制御信号を供給し、前記所定の電圧のデータ信号が供給された端子に対応するブロックに属するｎ列のデータ線に他端が接続された前記第１スイッチをオンさせ、前記ｎ本の読出線のうち、前記デマルチプレクサに選択させた列に対応する第１スイッチの他端に接続された読出線が、前記所定の電圧であるか否かを判別すると、データ線の欠陥箇所を列単位で特定することが可能となる。

以下、本発明の実施の形態について図面を参照して説明する。図１は、本発明において検査対象となる電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、完成時（表示時）には、素子基板２０にデータ信号供給回路１４０を接続される構成となる。このうち、素子基板２０は、表示領域１００の周辺におけるＸ辺のうち、データ信号供給回路１４０との接続辺側にデマルチプレクサ１５０を、Ｘ辺のうちデマルチプレクサ１５０と対向する辺に検査回路１６０を、Ｙ辺に走査線駆動回路１３０を、それぞれ配設した構成となっている。
ここで、表示領域１００では、３２０行の走査線１１２が行（Ｘ）方向に延在するように設けられ、また、４列毎にグループ化された４８０（＝１２０×４）列のデータ線１１４が列（Ｙ）方向に延在するように、かつ、各走査線１１２と互いに電気的な絶縁を保つように、設けられている。

画素１１０は、３２０行の走査線１１２と４８０列のデータ線１１４との交差部に対応して、それぞれ配列している。したがって、本実施形態では、画素１１０が縦３２０行×横４８０列で、マトリクス状に配列することになるが、本発明をこの配列に限定する趣旨ではない。また、１グループを構成する４列のデータ線１１４を区別するために、左から順にそれぞれａ、ｂ、ｃ、ｄ系列と呼ぶ場合がある。
詳細には、ａ系列とは１、５、９、…、４７７列目のデータ線１１４であり、ｂ系列とは２、６、１０、…、４７８列目のデータ線１１４であり、ｃ系列とは３、７、１１、…、４７９列目のデータ線１１４であり、ｄ系列とは４、８、１２、…、４８０列目のデータ線１１４である。
また、完成時では、素子基板２０と対向基板との一対の基板が一定の間隙を保って貼り合わせられるとともに、この間隙に液晶を封入した構成となるが、本発明においては、対向基板と貼り合わせる前の素子基板２０が検査対象である。

図２（ａ）および図２（ｂ）は、それぞれ画素１１０の構成を示す図であるが、このうち、図２（ａ）は、対向基板と貼り合わせる前における素子基板２０の状態を示す一方、図２（ｂ）は、対向基板と貼り合わせて液晶を封入した後の状態を示す図であり、いずれもｉ行及びこれに隣接する（ｉ＋１）行と、ｊ列及びこれに隣接する（ｊ＋１）列との交差に対応する２×２の計４画素分の構成が示されている。
なお、ここでいうｉ、（ｉ＋１）は、画素１１０が配列する行を一般的に示すときの記号であって、１以上３２０以下の整数であり、また、ｊ、（ｊ＋１）は、画素１１０が配列する列を一般的に示すときの記号であって、１以上４８０以下の整数である。

画素１１０の電気的な構成は互いに同一であるので、ｉ行ｊ列の画素１１０で代表させて説明する。
検査段階の素子基板２０において、画素１１０は、図２（ａ）に示されるように、ｎチャネル型の薄膜トランジスタ（Thin Film Transistor：以下単に「ＴＦＴ」と略称する）１１６と、画素電極１１８と、蓄積容量１２５と、を有する。このうち、ＴＦＴ１１６のゲートはｉ行目の走査線１１２に接続される一方、そのソースはｊ列目のデータ線１１４に接続され、そのドレインは画素電極１１８と蓄積容量１２５の一端とに接続されている。ここで、蓄積容量１２５の他端は、すべての画素１１０にわたって容量線１０９に共通接続されている。なお、本実施形態において容量線１０９は、例えば電圧基準である電位Ｇndに接地されている。

このような素子基板に対して、対向電極１０８が形成された対向基板を、電極形成面が互いに対向し、かつ、一定の間隙を保つように貼り合わせるとともに、当該間隙に液晶１０５を封入すると、図２（ｂ）に示されるように、画素電極１１８と対向電極１０８とで液晶１０５を挟持した液晶容量１２０が構成される。ここで、対向電極１０８は、すべての画素１１０に対して共通であって、時間的に一定の電圧ＬＣcomが印加される。
また、本実施形態において、封入する液晶１０５を例えばツイスト・ネマティック型とする場合、両基板の各対向面には、液晶分子の長軸方向が両基板間で例えば約９０度連続的に捻れるようにラビング処理された配向膜がそれぞれ設けられる。このため、画素電極１１８と対向電極１０８との間を通過する光は、液晶容量１２０に保持される電圧実効値がゼロであれば、液晶分子の捻れに沿って約９０度旋光する一方、当該電圧実効値が大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、偏光子を偏光軸が配向方向に一致するようにそれぞれ配置させると、当該電圧実効値が小さくなるにつれて、光の透過率が増加して明るくなる表示となる（ノーマリーホワイトモード）。

説明を再び図１に戻すと、走査線駆動回路１３０は、素子基板２０に形成されたものであり、表示動作の際には、１、２、３、…、３２０行目の走査線１１２に、走査信号Ｇ1、Ｇ2、Ｇ3、…、Ｇ320を供給する。詳細には、走査線駆動回路１３０は、１フレームの期間にわたって１、２、３、…、３２０行目の走査線１１２を順番に選択するとともに、選択した走査線への走査信号を選択電圧に相当するＨレベルとし、それ以外の走査線への走査信号を非選択電圧に相当するＬレベルとするものである。
なお、本実施形態において論理信号のＬレベルは接地電位Ｇnd（０ボルト）であり、論理信号のＨレベルは電源電圧のＶdd（例えば１５ボルト）である。

データ信号供給回路１４０は、素子基板２０とは別体構成であり、完成時における表示動作の際には、端子２２を介して素子基板２０と接続される。ここで、データ信号供給回路１４０は、走査線駆動回路１３０によって選択された走査線１１２と、各ブロックに属する４列のデータ線１１４のうち、デマルチプレクサによって選ばれるデータ線とに対応する画素に対し、当該画素の階調に応じた電圧のデータ信号を出力する。一方、検査時においては、データ信号供給回路１４０の代わりに、プローブが接続されて、検査動作に合わせたデータ信号が供給される。
なお、上述したように、本実施形態では、データ線１１４の列数は「４８０」であり、これらが４列毎にブロック化されているので、端子２２の個数は「１２０」である。ここで、説明の便宜上、１から１２０番目までのブロックに対応して素子基板２０に供給されるデータ信号を、データ信号供給回路１４０が接続されるか否かにかかわらず、ｄ1〜ｄ120と表記している。

デマルチプレクサ１５０は、素子基板２０に形成されるとともに、データ線１１４毎に設けられたＴＦＴ１５４の集合体である。ここで、ＴＦＴ１５４はｎチャネル型であり、各ドレインはデータ線１１４の一端に接続され、同一ブロックに属するデータ線１１４に対応する４個のＴＦＴ１５４のソースは共通接続されて、当該ブロックに対応するデータ信号が供給される。
すなわち、ｍ番目のブロックは、ａ系列の（４ｍ−３）列目、ｂ系列の（４ｍ−２）列目、ｃ系列の（４ｍ−１）列目およびｄ系列の（４ｍ）列目のデータ線１１４から構成されるので、これら４列のデータ線１１４に対応するＴＦＴ１５４のソースは共通接続されて、データ信号ｄ(m)が供給される。また、（４ｍ−３）列目のデータ線１１４に対応するＴＦＴ１５４のゲートには、制御信号Ｓel1が供給され、同様に（４ｍ−２）列目、（４ｍ−１）列目および（４ｍ）列目のデータ線１１４に対応するＴＦＴ１５４のゲートには、制御信号Ｓel2、Ｓel3およびＳel4が供給される。
なお、ｍは、ブロックを一般的に示すときの記号であって、１以上１２０以下の整数であり、後述する検査時における動作説明では、１から１２０まで順番に「１」ずつインクリメントされる。

一方、検査回路１６０は、シフトレジスタ１６２と、データ線１１４毎に設けられたＴＦＴ１６４とを含む。
このうち、シフトレジスタ１６２は、検査時において、検査制御回路（図示省略）から供給される転送開始パルスＤＸを、クロック信号ＣＬＫにしたがって順次シフトして、図３に示されるようなシフト信号Ｘ1、Ｘ2、Ｘ3、Ｘ4、…、Ｘ120を各ブロックに対応して出力する。
なお、シフトレジスタ１６２は、例えば、クロック信号ＣＬＫのほぼ１周期分のパルス幅を有する転送開始パルスＤＸを、クロック信号ＣＬＫの論理レベルが変化するタイミングで順次遅延させるとともに、この遅延させた信号のうち、隣接するもの同士の論理積信号を、シフト信号Ｘ1、Ｘ2、Ｘ3、Ｘ4、…、Ｘ120として出力する構成である。
このため、転送開始パルスＤＸを出力してから、クロック信号ＣＬＫを何周期分供給したかによって、いずれのシフト信号がＨレベルとなるのかを検査制御回路側で把握することができる。

また、ＴＦＴ１６４（第１スイッチ）もｎチャネル型であり、各ソース（一端）は、データ線１１４の他端に接続され、同一ブロックに属するデータ線１１４に対応する４個のＴＦＴ１６４のゲートは共通接続されて、当該ブロックに対応するシフト信号が供給される。
すなわち、ｍ番目のブロックを構成する（４ｍ−３）列目、（４ｍ−２）列目、（４ｍ−１）列目および（４ｍ）列目のデータ線１１４に対応するＴＦＴ１６４のゲートには、シフトレジスタ１６２によるシフト信号Ｘ(m)が共通に供給される。
そして、１番目から１２０番目までのブロックにおいてａ系列のデータ線１１４に対応するＴＦＴ１６４のドレイン（他端）は、ブロックを構成するデータ線数と同じ本数である４本の読出線１６９のうち、信号Ｃx1として読み出す読出線に共通接続されている。同様に、各ブロックにおいて、ｂ、ｃ、ｄ系列のデータ線１１４に対応するＴＦＴ１６４のドレインは、４本の読出線１６９のうち、信号Ｃx2、Ｃx3、Ｃx4として読み出す読出線に共通接続されている。

検査回路１６０は、さらにシフトレジスタ１６２の出力端に対応するＴＦＴ１６６と、信号線１６８とをも含む。ここで、ＴＦＴ１６６（第２スイッチ）はｎチャネル型であり、各ＴＦＴ１６６のソースは電位Ｇndに共通接地される一方、そのドレインはシフトレジスタ１６２の出力端に接続されている。また、各ＴＦＴ１６６のゲートは信号線１６８に共通接続されている。

なお、走査線駆動回路１３０の構成素子、デマルチプレクサ１５０の構成素子であるＴＦＴ１５４、シフトレジスタ１６２の構成素子、および、ＴＦＴ１６６等は、素子基板２０において、表示領域１００における製造プロセスで形成される。これにより、素子基板２０においては、走査線駆動回路１３０、デマルチプレクサ１５０および検査回路１６０を、表示領域１００の周辺回路として内蔵する構成となる。

続いて、このような電気光学装置１０の素子基板２０の検査動作について説明する。
図３は、検査時における各部の信号波形を示すタイミングチャートであり、図４は、検査動作を示すフローチャートである。
素子基板２０の検査は、上述したように対向基板と貼り合わせる前の状態で実行される。詳細には、図１におけるデータ信号供給回路１４０は接続されず、代わりに、検査制御回路（図示省略）が、端子２２に接触させたプローブを介してデータ信号ｄ1〜ｄ１２０を供給するとともに、制御信号Ｓel1〜Ｓel4、転送開始パルスＤＸ、クロック信号ＣＬＫ、信号Ｄspを、それぞれ素子基板２０に供給する。

次に、検査動作について図４を参照して説明すると、まず、検査制御回路は、ステップＳ１において初期設定動作を実行する。すなわち、検査制御回路は、データ線のブロック番号に対応する変数ｍを「１」にセットするとともに、検査時にわたって信号ＤspをＬレベルに固定する。これにより、ＴＦＴ１６６は、すべてオフとなる。
この後、検査制御回路は、ステップＳ２において、デマルチプレクサ１５０に供給する制御信号Ｓel1〜Ｓel4を一旦すべてＬレベルとする。

続いて、検査制御回路は、ステップＳ３において現段階の変数ｍが奇数（１、３、５、…、１１９）であるか否かを判別する。なお、最初にステップＳ３が実行される場合、変数ｍは「１」にセットされているので、変数ｍは奇数であると判別される。一方、後述するステップＳ１８の処理が実行される毎に、変数ｍは「１」ずつインクリメントされるので、奇数である場合もあれば、偶数（２、４、６、…、１２０）である場合もある。
ここで、検査制御回路は、変数ｍが奇数であると判別したとき、ステップＳ４において、データ信号供給回路１４０に対し、奇数ブロックに相当するデータ信号ｄ1、ｄ3、ｄ5、…、ｄ119を例えば電源電圧の１５ボルトよりもやや低い１２ボルトとし、他のデータ信号を０ボルトとする一方、変数ｍが偶数であると判別したとき、ステップＳ５において、データ信号供給回路１４０に対し、偶数ブロックに相当するデータ信号ｄ2、ｄ4、ｄ6、…、ｄ120を１２ボルトとし、他のデータ信号を０ボルトとする。

次に、検査制御回路は、ステップＳ６において、クロック信号ＣＬＫの論理レベルを反転して、現時点における変数ｍに対応したシフト信号Ｘ(m)をＨレベルとさせるとともに、信号Ｃx1〜Ｃx4がすべて０ボルトであるか否かを判別する。なお、ステップＳ６が初めて実行する場合には、検査制御回路は、転送開始パルスＤＸをＨレベルにしてから、クロック信号ＣＬＫをＨレベルとした後にＬレベルとして、シフト信号Ｘ1をＨレベルとさせる。

ここで、データ信号供給回路１４０から供給されるデータ信号のうち、少なくとも現時点の変数ｍに相当するブロックに相当するものが１２ボルトであるが、制御信号Ｓel1〜Ｓel4がすべてＬレベルであるので、変数ｍに相当するブロックに属するデータ線の電圧は０ボルトのはずである。
シフト信号Ｘ(m）がＨレベルになると、ｍ番目のブロックに対応するＴＦＴ１６４がオンになって、変数ｍに相当するブロックに属するａ、ｂ、ｃ、ｄ系列のデータ線の電圧が信号Ｃx1〜Ｃx4としてそれぞれ読出線１６９を介して読み出されるが、このときに、信号Ｃx1〜Ｃx4がすべて０ボルトでなければ、デマルチプレクサ１５０の不良、詳細には、変数ｍに相当するブロックに対応して設けられたＴＦＴ１５４がオフすべきであるのに、オンまたはオンに近い状態となっていると考えられる。このため、信号Ｃx1〜Ｃx4がすべて０ボルトでなければ、検査制御回路は、ステップＳ７において、現時点における変数ｍと、０ボルトでない信号Ｃxの番号とを記憶する。
例えば、変数ｍが「２」であるときに信号Ｃx3が０ボルトでなければ、デマルチプレクサ１５０を構成するＴＦＴ１５４のうち、２番目のブロックにおけるｃ系列のデータ線、すなわち７列目のデータ線１１４に対応するＴＦＴ１５４が不良であると考えられるので、検査制御回路は、当該変数ｍの「２」と、信号Ｃx3の番号「３」とを対にして記憶する。

一方、信号Ｃx1〜Ｃx4がすべて０ボルトであれば、ｍ番目のブロックに対応するＴＦＴ１５４に不良が発生していないと考えられるので、検査制御回路は、検査対象をＴＦＴ１５４から変更すべく、ステップＳ８において、ブロックにおけるデータ線の系列に対応する変数ｎに「１」をセットする。

次に、検査制御回路は、ステップＳ９において、変数ｎに対応する信号Ｓel(n)のみをＨレベルとする。例えば変数ｎが初期値の「１」であれば、信号Ｓel1だけをＨレベルとし、他の信号Ｓel2〜Ｓel4をＬレベルとする。
続いて、ステップＳ１０において、検査制御回路は、入力した信号Ｃx1〜Ｃx4のうち、現時点における変数ｎに対応する信号Ｃx(n)は１２ボルトであるか否かを判別する。
データ信号供給回路１４０から供給されるデータ信号は、少なくとも現時点の変数ｍに対応するものが１２ボルトであって、変数ｍに対応する制御信号Ｓel(n)のみがＨレベルであるので、現時点の変数ｍに相当するブロックに属するデータ線のうち、変数ｎに対応する系列のデータ線は、正常であれば、１２ボルトのデータ信号がサンプリングされるはずである。このため、ステップＳ１０において、現時点における変数ｎに対応する信号Ｃx(n)が１２ボルトであれば、変数ｎに対応する系列のデータ線は、正常であると判別する（ステップＳ１１）。

一方、現時点における変数ｎに対応する信号Ｃx(n)が１２ボルトでなければ、当該変数ｎに対応する系列のデータ線になんらかの欠陥が生じていると考えられる。そこで、検査制御回路は、ステップＳ１２において、信号Ｃx(n+1)の電圧が、すなわち当該変数ｎに対応する系列のデータ線に対し右方向に隣接するデータ線の電圧が０ボルトでないか否かを判別する。
ここで、０ボルト以外のなんらかの電圧がサンプリングされているデータ線は、ｍ番目のブロックに属するデータ線のうち、変数ｎに対応する系列のデータ線のみであるはずであるから、もし、信号Ｃx(n+1)の電圧が０ボルトでなければ、当該電圧は、変数ｎに対応する系列のデータ線から、右方向に隣接するデータ線にリークしたためによるもの、と考えられる。すなわち、ｍ番目のブロックに属するデータ線において変数ｎに対応する系列のデータ線が１２ボルトでない理由は、隣接するデータ線となんらかの形で電気的に接触した状態であるため、と考えられる。
このため、信号Ｃx(n+1)の電圧が０ボルトでなければ、検査制御回路は、ｍ番目のブロックに属するデータ線のうち、変数ｎに対応する系列のデータ線が当該データ線と右方向で隣接するデータ線とショート状態にある、と判別する（ステップＳ１３）。
また、信号Ｃx(n+1)の電圧が０ボルトであれば、検査制御回路は、変数ｎに対応する系列のデータ線が途中で断線していたり、他の信号線（接地電位Ｇndである容量線１０９や走査線１１２）との短絡していたりするなどような他の欠陥が発生している、と判別する（ステップＳ１４）。

ステップＳ１２、Ｓ１３またはＳ１４の処理は、ｍ番目のブロックに属するデータ線であって、現時点における変数ｎに対応する系列のデータ線についての欠陥検査が終了したことを意味する。このため、検査制御回路は、ステップＳ１５において、現時点における変数ｎが本実施形態において上限である「４」である否かを判別し、「４」でなければ、ステップＳ１６において、当該変数ｎを「１」だけインクリメントさせて、処理対象のデータ線を右方向に１列だけ移行させた後、処理手順を上記ステップＳ９に戻す。これによりインクリメントされた変数ｎのデータ線についても、ステップＳ９からＳ１４までの処理が実行されて欠陥の有無が検査される。

一方、ステップＳ１５において変数ｎが上限である「４」である場合、変数ｍに対応するブロックにおいて、ａ系列のデータ線（ｎ＝１）からｄ系列のデータ線（ｎ＝４）までのそれぞれについて欠陥検査が実行された状態を意味するので、検査制御回路は、ステップＳ１７において、現時点における変数ｍが本実施形態においてブロックの上限である「１２０」である否かを判別する。「１２０」でなければ、検査制御回路は、ステップＳ１８において、当該変数ｍを「１」だけインクリメントさせて、処理対象のブロックを移行させた後、処理手順を上記ステップＳ２に戻す。これによりインクリメントされた変数ｍのブロックについても、ステップＳ２からＳ１６までの処理が実行されて、欠陥の有無が検査される。
なお、ステップＳ１７において変数ｍが「１２０」である場合、最終１２０番目のブロックについてｄ系列のデータ線までの欠陥の有無が検査された状態を意味するので、検査制御回路は、この検査動作を終了する。

このように、本実施形態では、変数ｍを初期値「１」から「１２０」まで順番に「１」ずつインクリメントして、図３に示されるように、シフト信号Ｘ1、Ｘ2、Ｘ3、…、Ｘ120を順次排他的にＨレベルにするとともに、変数ｍに対応するシフト信号Ｘ(m)がＨレベルとなっている場合に、変数ｎを初期値「１」から「４」まで順番に「１」ずつインクリメントして、ａ系列からｄ系列までのデータ線１１４を１列ずつ検査対象とする。
このため、本実施形態によれば、いわゆるハイブリッド駆動用の素子基板について、デマルチプレクサ１５０とともに、１列毎にデータ線１１４の欠陥検査を実行して、不良が発生した箇所を特定することが可能となる。

なお、検査をパスして正常であると判別された素子基板２０は、検査回路１６０におけるシフトレジスタ１６２への電源（Ｖdd−Ｇnd）の給電線がカットされるとともに、対向基板と一定の間隙を保つように貼り合わせられ、この間隙に液晶が封入される。

ここで、製品段階の電気光学装置１０で表示をする場合、信号Ｄspとして、電源電圧Ｖdd、すなわちＨレベルの論理信号が常に供給される。このため、信号線１６８は抵抗Ｒを介してプルアップされ、これによりＴＦＴ１６６が常にオン状態となる。シフトレジスタ１６２への給電線がカットされると、当該シフトレジスタの出力端は、このままではフローティング状態となって電位不確定となるが、ＴＦＴ１６６のオンによって表示時には常に電位Ｇndに接地されるので、ＴＦＴ１６４がオフ状態となる。したがって、表示時において、検査回路１６０は、表示領域１００から電気的に切り離されるので、次に述べる表示動作にはまったく影響を与えることがない。

ここで、表示動作について簡単に説明する。
表示動作を行う場合には、上述したようにデータ信号供給回路１４０が接続されるとともに、上位制御回路から制御信号Ｓel1〜Ｓel4や走査線駆動回路１３０を制御する信号（図示省略）が供給されるとともに、上述したように信号ＤspとしてＨレベルの論理信号が常に供給される。
この表示動作について図５を参照して説明すると、走査線駆動回路１３０は、ある１フレーム（ｎフレーム）の期間にわたって走査信号Ｇ1、Ｇ2、Ｇ3、…、Ｇ320を期間Ｈ毎に順次排他的にＨレベルとする。
ここで、期間Ｈでは、外部制御回路から供給される制御信号はＳel1、Ｓel2、Ｓel3、Ｓel4の順番で排他的にＨレベルとなり、この供給に合わせてデータ信号供給回路１４０は、データ信号ｄ1、ｄ2、ｄ3、…、ｄ120を供給する。
詳細には、データ信号供給回路１４０は、ｉ行目の走査信号ＧiがＨレベルとなる期間において、制御信号Ｓel1がＨレベルとなったとき、ｉ行目の走査線１１２とａ系列のデータ線１１４との交差に対応する画素の階調に応じた電圧だけ電圧ＬＣcomに対して高位または低位のデータ信号ｄ1、ｄ2、ｄ3、…、ｄ120を、１、２、３、…、１２０番目のブロックに対応させて一斉に出力する。制御信号Ｓel1だけがＨレベルであるので、ａ系列のデータ線１１４が選択される（ａ系列のデータ線１１４に対応するＴＦＴ１５４だけがオンする）結果、データ信号ｄ1、ｄ2、ｄ3、…、ｄ120は、それぞれａ系列（１、５、９、…、４７７列目）のデータ線１１４に供給される。一方、走査信号ＧiがＨレベルであると、ｉ行目に位置する画素１１０のすべてにおいて、ＴＦＴ１１６がオン（導通）状態となるので、ａ系列のデータ線１１４に供給されたデータ信号ｄ1、ｄ2、ｄ3、…、ｄ120は、それぞれｉ行１列、ｉ行５列、ｉ行９列、…、ｉ行４７７列の画素電極１１８に印加されることになる。

次に、データ信号供給回路１４０は、制御信号Ｓel2がＨレベルとなったとき、今度はｉ行目の走査線１１２とｂ系列のデータ線１１４との交差に対応する画素の階調に応じた電圧のデータ信号ｄ1、ｄ2、ｄ3、…、ｄ120を、１、２、３、…、１２０番目のブロックに対応させて一斉に出力する。制御信号Ｓel2だけがＨレベルであるため、ｂ系列のデータ線１１４が選択される結果、データ信号ｄ1、ｄ2、ｄ3、…、ｄ120は、それぞれｂ系列（２、６、１０、…、４７８列目）のデータ線１１４に供給されて、それぞれｉ行２列、ｉ行６列、ｉ行１０列、…、ｉ行４７８列の画素電極１１８に印加されることになる。
同様に、データ信号供給回路１４０は、ｉ行目の走査信号ＧiがＨレベルとなる期間において、制御信号Ｓel3がＨレベルとなったときには、ｉ行目の走査線１１２とｃ系列のデータ線１１４との交差に対応する画素、制御信号Ｓel4がＨレベルとなったときには、ｉ行目の走査線１１２とｄ系列のデータ線１１４との交差に対応する画素、の階調に応じた電圧のデータ信号ｄ1、ｄ2、ｄ3、…、ｄ120を、それぞれ１、２、３、…、１２０番目のブロックに対応させて一斉に出力し、これにより、ｃ系列（３、７、１１、…、４７９列目）のデータ線１１４に供給されて、それぞれｉ行３列、ｉ行７列、ｉ行１１列、…、ｉ行４７９列の画素電極１１８に印加され、引き続き、ｄ系列（４、８、１２、…、４８０列目）のデータ線１１４に供給されて、それぞれｉ行４列、ｉ行８列、ｉ行１２列、…、ｉ行４８０列の画素電極１１８に印加される。
これにより、ｉ行目の画素に対して、階調に応じたデータ信号の電圧を書き込む動作が完了する。なお、画素電極１１８に印加された電圧は、走査信号ＧiがＬレベルになっても、液晶容量１２０によって次の（ｎ＋１）フレームの書き込みまで保持されることになる。

次の（ｉ＋１）行目の走査信号Ｇ(i+1)がＨレベルとなる期間では、（ｉ＋１）行目の画素に対して同様に階調に応じた電圧の書き込みが実行される。なお、ここでは、ｉ行目の書込動作と、これに続く（ｉ＋１）行目の書込動作とについて説明したが、各フレームの期間においては、１、２、３、…、３２０行目の順番で実行され、これにより、第１行目〜第３２０行目の画素のすべてにわたって書き込みが完了することになる。
また、次の（ｎ＋１）フレームにおいても、同様な書き込みが行われるが、この際、各行の画素に対する書込極性が入れ替えられる。すなわち、直前のｎフレームにおいて正極性書込が行われたのであれば、次の（ｎ＋１）フレームにおいては、負極性書込が行われる一方、直前のｎフレームにおいて負極性書込が行われたのであれば、次の（ｎ＋１）フレームにおいては、正極性書込が行われることになる。
このように、フレーム期間毎に画素に対する書込極性が入れ替えられるので、液晶１０５に直流成分が印加されることがなくなり、その劣化が防止される。

なお、図５において示されるデータ信号ｄkは、ｋ番目のブロックに対応して供給されるものであり、正極性書込であれば、白色に相当する電圧Ｖwpから黒色に相当する電圧Ｖbpまでの範囲で電圧ＬＣcomから画素の階調に応じた分だけ高位の電圧となり、負極性書込であれば、白色に相当する電圧Ｖwmから黒色に相当する電圧Ｖbmまでの範囲でＬＣcomから画素の階調に応じた分だけ低位の電圧となる。
例えば、ｉ行（４ｋ−３）列の画素に対応するデータ信号ｄkの電圧は、図において↑または↓で示されるように、当該画素の階調に応じた電圧だけ、電圧ＬＣcomよりも高位または低位側の電圧となる。なお、正極性の電圧Ｖwp、Ｖbp、負極性の電圧Ｖwm、Ｖbmは、それぞれ電圧ＬＣcomを中心に互いに対称の関係にある。
なお、本実施形態における書込極性は、液晶容量１２０に対する書込極性をいうので、その正負の基準は接地電位Ｇndではなく、電圧ＬＣcomである。なお、図５におけるデータ線の電圧の縦スケールは、他の電圧波形と比較して拡大してある。

また、本実施形態では、書込極性の基準を対向電極１０８に印加される電圧ＬＣcomとしているが、これは、画素１１０におけるＴＦＴ１１６が理想的なスイッチとして機能する場合であり、実際には、ＴＦＴ１１６のゲート・ドレイン間の寄生容量に起因して、オンからオフに状態変化するときにドレイン（画素電極１１８）の電位が低下する現象（プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる）が発生する。液晶の劣化を防止するため、液晶容量１２０に対しては交流駆動が原則であるが、対向電極１０８に印加される電圧ＬＣcomを書込極性の基準として交流駆動すると、プッシュダウンのために、負極性書込による液晶容量１２０の電圧実効値が、正極性書込による実効値よりも若干大きくなってしまう（ＴＦＴ１１６がｎチャネルの場合）。このため、実際には、書込極性の基準電圧と対向電極１０８の電圧ＬＣcomとを別々とし、詳細には、書込極性の基準電圧を、プッシュダウンの影響が相殺されるように、電圧ＬＣcomよりも高位側にオフセットして設定される。

なお、実施形態においては、１ブロックを構成するデータ線数を「４」としたが、「２」以上であれば良い。ここで、１ブロックを構成するデータ線数を例えば「８」とした場合、検査回路１６０では、１ブロックを構成するデータ線に対応して、信号Ｃx1〜Ｃx8の読み出し線が設けられることになる。
また、検査時においては、検査制御回路が、データ信号ｄ1、ｄ2、ｄ3、…、ｄ120に供給する構成としたが、製品段階と同様なデータ信号供給回路を接続して、当該データ信号供給回路に対して、データ信号を供給させるように制御する構成としても良い。

さらに、実施形態では、電気光学装置として液晶表示装置を例にとって説明したが、本発明は、ｎ（ｎは２以上の整数）列のデータ線に供給すべきデータ信号を時分割で入力するとともに、時分割でｎ列のデータ線を１列ずつ選択して供給するデマルチプレクサ方式であれば、例えばＥＬ（Electronic Luminescence）素子や、電子放出素子、電気泳動素子などを画素に用いた装置や、プラズマディスプレイなどにも適用可能である。

次に、上述した実施形態に係る電気光学装置を用いた電子機器の例について説明する。図６は、電気光学装置１０における表示領域１００をライトバルブとして用いた３板式プロジェクタの構成を示す図である。
このプロジェクタ２１００において、ライトバルブに入射させるための光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。

ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態における電気光学装置１０の表示領域１００と同様であり、外部上位回路（図示省略）から供給されるＲ、Ｇ、Ｂの各色に対応する画像データでそれぞれ駆動されるものである。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、レンズユニット２１１４によって正転拡大投影されるので、スクリーン２１２０には、カラー画像が表示されることとなる。

なお、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右反転像を表示させる構成となっている。

また、電子機器としては、図６を参照して説明した他にも、直視型、例えば携帯電話や、パーソナルコンピュータ、テレビジョン、ビデオカメラのモニタ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る電気光学装置が適用可能なのは言うまでもない。

本発明の実施形態に係る電気光学装置の構成を示すブロック図である。同電気光学装置における画素の構成を示す図である。同電気光学装置における検査動作を示すタイミングチャートである。同電気光学装置における検査動作を示すフローチャートである。同電気光学装置における表示動作を示すフローチャートである。実施形態に係る電気光学装置を用いたプロジェクタの構成を示す図である。

符号の説明

１０…電気光学装置、２０…素子基板、２２…端子、１００…表示領域、１０５…液晶、１０８…対向電極、１１０…画素、１１２…走査線、１１４…データ線、１１６、１５４、１６２、１６６…ＴＦＴ、１１８…画素電極、１２０…液晶容量、１２５…容量線、１３０…走査線駆動回路、１４０…データ信号供給回路、１５０…デマルチプレクサ、１６０…検査回路、１６２…シフトレジスタ、２１００…プロジェクタ

Claims

複数行の走査線と、
ｎ（ｎは２以上の整数）列毎にブロック化された複数列のデータ線と、
前記各ブロックに対応したデータ信号を入力するための複数の端子と、
前記各ブロックにおけるｎ列のデータ線のうち、制御信号で指定されたものを選択するとともに、ブロックに対応する端子に入力されたデータ信号を、当該ブロックにおいて選択したデータ線に供給するデマルチプレクサと、
前記複数行の走査線と前記複数列のデータ線との交差部に対応して設けられ、前記走査線が選択されたときに、前記データ線に供給されたデータ信号に応じた表示をする画素の一部または全部が形成された複数の画素と、
検査回路とを有し、
前記検査回路は、
ｎ本の読出線と、
前記複数のデータ線の各々に設けられ、一端が対応するデータ線に、他端が前記ｎ本の読出線のいずれかであって、かつ、同一ブロックに属するｎ列のデータ線に対応するもの同士は互いに異なる読出線に、それぞれ接続された複数の第１スイッチと、
前記各ブロックのいずれかを選択して、選択したブロックに属するｎ列のデータ線に他端が接続された第１スイッチを導通状態とさせるシフトレジスタと、
を含むことを特徴とする電気光学装置用基板。
前記検査回路において、
前記シフトレジスタは、前記各ブロックの選択に応じたシフト信号を出力端から出力し、
前記第１スイッチは、前記シフト信号がゲート入力されるトランジスタであり、
前記画素において表示をさせるとき、前記シフトレジスタの各出力端を、前記第１スイッチを構成するトランジスタのオフ電圧とさせる第２スイッチを、
さらに含むことを特徴とする請求項１に記載の電気光学装置用基板。
前記検査回路は、前記画素の配列領域を挟んで前記デマルチプレクサとは対向側に形成された
ことを特徴とする請求項１に記載の電気光学装置用基板。
複数行の走査線と、
ｎ（ｎは２以上の整数）列毎にブロック化された複数列のデータ線と、
前記各ブロックに対応したデータ信号を入力するための複数の端子と、
前記各ブロックにおけるｎ列のデータ線のうち、制御信号で指定されたものを選択するとともに、ブロックに対応する端子に入力されたデータ信号を、当該ブロックにおいて選択したデータ線に供給するデマルチプレクサと、
前記複数行の走査線を所定の順番で選択する走査線駆動回路と、
前記複数行の走査線と前記複数列のデータ線との交差部に対応して設けられ、前記走査線が選択されたときに、前記データ線に供給されたデータ信号に応じた表示をする複数の画素と、
検査回路とを有し、
前記検査回路は、
ｎ本の読出線と、
前記複数のデータ線の各々に設けられ、一端が対応するデータ線に、他端が前記ｎ本の読出線のいずれかであって、かつ、同一ブロックに属するｎ列のデータ線に対応するもの同士は互いに異なる読出線に、それぞれ接続された複数の第１スイッチと、
前記各ブロックのいずれかを選択して、選択したブロックに属するｎ列のデータ線に他端が接続された第１スイッチを導通状態とさせるシフトレジスタと、
を含むことを特徴とする電気光学装置。
複数行の走査線と、
ｎ（ｎは２以上の整数）列毎にブロック化された複数列のデータ線と、
前記各ブロックに対応したデータ信号を入力するための複数の端子と、
前記ブロック化されたｎ列のデータ線のうち、制御信号で指定されたものを選択するとともに、前記端子に入力されたデータ信号を当該選択したデータ線に供給するデマルチプレクサと、
前記複数行の走査線と前記複数列のデータ線との交差部に対応して設けられ、前記走査線が選択されたときに、前記データ線に供給されたデータ信号に応じた表示をする画素の一部または全部が形成された複数の画素と、
検査回路とを有し、
前記検査回路は、
ｎ本の読出線と、
前記複数のデータ線の各々に設けられ、一端が対応するデータ線に、他端が前記ｎ本の読出線のいずれかであって、かつ、同一ブロックに属するｎ列のデータ線に対応するもの同士は互いに異なる読出線に、それぞれ接続された複数の第１スイッチと、
を備えた電気光学装置の検査方法であって、
前記複数の端子のうち、少なくとも１個のブロックに対応する端子に、所定の電圧のデータ信号を供給し、
前記デマルチプレクサに対し、前記ブロック化されたｎ列のデータ線のすべてを非選択させる制御信号を供給し、
前記所定の電圧のデータ信号が供給された端子に対応するブロックに属するｎ列のデータ線に他端が接続された前記第１スイッチをオンさせ、
前記ｎ本の読出線のすべてが前記所定の電圧であるか否かを判別する
ことを特徴とする電気光学装置の検査方法。
複数行の走査線と、
ｎ（ｎは２以上の整数）列毎にブロック化された複数列のデータ線と、
前記各ブロックに対応したデータ信号を入力するための複数の端子と、
前記ブロック化されたｎ列のデータ線のうち、制御信号で指定されたものを選択するとともに、前記端子に入力されたデータ信号を当該選択したデータ線に供給するデマルチプレクサと、
前記複数行の走査線と前記複数列のデータ線との交差部に対応して設けられ、前記走査線が選択されたときに、前記データ線に供給されたデータ信号に応じた表示をする画素の一部または全部が形成された複数の画素と、
検査回路とを有し、
前記検査回路は、
ｎ本の読出線と、
前記複数のデータ線の各々に設けられ、一端が対応するデータ線に、他端が前記ｎ本の読出線のいずれかであって、かつ、同一ブロックに属するｎ列のデータ線に対応するもの同士は互いに異なる読出線に、それぞれ接続された複数の第１スイッチと、
を備えた電気光学装置の検査方法であって、
前記複数の端子のうち、少なくとも１個のブロックに対応する端子に、所定の電圧のデータ信号を供給し、
前記デマルチプレクサに対し、前記ブロック化されたｎ列のデータ線のうち、いずれか１列を選択させる制御信号を供給し、
前記所定の電圧のデータ信号が供給された端子に対応するブロックに属するｎ列のデータ線に他端が接続された前記第１スイッチをオンさせ、
前記ｎ本の読出線のうち、前記デマルチプレクサに選択させた列に対応する第１スイッチの他端に接続された読出線が、前記所定の電圧であるか否かを判別する
ことを特徴とする電気光学装置の検査方法。