CN108182895B - 一种用于检测显示面板中像素电位的电路及方法、显示面板 - Google Patents

一种用于检测显示面板中像素电位的电路及方法、显示面板 Download PDF

Info

Publication number
CN108182895B
CN108182895B CN201711322422.0A CN201711322422A CN108182895B CN 108182895 B CN108182895 B CN 108182895B CN 201711322422 A CN201711322422 A CN 201711322422A CN 108182895 B CN108182895 B CN 108182895B
Authority
CN
China
Prior art keywords
thin film
pixel
film transistor
signal
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711322422.0A
Other languages
English (en)
Other versions
CN108182895A (zh
Inventor
洪光辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201711322422.0A priority Critical patent/CN108182895B/zh
Priority to US15/749,422 priority patent/US10741111B2/en
Priority to PCT/CN2018/071259 priority patent/WO2019114054A1/zh
Publication of CN108182895A publication Critical patent/CN108182895A/zh
Application granted granted Critical
Publication of CN108182895B publication Critical patent/CN108182895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种用于检测显示面板中像素电位的电路及方法、显示面板，电路包括多路输出选择器、至少一个检测电路以及至少一个信号放大器；检测电路包括一个第一薄膜晶体管，第一薄膜晶体管接入测试信号并与多路输出选择器连接；多路输出选择器根据反向时钟信号选择将待检测子像素单元连接的第一数据线与第一薄膜晶体管接通，以将待检测子像素单元的像素电位信号输送至第一薄膜晶体管，控制第一薄膜晶体管将测试信号输送至信号放大器；信号放大器将所述测试信号进行放大，转化为接收信号输出。本发明可以测量显示面板中的真实像素电位。

Description

一种用于检测显示面板中像素电位的电路及方法、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种用于检测显示面板中像素电位的电路及方法、显示面板。
背景技术
现在常用的显示面板中AA区(即有效显示区)设计以及像素驱动电路(如图1所示)包括Gate走线(即栅极线)、Data走线(即第一数据线)、子像素单元以及多路分配器电路。Gate走线用来实现面板AA区子像素单元逐行扫描，Data走线用来给面板AA区的子像素单元充电，子像素单元用来显示面板中的图像、多路分配器电路用于实现显示面板中Data走线的多路输出选择。显示面板通过子像素单元中的电位来驱动液晶转动，以实现显示面板在显示不同画面下，所要求的不同程度的透过率，因此显示面板子像素单元中的真实电位状况是一个重要指标。但是在现在的面板设计方案中无法真实量测到显示面板子像素单元中的真实电位，因此，在问题解析等过程中，这种设计方案无法通过现有的设备获取子像素单元中的真实电位状况。由于现在的设计方案中没有设计探测子像素单元中真实电位的结构，因此无法准确获得显示面板中子像素单元的真实电位，也即是真实的像素电位。
发明内容
为解决上述技术问题，本发明提供一种用于检测显示面板中像素电位的电路及方法、显示面板，可以测量显示面板中的真实像素电位。
本发明提供的一种用于检测显示面板中像素电位的电路，其特征在于，包括多路输出选择器、至少一个检测电路以及至少一个信号放大器；
所述检测电路包括一个第一薄膜晶体管，所述第一薄膜晶体管的第一端接入测试信号，第二端与所述信号放大器连接，第三端与所述多路输出选择器连接；
所述多路输出选择器，与显示面板的第一数据线以及所述检测电路连接，用于根据反向时钟信号选择将待检测子像素单元连接的第一数据线与所述第一薄膜晶体管接通，以将所述待检测子像素单元的像素电位信号输送至所述第一薄膜晶体管，控制所述第一薄膜晶体管将所述测试信号输送至所述信号放大器；
所述信号放大器，用于接收所述测试信号，并将所述测试信号进行放大，转化为接收信号输出；
用于检测显示面板中像素电位的电路中薄膜晶体管的第一端为源极和漏极中的一个，第二端为源极和漏极中的另一个，第三端为栅极。
优选地，所述多路输出选择器包括N组反向时钟信号线以及多个与所述显示面板中的第一数据线分别对应连接的第二薄膜晶体管，每一组反向时钟信号线包括三条反向时钟信号线；
所述显示面板中每相邻的3*N个第二薄膜晶体管分别与N组反向时钟信号线中不同的反向时钟信号线连接；
每一个第一薄膜晶体管对应连接相邻的3*N个第二薄膜晶体管；
其中，N≥1，第二薄膜晶体管的第一端与第一薄膜晶体管的第三端连接，第二薄膜晶体管的第二端与所述显示面板的第一数据线连接，第三端与反向时钟信号线连接。
优选地，所述显示面板中的第一数据线总数量设为M，则所述检测电路和所述信号放大器的数量均为大于或等于M/(3*N)的最小整数，且所述第一薄膜晶体管与所述信号放大器之间一一对应连接。
优选地，所述第一薄膜晶体管和所述第二薄膜晶体管均为N沟道薄膜晶体管。
优选地，还包括信号分析模块；
所述信号分析模块，与所述信号放大器连接，用于接收所述信号放大器输出的所述接收信号，并根据所述接收信号的强度判断所述待检测像素电位。
本发明还提供一种显示面板，包括像素驱动电路和上述的用于检测显示面板中像素电位的电路；
所述像素驱动电路包括多条第一数据线、多条栅极线和三条子像素开关控制信号线，多条第一数据线与多条栅极线交叉形成阵列结构；相邻两条第一数据线与相邻两条栅极线形成的矩形区域为子像素单元，每一个子像素单元包括一个像素薄膜晶体管，所述像素薄膜晶体管的第一端与相邻的第一数据线连接，第三端与相邻的栅极线连接，且相互交叉的第一数据线和栅极线上最多连接一个像素薄膜晶体管；
每一条第一数据线均通过一个第三薄膜晶体管与子像素开关控制信号线连接，且每相邻的三条第一数据线分别接入三条不同的子像素开关控制信号线；
其中，所述第三薄膜晶体管的第三端与子像素开关控制信号线连接，第一数据线与第三薄膜晶体管的第一端连接，相邻的三个第三薄膜晶体管的第二端接入同一条第二数据线；像素驱动电路中薄膜晶体管的第一端为源极和漏极中的一个，第二端为源极和漏极中的另一个，第三端为栅极。
优选地，所述像素驱动电路中所有的薄膜晶体管均为N沟道的薄膜晶体管。
优选地，在显示面板工作时，用于检测显示面板中像素电位的电路中的反向时钟信号均为低电位。
本发明还提供一种用于检测显示面板中像素电位的方法，应用于上述的显示面板中，包括下述步骤：
通过栅极线和子像素控制信号将显示面板中除待检测子像素单元的像素薄膜晶体管之外的其他像素薄膜晶体管关断，通过反向时钟信号控制多路输出选择器，将待检测像素电位信号输送至第一薄膜晶体管；
所述待检测像素电位信号控制所述第一薄膜晶体管将测试信号输送至信号放大器；
所述信号放大器将所述测试信号进行放大，得到接收信号；
根据所述接收信号的强度判断待检测的像素电位。
优选地，通过栅极线和子像素控制信号将显示面板中除待检测子像素单元的像素薄膜晶体管之外的其他像素薄膜晶体管关断，通过反向时钟信号控制多路输出选择器，将待检测像素电位信号输送至第一薄膜晶体管，具体为：
控制与所述待检测子像素单元的像素薄膜晶体管连接的栅极线为高电位，不与所述待检测子像素单元的像素薄膜晶体管连接的栅极线均为低电位；
控制与所述待检测子像素单元的像素薄膜晶体管连接的反向时钟信号线为高电位，不与所述待检测子像素单元的像素薄膜晶体管连接的反向时钟信号线为低电位；
控制三条子像素控制信号均为低电位。
实施本发明，具有如下有益效果：通过多路输出选择器选择将待检测子像素单元连接的第一数据线与第一薄膜晶体管接通，将待检测子像素单元的像素电位信号输送至第一薄膜晶体管，控制第一薄膜晶体管将所述测试信号输送至信号放大器，信号放大器将测试信号进行放大转化为接收信号，可以根据接收信号的强度来反推测量显示面板中子像素单元的真实电位状况。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的背景技术中AA区像素驱动电路的示意图。
图2是本发明提供的第一实施例中用于检测显示面板中像素电位的电路的示意图。
图3是本发明提供的第二实施例中用于检测显示面板中像素电位的电路的示意图。
图4是本发明提供的第三实施例中用于检测显示面板中像素电位的电路的示意图。
图5a是本发明提供的一个实施例中显示面板的示意图。
图5b是本发明提供的另一个实施例中显示面板的示意图。
图6是本发明提供的第一实施例中显示面板正常工作时对应的信号时序图。
图7是本发明提供的第一实施例中检测像素薄膜晶体管NT201的像素电位对应的显示面板的信号时序图。
图8是本发明提供的第一实施例中检测像素薄膜晶体管NT202的像素电位对应的显示面板的信号时序图。
图9是本发明提供的第一实施例中检测像素薄膜晶体管NT203的像素电位对应的显示面板的信号时序图。
图10是本发明提供的第二实施例中显示面板正常工作时对应的信号时序图。
图11是本发明提供的第二实施例中检测像素薄膜晶体管NT210的像素电位对应的显示面板的信号时序图。
具体实施方式
本发明提供一种用于检测显示面板中像素电位的电路100，如图2所示，用于检测显示面板中像素电位的电路100包括多路输出选择器110、至少一个检测电路120以及至少一个信号放大器130。
检测电路120包括一个第一薄膜晶体管NT1，第一薄膜晶体管NT1的第一端接入测试信号，第一薄膜晶体管NT1的第二端与信号放大器130连接，第一薄膜晶体管NT1的第三端与多路输出选择器110连接。
多路输出选择器110与显示面板的第一数据线(第一数据线为子像素单元的数据线，如图2和图3中所示的DataR、DataG、DataB)以及检测电路120连接，用于根据反向时钟信号选择将待检测子像素单元连接的第一数据线与第一薄膜晶体管NT1接通，以将待检测子像素单元的像素电位信号输送至第一薄膜晶体管NT1，控制第一薄膜晶体管NT1将测试信号输送至信号放大器130。
信号放大器130用于接收测试信号，并将测试信号进行放大，转化为接收信号输出。
用于检测显示面板中像素电位的电路100中薄膜晶体管的第一端为源极和漏极中的一个，第二端为源极和漏极中的另一个，第三端为栅极。
进一步地，多路输出选择器110包括N组反向时钟信号线以及多个与显示面板中的第一数据线分别对应连接的第二薄膜晶体管NT2，每一组反向时钟信号线包括三条反向时钟信号线。一般而言，第二薄膜晶体管NT2的数量与显示面板AA区(即有效显示区)的第一数据线对应相等。如图2所示，在第一实施例中，多路输出选择器110包括一组反向时钟信号线，即共有三条反向时钟信号线，分别为TCK1、TCK2、TCK3；如图3所示，在第二实施例中，多路输出选择器110包括两组反向时钟信号线，即共有六条反向时钟信号线，分别为TCK1、TCK2、TCK3、TCK4、TCK5、TCK6。
显示面板中每相邻的3*N个第二薄膜晶体管NT2分别与N组反向时钟信号线中不同的反向时钟信号线连接。例如，多路输出选择器110有三条反向时钟信号线，AA区的第一条第一数据线与第一条反向时钟信号线TCK1连接，第二条第一数据线与第二条反向时钟信号线TCK2连接，第三条第一数据线与第三条反向时钟信号线TCK3连接，第四条第一数据线与第一条反向时钟信号线TCK1连接，第五条第一数据线与第二条反向时钟信号线TCK2连接，第六条第一数据线与第三条反向时钟信号线TCK3连接。
每一个第一薄膜晶体管NT1对应连接相邻的3*N个第二薄膜晶体管NT2。例如当N＝1时，从图2中左侧或右侧开始数，第1个第一薄膜晶体管NT1与第1～3个第二薄膜晶体管NT2连接，第2个第一薄膜晶体管NT1与第4～6个第二薄膜晶体管NT2连接，第k个第一薄膜晶体管NT1与第3k-2～3k个第二薄膜晶体管NT2连接。当N＝2时，从图3中左侧或右侧开始数，第1个第一薄膜晶体管NT1与第1～6个第二薄膜晶体管NT2连接，第2个第一薄膜晶体管NT1与第7～12个第二薄膜晶体管NT2连接。
其中，N≥1，第二薄膜晶体管NT2的第一端与第一薄膜晶体管NT1的第三端连接，第二薄膜晶体管NT2的第二端与显示面板的第一数据线连接，第三端与反向时钟信号线连接。
进一步地，显示面板中的第一数据线总数量设为M，M为正整数，则检测电路120和信号放大器130的数量均为大于或等于M/(3*N)的最小整数，且第一薄膜晶体管NT1与信号放大器130之间一一对应连接。例如，M＝1980，N＝1，那么大于或等于M/(3*N)的最小整数为660。
进一步地，第一薄膜晶体管NT1和第二薄膜晶体管NT2均为N沟道薄膜晶体管。
进一步地，如图4所示，用于检测显示面板中像素电位的电路100还包括信号分析模块140；信号分析模块140与信号放大器130连接，用于接收信号放大器130输出的接收信号，并根据接收信号的强度判断待检测像素电位。
本发明还提供一种显示面板，如图5a和5b所示，显示面板10包括像素驱动电路200和上述的用于检测显示面板中像素电位的电路100。优选地，像素驱动电路200位于显示面板10的AA区20，如图5a所示，用于检测显示面板中像素电位的电路100可以位于AA区20中，如图5b所示，用于检测显示面板中像素电位的电路100可以不位于AA区20中。
像素驱动电路200包括多条第一数据线、多条栅极线和三条子像素开关控制信号线，多条第一数据线与多条栅极线交叉形成阵列结构；相邻两条第一数据线与相邻两条栅极线形成的矩形区域为子像素单元，每一个子像素单元包括一个像素薄膜晶体管，像素薄膜晶体管的第一端与相邻的第一数据线连接，像素薄膜晶体管的第三端与相邻的栅极线连接，且相互交叉的第一数据线和栅极线上最多连接一个像素薄膜晶体管，即两个不同的像素薄膜晶体管不能同时连接在同一组交叉的第一数据线和栅极线上。
每一条第一数据线均通过一个第三薄膜晶体管NT3与子像素开关控制信号线连接，且每相邻的三条第一数据线分别接入三条不同的子像素开关控制信号线。三条不同的子像素开关控制信号线分别为红色子像素开关控制信号线、绿色子像素开关控制信号线、蓝色子像素开关控制信号线。
其中，第三薄膜晶体管NT3的第三端与子像素开关控制信号线连接，第一数据线与第三薄膜晶体管NT3的第一端连接，相邻的三个第三薄膜晶体管NT3的第二端接入同一条第二数据线(第二数据线如图2和图3中所示的Data1、Data2、Data3)。像素驱动电路200中薄膜晶体管的第一端为源极和漏极中的一个，第二端为源极和漏极中的另一个，第三端为栅极。
进一步地，像素驱动电路200中所有的薄膜晶体管均为N沟道的薄膜晶体管。
进一步地，在显示面板工作时，用于检测显示面板中像素电位的电路100中的反向时钟信号均为低电位VGL。
本发明还提供一种用于检测显示面板中像素电位的方法，应用于上述的显示面板中，该方法包括下述步骤：
通过栅极线和子像素控制信号将显示面板中除待检测子像素单元的像素薄膜晶体管之外的其他像素薄膜晶体管关断，通过反向时钟信号控制多路输出选择器110，将待检测像素电位信号输送至第一薄膜晶体管NT1；这里，待检测像素电位信号也即是待检测子像素单元的电位信号；
待检测像素电位信号控制第一薄膜晶体管NT1将测试信号输送至信号放大器130；
信号放大器130将测试信号进行放大，得到接收信号；
根据接收信号的强度判断待检测的像素电位。待检测的像素电位也即是待检测子像素单元的电位。
进一步地，通过栅极线和子像素控制信号将显示面板中除待检测子像素单元的像素薄膜晶体管之外的其他像素薄膜晶体管关断，通过反向时钟信号控制多路输出选择器110，将待检测像素电位信号输送至第一薄膜晶体管NT1，具体为：
控制与待检测子像素单元的像素薄膜晶体管连接的栅极线为高电位VGH，不与待检测子像素单元的像素薄膜晶体管连接的栅极线均为低电位VGL；
控制与待检测子像素单元的像素薄膜晶体管连接的反向时钟信号线为高电位VGH，不与待检测子像素单元的像素薄膜晶体管连接的反向时钟信号线为低电位VGL；
控制三条子像素控制信号均为低电位VGL。
在本发明提供的第一实施例中，如图2所示，多路输出选择器110中包含有三条反向时钟信号线TCK1、TCK2、TCK3，通过TCK1、TCK2、TCK3中的反向时钟信号来控制第二薄膜晶体管NT2的导通与关断，以及通过GOA(Gate Driver on Array，阵列基板行驱动技术)电路控制栅极线Gate1、Gate2、Gate3、Gate4，还通过红色子像素开关控制信号线MUXR、绿色子像素开关控制信号线MUXG、蓝色子像素开关控制信号线MUXB，控制第三薄膜晶体管NT3的导通与关断，将显示面板子像素单元中的电位信号(即像素电位信号)输送至检测电路120中，也即是将像素电位信号输送至对应的第一薄膜晶体管NT1，驱动第一薄膜晶体管NT1将测试信号输送至信号放大器130，并通过信号放大器130的放大作用将测试信号转变成接收信号，根据接收信号的强度来反推显示面板子像素单元中的真实电位状况。
如图6所示，图6示出了显示面板正常工作时的信号时序图，具体为显示面板AA区的像素驱动电路200的时序图。为了保证多路输出选择器110电路不影响显示面板的正常工作，将增加的反向时钟信号线TCK1、TCK2、TCK3中的反向时钟信号均维持低电位VGL，增加的多路输出选择器110电路不工作，而显示面板正常驱动。同时，栅极线Gate1、Gate2、Gate3、Gate4中的电位依次变为高电位VGH，将子像素单元逐行打开，并且MUXR、MUXG、MUXB依次为高电位VGH，分别给第一数据线DataR、DataG、DataB提供电位进而给显示面板中的子像素单元充电来驱动液晶转动。
如图7所示，图7示出了第一实施例中检测像素薄膜晶体管NT202的像素电位对应的显示面板的信号时序图。为了了解图2中像素薄膜晶体管NT201所在子像素单元的真实电位状况，首先我们将Gate2、Gate3、Gate4以及MUXR、MUXG、MUXB分别给低电位VGL，而将Gate1单独打开(即给高电位VGH)，这时要保证增加的多路输出选择器110电路中TCK1为高电位VGH，TCK2和TCK3为低电位VGL，这样的驱动时序条件下，图2中像素薄膜晶体管NT201对应的子像素单元中的电位将导通到像素电位信号1上来驱动检测电路120工作，并通过信号放大器130的作用将所接收的测试信号转变成接收信号，根据接收信号的强度来判断显示面板中子像素单元中的真实电位状况。
如图8所示，图8示出了第一实施例中检测像素薄膜晶体管NT202的像素电位对应的显示面板的信号时序图。为了了解图2中像素薄膜晶体管NT202对应子像素单元的真实电位状况，首先我们将Gate1、Gate2、Gate4以及MUXR、MUXG、MUXB分别给低电位VGL，而将Gate3单独打开，这时要保证增加的多路输出选择器110电路中TCK2为高电位VGH，TCK1和TCK3为低电位VGL，这样的驱动时序条件下，图2中像素薄膜晶体管NT202对应子像素单元中的电位将导通到像素电位信号2上来驱动检测电路120工作，并通过信号放大器130的作用将所接收的测试信号转变成接收信号，根据接收信号的强度来反推显示面板中子像素单元中的真实电位状况。
如图9所示，图9示出了第一实施例中检测像素薄膜晶体管NT203的像素电位对应的显示面板的信号时序图。为了了解图2中像素薄膜晶体管NT203处子像素单元的真实电位状况，首先我们将Gate1、Gate2、Gate3以及MUXR、MUXG、MUXB分别给低电位VGL，而将Gate4单独打开，这时要保证增加的多路输出选择器110电路中TCK3为高电位VGH，TCK1和TCK2为低电位VGL，这样的驱动时序条件下，图2中像素薄膜晶体管NT203处子像素单元中的电位将导通到像素电位信号3上来驱动检测电路120工作，并通过信号放大器130的作用将测试信号转变成接收信号，根据接收信号的强度来反推显示面板子像素单元中的真实电位状况。
在本发明提供的第二实施例中，如图3所示，通过TCK1、TCK2、TCK3、TCK4、TCK5、TCK6中的反向时钟信号来控制第二薄膜晶体管NT2的导通与关断。
如图10所示，图10示出了第二实施例中显示面板正常工作时对应的信号时序图。在显示面板正常工作时，为了保证增加的多路输出选择器110电路不影响显示面板的正常工作，将增加的TCK1、TCK2、TCK3、TCK4、TCK5、TCK6信号线上的信号维持低电位VGL，增加的多路输出选择器110电路不工作，而显示面板正常驱动。
如图11所示，图11示出了第二实施例中检测像素薄膜晶体管NT210的像素电位对应的显示面板的信号时序图。为了了解图3中像素薄膜晶体管NT210处子像素单元的真实电位状况，首先将Gate1、Gate2、Gate3以及MUXR、MUXG、MUXB分别给低电位VGL，而将Gate4单独打开，这时要保证增加的多路输出选择器110电路中TCK3为高电位VGH，TCK1、TCK2、TCK4、TCK5、TCK6为低电位VGL，这样的驱动时序条件下，图3中像素薄膜晶体管NT210处子像素单元中的电位将导通到像素电位信号2上来驱动检测电路120工作，并通过信号放大器130的放大作用将测试信号转变成接收信号，根据接收信号的强度来反推显示面板子像素单元中的真实电位状况。
因此，本发明通过增加至少一组反向时钟信号线控制的多路输出选择器110、检测电路120以及信号放大器130并搭配显示面板电路的驱动来实现准确量测显示面板中子像素单元的真实电位，为问题解析、产品设计等提供便利。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种用于检测显示面板中像素电位的电路，其特征在于，包括多路输出选择器、至少一个检测电路以及至少一个信号放大器；
所述检测电路包括一个第一薄膜晶体管，所述第一薄膜晶体管的第一端接入测试信号，第二端与所述信号放大器连接，第三端与所述多路输出选择器连接；
所述多路输出选择器，与显示面板的第一数据线以及所述检测电路连接，用于根据时钟信号选择将待检测子像素单元连接的第一数据线与所述第一薄膜晶体管接通，以将所述待检测子像素单元的像素电位信号输送至所述第一薄膜晶体管，控制所述第一薄膜晶体管将所述测试信号输送至所述信号放大器；
所述信号放大器，用于接收所述测试信号，并将所述测试信号进行放大，转化为接收信号输出；
用于检测显示面板中像素电位的电路中薄膜晶体管的第一端为源极和漏极中的一个，第二端为源极和漏极中的另一个，第三端为栅极。
2.根据权利要求1所述的用于检测显示面板中像素电位的电路，其特征在于，所述多路输出选择器包括N组时钟信号线以及多个与所述显示面板中的第一数据线分别对应连接的第二薄膜晶体管，每一组时钟信号线包括三条时钟信号线；
所述显示面板中每相邻的3*N个第二薄膜晶体管分别与N组时钟信号线中不同的时钟信号线连接；
每一个第一薄膜晶体管对应连接相邻的3*N个第二薄膜晶体管；
其中，N≥1，第二薄膜晶体管的第一端与第一薄膜晶体管的第三端连接，第二薄膜晶体管的第二端与所述显示面板的第一数据线连接，第三端与时钟信号线连接。
3.根据权利要求2所述的用于检测显示面板中像素电位的电路，其特征在于，所述显示面板中的第一数据线总数量设为M，则所述检测电路和所述信号放大器的数量均为大于或等于M/(3*N)的最小整数，且所述第一薄膜晶体管与所述信号放大器之间一一对应连接。
4.根据权利要求2所述的用于检测显示面板中像素电位的电路，其特征在于，所述第一薄膜晶体管和所述第二薄膜晶体管均为N沟道薄膜晶体管。
5.根据权利要求1所述的用于检测显示面板中像素电位的电路，其特征在于，还包括信号分析模块；
所述信号分析模块，与所述信号放大器连接，用于接收所述信号放大器输出的所述接收信号，并根据所述接收信号的强度判断所述待检测子像素单元的像素电位。
6.一种显示面板，其特征在于，包括像素驱动电路和权利要求1～5任一项所述的用于检测显示面板中像素电位的电路；
所述像素驱动电路包括多条第一数据线、多条栅极线和三条子像素开关控制信号线，多条第一数据线与多条栅极线交叉形成阵列结构；相邻两条第一数据线与相邻两条栅极线形成的矩形区域为子像素单元，每一个子像素单元包括一个像素薄膜晶体管，所述像素薄膜晶体管的第一端与相邻的第一数据线连接，第三端与相邻的栅极线连接，且相互交叉的第一数据线和栅极线上最多连接一个像素薄膜晶体管；
每一条第一数据线均通过一个第三薄膜晶体管与子像素开关控制信号线连接，且每相邻的三条第一数据线分别接入三条不同的子像素开关控制信号线；
其中，所述第三薄膜晶体管的第三端与子像素开关控制信号线连接，第一数据线与第三薄膜晶体管的第一端连接，相邻的三个第三薄膜晶体管的第二端接入同一条第二数据线；像素驱动电路中薄膜晶体管的第一端为源极和漏极中的一个，第二端为源极和漏极中的另一个，第三端为栅极。
7.根据权利要求6所述的显示面板，其特征在于，所述像素驱动电路中所有的薄膜晶体管均为N沟道的薄膜晶体管。
8.根据权利要求7所述的显示面板，其特征在于，在显示面板工作时，用于检测显示面板中像素电位的电路中的时钟信号均为低电位。
9.一种用于检测显示面板中像素电位的方法，应用于权利要求6～8任一项所述的显示面板中，其特征在于，包括下述步骤：
通过栅极线和子像素控制信号将显示面板中除待检测子像素单元的像素薄膜晶体管之外的其他像素薄膜晶体管关断，通过时钟信号控制多路输出选择器，将待检测像素电位信号输送至第一薄膜晶体管；
所述待检测像素电位信号控制所述第一薄膜晶体管将测试信号输送至信号放大器；
所述信号放大器将所述测试信号进行放大，得到接收信号；
根据所述接收信号的强度判断待检测的像素电位。
10.根据权利要求9所述的用于检测显示面板中像素电位的方法，其特征在于，当所述显示面板包含权利要求4所述的用于检测显示面板中像素电位的电路时，
通过栅极线和子像素控制信号将显示面板中除待检测子像素单元的像素薄膜晶体管之外的其他像素薄膜晶体管关断，通过时钟信号控制多路输出选择器，将待检测像素电位信号输送至第一薄膜晶体管，具体为：
控制与所述待检测子像素单元的像素薄膜晶体管连接的栅极线为高电位，不与所述待检测子像素单元的像素薄膜晶体管连接的栅极线均为低电位；
控制与所述待检测子像素单元的像素薄膜晶体管连接的时钟信号线为高电位，不与所述待检测子像素单元的像素薄膜晶体管连接的时钟信号线为低电位；
控制三条子像素控制信号均为低电位。
CN201711322422.0A 2017-12-12 2017-12-12 一种用于检测显示面板中像素电位的电路及方法、显示面板 Active CN108182895B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711322422.0A CN108182895B (zh) 2017-12-12 2017-12-12 一种用于检测显示面板中像素电位的电路及方法、显示面板
US15/749,422 US10741111B2 (en) 2017-12-12 2018-01-04 Circuit and method for detecting pixel potential of a display panel, and a display panel
PCT/CN2018/071259 WO2019114054A1 (zh) 2017-12-12 2018-01-04 一种用于检测显示面板中像素电位的电路及方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711322422.0A CN108182895B (zh) 2017-12-12 2017-12-12 一种用于检测显示面板中像素电位的电路及方法、显示面板

Publications (2)

Publication Number Publication Date
CN108182895A CN108182895A (zh) 2018-06-19
CN108182895B true CN108182895B (zh) 2020-06-30

Family

ID=62546164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711322422.0A Active CN108182895B (zh) 2017-12-12 2017-12-12 一种用于检测显示面板中像素电位的电路及方法、显示面板

Country Status (3)

Country Link
US (1) US10741111B2 (zh)
CN (1) CN108182895B (zh)
WO (1) WO2019114054A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109697938B (zh) * 2019-01-24 2021-11-30 京东方科技集团股份有限公司 显示面板、制备方法、检测方法及显示装置
CN111025697B (zh) * 2019-12-16 2021-06-01 武汉华星光电技术有限公司 液晶显示面板以及显示装置
CN113410149A (zh) * 2020-03-16 2021-09-17 三星显示有限公司 显示装置
TWI750867B (zh) * 2020-10-26 2021-12-21 友達光電股份有限公司 顯示面板
CN115019703B (zh) * 2021-11-30 2023-05-09 荣耀终端有限公司 显示面板、检测方法及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007003982A (ja) * 2005-06-27 2007-01-11 Seiko Epson Corp 電気光学装置及び電子機器
CN101903933A (zh) * 2008-01-07 2010-12-01 松下电器产业株式会社 显示装置、电子装置及驱动方法
CN102446475A (zh) * 2010-10-14 2012-05-09 上海天马微电子有限公司 平板显示装置的像素电极电压检测电路
CN104459400A (zh) * 2014-12-08 2015-03-25 深圳市华星光电技术有限公司 用于自容式触摸屏的检测电路和检测方法
CN106125439A (zh) * 2016-09-07 2016-11-16 武汉华星光电技术有限公司 一种ltps显示面板及外围电路和测试方法
CN106935186A (zh) * 2015-12-30 2017-07-07 三星显示有限公司 显示设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762735B2 (en) * 2000-05-12 2004-07-13 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device and method of testing the same
JP4561647B2 (ja) * 2006-02-02 2010-10-13 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置および検査方法
KR20080010837A (ko) * 2006-07-28 2008-01-31 삼성전자주식회사 박막 트랜지스터 기판의 불량 검사 모듈 및 방법
JP2008052111A (ja) * 2006-08-25 2008-03-06 Mitsubishi Electric Corp Ｔｆｔアレイ基板、その検査方法および表示装置
TWI390279B (zh) * 2007-08-30 2013-03-21 Japan Display West Inc 顯示裝置及電子設備
JP4375463B2 (ja) * 2007-08-31 2009-12-02 ソニー株式会社 表示装置及び表示方法
JP2009229635A (ja) * 2008-03-21 2009-10-08 Sony Corp 表示装置およびその製造方法
JP5177024B2 (ja) * 2009-03-10 2013-04-03 セイコーエプソン株式会社 タッチセンサ機能付き表示装置
CN102456592A (zh) * 2010-10-15 2012-05-16 北京京东方光电科技有限公司 测试阵列基板上薄膜晶体管特性的方法和装置
US9177497B2 (en) * 2012-11-22 2015-11-03 Shenzhen China Star Optoelectronics Technology Co., Ltd Method for testing LCD panel

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007003982A (ja) * 2005-06-27 2007-01-11 Seiko Epson Corp 電気光学装置及び電子機器
CN101903933A (zh) * 2008-01-07 2010-12-01 松下电器产业株式会社 显示装置、电子装置及驱动方法
CN102446475A (zh) * 2010-10-14 2012-05-09 上海天马微电子有限公司 平板显示装置的像素电极电压检测电路
CN104459400A (zh) * 2014-12-08 2015-03-25 深圳市华星光电技术有限公司 用于自容式触摸屏的检测电路和检测方法
CN106935186A (zh) * 2015-12-30 2017-07-07 三星显示有限公司 显示设备
CN106125439A (zh) * 2016-09-07 2016-11-16 武汉华星光电技术有限公司 一种ltps显示面板及外围电路和测试方法

Also Published As

Publication number Publication date
US10741111B2 (en) 2020-08-11
WO2019114054A1 (zh) 2019-06-20
CN108182895A (zh) 2018-06-19
US20200135070A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
CN108182895B (zh) 一种用于检测显示面板中像素电位的电路及方法、显示面板
US10713989B2 (en) Display panel, driving method of the same and display device
KR101192769B1 (ko) 액정표시장치
US11145231B2 (en) Test circuit and display device
US20090015572A1 (en) Data driver for display device, test method and probe card for data driver
CN105679271A (zh) 多工器及其驱动方法
US10026345B2 (en) Driving circuit of display panel and the quality test method thereof
CN101165764A (zh) 显示装置的驱动电路及其测试方法
KR20150049642A (ko) 표시장치
US20210217335A1 (en) Apparatus for picture test of display panel and test method for picture of display panel
CN103280173A (zh) 液晶显示面板的检测装置及其检测方法
TWI428876B (zh) 驅動液晶顯示器之系統及方法
CN104809993A (zh) 源极驱动器及液晶显示器
CN108766373B (zh) 一种检测电路和液晶显示装置
CN102446485B (zh) 显示装置的驱动装置
CN101872591B (zh) 用以驱动液晶显示面板的过载驱动装置
US10339847B2 (en) Display apparatus
US8009135B2 (en) Display and source driver thereof
KR102450337B1 (ko) 표시 장치 및 이의 검사 방법
US20140043375A1 (en) Driving apparatus of liquid crystal display panel
US20080238905A1 (en) Driver circuit of display unit separating amplifier and output terminal in response to test signal and method of controlling the same
CN100414365C (zh) 扫描驱动方法及其平面显示器
CN109616036B (zh) 显示屏单体、显示屏单体不良位置定位系统及其定位方法
CN106340261A (zh) 阵列基板测试电路及显示面板
US20060114273A1 (en) Display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant