JPH10260391A - 検査回路を有する液晶表示装置 - Google Patents
検査回路を有する液晶表示装置Info
- Publication number
- JPH10260391A JPH10260391A JP9066906A JP6690697A JPH10260391A JP H10260391 A JPH10260391 A JP H10260391A JP 9066906 A JP9066906 A JP 9066906A JP 6690697 A JP6690697 A JP 6690697A JP H10260391 A JPH10260391 A JP H10260391A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- test
- inspection
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
CDパネルの検査回路を提供する。 【解決手段】複数の走査バスSBとそれに交差する複数
のデータバスDBとそれらの交差部に設けられた画素ト
ランジスタ及び画素電極を有する画素部10と、走査バ
スを駆動する走査ドライバ30と、データバスにデータ
信号を与えるデータドライバ20とが基板上に形成され
た液晶表示装置において、データバスDBまたは走査バ
スSBそれぞれに接続された複数の検査トランジスタT
T、TP、TNと、その複数の検査トランジスタに所定
の検査信号を印加する入力バス44と、前記複数の検査
トランジスタから信号を検出する出力バス46とを有す
る検査回路16を有することを特徴とする。上記の走査
バスまたはデータバスは、終端抵抗を介して共通に終端
配線に接続された状態で検査される。
Description
周辺回路を画素部分と同一の基板上に形成した一体型の
アクティブマトリクス液晶表示装置に関し、特にドライ
バ回路の動作不良やデータバス線、走査バス線の断線、
短絡などの不良を検出することができる検査回路を有す
る液晶表示装置に関する。
装置は、画素電極毎に選択トランジスタを有し、走査バ
スを駆動して選択トランジスタを導通する。データバス
に印加した画像信号を選択トランジスタを介して画素電
極に印加することで、画素信号に応じた階調表示を行
う。従って、ガラス等の透明基板表面にマトリクス状の
薄膜トランジスタが形成される。
動するドライバ回路は、別途LSIで形成し、マザーボ
ード等に搭載されるのが一般的である。そのドライバ回
路のモジュール基板は、ケーブル等により表示基板のバ
ス線に接続される。
ンジスタだけでなく、ドライバ回路等の周辺回路を同一
の基板上に形成してコストダウンを図ることが提案され
ている。このような一体型のアクティブマトリクスの液
晶表示装置では、周辺回路が画素部のトランジスタと同
様に薄膜トランジスタにより構成される。画素領域のト
ランジスタの製造と共に周辺回路のトランジスタも製造
することで、コストの低下が期待される。
に、ドライバ回路等の周辺回路を個別のLSIにより構
成する場合は、それぞれのLSIを検査工程により良品
と判断されたものだけを利用することができる。しか
し、一体型では、透明基板上に画素領域と共に周辺回路
が形成され、そのドライバ回路等が正常に動作するかい
なかを事前に検査することができない。
が形成されるパネルと、共通電極が形成されるパネルと
の間に液晶を注入して組み立てられる。従って、組立の
前の段階である程度の検査工程により不良パネルを除く
ことが望まれる。一旦完成した後に不良が発見される
と、その完成品全てを破棄する必要があり、製造歩留ま
りが低下し全体のコストを上げることになる。
示装置は、最近ようやく提案されてきたものであり、一
体に形成したドライバ回路の動作検査を適切に行う技術
について従来なんら提案されていない。
の周辺回路を一体化したアクティブマトリクス型の液晶
表示装置において、周辺回路の検査を行う検査回路を提
供することにある。
ドライバ回路を利用して画素部の走査バスやデータバス
の断線、短絡を検出することができる検査回路を有する
アクティブマトリクス型の液晶表示装置を提供すること
にある。
に、本発明は、複数の走査バスとそれに交差する複数の
データバスとそれらの交差部に設けられた画素トランジ
スタ及び画素電極を有する画素部と、前記走査バスを駆
動する走査ドライバと、前記データバスにデータ信号を
与えるデータドライバとが基板上に形成された液晶表示
装置において、前記データバスまたは走査バスそれぞれ
に接続された複数の検査トランジスタと、前記複数の検
査トランジスタに所定の検査信号を印加する入力バス
と、前記複数の検査トランジスタから信号を検出する出
力バスとを有する検査回路を有することを特徴とする。
によりデータバスまたは走査バスに検査パルスを印加さ
せて、上記検査トランジスタの導通状態に応じて検出さ
れる出力バスからの結果信号を利用して、データバスま
たは走査バスの短絡や断線、及びドライバの動作状態を
検査することができる。
交差する複数のデータバスとそれらの交差部に設けられ
た画素トランジスタ及び画素電極を有する画素部と、前
記走査バスを駆動する走査ドライバと、前記データバス
にデータ信号を与えるデータドライバとが基板上に形成
された液晶表示装置において、前記データドライバは、
所定のクロック信号に同期して前記データ信号を前記デ
ータバスに時系列的に与え、更に、複数の前記データバ
スに共通に接続された検査バスを有する検査回路を有す
ることを特徴とする。
する場合は、上記検査回路により最小限の検査を行うこ
とができる。
ついて図面に従って説明する。しかしながら、かかる実
施の形態例が本発明の技術的範囲を限定するものではな
い。
クティブマトリクスタイプの液晶表示装置用のパネルの
構造図である。この例では、ガラス等の透明基板100
上に、画素部10とデータドライバ20及び走査ドライ
バ30の周辺回路とが一体に形成される。画素部10に
は、水平方向に複数の走査バスSBと垂直方向に複数の
データバスDBが設けられ、その交差点の画素毎に、選
択トランジスタ12と画素電極14が形成される。
20、30に対して画素領域10の反対側にそれぞれの
検査回路16,17が設けられる。そして、データバス
DBと走査バスSBは終端抵抗18を介して共通の終端
配線19に接続される。この終端配線は、通常グランド
電位に固定され、アセンブリ工程、検査工程等で静電気
によりドライバ回路や画素領域10内のトランジスタが
破壊されることを防止する。そして、製造工程と検査工
程が終了すると、図1中の一点鎖線15に沿って切り落
とされて、もう一方のパネルとの組み立て工程に使用さ
れる。即ち、一点鎖線15が、スクライブラインとな
る。
7の例が示されているが、その詳細については後述す
る。
について簡単に説明する。図1に示した通り、走査バス
SBを駆動する走査ドライバ30とデータバスDBに画
像信号に応じた表示データを与えるデータドライバ20
とが必要である。この走査ドライバ30は、通常、水平
同期信号に同期して例えば上から順に走査バスSBを駆
動する。したがって、例えばシフトレジスタとその出力
の駆動回路を有する。一方、データドライバ20は、そ
の回路構成に線順次駆動方式のものと点順次駆動方式の
ものとに分類される。
ライバを有する液晶表示装置のパネルの回路構成図であ
る。線順次駆動方式では、画像信号40を一旦1スキャ
ンライン分ラッチし、水平同期信号Hsyncに同期し
てデータバスDBを一斉に駆動する。したがって、デー
タドライバ20内には、画像信号40をシリアルパラレ
ル変換するシフトレジスタ21と、その出力をラッチす
るラッチ回路22と、ラッチ回路22の保持した信号に
したがってデータバスDBを駆動する駆動回路23が設
けられる。
号Vsyncによりリセットされ水平同期信号Hsyncにより
シフト動作を行うシフトレジスタ31と、そのシフトレ
ジスタの出力にしたがって走査バスSBを順次駆動する
駆動回路32とを有する。
20と走査ドライバ30の回路の動作不良を検査する必
要がある。また、それらのドライバを利用することでデ
ータバスDBと走査バスSBに所定の検査パルスを印加
することが可能になる。この機能を利用することによ
り、後述する通り、データバスの断線、短絡や走査バス
の断線、短絡を検査することができる。
を有する液晶表示装置のパネルの回路構成図である。点
順次駆動方式では、シリアルに入力される画像信号40
をそのままデータバスDBに与えることで、線順次駆動
方式のラッチ回路を不要にすることができる。この方式
は、ガラス基板表面上に形成される薄膜トランジスタの
集積回路をできるだけ簡素化してコストダウンを図る場
合に適している。
には、クロック信号CLKによりシフト動作するシフト
レジスタ24と画像信号40を各データバスDBに与え
るアナログスイッチ25が設けられるだけである。した
がって、図2のデータドライバに比較して構造が簡単で
ある。走査ドライバ30は、図2の場合と同じである。
以上の様に、点順次駆動方式のデータドライバでは、デ
ータバスDB側に任意の検査用のクロックを印加するこ
とは困難である。
動型のデータドライバ20では、走査バスやデータバス
に任意のパターンのパルス信号を印加することができる
ので、それを利用した検査回路を構成することができ
る。一方、点順次駆動型のデータドライバでは、そのよ
うな機能がないので、それに適応した検査回路を構成す
る必要がある。そこで、以下、本実施の形態例にかかる
検査回路の内、走査ドライバ30と線順次駆動型のデー
タドライバ20に適用できる検査回路と、点順次駆動型
のデータドライバに適用できる検査回路について分けて
説明する。
ライバに適用される検査回路]図4は、線順次駆動型の
データドライバ20と走査ドライバ30に適用される検
査回路を示す回路図である。この検査回路は、いずれの
ドライバにも適用できるが、説明を簡単にするためデー
タドライバに適用される場合で説明する。
ータバスDB1〜DBNに接続された例えばN型のMO
SトランジスタTT1〜TTNを有する。そして、それ
らの検査用のトランジスタTT1〜TTNは、検査信号
入力端子41(A)が接続される入力用バス44と検査
信号出力端子42(B)が接続される出力用バス46と
に接続される。検査信号入力端子41と出力端子42
は、共に外部からコンタクト可能な信号パッドを有す
る。或いは、後述する様にパネル上の内部回路に接続さ
れることもある。
路20からその出力端子に順番にHレベルのパルス信号
をデータバスDBに印加し、それぞれのタイミングで、
検査入力端子41に印加した電圧レベルが検査出力端子
42から検出することができるかいなかにより、第一に
ドライバ20が正常に動作しているかどうか、また第二
にデータバスDBに断線故障がないかどうかの検査を行
うことができる。
た検査回路の図である。この検査回路16では、検査ト
ランジスタTT1〜Nの奇数番目のトランジスタを検査
用の入力バス44と検査用出力バス46との間に設け、
偶数番目の検査トランジスタを検査用入力バス44と検
査用出力バス47との間に設ける。そして、それぞれの
出力バス46,47に検査信号出力端子B1,B2を設
ける。このような構成にすることで、上記のドライバ2
0の動作及びデータバスDBの断線故障に加えて、隣接
するデータバスDB間の短絡故障も検査することができ
る。
われる検査を説明するタイミングチャート図である。図
6(a)は、検査信号入力端子41(A)に与えられる
検査信号であり、例えば10Vの固定電圧が与えられ
る。図6(b)は、ドライバ20の出力波形である。こ
こでは出力S1,S2,S3が時間t1,t2,t3に
おいてそれぞれHレベルになる。即ち、ドライバ20が
順次データバスDBをHレベルに駆動する。ここでHレ
ベルは、例えば20Vの電圧である。図6(c)はその
時に検査信号出力端子B1,B2で検出される検査信号
出力である。欠陥なしの場合(c−1)、ドライバが正
常動作しないかデータバスDB3に断線(オープン)欠
陥がある場合(c−2)、及びデータバスDB2とDB
3との間に短絡(ショート)欠陥がある場合(c−3)
についてそれぞれ示される。
20の出力S1,S2,S3に印加されるHレベル信号
により順番に導通する。そして、検査信号出力端子B
1,B2には、欠陥がなければ、図6(cー1)の欠陥
なしに示した検査信号出力が検出される。検査信号出力
は、ドライバ出力Sを20Vとしたため、検査信号と同
じ10Vとなる。
バ20の動作に欠陥がある場合は、例えばドライバ20
の出力S3にHレベルの信号が生成されない。或いはデ
ータバスDB3に断線(オープン)欠陥がある場合は、
ドライバ20の出力S3にHレベル信号が印加されて
も、データバスDB3は終端抵抗18により終端配線1
9のグランドレベルに固定される。したがって、これら
の欠陥がある場合は、図6(cー2)に示した通り、時
間t3のタイミングで検査信号出力端子B1にはHレベ
ルの信号が検出されない。
短絡(ショート)欠陥がある場合は、ドライバ20の出
力S2とS3のHレベル信号が共にデータバスDB2,
DB3に印加されるので、図6(c−3)に示す通り時
間t2とt3において検査信号出力端子B1,B2には
Hレベルの信号が検出される。したがって、奇数番目の
データバスと偶数番目のデータバスに接続される検査ト
ランジスタを、それぞれ異なる出力バス46,47に接
続したことで、データバス間の短絡がどこの間で発生し
たかを検出することができる。
ある。この検査回路では、検査トランジスタをNチャン
ネル型のトランジスタTN1〜TNNとPチャネル型の
トランジスタTP1〜TPNで構成する。これらのトラ
ンジスタは、検査信号入力端子A1が接続される入力バ
ス44及び出力端子B1が接続される出力バス46との
間、及び検査信号入力端子A2が接続される入力バス4
5及び出力端子B2が接続される出力バス47との間に
それぞれ接続される。
で、検査信号入力端子Aを共通にし、入力バス44共通
にした例である。それ以外は、同様の構成である。
なる導電型の検査トランジスタのアレイを設けたことに
より、ドライバ20の動作不良のうち、出力がHレベル
に固定される欠陥とLレベルに固定される欠陥とを区別
して検出することができる。但し、ドライバ20からH
レベルのパルス信号とLレベルのパルス信号とをデータ
バスDBに順次印加することが必要になる。
動作を示すタイミングチャート図である。上記した通
り、ドライバ20の出力がHレベルに固定される欠陥と
Lレベルに固定される欠陥とを区別して検出するため
に、ドライバ20からHレベルのパルス信号とLレベル
のパルス信号とをデータバスDBに順次印加し、N型の
検査トランジスタが導通しないことにより、Lレベル固
定を検出し、P型の検査トランジスタが導通しないこと
により、Hレベル固定を検出する。
用される場合であって、画素部10の選択トランジスタ
がNチャネルトランジスタの場合を想定している。即
ち、画素部の選択トランジスタがN型である場合は、走
査ドライバ30はHレベルのパルス信号を順番に走査バ
スSBに印加する。したがって、検査回路が走査ドライ
バの動作不良を検査する場合、走査ドライバ30がHレ
ベルのパルス信号を生成する通常の機能に加えて、Lレ
ベルのパルス信号を生成する機能も備えていることが望
まれる。ドライバがデータドライバ20の場合は、線順
次駆動方式では、図9(b−1)に示したデータを与え
ることで、検査用のパルス信号を生成することができ
る。
号は、検査信号入力端子A1,A2に与えられる。そし
て、図9(b−1)に示した通り、ドライバの出力S
1、S2、S3は、通常の駆動機能により、例えば20
VのHレベルのパルス信号を順番に発生する。図9(c
−1)に示される通り、欠陥がない場合は、出力端子B
1,B2には、図示した信号が検出される。即ち、出力
端子B1には、Nチャネルの検査トランジスタTN1〜
Nの導通により、例えば10Vの電圧が検出される。ま
た、出力端子B2には、出力S1〜NのLレベルにより
Pチャネルの検査トランジスタTP1〜Nが導通し、同
様に10Vの電圧が検出される。
を出力できない場合(L固定欠陥)や、バスDB3が断
線不良を持つ場合は、バスDB3のレベルはHレベルと
ならず、N型の検査トランジスタTN3が導通しない。
したがって、図9(C−2)のB1に示される通り、時
間t3にてLレベルが検出される。この点は、図6の場
合と同様である。
成できない場合(H固定欠陥)の場合は、図9(b−
2)に示した、Lレベルのパルス信号をドライバ20が
出力S1,S2,S3に生成する。ドライバ20のいず
れかの出力がLレベルであることで、P型の検査トラン
ジスタのいずれかが導通するので、出力端子B2には1
0Vの電圧が検出される。しかし、ドライバ20が時間
t3にて出力S3にLレベルのパルス信号を生成できな
い場合は、検査トランジスタTP3が導通せず、出力端
子B2には、図示した波形が検出される。その結果、ド
ライバ20のHレベル固定欠陥を検出することができ
る。
適用される場合であって、画素部10の選択トランジス
タがPチャネルトランジスタの場合を想定している。即
ち、画素部の選択トランジスタがP型である場合は、走
査ドライバ30はLレベルのパルス信号を順番に走査バ
スに印加する。したがって、検査回路が走査ドライバの
動作不良を検査する場合、走査ドライバ30がLレベル
のパルス信号を生成する通常の機能に加えて、Hレベル
のパルス信号を生成する機能も備えていることが望まれ
る。
ス信号が順番に出力S1,S2,S3に印加される場合
は、図9(c−2)に示される様に、P型検査トランジ
スタの導通・非導通を利用して、出力端子B2からH固
定欠陥を検出することができる。
なる欠陥を検出する場合は、走査ドライバ30は、通常
に機能に加えて、Hレベルのパルス信号を順次生成する
機能を有する必要がある。データドライバ20の場合
は、上記した通り線順次駆動型ではかかる機能を有す
る。そして、図9(b−2)に示したドライバがHレベ
ルのパルス信号の出力を生成し、N型検査トランジスタ
TN1〜Nの導通・非導通を利用して、図9(c−3)
に示される通り出力端子B1からL固定欠陥を検出する
ことができる。
示す図である。ドライバの動作不良とバスDBの短絡欠
陥、断線欠陥を検出することができる。図5において、
検査トランジスタを奇数番目のバスDBと偶数番目のバ
スDBとで、検査トランジスタが接続される検査出力バ
スを異ならせた。その結果、バスDB間の短絡欠陥を検
出することができる。また、図7,8において、N型と
P型の検査トランジスタを設けることで、ドライバのH
固定欠陥とL固定欠陥を検出することができる。図11
に示した検査回路は、その両方の特徴を併せ持つ。即
ち、N型とP型の検査トランジスタを有し、それぞれ奇
数、偶数のバスDBとで異なる出力バスを利用する。
ジスタTP1〜TPNは、検査信号入力端子A1が接続
される入力バス44に接続され、奇数番目と偶数番目と
で出力バス46Pまたは47Pに接続される。それぞれ
の出力バス46P、47Pには、検査信号出力端子B
1、B2が接続される。
は、同様に、検査信号入力端子A2が接続される入力バ
ス45に接続され、奇数番目と偶数番目とで出力バス4
6Nまたは47Nに接続される。それぞれの出力バス4
6N、47Nには、検査信号出力端子C1、C2が接続
される。
図である。この検査回路16では、P型の検査トランジ
スタとN型の検査トランジスタの入力バス44を共通に
し、それに検査信号入力端子Aを接続した例である。そ
れ以外の構成は、図11と同じである。
動作を説明するタイミングチャート図である。既に、図
6,9,10で説明したのと同じ検査信号を入力端子A
に印加し、ドライバ20から同様のHレベルパルス信号
またはLレベルパルス信号を出力させることで、バスD
Bの短絡(ショート)欠陥、断線(オープン)欠陥、ド
ライバのHレベル固定欠陥、Lレベル固定欠陥をそれぞ
れ検出することができる。
ドライバ20が生成することで、図13(c−1)に示
される通り、N型検査トランジスタの出力B1,B2で
検出される信号からバスDBの短絡(ショート)欠陥を
検出することができる。即ち、時間t2,t3で出力B
1,B2が共に10VのHレベルになることから、バス
DB2とDB3との間の短絡を検出できる。同様に、図
13(cー2)に示される通り、出力B1,B2によ
り、ドライバ20のLレベル固定欠陥が或いはバスDB
の断線欠陥を検出することができる。図の例では、時間
t3において、出力B1にHレベルのパルス信号が検出
されずに、バスDB3のLレベル固定欠陥或いはバスD
B3の断線欠陥を検出する。
ス信号をドライバ20が生成することで、図13(c−
3)に示される通り、P型検査トランジスタの出力C
1,C2で検出される信号から、ドライバ20のHレベ
ル固定の欠陥を検出することができる。尚、図示しない
が、P型の検査トランジスタによっても、バスDBの短
絡(ショート)欠陥を検出することができる。
査回路を示す図である。この検査回路も、上記の第一の
実施の形態例と同様に、走査ドライバ30または線順次
駆動型のデータドライバ20に適用される。
ランジスタの接続が第一の実施の形態例とは異なる。即
ち、この例ではPチャネル型のMOSトランジスタTP
を検査トランジスタとして使用しているが、そのゲート
を入力バス44に接続し、そのソース端子をバスDBに
接続し、そのドレインを出力バス46に接続している。
但し、その動作では、検査信号入力端子41から10V
程度の高い電圧の検査信号を印加し、ドライバ20の出
力S1〜SNに検査信号よりも高い例えば20V程度の
Hレベルのパルス信号を印加する。その結果、正常な場
合は、P型トランジスタTPが導通し、ドレインに接続
される検査信号出力端子42からドライバの出力信号の
20Vを検出することができる。かかる動作は、図4の
検査回路に類似する。
路を示す図である。この検査回路は、バスDB間の短絡
(ショート)欠陥を検出することができる様に、検査ト
ランジスタの出力を奇数バスDBと偶数バスDBに対応
するトランジスタで異なる出力バス46,47に接続し
たものである。したがって、図5の場合と同等の構成で
ある。
するタイミングチャート図である。図16は、図6と同
等である。即ち、図16(a)に示される通り、10V
程度の検査信号を検査信号入力端子Aに印加する。そし
て、図16(b)に示される通り、ドライバ20により
その出力Sに20VのHレベルのパルス信号を生成す
る。その時に、検査信号出力端子B1,B2に検出され
る信号により、正常状態(c−1)、ドライバのLレベ
ル固定欠陥またはバスDBの断線(オープン)欠陥(c
−2)、及びバスDBの短絡(ショート)欠陥(c−
3)を検出することができる。
ドライバの出力Sの20Vの電圧が検出され、L固定欠
陥等では検出されない。短絡欠陥では、図示される通り
の信号が検出される。
ランジスタであるが、接続状態が図5とは異なるので、
ドライバ20にはHレベルのパルス信号を生成させるこ
とで、上記の欠陥を検出する。したがって、N型の検査
トランジスタを同様に接続する場合は、ドライバ20に
はLレベルのパルス信号を生成されることで、検査トラ
ンジスタを導通させることができる。
図17は、P型とN型の検査トランジスタを備えた検査
回路の例である。また、図18はその改良された検査回
路の図である。この改良例では、入力端子Aを共通に
し、入力バス44も共通にする。図7,8に示した場合
と類似し、P型とN型の検査トランジスタを設けること
により、ドライバ20のHレベル固定欠陥とLレベル固
定欠陥の両方を検出することができる。その場合は、ド
ライバ20は、Hレベルのパルス信号を生成する機能
と、Lレベルのパルス信号を生成する機能を備えておく
必要がある。この点も図7,8の場合と類似する。した
がって、動作も同等であり、説明は省略する。
る。この検査回路は、図10に対応するものである。ま
た、図20は図19を改良する検査回路の図であり、図
11に対応する。これらの検査回路では、P型とN型の
検査トランジスタTP、TNを有し、更に、その出力バ
スとの接続を、奇数バスDBに対応するトランジスタと
偶数バスDBに対応するトランジスタとで異ならせる。
したがって、ドライバ20のHレベル固定欠陥、Lレベ
ル固定欠陥、バスDBの断線、短絡欠陥のそれぞれ検出
することができる。図20の検査回路は、図19の検査
回路の入力端子を共通化して配線44を簡略化してい
る。
を説明するタイミングチャート図である。この図は、図
11,12の検査回路の動作を説明した図13と類似し
ている。検査信号は、10Vの電圧を有する信号であ
り、検査信号入力端子Aに印加される。そして、図21
(b−1)に示したHレベルのパルス信号(例えば20
V)をドライバ20で生成することにより、図21(c
−1)に示した通り、時間t2,t3での出力端子B
1,B2の共にHレベル(20V)からバスDB2,D
B3の間の短絡(ショート)欠陥を検出する。また、図
21(c−2)に示した通り、時間t3での出力端子B
1でのLレベルから、ドライバ20の出力S3のLレベ
ル固定の欠陥或いはバスDB3の断線欠陥を検出する。
様なLレベルのパルス信号を生成させることにより、出
力端子C1に検出される時間t3でのLレベルから、ド
ライバ20のHレベル固定欠陥を検出することができ
る。したがって、この場合も、ドライバ20には、Hレ
ベルのパルス信号とLレベルのパルス信号とを生成する
機能を有することが必要になる。尚、図19,20のN
型のトランジスタを利用する場合は、トランジスタの特
性上、ゲートに印加される10Vの検出信号から閾値分
低い電圧が検査出力端子C1,C2に検出される。
を示す図である。この検査回路では、N型の検査トラン
ジスタTN1〜TNNを入力バス44と出力バス46
N、47Nとの間に設ける。その場合、奇数バスDBと
偶数バスDBとに対応する検査トランジスタを出力バス
46Nと47Nとに接続する。また、更に、P型の検査
トランジスタ501〜50Nを、ゲートが入力バス48
に、ソースがバスDBに、そしてドレインが出力バス4
9にそれぞれ接続される。
2との間に流れる電流i1,i2を、出力端子B1,B
2から検出する。また、入力端子A2に所定の電圧を印
加することで、出力端子DからバスDBに印加されてい
る電圧値を検出する。
ば10Vの高い電圧を印加する。そして、検査信号入力
端子A1と検査信号出力端子B1またはB2間の電位差
を5Vに固定して両端子を0V、5Vから共に上昇させ
る。上昇させながら、出力端子B1,B2の電流i1,
i2を測定する。同時に、検査信号入力端子A2に例え
ば20Vを印加しながら、サンプリング時に0Vを印加
してP型トランジスタ501を導通させて、検査信号出
力端子Dからドライバ20の出力S1〜SNの実際の電
位を検出する。そして、検出されたドライバ出力の電位
と、検査信号出力端子B1,B2で測定されたドレイン
電流値からトランジスタのVgーID 特性を求める。こ
のように求められたトランジスタ特性から、Nチャネル
型の検査トランジスタTNの移動度や閾値の変化を検出
する。
は、その閾値電圧はドライバ20でも検査トランジスタ
でも同様の傾向を持つ。したがって、上記検査回路を利
用して、それらの閾値電圧を検査することができる。
す図である。この検査回路では、ドライバ20の出力の
電位を検出するために、バスDB1、DB2,DBN−
1、DBNに直接接続した検査信号参照端子D1〜D4
を設ける。したがって、これらの端子から、直接ドライ
バ20の出力S1,S2,SN−1,SNの電位を検出
することができる。
る。この検査回路は、図5に示した検査回路16に加え
て、冗長検査回路16Dを備える。即ち、パネル上に形
成した検査回路16に欠陥がある場合は、正規の回路側
の欠陥を検出することができない。したがって、そのよ
うな場合でも、冗長検査回路16Dを利用して検査する
ことができるようにする。したがって、上記してきた種
々に検査回路は、すべて冗長性を持たせて予備の検査回
路を設けておくことが好ましい。
である。この例の検査回路16は、図5の検査回路と同
等である。但し、検査信号入力端子がなく、入力バス4
4には、パネル内部で形成される内部電圧が印加され
る。例えば、ドライバ20に与えられるクロック信号C
LKや水平同期信号Hsync等である。したがって、
外部から検査信号を与える必要はない。例えば、ドライ
バがデータドライバの場合は、水平同期信号に同期して
出力S1〜SNに駆動信号を与える。したがって、それ
に同期して入力バス44に所定の電位の検査信号が与え
られれば、検査回路は正常に動作する。
のパネル全体の構成図である。即ち、走査ドライバ30
側の検査回路17には、検査信号D0としてデータドラ
イバ20からの信号が与えられる。一方、データドライ
バ20側の検査回路16には、検査信号として走査ドラ
イバ30からの内部信号G0が与えられる。したがっ
て、検査回路の外部端子は、検査信号出力端子B1,B
2だけである。
路]次に、点順次型のデータドライバの検査回路の例を
説明する。点順次型のデータドライバは、図3において
説明した通りである。データドライバは、データバスに
対して時系列的に画像信号に応じたレベルを印加する。
したがって、全てのデータバスに一斉に画像信号に応じ
たレベルが印加される線順次駆動型のように、検査回路
の検査トランジスタを設けることは行わない。
順次型のデータドライバの検査回路の例を示す。この例
では、データドライバ20は、図3で説明したのと同様
に、シフトレジスタ24の出力S1〜SNがアナログス
イッチ25のゲートに接続される。そして、画像信号が
与えられる画像信号線が順次データバスDB1〜DBN
に、クロックCLKに同期して次々に与えられる。図中
L1〜LNは、データバスDBの容量を示す。
接続された検査バス60と、それに接続された検査端子
61からなる。この検査バス60は全てのデータバスD
Bに接続されるので、検査工程終了後は、パネルから切
り離される。
タイミングチャート図である。図28(a)に示される
通り、シフトレジスタ24の出力S1〜SNにクロック
CLKに同期してHレベルのパルスが順次印加される。
このパルス信号によりアナログスイッチ25が順次導通
し、画像信号線40に印加される画像信号Vがデータバ
スDB1〜DBNに順次印加される。画像信号Vとし
て、例えば15Vの電圧を持つ信号が与えられる。その
時、検査端子61に検出される信号をモニタすること
で、データバスDBの断線(オープン)欠陥を検出する
ことができる。
場合は検査端子61に検出される信号は、画像信号と同
じ15Vの信号である。ところが、データバスDB3に
断線欠陥があると、そのデータバスDB3は終端抵抗1
8を介してグランド電位となるので、時間t3の時に検
査端子61に図28(c−2)に示した通りのLレベル
が観察される。このLレベルは、上記したデータバスの
断線欠陥以外に、アナログスイッチ25が導通不良を起
こしている場合もその原因となる場合がある。
査回路の他の例を示す。点順次型のデータドライバは、
シリアルに与えられる画像信号をデータバスDBに順次
転送する。しかし、データバスの負荷容量を駆動するた
めには一定の時間を要する。したがって、クロックCL
Kの周期内でその負荷容量を駆動することが困難にな
る。そこで、画像信号線40を複数本とし、パラレルに
データバスを駆動するデータドライバ回路が採用され
る。
例である。即ち、シフトレジスタS1〜SNが4個のア
ナログスイッチ25を同時に導通する。そして、画像信
号線40は4本設けられ、画像信号V1,V2,V3,
V4がシフトレジスタS1により同時にデータバスDB
1〜DB4に与えられる。こうすることで、データバス
の駆動周期を長くすることができる。
合は、図29の検査回路16により、データバスの短絡
(ショート)欠陥も検出することができる。この検査回
路16は、4本の検査バス601〜604がそれぞれ4
つ置きにデータバスDBに接続される。そして、それら
の検査バス601〜604は、検査端子A1〜A4に接
続される。
するタイミングチャート図である。この検査回路で特徴
的な点は、図30(b)に示した通り、検査のために画
像信号V1,V3には例えば15Vと高い電圧を与え、
画像信号V2,V4にはそれより低い電圧、例えば5V
の電圧を与える。そうすることにより、データバスの奇
数番目には15Vの高い電圧が、偶数番目には5Vの低
い電圧が印加される。その結果、隣接するデータバスが
短絡(ショート)すると、検査端子には15Vと5Vの
中間電位が検出される。即ち、図30(c−3)に示さ
れる通りである。この例では、シフトレジスタ24の出
力S2がHレベルになる時間t2で、検査端子A1とA
2とに15Vと5Vの中間電位が検出される。従って、
データバスDB5とDB6との間に短絡欠陥が発生した
場合は、それらに与えられた画像信号の電圧の中間電位
がそれぞれのデータバスに接続された検査端子A1とA
2に検出される。
が生じている場合は、図30(c−2)に示される通
り、時間t3において対応する検査端子A1でLレベル
が検出される。
対する検出回路を示す図である。このデータドライバ2
0は、内部のシフトレジスタが24Aと24Bの2系統
になっている。こうすることでシフトレジスタのスピー
ドを1/2に落とすことができ、ガラス基板上に形成す
るドライバ回路として、設計、製造が容易になる。
チャート図である。図32(a)に示される通り、シフ
トレジスタ24Aの出力SA1〜SANとシフトレジス
タ24Bの出力SB1〜SBNの波形は、A系統とB系
統とで半パルス幅だけ重なり合う。但し、画像信号V1
〜V4は、パルス幅の後半の半パルス幅期間だけそれぞ
れ対応するデータバスDBに与えられる。図32に示さ
れる通り、時間t1では、アナログスイッチ25aと2
5bとが同時に導通する。この期間に画像信号はデータ
バスDB1〜4とDB5〜8に印加される。その結果、
データバスDB1〜4の画素に書き込まれる。その後、
シフトレジスタ24Aの出力SA1がLレベルに下がっ
た後、次の画像信号が与えられ、その画像信号が時間t
2にてデータバスDB5〜8に与えられて書き込みが行
われる。即ち、常にシフトレジスタの出力のパルスの後
半で各画素への書き込みが行われる。
にすると、アナログスイッチ25aと25bとが同時に
導通する期間が発生する。従って、この例における検査
回路では、検査バスをA系統の4本、601A〜604
Aと、B系統の4本、601B〜604Bの合計8本に
する。その結果、検査端子A1〜A8に検査信号出力が
競合することはない。
画像信号V1,V3には例えば15V、画像信号V2,
V4には5Vの電圧の信号が与えられる。その結果、デ
ータバスDB5とDB6が短絡した場合は、図32
(c)に示される通り、検査端子A5とA6に15Vと
5Vの中間の電位が検出される。データバスの断線欠陥
は、図30の場合と同様に検出される。
イバの場合には、上記した検査回路16により、データ
バスの断線、短絡欠陥を検出することができる。
路17は、図4から図26で示した回路が使用される。
また、線順次駆動型のデータドライバ20の検査回路
も、同様に図4から図26で示した回路が使用される。
そして、点順次型のデータドライバ20の検査回路は、
図27から図32で説明した検査回路が使用される。
ライバ等の周辺回路を一体に形成したアクティブマトリ
ックスタイプの液晶表示装置において、TFT回路で構
成されるドライバの機能を利用してドライバの動作の検
査と、データバスや走査バスの断線、短絡欠陥の検査を
行うことができる。しかも、その検査のための外部端子
の数は少ない。
リクスタイプの液晶表示装置用のパネルの構造図であ
る。
表示装置のパネルの回路構成図である。
表示装置のパネルの回路構成図である。
イバ30に適用される検査回路を示す回路図である。
するタイミングチャート図である。
ャート図である。
チャート図である。
る。
るタイミングチャート図である。
図である。
ある。
グチャート図である。
イミングチャート図である。
る。
の構成図である。
タドライバの検査回路の例を示す図である。
ャート図である。
示す図である。
グチャート図である。
路を示す図である。
グチャート図である。
Claims (16)
- 【請求項1】複数の走査バスとそれに交差する複数のデ
ータバスとそれらの交差部に設けられた画素トランジス
タ及び画素電極を有する画素部と、前記走査バスを駆動
する走査ドライバと、前記データバスにデータ信号を与
えるデータドライバとが基板上に形成された液晶表示装
置において、 前記データバスまたは走査バスそれぞれに接続された複
数の検査トランジスタと、前記複数の検査トランジスタ
に所定の検査信号を印加する入力バスと、前記複数の検
査トランジスタから信号を検出する出力バスとを有する
検査回路を有することを特徴とする液晶表示装置。 - 【請求項2】請求項1において、 前記検査トランジスタが、ゲートが前記データバスまた
は走査バスに接続され、ソースまたはドレインが前記入
力バスと出力バスとに接続されたことを特徴とする液晶
表示装置。 - 【請求項3】請求項1において、 前記出力バスは第一の出力バスと第二の出力バスとを有
し、 更に、前記検査回路の検査トランジスタが、 ゲートが奇数番目の前記データバスまたは走査バスに接
続され、ソース又はドレインが前記入力バスと第一の出
力バスとに接続された第一の検査トランジスタと、 ゲートが偶数番目の前記データバスまたは走査バスに接
続され、ソース又はドレインが前記入力バスと第二の出
力バスとに接続された第二の検査トランジスタとを有
し、 前記ドライバにより前記データバスまたは走査バスに検
査用のパルス信号が順次与えられ、前記第一及び第二の
検査トランジスタの導通状態に応じて前記第一及び第二
の出力バスに前記検査信号が検出されることを特徴とす
る液晶表示装置。 - 【請求項4】請求項1または2において、 前記検査トランジスタが、N型のトランジスタのアレイ
と、P型のトランジスタのアレイとを有し、 前記ドライバが、前記データバスまたは走査バスに検査
用の正パルス信号及び負パルス信号を順次与えることを
特徴とする液晶表示装置。 - 【請求項5】請求項3において、 前記検査回路は、N型の検査トランジスタを有する第一
の検査回路と、P型の検査トランジスタを有する第二の
検査回路とを有し、 前記ドライバが、前記データバスまたは走査バスに検査
用の正パルス信号及び負パルス信号を順次与えることを
特徴とする液晶表示装置。 - 【請求項6】請求項1において、 前記検査トランジスタが、ゲートが前記入力バスに接続
され、ソースまたはドレインが前記データバスまたは走
査バスと出力バスに接続されたことを特徴とする液晶表
示装置。 - 【請求項7】請求項1において、 前記出力バスは第一の出力バスと第二の出力バスとを有
し、 更に、前記検査回路の検査トランジスタが、 ゲートが前記入力バスに接続され、ソース又はドレイン
が奇数番目の前記データバスまたは走査バスと第一の出
力バスとに接続された第一の検査トランジスタと、 ゲートが前記入力バスに接続され、ソース又はドレイン
が偶数番目の前記データバスまたは走査バスと第二の出
力バスとに接続された第二の検査トランジスタとを有
し、 前記ドライバにより前記データバスまたは走査バスに検
査用のパルス信号が順次与えられ、前記第一及び第二の
検査トランジスタの導通状態に応じて前記第一及び第二
の出力バスに前記検査用のパルス信号が検出されること
を特徴とする液晶表示装置。 - 【請求項8】請求項6において、 前記検査トランジスタが、N型のトランジスタのアレイ
と、P型のトランジスタのアレイとを有し、 前記ドライバが、前記データバスまたは走査バスに検査
用の正パルス信号及び負パルス信号を順次与えることを
特徴とする液晶表示装置。 - 【請求項9】請求項7において、 前記検査回路は、N型の検査トランジスタを有する第一
の検査回路と、P型の検査トランジスタを有する第二の
検査回路とを有し、 前記ドライバが、前記データバスまたは走査バスに検査
用の正パルス信号及び負パルス信号を順次与えることを
特徴とする液晶表示装置。 - 【請求項10】請求項1において、 前記検査トランジスタが、ゲートが前記データバスまた
は走査バスに接続され、ソースまたはドレインが前記入
力バスと出力バスとに接続された第一の検査トランジス
タのアレイと、ゲートが前記入力バスに接続され、ソー
スまたはドレインが前記データバスまたは走査バスと出
力バスに接続された第二のトランジスタのアレイとを有
することを特徴とする液晶表示装置。 - 【請求項11】複数の走査バスとそれに交差する複数の
データバスとそれらの交差部に設けられた画素トランジ
スタ及び画素電極を有する画素部と、前記走査バスを駆
動する走査ドライバと、前記データバスにデータ信号を
与えるデータドライバとが基板上に形成された液晶表示
装置において、 前記データドライバは、所定のクロック信号に同期して
前記データ信号を前記データバスに時系列的に与え、 更に、複数の前記データバスに共通に接続された検査バ
スを有する検査回路を有することを特徴とする液晶表示
装置。 - 【請求項12】請求項11において、 前記データドライバは、所定のクロック信号に同期して
N(Nは複数)本のデータ信号線からN種類の前記デー
タ信号をN本の前記データバス群毎に時系列的に与え、 更に、前記検査回路は、前記データバス群のそれぞれの
データバスに接続されるN本の検査バスを有することを
特徴とする液晶表示装置。 - 【請求項13】請求項11において、 前記データドライバは、N(Nは複数)本のデータ信号
線からN種類の前記データ信号を、第一のクロック信号
に同期してN本のデータバスを有する第一のデータバス
群毎に、及び前記第一のクロック信号と所定の位相差を
持つ第二のクロック信号に同期してN本のデータバスを
有する第二のデータバス群毎に、交互に、時系列的に与
え、 更に、前記検査回路は、前記第一のデータバス群のそれ
ぞれのデータバスに接続されるN本の第一の検査バス
と、前記第二のデータバス群のそれぞれのデータバスに
接続されるN本の第二の検査バスとを有することを特徴
とする液晶表示装置。 - 【請求項14】請求項1乃至13のいずれかにおいて、 前記検査回路が接続される前記データバスまたは走査バ
スが、終端抵抗を介して終端配線に共通に接続されるこ
とを特徴とする液晶表示装置用基板。 - 【請求項15】請求項1乃至10のいずれかにおいて、 前記検査回路の入力バスに、前記データドライバまたは
走査ドライバから前記検査信号が与えられることを特徴
とする液晶表示装置。 - 【請求項16】請求項1乃至13のいずれかにおいて、 前記検査回路が、通常検査回路と冗長検査回路とを重複
して有することを特徴とする液晶表示装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9066906A JPH10260391A (ja) | 1997-03-19 | 1997-03-19 | 検査回路を有する液晶表示装置 |
US08/910,657 US6064222A (en) | 1997-03-19 | 1997-08-13 | Liquid-crystal display device having checkout circuit |
KR1019970042703A KR100248127B1 (ko) | 1997-03-19 | 1997-08-29 | 검사회로를 갖는 액정표시장치 |
TW086113131A TW399162B (en) | 1997-03-19 | 1997-09-10 | Liquid-crystal display device having checkout circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9066906A JPH10260391A (ja) | 1997-03-19 | 1997-03-19 | 検査回路を有する液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10260391A true JPH10260391A (ja) | 1998-09-29 |
Family
ID=13329476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9066906A Pending JPH10260391A (ja) | 1997-03-19 | 1997-03-19 | 検査回路を有する液晶表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6064222A (ja) |
JP (1) | JPH10260391A (ja) |
KR (1) | KR100248127B1 (ja) |
TW (1) | TW399162B (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003084716A (ja) * | 2000-09-08 | 2003-03-19 | Gokei Ken | 液晶表示装置のゲート駆動方法 |
JP2007206440A (ja) * | 2006-02-02 | 2007-08-16 | Seiko Epson Corp | 電気光学装置用基板、電気光学装置および検査方法 |
JP2007233353A (ja) * | 2006-02-03 | 2007-09-13 | Semiconductor Energy Lab Co Ltd | 表示装置及び当該表示装置を具備する電子機器 |
JP2008052235A (ja) * | 2006-08-23 | 2008-03-06 | Samsung Sdi Co Ltd | 有機電界発光表示装置及びそのマザー基板 |
KR100816336B1 (ko) * | 2001-10-11 | 2008-03-24 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
CN100433086C (zh) * | 2004-09-22 | 2008-11-12 | 精工爱普生株式会社 | 电光装置用基板和电光装置以及检查方法 |
KR100869217B1 (ko) * | 2002-07-19 | 2008-11-18 | 매그나칩 반도체 유한회사 | 평판표시소자 드라이버의 디스플레이 데이터비트 체크회로 |
KR100894046B1 (ko) * | 2002-11-22 | 2009-04-20 | 삼성전자주식회사 | 액정표시패널의 검사회로 |
US7705953B2 (en) | 2007-04-09 | 2010-04-27 | Nec Lcd Technologies, Ltd. | Display device wherein a termination resistor is formed on a second connecting substrate |
JP2011164361A (ja) * | 2010-02-10 | 2011-08-25 | Hitachi Displays Ltd | 表示装置 |
US8324920B2 (en) | 2006-02-03 | 2012-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device including test circuit, and electronic apparatus having the display device |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6191770B1 (en) * | 1997-12-11 | 2001-02-20 | Lg. Philips Lcd Co., Ltd. | Apparatus and method for testing driving circuit in liquid crystal display |
JP4562938B2 (ja) * | 2001-03-30 | 2010-10-13 | シャープ株式会社 | 液晶表示装置 |
KR100783706B1 (ko) * | 2001-11-07 | 2007-12-07 | 삼성전자주식회사 | 전기적 절단을 위한 액정 표시 장치와 이의 제조 방법 |
KR100906633B1 (ko) * | 2003-01-08 | 2009-07-10 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
KR100942507B1 (ko) * | 2003-06-05 | 2010-02-16 | 삼성전자주식회사 | 액정표시패널용 검사 장치 |
JP4345743B2 (ja) * | 2005-02-14 | 2009-10-14 | セイコーエプソン株式会社 | 電気光学装置 |
JP5154033B2 (ja) * | 2005-06-07 | 2013-02-27 | 三星電子株式会社 | 表示装置 |
KR100673749B1 (ko) * | 2005-06-29 | 2007-01-24 | 삼성에스디아이 주식회사 | 원장단위 검사가 가능한 유기 발광표시장치의 어레이 기판및 그 검사 방법 |
TW200746022A (en) * | 2006-04-19 | 2007-12-16 | Ignis Innovation Inc | Stable driving scheme for active matrix displays |
KR100793558B1 (ko) * | 2006-09-18 | 2008-01-14 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 및 그의 모기판과 유기전계발광표시장치의 제조방법 |
WO2008136153A1 (ja) * | 2007-04-25 | 2008-11-13 | Sharp Kabushiki Kaisha | 液晶表示パネル及びその検査方法 |
TWI399734B (zh) * | 2008-11-07 | 2013-06-21 | Au Optronics Corp | 液晶顯示面板 |
US20100315388A1 (en) * | 2009-06-11 | 2010-12-16 | Wen-Teng Fan | Source driver and serial-to-parallel data converting method adapted in the source driver |
KR101931175B1 (ko) * | 2012-05-18 | 2019-03-14 | 삼성디스플레이 주식회사 | 쇼트 불량 검사 방법, 표시 장치의 쇼트 불량 검사 방법 및 유기 발광 표시 장치의 쇼트 불량 검사 방법 |
KR102312291B1 (ko) * | 2015-02-24 | 2021-10-15 | 삼성디스플레이 주식회사 | 표시장치 및 그의 검사방법 |
KR102564852B1 (ko) * | 2016-12-22 | 2023-08-07 | 엘지디스플레이 주식회사 | 표시장치 및 그 구동방법 |
CN109256073A (zh) * | 2018-11-09 | 2019-01-22 | 惠科股份有限公司 | 一种显示面板检测结构及显示设备 |
US11047903B2 (en) * | 2018-11-29 | 2021-06-29 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Display panel and method for testing for occurrence of crack in display panel |
CN112540225B (zh) * | 2020-11-06 | 2024-08-02 | 广西电网有限责任公司南宁供电局 | 一种二次回路绝缘电阻的测试装置 |
US12033561B2 (en) * | 2022-04-19 | 2024-07-09 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel and display device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル,投写型表示装置及びビューファインダー |
US4972144A (en) * | 1989-11-28 | 1990-11-20 | Motorola, Inc. | Testable multiple channel decoder |
US5113134A (en) * | 1991-02-28 | 1992-05-12 | Thomson, S.A. | Integrated test circuit for display devices such as LCD's |
-
1997
- 1997-03-19 JP JP9066906A patent/JPH10260391A/ja active Pending
- 1997-08-13 US US08/910,657 patent/US6064222A/en not_active Expired - Lifetime
- 1997-08-29 KR KR1019970042703A patent/KR100248127B1/ko not_active IP Right Cessation
- 1997-09-10 TW TW086113131A patent/TW399162B/zh not_active IP Right Cessation
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003084716A (ja) * | 2000-09-08 | 2003-03-19 | Gokei Ken | 液晶表示装置のゲート駆動方法 |
KR100816336B1 (ko) * | 2001-10-11 | 2008-03-24 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
KR100869217B1 (ko) * | 2002-07-19 | 2008-11-18 | 매그나칩 반도체 유한회사 | 평판표시소자 드라이버의 디스플레이 데이터비트 체크회로 |
KR100894046B1 (ko) * | 2002-11-22 | 2009-04-20 | 삼성전자주식회사 | 액정표시패널의 검사회로 |
US7633469B2 (en) | 2004-09-22 | 2009-12-15 | Seiko Epson Corporation | Electro-optical device substrate, electro-optical device, and testing method |
CN100433086C (zh) * | 2004-09-22 | 2008-11-12 | 精工爱普生株式会社 | 电光装置用基板和电光装置以及检查方法 |
US7663396B2 (en) | 2006-02-02 | 2010-02-16 | Seiko Epson Corporation | Substrate for electro-optical device, electro-optical device, and checking method |
JP2007206440A (ja) * | 2006-02-02 | 2007-08-16 | Seiko Epson Corp | 電気光学装置用基板、電気光学装置および検査方法 |
JP2007233353A (ja) * | 2006-02-03 | 2007-09-13 | Semiconductor Energy Lab Co Ltd | 表示装置及び当該表示装置を具備する電子機器 |
US8324920B2 (en) | 2006-02-03 | 2012-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device including test circuit, and electronic apparatus having the display device |
JP2008052235A (ja) * | 2006-08-23 | 2008-03-06 | Samsung Sdi Co Ltd | 有機電界発光表示装置及びそのマザー基板 |
JP4504966B2 (ja) * | 2006-08-23 | 2010-07-14 | 三星モバイルディスプレイ株式會社 | 有機電界発光表示装置及びそのマザー基板 |
US9214109B2 (en) | 2006-08-23 | 2015-12-15 | Samsung Display Co., Ltd. | Mother substrate of organic light emitting display device |
US7705953B2 (en) | 2007-04-09 | 2010-04-27 | Nec Lcd Technologies, Ltd. | Display device wherein a termination resistor is formed on a second connecting substrate |
JP2011164361A (ja) * | 2010-02-10 | 2011-08-25 | Hitachi Displays Ltd | 表示装置 |
Also Published As
Publication number | Publication date |
---|---|
KR100248127B1 (ko) | 2000-03-15 |
KR19980079339A (ko) | 1998-11-25 |
US6064222A (en) | 2000-05-16 |
TW399162B (en) | 2000-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10260391A (ja) | 検査回路を有する液晶表示装置 | |
KR100394923B1 (ko) | 어레이 기판의 검사 방법 | |
JP2002296620A (ja) | 液晶表示装置 | |
JP2008020675A (ja) | 画像表示装置 | |
US6864869B2 (en) | Data driver and display utilizing the same | |
JP2009015247A (ja) | 表示装置のデータドライバ、そのテスト方法及びプローブカード | |
US12062304B2 (en) | Array substrate and testing method thereof | |
US9177516B2 (en) | Description liquid crystal display device and pixel inspection method therefor | |
EP2224423A8 (en) | Auxiliary capacity wiring driving circuit and display device | |
US7227523B2 (en) | Liquid crystal display device and inspecting method thereof | |
KR20040111017A (ko) | 쌍방향 시프트 레지스터 및 이를 구비한 표시 장치 | |
JP6394716B2 (ja) | 液晶表示装置及び液晶表示装置の検査方法 | |
US7915906B2 (en) | Test circuit for liquid crystal display device, LCD device including test circuit, and testing method for LCD device | |
US20050018107A1 (en) | Display device | |
JPH07295522A (ja) | アクティブマトリクス表示装置 | |
JP3131585B2 (ja) | 半導体検査回路および半導体回路の検査方法 | |
JP2000089191A (ja) | 液晶表示装置 | |
US20070132702A1 (en) | Display driving integrated circuit and method for determining wire configuration of the same | |
JP3444028B2 (ja) | 表示用半導体装置及び表示装置 | |
JP2019113710A (ja) | 電気光学装置 | |
JP4782956B2 (ja) | アレイ基板の検査方法 | |
CN111399676B (zh) | 触控显示装置及其检测方法 | |
JPH04288588A (ja) | アクティブマトリクス型液晶表示装置 | |
JP3271424B2 (ja) | 表示装置用走査回路および平面表示装置 | |
CN100526902C (zh) | 半导体装置的检查电路及检查方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040301 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040301 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041207 |