JP2003075794A - アレイ基板の検査方法 - Google Patents

Abstract

(57)【要約】 【課題】 駆動回路を内蔵したアレイ基板のアレイテス
トでは、アナログスイッチの特性差の影響を受けるため
に画素の検査を精度良く行うことが難しい。 【解決手段】 信号線１本毎に正負極性を反転させてテ
スト用信号の書き込みと読み出しを行う検査ステップ
を、前記テスト用信号の極性を入れ替えて２回実行し、
得られた各画素の電圧を極性毎に抽出して、検査対象と
なった全画素について同一極性の電圧が配置されるよう
に並べ替え、この並び替えた同一極性の電圧と期待値と
を比較するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、おもにアクティ
ブマトリクス型の液晶表示装置に用いられるアレイ基板
の検査方法に関する。

【０００２】

【従来の技術】近年、半導体層としてｐ−Ｓｉ（ポリシ
リコン）ＴＦＴを用いたアクティブマトリクス型の液晶
表示装置（以下、ｐ−ＳｉＴＦＴ・ＬＣＤ）は、アレイ
基板上に画素部のほかに駆動回路を内蔵することができ
るため、ノート型ＰＣや携帯型情報端末のディスプレイ
として主流になりつつある。

【０００３】ｐ−ＳｉＴＦＴ・ＬＣＤでは、アレイ基板
上に電極や配線などが形成された段階でアレイテストと
呼ばれる検査が行われている。この検査は、アレイテス
タと呼ばれる検査装置を使用して、画素毎に形成された
補助容量に電圧を印加して充電し、所定時間後に放電さ
せ、この時に生じる電位を測定して、画素の電気的な不
良の有無を判定するものである。

【０００４】

【発明が解決しようとする課題】ところで、アレイ基板
上に内蔵される駆動回路のうち、信号線駆動回路に含ま
れるアナログスイッチ（以下、ＡＳＷ）は、１本の信号
線に極性の異なるビデオ信号を所定期間毎にサンプリン
グする極性反転駆動を行うために、ｎ−ｃｈＴＦＴとｐ
−ｃｈＴＦＴとを組み合わせたＣ−ＭＯＳ回路が用いら
れている。しかし、このアレイテスタを使用して、信号
線１本毎に正負の極性を反転させた電圧を印加する、い
わゆるＶライン反転駆動による電圧印加を行った場合、
異常を示す測定結果が得られたとしても、それがｎ−ｃ
ｈＡＳＷとｐ−ｃｈＡＳＷの特性差の中に埋もれてしま
うことがあり、検査を精度良く行うことは困難であっ
た。とくに、ｐ−ＳｉＴＦＴ・ＬＣＤのアレイ基板で
は、内蔵の駆動回路を介して検査を行うため、駆動回路
を構成するスイッチ素子や配線の特性バラツキが測定結
果に含まれ、精度良く検査を行うことは難しいという問
題点があった。

【０００５】そして、上記アレイテストでは、不良アレ
イ基板のセル工程（次工程）への流入防止や、アレイ工
程へのプロセス改善のためのフィードバックが求められ
ているため、従来の検査方法では、アレイテストの目的
を十分に達成することはできないという問題点があっ
た。

【０００６】この発明の目的は、アレイ基板上に形成さ
れたＡＳＷの特性差による影響を受けにくくし、画素不
良を精度良く検出できるようにすることで、アレイテス
トの目的を十分に達成することができるようにしたアレ
イ基板の検査方法を提供することにある。

【０００７】

【課題を解決するための手段】上記課題を解決するた
め、請求項１の発明は、互いに交差する複数本の信号線
及び複数本の走査線、これら両線の各交差部に配置され
た画素電極、前記画素電極と電気的に接続された補助容
量、前記走査線から供給されたゲート信号により前記信
号線と前記画素電極間を導通させて前記信号線に供給さ
れたビデオ信号を前記画素電極及び補助容量に書き込む
画素スイッチ素子を含み、前記画素電極を表示単位とす
る画素が複数形成された画素部と、隣接する一組の前記
信号線の各々に所定期間毎に互いに極性の異なるビデオ
信号を供給する信号線駆動回路と、前記各走査線に対し
所定周期でゲート信号を供給する走査線駆動回路とを備
えたアレイ基板の検査方法において、前記信号線駆動回
路と走査線駆動回路を通常駆動させ、隣接する一組の前
記信号線の各々に互いに極性の異なるテスト用ビデオ信
号を供給して前記補助容量への書き込みを行い、所定時
間後に放電させ、この時の電圧を測定する検査ステップ
を、前記テスト用ビデオ信号の極性を入れ替えて少なく
とも２回実行し、前記少なくとも２回の検査ステップで
得た各画素の電圧を極性毎に抽出し、検査対象となった
全画素について同一極性の電圧が配置されるように並べ
替え、この並び替えた同一極性の電圧と期待値とを比較
することにより、前記検査対象となった各画素の電気的
な不良の有無を判定することを特徴とする。

【０００８】請求項２の発明は、請求項１において、前
記信号線駆動回路の通常駆動では、隣接する一組の前記
信号線の各々に１フレーム毎に正極性又は負極性のテス
ト用ビデオ信号を供給するＶライン反転駆動を行い、前
記少なくとも２回の検査ステップで得た各画素の電圧を
極性毎に抽出し、検査対象となった全画素について正極
性又は負極性の電圧が一画面分配置されるように並べ替
え、この並び替えた一画面分の電圧と期待値とを比較す
ることにより、一画面を構成する全画素の電気的な不良
の有無を判定することを特徴とする。

【０００９】請求項３の発明は、請求項２において、前
記少なくとも２回の検査ステップで得た各画素の電圧を
極性毎に抽出し、検査対象となった全画素について正極
性の電圧が一画面分配置されるように並べ替えると共
に、検査対象となった全画素について負極性の電圧が一
画面分配置されるように並べ替え、各極性の一画面分の
電圧と各極性毎に設定された期待値とを比較することに
より、一画面を構成する全画素の電気的な不良の有無を
判定することを特徴とする。

【００１０】

【発明の実施の形態】以下、この発明に係わるアレイ基
板の検査方法を、ｐ−ＳｉＴＦＴ・ＬＣＤを構成するア
レイ基板の検査に適用した場合の実施形態について説明
する。

【００１１】図１は、本実施形態に係わるアレイ基板と
アレイテスタの回路構成図である。

【００１２】アレイ基板１０上には、画素部１００、走
査線駆動回路１１０、信号線駆動回路１２０、入出力端
子１３０及び１３１などが形成されている。

【００１３】画素部１００には、走査線Ｇ１，Ｇ２，…
Ｇｎ（以下、総称Ｇ）及び信号線Ｄ１，Ｄ２，…Ｄｍ
（以下、総称Ｄ）が互いに交差するように配置されてお
り、これら両線の交差部にはｐ−ＳｉＴＦＴで構成され
た画素スイッチ素子１１が配置されている。この画素ス
イッチ素子１１のゲート電極は１水平ライン毎に共通に
走査線Ｇ１，Ｇ２，…Ｇｎに接続され、またソース電極
は１垂直ライン毎に信号線Ｄ１，Ｄ２，…Ｄｍに接続さ
れている。さらにドレイン電極は画素電極１２に接続さ
れるとともに、この画素電極１２と電気的に並列に配置
された補助容量１３に接続されている。この補助容量１
３は補助容量線１４に接続され、図示しない外部駆動回
路から補助容量電圧が供給される。後述するアレイテス
タ１４０を使った検査では、補助容量電位として電源電
圧出力部１４３から一定の電位が入出力端子１３１を通
じて供給される。

【００１４】以下の説明において、画素とは、画素電極
１２を表示単位とする矩形領域を指すものとする。ま
た、アレイテストによる画素の電気的な不良の有無と
は、補助容量１３の容量分バラツキ、画素スイッチ素子
１１のオフリークの有無、各電極の断線の有無などの画
素全体としての不良の有無を指すものとする。

【００１５】なお、図１は、液晶パネルとして組み立て
る前のアレイ基板上での構成を示したものであるため、
画素電極１２と対向配置される対向電極及びこれら電極
間に充填される液晶層などは図示していない。

【００１６】走査線駆動回路１１０は、シフトレジスタ
１１１、バッファ１１２から構成されている。シフトレ
ジスタ１１１は、図示しない外部駆動回路から入出力端
子１３０を通じて供給される垂直のスタート信号やクロ
ック信号（以下、垂直／水平を含めてロジック信号とい
う）に基づいて、走査線Ｇ１，Ｇ２，…Ｇｎに１水平走
査期間毎にゲート信号を出力する。

【００１７】後述するアレイテスタ１４０を使った検査
では、テスト用信号発生部１４１からシフトレジスタ１
１１へロジック信号が供給されるほか、電源電圧出力部
１４３からは、走査線駆動回路１１０を駆動するための
電源電圧が供給される。

【００１８】信号線駆動回路１２０は、シフトレジスタ
１２１、極性選択回路／バッファ１２２、ビデオバス１
２３及びＡＳＷ１，２，…ｎで構成されている。シフト
レジスタ１２１は、図示しない外部駆動回路から入出力
端子１３０を通じて供給されるロジック信号に基づい
て、極性選択回路／バッファ１２２の動作タイミングを
制御する。極性選択回路／バッファ１２２は、シフトレ
ジスタ１２１により制御され、各ＡＳＷに選択信号／非
選択信号を出力する。そして、この選択信号／非選択信
号によりＡＳＷ１，２，…ｎがオン／オフ動作すること
で、ビデオバス１２３に供給されたビデオ信号が信号線
Ｄ１，Ｄ２，…Ｄｍにサンプリングされる。

【００１９】ここで、信号線Ｄ１，Ｄ２，…Ｄｍにサン
プリングされるビデオ信号は、１フレーム毎に隣接する
一組の信号線（例えば、Ｄ１，Ｄ２）でそれぞれ極性を
反転させる、いわゆるＶライン反転駆動が行われてい
る。このために、ＡＳＷ１，２，…ｎは、それぞれｐ−
ｃｈＴＦＴ１２５とｎ−ｃｈＴＦＴ１２６とを組み合わ
せたＣ−ＭＯＳ回路で構成されている。また、ビデオバ
ス１２３は、正極性のビデオ信号と負極性のビデオ信号
が、それぞれ別々の経路で供給されるように配線されて
いる。これにより、例えば奇数フレームでは、信号線Ｄ
１に接続するｐ−ｃｈＴＦＴ１２５を介して正極性のビ
デオ信号が信号線Ｄ１にサンプリングされ、同時に、隣
接する信号線Ｄ２に接続するｎ−ｃｈＴＦＴ１２６を介
して負極性のビデオ信号が信号線Ｄ２にサンプリングさ
れる。次に偶数フレームでは、信号線Ｄ１に接続するｎ
−ｃｈＴＦＴ１２６を介して負極性のビデオ信号が信号
線Ｄ１にサンプリングされ、同時に、隣接する信号線Ｄ
２に接続するｐ−ｃｈＴＦＴ１２５を介して正極性のビ
デオ信号が信号線Ｄ２にサンプリングされる。この切り
替えは極性選択回路／バッファ１２２からの選択信号に
よりＡＳＷ１，２，…ｎを制御することで実現してい
る。

【００２０】ここで、ｐ−ｃｈＴＦＴ１２５はＬｏｗレ
ベルの選択信号でオン状態となり、Ｈｉｇｈレベルの非
選択信号でオフ状態となるものとし、またｎ−ｃｈＴＦ
Ｔ１２６はＨｉｇｈレベルの選択信号でオン状態とな
り、Ｌｏｗレベルの非選択信号でオフ状態となるものと
する。

【００２１】後述するアレイテスタ１４０を使った検査
では、テスト用信号発生部１４１からシフトレジスタ１
１１へロジック信号が供給されるほか、テスト用信号発
生部１４１からビデオバス１２３にはテスト用のビデオ
信号が供給される、また、電源電圧出力部１４３から
は、信号線駆動回路１２０を駆動するための電源電圧が
供給される。

【００２２】アレイテスタ１４０は、アレイ基板１０の
外部回路として用意される回路であり、テスト用信号発
生部１４１、テスト用信号測定部１４２、測定結果判定
部１４３、データメモリ１４４及び電源電圧出力部１４
５により構成されている。このアレイテスタ１４０から
はロジック信号や電源電圧がアレイ基板１０の入出力端
子１３０を通じて供給される。これにより、走査線駆動
回路１１０と信号線駆動回路１２０が通常駆動して、後
述するテスト用のビデオ信号がすべての補助容量１３に
書き込まれる。さらに、この状態で所定時間保持させた
後、再び走査線駆動回路１１０と信号線駆動回路１２０
を通常駆動させて補助容量１３を放電させ、この放電に
より生じた電荷を電圧として測定する。以下、各部の機
能について説明する。

【００２３】テスト用信号発生部１４１は、走査線駆動
回路１１０と信号線駆動回路１２０を通常駆動させるた
めのロジック信号と、テスト用のビデオ信号（以下、テ
スト用信号という）を供給する。これらの信号は入出力
端子１３０を通じてアレイ基板１０に入力し、このうち
テスト用信号はビデオバス１２３に供給される。本実施
形態において、テスト用信号の補助容量１３への書き込
みは、各信号線Ｄに供給するテスト用信号の極性を入れ
替えて２回実行される。

【００２４】テスト用信号測定部１４２は、画素部１０
０の補助容量１３に書き込まれ、所定時間後に放電され
たテスト用信号の電圧（電圧波形）を測定し、各画素の
電圧を測定結果判定部１４３に出力する。また、テスト
用信号測定部１４２では、後述する測定結果判定部１４
３での判定結果を図示しない外部回路に転送する。

【００２５】測定結果判定部１４３は、テスト用信号測
定部１４２で測定された２回分の測定結果について、各
画素の電圧を極性毎に抽出し、検査対象となった全画素
について正極性の電圧が一画面分配置されるように並べ
替えると共に、同じく検査対象となった全画素について
負極性の電圧が一画面分配置されるように並べ替える。
このような極性毎の電圧の並び替えはデータメモリ１４
４を使って行う。さらに、正及び負極性の一画面分の各
電圧と各極性毎に設定された期待値（しきい値）とを比
較することにより、一画面を構成する全画素の電気的な
不良の有無を判定する。この判定結果はテスト用信号測
定部１４２を通じて図示しない外部回路に転送される。

【００２６】電源電圧出力部１４５は、走査線駆動回路
１１０や信号線駆動回路１２０に対し、その駆動に必要
な電源電圧を供給するほか、補助容量線１４に補助容量
電圧を供給する。これらの電源電圧は入出力端子１３０
及び１３１を通じて供給される。また、テスト用信号発
生部１４１、テスト用信号測定部１４２及び測定結果判
定部１４３にも電源電圧を供給している。

【００２７】続いて、上記のように構成されたアレイ基
板１０の検査方法を図１及び図２を参照しながら説明す
る。なお図２（Ａ）〜（Ｄ）は、一画面分に相当する各
画素の極性を示す説明図である。

【００２８】まず、電源電圧出力部１４５から走査線駆
動回路１１０や信号線駆動回路１２０などに必要な電源
電圧を供給する。また、テスト用信号発生部１４１から
ビデオバス１２３にテスト用信号を供給するとともに、
走査線駆動回路１１０や信号線駆動回路１２０にロジッ
ク信号を供給することにより、走査線駆動回路１１０と
信号線駆動回路１２０を通常駆動する。

【００２９】走査線駆動回路１１０から走査線Ｇ１，Ｇ
２，…Ｇｎの順にゲート信号が出力されると、各１水平
ライン上の画素スイッチ素子１１が１水平走査期間だけ
オン状態となる。この間に極性選択回路／バッファ１２
２からは選択信号が出力され、ＡＳＷ１，２，…ｎは順
にオン状態となる。この結果、ビデオバス１２３に供給
されたテスト用信号は、ＡＳＷ１，２，…ｎを通じて信
号線Ｄ１，Ｄ２，…Ｄｍに順にサンプリングされる。そ
して、信号線Ｄ１，Ｄ２，…Ｄｍにサンプリングされた
テスト用信号は、オン状態となった画素スイッチ素子１
１を介して補助容量１３に書き込まれる。極性選択回路
／バッファ１２２から出力された選択信号が所定時間後
に非選択信号にシフトし、ＡＳＷ１，２，…ｎがオフ状
態になると、信号線Ｄ１，Ｄ２，…Ｄｍとビデオバス１
２３の間は非導通状態となる。

【００３０】次に、１フレーム期間が経過した時点で、
走査線駆動回路１１０から走査線Ｇ１，Ｇ２，…Ｇｎの
順にゲート信号が出力されると、各１水平ライン上の画
素スイッチ素子１１が再びオン状態となる。この間に極
性選択回路／バッファ１２２からは選択信号が出力さ
れ、ＡＳＷ１，２，…ｎは順にオン状態となる。この結
果、各１水平ライン上の補助容量１３に充電されていた
テスト用信号が放電され、この放電により生じた電荷が
信号線Ｄ１，Ｄ２，…Ｄｍ、ＡＳＷ１，２，…ｎ及びビ
デオバス１２３を通じて読み出され、テスト用信号測定
部１４２に入力される。テスト用信号測定部１４２で
は、読み出された電荷を電圧（値）として測定し、これ
を測定結果判定部１４３に受け渡す。測定結果判定部１
４３では、第１回目の書き込みによる一画面分の測定結
果をデータメモリ１４４の所定エリアに保持する。

【００３１】第１回目の書き込みでは、図２（Ａ）に示
すように、奇数番目の列にある画素には正極性のテスト
用信号が書き込まれ、偶数番目の列にある画素には負極
性のテスト用信号が書き込まれる。

【００３２】続いて、上記第１回目と同様の手順で第２
回目の書き込みおよび読み出しを行う。この第２回目の
書き込みでは、図２（Ｂ）に示すように、奇数番目の列
にある画素には負極性のテスト用信号が書き込まれ、偶
数番目の列にある画素には正極性のテスト用信号が書き
込まれる。テスト用信号測定部１４２では、読み出され
た電荷を電圧（値）として測定し、これを測定結果判定
部１４３に受け渡す。測定結果判定部１４３では、第２
回目の書き込みによる一画面分の測定結果をデータメモ
リ１４４の所定エリアに保持する。

【００３３】次に、測定結果判定部１４３では、データ
メモリ１４４の所定エリアにそれぞれ保持されている２
回分の測定結果について、各画素の電圧を極性毎に抽出
し、図２（Ｃ）に示す用に、検査対象となった全画素に
ついて正極性の電圧が一画面分配置されるように並べ替
えると共に、図２（Ｄ）に示すように、検査対象となっ
た全画素について負極性の電圧が一画面分配置されるよ
うに並べ替えを行う。そして、正及び負極性の一画面分
の各電圧と期待値とをそれぞれ比較して、２つの値の差
が許容範囲内に収まっているときはその画素の電気的な
不良は無し（正常）と判定し、そうでないときは不良
（異常）と判定する。なお、この判定に際しては、期待
値だけではなく、他の画素との相対的な評価を加えるよ
うにしても良い。

【００３４】上記実施形態の検査方法によれば、画素の
電気的な不良の有無を判定する電圧を一画面の全画素で
同一極性としたので、測定結果がｎ−ｃｈＡＳＷとｐ−
ｃｈＡＳＷの特性差に影響されることがなくなり、検査
を精度良く行うことができる。例えば、走査線の途中か
ら断線が生じる、いわゆる横オープンと呼ばれる欠陥で
は、図２（Ａ）や図２（Ｂ）のように一画面で正極性と
負極性の電圧が混在している場合には、測定結果がＡＳ
Ｗの特性差に埋もれてしまうために、欠陥が見つけにく
いが、本実施形態の図２（Ｃ）や図２（Ｄ）ように一画
面の全画素で同一極性とした場合は、測定結果がＡＳＷ
の特性差に影響されることがなく、画素相互の比較が容
易なものとなるため、欠陥の有無を精度良く見つけだす
ことができる。

【００３５】本実施形態に係わる検査方法によれば、不
良アレイ基板のセル工程（次工程）への流入を防止し、
またアレイ工程へのプロセス改善のためのフィードバッ
クを行うことができるため、歩留まりを大幅に向上させ
ることができる。さらに液晶パネルとして完成させるた
めの工程や部品の無駄を避け、製造コストを抑えること
ができる。したがって、アレイテストの目的を十分に達
成することができる。

【００３６】上記実施形態では、検査対象となった全画
素について同一極性の電圧が一画面分配置されるように
並べ替えた例について示したが、検査対象は１水平ライ
ン上の画素でもよいし、特定領域内（例えば上下又は左
右に分割した一方の領域）の画素であってもよい。

【００３７】また、上記実施形態では、正極性及び負極
性の一画面分の各電圧と期待値とをそれぞれ比較するよ
うにしているが、正極性又は負極性のいずれか一方の一
画面分の各電圧と期待値とを比較することにより、画素
の電気的な不良の有無を判定するようにしてもよい。

【００３８】なお、図１に示した信号線駆動回路１２０
におけるビデオバス１２３やＡＳＷ１２４の配線構造、
回路構成も、その駆動方法により種々に異なる。本発明
は、ＡＳＷを有する信号線駆動回路一般に適用可能であ
り、本実施形態の構成は、その一例を示したものにすぎ
ない。例えば、信号線駆動回路１２０（及び走査線駆動
回路１１０）は図示しない外部駆動回路側に配置されて
いてもよい。

【００３９】

【発明の効果】以上説明したように、この発明に係わる
アレイ基板の検査方法によれば、アレイ基板上に形成さ
れたＡＳＷの特性差による影響を減らして、画素不良を
精度良く検出することができるため、アレイテストの目
的を十分に達成することが可能となる。

【図面の簡単な説明】

【図１】実施形態に係わるアレイ基板とアレイテスタの
回路構成図。

【図２】（Ａ）〜（Ｄ）は一画面分に相当する各画素の
極性を示す説明図。

【符号の説明】

１０…アレイ基板、１１…画素スイッチ素子、１２…画
素電極、１３…補助容量、１４…補助容量線、１００…
画素部、１１０…走査線駆動回路、１２０…信号線駆動
回路、１２３…ビデオバス、１２５…ｎ−ｃｈＴＦＴ、
１２６…ｐ−ｃｈＴＦＴ、１３０（１３１）…入出力端
子、１４０…アレイテスタ、１４１…テスト用信号発生
部、１４２…テスト用信号測定部、１４３…測定結果判
定部、１４４…データメモリ、１４５…電源電圧出力部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 互いに交差する複数本の信号線及び複数
   本の走査線、これら両線の各交差部に配置された画素電
   極、前記画素電極と電気的に接続された補助容量、前記
   走査線から供給されたゲート信号により前記信号線と前
   記画素電極間を導通させて前記信号線に供給されたビデ
   オ信号を前記画素電極及び補助容量に書き込む画素スイ
   ッチ素子を含み、前記画素電極を表示単位とする画素が
   複数形成された画素部と、隣接する一組の前記信号線の
   各々に所定期間毎に互いに極性の異なるビデオ信号を供
   給する信号線駆動回路と、前記各走査線に対し所定周期
   でゲート信号を供給する走査線駆動回路とを備えたアレ
   イ基板の検査方法において、 前記信号線駆動回路と走査線駆動回路を通常駆動させ、
   隣接する一組の前記信号線の各々に互いに極性の異なる
   テスト用ビデオ信号を供給して前記補助容量への書き込
   みを行い、所定時間後に放電させ、この時の電圧を測定
   する検査ステップを、前記テスト用ビデオ信号の極性を
   入れ替えて少なくとも２回実行し、 前記少なくとも２回の検査ステップで得た各画素の電圧
   を極性毎に抽出し、検査対象となった全画素について同
   一極性の電圧が配置されるように並べ替え、この並び替
   えた同一極性の電圧と期待値とを比較することにより、
   前記検査対象となった各画素の電気的な不良の有無を判
   定することを特徴とするアレイ基板の検査方法。
2. 【請求項２】 前記信号線駆動回路の通常駆動では、隣
   接する一組の前記信号線の各々に１フレーム毎に正極性
   又は負極性のテスト用ビデオ信号を供給するＶライン反
   転駆動を行い、 前記少なくとも２回の検査ステップで得た各画素の電圧
   を極性毎に抽出し、検査対象となった全画素について正
   極性又は負極性の電圧が一画面分配置されるように並べ
   替え、この並び替えた一画面分の電圧と期待値とを比較
   することにより、一画面を構成する全画素の電気的な不
   良の有無を判定することを特徴とする請求項１に記載の
   アレイ基板の検査方法。
3. 【請求項３】 前記少なくとも２回の検査ステップで得
   た各画素の電圧を極性毎に抽出し、検査対象となった全
   画素について正極性の電圧が一画面分配置されるように
   並べ替えると共に、検査対象となった全画素について負
   極性の電圧が一画面分配置されるように並べ替え、各極
   性の一画面分の電圧と各極性毎に設定された期待値とを
   比較することにより、一画面を構成する全画素の電気的
   な不良の有無を判定することを特徴とする請求項２に記
   載のアレイ基板の検査方法。