JP2001166744A - 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 データ線駆動回路や走査線駆動回路の出力信
号のオーバーラップ期間の発生を外部信号を使用せずに
防止する。 【解決手段】 例えば、複数のラッチ回路１４３０は、
クロック信号ＣＬＸおよび反転クロック信号ＣＬＸINV
に応じて転送開始パルスＤＸを順次シフトして出力す
る。この場合に、連続する２つの単位回路１４３０の間
にそれぞれ対応して設けられる各ＮＡＮＤ回路１４６４
の出力信号のアクティブ期間を、該連続する２つの単位
回路のうち後段の単位回路１４３０から出力される信号
をｔｄだけ遅延させた信号により制限する（各ＮＯＲ回
路１４７４）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高品位な表示が可
能な電気光学装置、その駆動回路、データ線駆動回路お
よび走査線駆動回路、ならびに、この電気光学装置を表
示部に用いた電子機器に関する。

【０００２】

【従来の技術】従来の液晶装置は、画像表示領域に複数
のデータ線および複数の走査線を形成し、各データ線と
各走査線の交差に各々対応して薄膜トランジスタ（Thin
FilmTransistor：以下「ＴＦＴ」と称する）および画
素電極を設けてある。各ＴＦＴは対応する走査線の電圧
によってオン・オフが制御される。そして、ＴＦＴがオ
ン状態になると、データ線の電圧がＴＦＴを介して画素
電極に印加されるようになっている。

【０００３】液晶装置の駆動回路は、画像表示領域に配
線されたデータ線や走査線などに、画像信号や走査信号
などを所定タイミングで供給するためのデータ線駆動回
路や、走査線駆動回路、サンプリング回路などから構成
されている。これらの駆動回路を構成する能動素子は、
画像表示領域に形成されるＴＦＴを同一のプロセスによ
って形成されるＰチャンネル型およびＮチャンネル型の
ＴＦＴである。

【０００４】データ線駆動回路は、水平走査期間の最初
に供給される転送信号をクロック信号に応じて順次シフ
トして、これをサンプリング信号として出力する回路で
あり、走査線駆動回路は、複数のラッチ回路を備え、垂
直走査期間の最初に供給される転送信号をクロック信号
に応じて順次シフトして、これを走査信号として出力す
る回路である。また、サンプリング回路は、各データ線
毎に設けられるサンプリング用のスイッチを備え、外部
から供給される画像信号を、データ線駆動回路によるサ
ンプリング信号に従いサンプリングし、各データ線に供
給する回路である。

【０００５】図１３は、従来技術に係るデータ線駆動回
路１４００の構成を示すブロック図である。データ線駆
動回路１４００は、ラッチ回路１４３０およびＮＡＮＤ
回路１４６４から構成される。このうち、ラッチ回路１
４３０はクロック信号ＣＬＸおよびその反転クロック信
号ＣＬＸINVのレベル遷移（立ち上がり、立ち下がり）
時において、その直前の入力レベルを出力する回路であ
る。この出力信号は次段に位置するラッチ回路１４３０
の入力信号として供給されるため、初段のラッチ回路１
４３０に供給された転送開始パルスＤＸは、クロック信
号ＣＬＸおよび反転クロック信号ＣＬＸINVに応じて、
各々のラッチ回路１４３０から順次出力される。また、
各ＮＡＮＤ回路１４６４は、連続する２つのラッチ回路
１４３０の間に各々設けられ、それらからサンプリング
信号Ｑ１〜Ｑｎが出力される。

【０００６】

【発明が解決しようとする課題】ところで、データ線駆
動回路１４００は、上述したようにＰチャンネル型およ
びＮチャンネル型のＴＦＴによって構成される。ＴＦＴ
のオン電流やＶｔｈ（トランジスタのスレッショルド電
圧）特性は、同一基板上に存在するものであっても、そ
の基板位置によりバラツキが生じる。例えば、ＴＦＴの
Ｖｔｈの値は、製造プロセスにおけるイオンドーピーン
グによって調整されるが、ドーピング量を広い面積にわ
たって理想的に均一とすることは極めて難しい。このた
め、離れた位置に形成されるＴＦＴでは、Ｖｔｈが相違
してしまう。

【０００７】このようにデータ線駆動回路１４００を構
成する各ＴＦＴの特性がバラツクと、各ＮＡＮＤ回路１
４６４や各ラッチ回路１４３０の伝搬遅延時間やあるい
は信号の立ち上がり時間がバラツクことになる。

【０００８】ここでは、Ｐチャネル型ＴＦＴのＶｔｈ値
にバラツキが生じた場合を想定し、これに起因する問題
点を具体的に説明する。一般に、ＴＦＴによりラッチ回
路１４３０やＮＡＮＤ回路１４６４を構成する場合、Ｐ
チャネル型ＴＦＴを高電位側電源に接続して用いる。こ
のため、Ｐチャネル型ＴＦＴのＶｔｈ値がバラツクと、
ラッチ回路１４３０やＮＡＮＤ回路１４６４の出力信号
の立ち上がりエッジの発生タイミングにバラツキが生じ
ることになる。

【０００９】図１４に示すタイミングチャートは、ラッ
チ回路１４３０やＮＡＮＤ回路１４６４の出力信号の波
形をバラツキまで含めて示したものである。同図におい
て、黒く塗りつぶした領域が立ち上がりエッジに起因す
るバラツキ範囲である。

【００１０】仮に、１段目のラッチ回路１４３０の伝搬
遅延時間が最小であれば、該ラッチ回路１４３０の出力
信号Ｐ１はタイミングｔ１においてＬレベルからＨレベ
ルに立ち上がる。一方、その伝搬遅延時間が最大であれ
ば、出力信号Ｐ１はタイミングｔ２においてＬレベルか
らＨレベルに立ち上がる。結果、この信号Ｐ１のアクテ
ィブ（Ｈレベル）期間の開始時はタイミングｔ１からｔ
２までの範囲のバラツキを生じることになる。図におい
ては、このバラツキの期間をｔｂと示している。ここで
は、Ｐチャネル型ＴＦＴのＶｔｈ値のバラツキのみを考
慮しているため、出力信号Ｐ１のアクティブ（Ｈレベ
ル）期間の終了時はタイミングｔ５でありバラツキは存
在していない。

【００１１】２段目のラッチ回路１４３０も同様にし
て、該ラッチ回路の出力信号Ｐ２のアクティブ（Ｈレベ
ル）期間の開始タイミングｔ３からｔ４の範囲、つまり
ｔｂの期間のバラツキが生じており、アクティブ（Ｈレ
ベル）期間の終了タイミングｔ６となる。以下、３段目
以降のラッチ回路１４３０についても同様である。

【００１２】次に、１段目と２段目のラッチ回路１４３
０の間に設置されるＮＡＮＤ回路１４６４の出力信号Ｑ
１について考える。該ＮＡＮＤ回路１４６４に供給され
る信号Ｐ１およびＰ２には、上述したように、アクティ
ブ（Ｈレベル）期間の開始時にバラツキが存在してい
る。このうち、信号Ｐ２のアクティブ（Ｈレベル）期間
の開始時におけるバラツキが、該ＮＡＮＤ回路１４６４
の出力信号Ｑ１のアクティブ（Ｌレベル）期間の開始時
のバラツキ（タイミングｔ３からｔ４、期間ｔｂ）を生
じさせている。また、該ＮＡＮＤ回路１４６４を構成す
るＰチャネル型ＴＦＴのＶｔｈ値のバラツキにより信号
Ｑ１の立ち上がり時（アクティブ期間の終了時）にも、
タイミングｔ５からｔ６の範囲（ｔｂ期間）にバラツキ
が生じることになる。なお、図中においては、信号Ｐ３
のアクティブ（Ｈレベル）期間の開始時もタイミングｔ
５からｔ６の範囲（ｔｂ期間）のバラツキを生じている
が、上記信号Ｑ１のバラツキには無関係である。

【００１３】同様にして２段目と３段目のラッチ回路１
４３０の間に設置されるＮＡＮＤ回路１４６４の出力信
号Ｑ２についても、アクティブ期間は開始時・終了時と
もにｔｂ期間のバラツキが存在している。

【００１４】ここで、信号Ｑ１のアクティブ（Ｌレベ
ル）期間の終了時および信号Ｑ２のアクティブ（Ｌレベ
ル）期間の開始時に着目する。双方の期間ともタイミン
グｔ５とｔ６の範囲（ｔｂ期間）にあるため、例えば、
信号Ｑ１のアクティブ（Ｌレベル）期間の終了時がタイ
ミングｔ６であり、信号Ｑ２のアクティブ（Ｌレベル）
期間の開始時がタイミングｔ５である場合も起こりう
る。この場合、タイミングｔ５からｔ６の間（ｔｂ期
間）、双方の信号のアクティブ（Ｌレベル）期間はオー
バーラップしてしまう。さらに、Ｑ３以降の信号につい
ても同様のオーバーラップが発生する可能性がある。

【００１５】このような信号Ｑ１〜Ｑｎをサンプリング
信号として使用した場合、サンプリング期間のオーバー
ラップが生じる。これは、あるデータ線に本来サンプリ
ングされるべき画像信号が別のデータ線にも供給される
ことを意味する。この場合、複数のデータ線に同一画像
信号が取り込まれ、結果、表示解像度や階調度が劣化し
表示品位を低下するといった問題が起こる。

【００１６】特に、最近では、ドットクロックの高周波
数化に対処すべく、１系統の画像信号を複数のｍ系統に
シリアル−パラレル変換（相展開）するとともに、これ
らｍ系統の画像信号をサンプリング信号に従って同時に
サンプリングして、ｍ本のデータ線に供給する技術が開
発されている。このような技術を適用した液晶装置にお
いて、サンプリング信号がオーバーラップして出力され
ると、ｍ本単位で表示品位の低下が発生するので、視覚
的に検知され易いといった問題が起こる。

【００１７】この表示品位の低下対策として、サンプリ
ング信号に対して制限信号（イネーブル信号）を外部入
力し、これによりサンプリング信号のアクティブ期間を
制限することも考えられる。データ線への画像信号の供
給期間はサンプリング信号のアクティブ期間によって決
まるが、データ線には寄生容量が付随しているため、サ
ンプリング信号のアクティブ期間はできる限り長くする
必要がある。すなわち、外部から制限信号を供給してア
クティブ期間を制限する場合には、オバーラップ期間を
解消できる程度に制限信号のパルス幅を狭く（数ｎｓｅ
ｃ程度）する必要がある。このためには、制限信号を高
いスルーレートで駆動する必要があり、制限信号を駆動
する駆動回路の消費電流が増加するといった問題があ
る。一方、駆動回路の消費電流を抑制するには、制限信
号のパルス幅を広くせざるを得ないため、サンプリング
信号が必要以上に制限（イネーブル）されてしまうとい
った問題がある。

【００１８】本発明は、上述した事情に鑑みてなされた
ものであり、その目的とするところは、データ線駆動回
路から出力されるサンプリング信号や、走査線駆動回路
から出力される信号のオーバーラップ期間の発生を外部
信号を使用すること無く防止して、表示品位を向上させ
る電気光学装置の駆動回路、および、電気光学装置、並
びに、この電気光学装置を表示部に用いた電子機器を提
供することにある。

【００１９】

【課題を解決するための手段】上記課題を解決するため
に、本発明に係る電気光学装置の駆動回路にあっては、
複数の走査線と、複数のデータ線と、前記各走査線と前
記各データ線との交差に対応して設けられたスイッチン
グ素子と画素電極とを有する電気光学装置に用いられる
ことを前提とし、クロック信号に応じて入力信号を順次
シフトして出力する複数の単位回路と、連続する２つの
単位回路に対応して各々設けられ、前記各走査線または
前記各データ線を選択する信号を生成する複数の単位駆
動回路とを有し、前記単位駆動回路は、対応する２つの
単位回路のうち後段の出力信号を遅延させる遅延回路
と、該単位駆動回路に入力される該２つの単位回路の出
力信号により決定されるアクティブ期間を、前記遅延回
路の出力信号に基づいて制限する制限回路を具備するこ
とを特徴とするものである。

【００２０】この発明によれば、前記２つの単位回路の
出力信号により決定されるアクティブ期間が互いにオー
バーラップする場合であっても、前記アクティブ期間は
前記制限回路により制限されるため、前記制限回路から
出力される信号においてはオーバーラップする期間が生
じない。従ってこの信号を、例えばサンプリング信号と
して使用すれば、同一画像信号が異なるデータ線にサン
プリングされないため、表示品位の劣化を生じることも
ない。

【００２１】ここで、前記単位駆動回路は、前記遅延回
路の出力信号に基づいて、前記アクティブ期間の開始タ
イミングを制限する回路であることが望ましい。この場
合には、例えば、前記２つの単位回路の出力信号により
決定されるアクティブ期間が他のものとオーバーラップ
する場合であっても、前期制限回路により、このアクテ
ィブ期間の開始部分は制限されるため、制限後の信号は
互いにオーバーラップすることがなく、このために表示
品位の劣化を引き起こすようなことにもならない。

【００２２】くわえて、前記遅延回路をインバータで構
成し、前記制限回路は、連続する２つの単位回路の出力
信号を入力するＮＡＮＤ回路と、このＮＡＮＤ回路の出
力信号のアクティブ信号を、前記インバータの出力信号
によって制限するＮＯＲ回路とを備えることが望まし
い。これによれば、遅延回路における遅延時間の調整が
容易かつ確実に行うことができ、ＮＯＲ回路から出力さ
れる信号のオーバーラップも未然に防ぐことができる。

【００２３】また、本発明に係る電気光学装置のデータ
線駆動回路にあっては、複数の走査線と、複数のデータ
線と、前記各走査線と前記各データ線とに接続されたス
イッチング素子と、前記スイッチング素子に接続された
画素電極とを有する電気光学装置に用いられることを前
提とし、クロック信号に応じて入力信号を順次シフトし
て出力する複数の単位回路と、連続する２つの単位回路
に対応して各々設けられ、前記各データ線を選択するサ
ンプリング信号を生成する複数の単位駆動回路と、前記
サンプリング信号に基づいて画像信号をサンプリングし
て前記データ線に供給する複数のスイッチとを有し、前
記単位駆動回路は、対応する２つの単位回路のうち後段
の出力信号を遅延させる遅延回路と、該単位駆動回路に
入力される該２つの単位回路の出力信号により決定され
るアクティブ期間を、前記遅延回路の出力信号に基づい
て制限する制限回路とを具備することを特徴とするもの
であってもよい。

【００２４】これによれば、上記制限回路から出力され
る信号は互いにオーバーラップする期間が生じないた
め、この信号をサンプリング信号として使用すれば、同
一画像信号が異なるデータ線に供給されてしまうことも
なく、表示品位の劣化を生じることもない。

【００２５】また、この発明において、前記各データ線
に対応する複数のスイッチは、ｍ（ｍは２以上の自然
数）本の前記データ線に対応してブロック化されてお
り、前記サンプリング信号をブロック化されたスイッチ
毎に供給するものであることが望ましい。

【００２６】これによれば、画像信号をサンプリングす
るスイッチ等の性能を高めることなく、ドットクロック
の高周波数化に対処することができる。

【００２７】また、本発明に係る電気光学装置の走査線
線駆動回路にあっては、複数の走査線と、複数のデータ
線と、前記各走査線と前記各データ線との交差に対応し
て設けられたスイッチング素子と画素電極とを有する電
気光学装置に用いられることを前提とし、クロック信号
に応じて入力信号を順次シフトして出力する複数の単位
回路と、連続する２つの単位回路に対応して各々設けら
れ、前記各走査線を選択する信号を生成する複数の単位
駆動回路を有し、前記単位駆動回路は、対応する２つの
単位回路のうち後段の出力信号を遅延させる遅延回路
と、該単位駆動回路に入力される該２つの単位回路の出
力信号により決定されるアクティブ期間を、前記遅延回
路の出力信号に基づいて制限する制限回路とを具備する
ことを特徴とするものであってもよい。

【００２８】これによれば、上記制限回路から出力され
る信号は互いにオーバーラップする期間が生じないた
め、この信号を走査線信号として使用すれば、同一画像
信号が異なる走査線に供給されてしまうこともなく、表
示品位の劣化を生じることもない。

【００２９】また、本発明に係る電気光学装置にあって
は、上記電気光学装置の駆動回路と画像表示領域とを備
えるものであり、前記画像表示領域は、相対向する一対
の基板から構成され、一方の基板には、マトリクス状に
配置された画素電極と、前記画素電極および前記データ
線の間に介挿されるとともに、前記走査線に供給される
走査信号にしたがって開閉するトランジスタとを備える
のが望ましい。このトランジスタによりオン画素とオフ
画素が電気的に分離可能となり、画質のコントラストが
良好な高精細表示が可能となる。

【００３０】また、上記課題を解決するために、本発明
に係る電気機器にあっては、上記電気光学装置を表示部
に用いることを特徴としているので、高品位な表示を行
うことが可能となる。

【００３１】

【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。以下、本実施形態に係る
電気光学装置として、電気光学材料である液晶を用いた
液晶装置を一例として説明をする。

【００３２】＜液晶装置の全体構成＞図１は、この液晶
装置の電気的な構成を示すブロック図を示したものであ
る。液晶装置は、液晶パネル１００、タイミングジェネ
レータ２００および画像信号処理回路３００から構成さ
れる。タイミングジェネレータ２００は、この液晶装置
の各部で使用される制御信号（必要に応じて後述す
る。）を出力する装置である。

【００３３】画像信号処理回路３００内のＳ／Ｐ変換回
路３０２は、１系統の画像信号Ｖｉｄｅｏを、６系統の
画像信号にシリアル−パラレル変換する回路である。入
力画像信号Ｖｉｄｅｏを６系統にシリアル−パラレル変
換する理由は、サンプリング回路１５０において、サン
プリング用のスイッチ１５１を構成するＴＦＴのソース
領域への画像信号の印加時間を長くし、サンプリング時
間および充放電時間を十分に確保するためである。

【００３４】増幅・反転回路３０４は、シリアル−パラ
レル変換された画像信号のうち、反転が必要となるもの
を反転させ、この後、適宜、増幅して画像信号ＶＩＤ１
〜ＶＩＤ６として液晶パネル１００に対し並列的に供給
する回路である。なお、反転が必要か否かは、データ信
号の印加方式が走査線１１２単位の極性反転である
か、データ線１１４単位の極性反転であるか、画素
単位の極性反転、画面単位の極性反転であるかに応じ
て定められ、その反転周期は、１水平走査期間、１垂直
走査期間またはドットクロック周期に設定される。

【００３５】＜液晶パネルの構成＞次に、液晶パネル１
００の電気的な構成を説明する。液晶パネル１００は、
素子基板と対向基板とが互いに電極形成面を対向して貼
付された構成となっている。素子基板には、図１におい
てＸ方向に沿って平行に複数の走査線１１２が形成さ
れ、Ｙ方向に沿って平行に複数本のデータ線１１４が形
成されている。そして、この走査線１１２とデータ線１
１４の各交点には、各画素を制御するためのスイッチと
なるＴＦＴ１１６のゲート電極が走査線１１２に接続さ
れており、ＴＦＴ１１６のソース電極がデータ線１１４
に接続されるとともに、ＴＦＴ１１６のドレイン電極が
画素電極１１８に接続されている。各画素は、画素電極
１１８と、対向基板に形成された共通電極と、これら両
電極間に挟持された液晶とによって構成され、走査線１
１２とデータ線１１４との各交点に対応してマトリクス
状に配列されている。

【００３６】駆動回路１２０は、走査線駆動回路１３
０、データ線駆動回路１４０およびサンプリング回路１
５０から構成され、透過性および絶縁性を有するガラス
等からなる素子基板の対向面にあって、表示領域の周辺
部に形成されている。

【００３７】＜データ線駆動回路の構成＞次に、本実施
形態に係るデータ線駆動回路１４０について説明する。
データ線駆動回路１４０は、水平走査期間の最初に供給
される転送開始パルスＤＸを、クロック信号ＣＬＸおよ
びその反転クロック信号ＣＬＸINVに従い順次シフトす
ることによって、サンプリング信号Ｓ１〜Ｓｎを所定の
順番に出力するものである。

【００３８】図２は、データ線駆動回路１４０の構成を
示すブロック図である。この図に示すようにデータ線駆
動回路１４０は、（ｎ＋１）段に縦続接続されたラッチ
回路１４３０とｎ個の論理回路ユニットＵ１〜Ｕｎとか
ら大略構成されている。なお、クロック信号ＣＬＸ、そ
の反転クロック信号ＣＬＸINV、転送開始パルスＤＸ
は、いずれも図１におけるタイミングジェネレータ２０
０によって、画像信号ＶＩＤ１〜ＶＩＤ６と同期して供
給される。

【００３９】（ｎ＋１）段に接続されたラッチ回路１４
３０は、シフトレジスタとして機能する。１個のラッチ
回路１４３０は、供給されるクロック信号ＣＬＸおよび
その反転クロック信号ＣＬＸINVのレベル遷移（立ち下
がり、立ち上がり）時において、その直前の入力信号レ
ベルを出力するとともに、その出力信号を後段に位置す
るラッチ回路１４３０の入力信号として供給する。

【００４０】図３は、ラッチ回路１４３０の具体的構成
の一例を示したものである。ラッチ回路１４３０は、ク
ロックドインバータ１４３２、１４３６およびインバー
タ１４３４により構成され、これらはさらにＰチャネル
型ＴＦＴおよびＮチャネル型ＴＦＴから構成されてい
る。以下、奇数段（ｉ段目）のラッチ回路１４３０と偶
数段（ｉ＋１段目）のラッチ回路１４３０についてのそ
れぞれの構成を述べる。

【００４１】奇数段のクロックドインバータ１４３２
は、クロック信号ＣＬＸの立ち上がり（反転クロック信
号ＣＬＸINVの立ち下がり）における入力信号を反転す
るとともに、この状態を次のクロック信号ＣＬＸの立ち
上がりまで保持する。同段のクロックドインバータ１４
３６は、反転クロック信号ＣＬＸINVの立ち上がり（ク
ロック信号ＣＬＸの立ち下がり）における入力信号を反
転するとともに、この状態を次のクロック信号ＣＬＸIN
Vの立ち上がりまで保持する。偶数段のクロックドイン
バータ１４３２、１４３６は、入力されるクロック信号
ＣＬＸおよび反転クロック信号ＣＬＸINVの関係が奇数
段のものと入れ替わったものに対応する。すなわち、偶
数段のクロックドインバータ１４３２、１４３６の取り
込みおよび保持については、それぞれ奇数段のものと入
れ替わったものに相当する。

【００４２】このような構成において、クロックドイン
バータ１４３２の出力は、インバータ１４３４により反
転された後、該ラッチ回路１４３０から出力されるとと
もに、クロックドインバータ１４３６の入力に帰還され
る。この結果、奇数段のクロックドインバータ１４３２
は、クロック信号ＣＬＸの立ち上がりで入力信号を取り
込む一方、これに続く偶数段のクロックドインバータ１
４３２は、反転クロック信号ＣＬＸINVの立ち上がりで
入力信号を取り込むことになる。よって、偶数段のイン
バータ１４３４から出力される信号Ｐ（ｉ＋１）は、そ
の前段のインバータ１４３４から出力される信号Ｐｉよ
りも、クロック信号ＣＬＸ（反転クロック信号ＣＬＸIN
V）の半周期だけ遅延したものに相当する。つまり、第
１段〜第ｎ段のラッチ回路１４３０からそれぞれ出力さ
れる信号Ｐ１〜Ｐｎは、１番最初に入力される転送開始
パルスＤＸを、クロック信号ＣＬＸの反周期ずつ順次シ
フトしたものとなる。なお、ｉは、第１段〜第（ｎ＋
１）段のラッチ回路１４３０を一般化して説明するため
のものである。また、ラッチ回路１４３０は単位回路の
一例であり、このほかに、フリップフロップや、容量回
路などを用いても良いし、これらを適宜組み合わせて用
いてもよい。

【００４３】次に、ｎ個の論理回路ユニットＵ１〜Ｕｎ
について説明する。図２に示すように各論理回路ユニッ
トＵ１〜Ｕｎは、連続する２つのラッチ回路１４３０対
応して各々設けられており、前段のラッチ回路１４３０
の出力信号と後段のラッチ回路の出力信号とに基づい
て、サンプリング信号Ｓ１〜Ｓｎを生成する。

【００４４】各論理回路ユニットＵ１〜Ｕｎは、いずれ
もＮＡＮＤ回路１４６４、インバータ１４７６およびＮ
ＯＲ回路１４７４から構成されている。論理回路ユニッ
トＵｉのＮＡＮＤ回路１４６４は、ｉ段目のラッチ回路
１４３０の出力信号ＰｉとＩ＋１段目のラッチ回路１４
３０の出力信号Ｐｉ＋１との論理積を反転したものを信
号Ｑｉとして出力する。換言すれば、信号Ｑｉのアクテ
ィブ期間は、ＮＡＮＤ回路１４７４によって、信号Ｐｉ
と信号Ｐｉ＋１とに基づいて決定されている。ここで、
ラッチ回路１４３０等を構成するＴＦＴの特性にバラツ
キがあるとすれば、信号Ｑ１〜Ｑｎのアクティブ期間は
相互にオーバーラップすることがある。

【００４５】このオーバーラップの発生を無くすため、
論理回路ユニットＵｉは、さらにインバータ１４７６お
よびＮＯＲ回路１４７４を備えている。まず、インバー
タ１４７６は、論理回路ユニットＵｉに対応するｉ段目
とｉ＋１段目のラッチ回路１４３０のうち、後段のラッ
チ回路の出力信号Ｐｉ＋１を所定時間だけ遅延したもの
を信号Ｒｉとして出力する遅延回路として機能する。こ
こで、オーバーラップ期間をｔｂとすれば、インバータ
１４７６の遅延時間ｔｄは、ｔｂよりも若干長くなるよ
うに設定してある。

【００４６】次に、ＮＯＲ回路１４７４は、信号Ｑｉと
インバータ１４７６の論理和の反転をサンプリング信号
Ｓｉとして出力する。ここで、ＮＡＮＤ回路１４６４の
伝搬遅延時間を無視すれば、信号Ｑｉのアクティブ期間
の開始タイミングは信号Ｐｉ＋１のアクティブ期間の開
始タイミングと一致し、信号Ｑｉのアクティブ期間の終
了タイミングは信号Ｐｉのアクティブ期間の終了タイミ
ングと一致する。一方、信号Ｒｉは、信号Ｐｉ＋１を遅
延時間ｔｄだけ遅延させて反転して得られたものであ
る。したがって、ＮＯＲ回路１４７４の伝搬遅延時間を
無視すれば、サンプリング信号Ｓｉのアクティブ期間の
開始タイミングは、信号Ｒｉのアクティブ期間の開始タ
イミングと一致する一方、サンプリング信号Ｓｉのアク
ティブ期間の終了タイミングは、信号Ｑｉのアクティブ
期間の終了タイミングと一致する。すなわち、ＮＯＲ回
路１４７４は、信号Ｒｉに基づいて、信号Ｑｉのアクテ
ィブ期間を制限する機能を有する。

【００４７】したがって、各論理回路ユニットＵ１〜Ｕ
ｎから出力されるサンプリング信号Ｓ１〜Ｓｎの各アク
ティブ期間は、信号Ｑ１〜Ｑｎの各アクティブ期間に対
して短くなるように制限される。ここで、信号Ｑｉのア
クティブ期間とサンプリング信号Ｓｉのアクティブ期間
の時間差は、インバータ１４７６の遅延時間ｔｄによっ
て与えられる。また、上述したように遅延時間ｔｄはオ
ーバーラップ期間ｔｂより若干長くなるように設定され
ているから、サンプリング信号Ｓ１〜Ｓｎのオーバーラ
ップを無くすことができる。

【００４８】＜サンプリング回路＞次に、図１における
サンプリング回路１５０について説明する。サンプリン
グ回路１５０は、６本のデータ線１１４を１群（ブロッ
ク）とし、これらの群に属するデータ線１１４に対し、
サンプリング信号Ｓ１〜Ｓｎにしたがって、画像信号Ｖ
ＩＤ１〜ＶＩＤ６をそれぞれサンプリングして供給する
ものである。詳細には、サンプリング回路１５０は、各
データ線１１４毎に設けられるスイッチ１５１からな
り、各スイッチ１５１は、データ線１１４の一端と、画
像信号ＶＩＤ１〜ＶＩＤ６のいずれかが供給される信号
線との間に介挿されるとともに、そのゲートにサンプリ
ング信号が供給される構成となっている。スイッチ１５
１の具体的構成については、例えば、図４（ａ）に示さ
れるＮチャネル型ＴＦＴによる構成、同図（ｂ）に示さ
れるＰチャネル型ＴＦＴによる構成、あるいは、同図
（ｃ）に示される相補型ＴＦＴにより構成してもよい。

【００４９】＜走査線駆動回路＞次に、走査線駆動回路
１３０について説明する。走査線駆動回路１３０は、デ
ータ線駆動回路１４０と比較し、出力信号の引き出し方
向および入力される信号が異なっている。すなわち、走
査線駆動回路１３０は、データ線駆動回路１４０を９０
度左回転して配置したものに相当し、図１に示されるよ
うに、転送開始パルスＤＸの替わりに、パルスＤＹを入
力し、クロック信号ＣＬＸおよびその反転クロック信号
ＣＬＸINVの替わりに、水平走査期間毎に、クロック信
号ＣＬＹおよびその反転クロック信号ＣＬＹINVを入力
する構成になっている。

【００５０】従って、本実施形態に係る走査線駆動回路
１３０についても、上述したデータ線駆動回路１４０と
同様、（ｎ＋１）段に縦続接続されたラッチ回路１４３
０およびｎ個の論理ユニットＵ１〜Ｕｎにより構成す
る。この回路構成により、各ラッチ回路１４３０から出
力される信号のアクティブ期間には互いにオーバーラッ
プを生じる可能性があるが、各論理ユニットＵ１〜Ｕｎ
から出力されるｎ個の信号Ｓ１〜Ｓｎのアクティブ期間
は互いにオーバーラップを生じさせないようにすること
が可能である。よって、この信号を走査線信号として使
用すれば、同一画像信号が異なる走査線に供給されてし
まうことはない。

【００５１】＜本実施形態の動作＞次に、上述した構成
に係る液晶装置における動作について説明する。

【００５２】走査線駆動回路１３０に供給された転送開
始パルスＤＹは、クロック信号ＣＬＹおよびその反転ク
ロック信号ＣＬＹINVにより順次シフトされ、各走査線
１１２に出力される。そして、複数のデータ線１１４が
１本ずつ線順次にＹ方向に選択される。

【００５３】以下、データ線駆動回路１４０内の信号の
流れについて、図５および図６に示すタイミングチャー
トを参照し説明する。図５は、データ線駆動回路１４０
の概略動作を示すタイミングチャートである。

【００５４】この図に示されるように、１系統の画像信
号Ｖｉｄｅｏは、画像信号処理３００により、画像信号
ＶＩＤ１〜ＶＩＤ６に分配され、時間軸に対して６倍に
伸長される。さらに、あるデータ線が選択される期間の
最初、すなわち水平走査期間の最初において、データ線
駆動回路１４０には、転送開始パルスＤＸが供給され
る。

【００５５】初段のラッチ回路１４３０に供給された転
送開始パルスＤＸは、クロック信号ＣＬＸおよび反転ク
ロック信号ＣＬＸINVに応じて、各々のラッチ回路１４
３０から信号Ｐ１〜Ｐｎとして順次出力される。そし
て、連続する２つのラッチ回路１４３０にそれぞれ対応
して設けられる各ＮＡＮＤ回路１４６４から信号Ｑ１〜
Ｑｎが順次出力される。また、各ラッチ回路１４３０の
出力端子に対して設けられたインバータ１４７６によ
り、信号Ｐ１〜Ｐｎを時間ｔｄだけ遅延させた信号Ｒ１
〜Ｒｎが順次出力される。また、この信号Ｒ１〜Ｒｎ
と、信号Ｑ１〜Ｑｎに基づいて、ＮＯＲ回路１４７４
は、サンプリング信号Ｓ１〜Ｓｎを順次生成する。

【００５６】図６は、上述した信号Ｐ１〜Ｐ４、信号Ｑ
１〜Ｑ３、信号Ｒ１〜Ｒ３および信号Ｓ１〜Ｓ３の各波
形を示すタイミングチャートである。ここでは、ラッチ
回路１４３０、ＮＡＮＤ回路１４６４およびインバータ
１４７６を構成するＰチャネル型ＴＦＴのＶｔｈにバラ
ツキがあり、他の構成部分のバラツキは無視するものと
する。また、同図において、黒く塗りつぶした領域は、
立ち上がりエッジまたは立ち下がりエッジの発生タイミ
ングがバラツク範囲を示している。

【００５７】図に示すように、第１段目から第３段目の
ラッチ回路１４３０から出力される各信号Ｐ１〜Ｐ４の
立ち上がりエッジのタイミングは、それらを構成するＰ
チャネル型ＴＦＴのＶｔｈにバラツキに応じて、黒く塗
りつぶした領域内で発生する。一方、ＮＡＮＤ回路１４
６４のＰチャネル型ＴＦＴにもＶｔｈのバラツキがあ
る。このため、ＮＡＮＤ回路１４６４の各出力信号Ｑ１
〜Ｑ３は、図に示すようにアクティブ期間（Ｌレベル）
がオーバーラップすることがある。例えば、信号Ｑ１の
アクティブ期間がタイミングｔ３８で終了し、信号Ｑ２
のアクティブ期間がタイミングｔ３７から開始するもの
とすれば、信号Ｑ１と信号Ｑ２とは、タイミングｔ３７
からｔ３８までの期間オーバラップする。

【００５８】信号Ｒ１〜Ｒ３は、信号Ｐ２〜Ｐ４をイン
バータ１４７６により時間ｔｄだけ遅延反転させた信号
である。上述したようにインバータ１４７６の遅延時間
ｔｄは、オーバーラップ期間ｔｂよりも長くなるように
設定されている。このため、信号Ｒ２，Ｒ３のアクティ
ブ期間（Ｌレベル）の開始タイミングは、信号Ｑ１，Ｑ
２のアクティブ期間（Ｈレベル）の終了タイミングより
も必ず後になる。例えば、信号Ｐ３がタイミングｔ３７
においてＬレベルからＨレベルに変化するものとすれ
ば、信号Ｒ２は、タイミングｔ３７から時間ｔｄが経過
してタイミングｔ３９に至った時に、ＨレベルからＬレ
ベルに変化する。一方、ＮＡＮＤ回路１４６４を構成す
るＰチャンネル型ＴＦＴのＶｔｈ値のバラツキによっ
て、信号Ｑ１の立ち上がりエッジが最も遅れて発生する
ものとすれば、信号Ｑ１のアクティブ期間はタイミング
ｔ３８で終了する。すなわち、信号Ｒ２のアクティブ期
間（Ｌレベル）の開始タイミングは、信号Ｑ１のアクテ
ィブ期間（Ｈレベル）の終了タイミングよりも必ず後に
なる。

【００５９】次に、信号Ｓ１〜Ｓ３は、信号Ｑ１〜Ｑ３
と信号Ｒ１〜Ｒ３に基づいて、ＮＯＲ回路１４７４によ
って生成される。ＮＯＲ回路１４７４の出力信号は、各
入力信号を反転してしたものの論理積として与えられ
る。したがって、信号Ｓ１〜Ｓ３のアクティブ期間（Ｈ
レベル）は、信号Ｑ１〜Ｑ３のアクティブ期間（Ｌレベ
ル）と信号Ｒ１〜Ｒ３のアクティブ期間（Ｌレベル）と
が重複する期間となる。信号Ｒ１〜Ｒ３は、信号Ｐ２〜
信号Ｐ４を時間ｔｄだけ遅延して得られたものであるか
ら、信号Ｓ１〜Ｓ３のアクティブ期間は、信号Ｑ１〜Ｑ
３のアクティブ期間を信号Ｒ１〜Ｒ３のアクティブ期間
によって制限したものとなる。具体的には、信号Ｑ１〜
Ｑ３のアクティブ期間の開始タイミングが、信号Ｒ１〜
Ｒ３によって制限される。

【００６０】例えば、信号Ｓ２に着目すると、制限され
る前の信号Ｑ２においては、アクティブ期間の開始タイ
ミングはタイミングｔ３７からｔ３８までの範囲内にあ
る。これを、アクティブ期間の開始タイミングがタイミ
ングｔ３９からｔ４０までの範囲内にある信号Ｒ２によ
って制限するから、信号Ｓ２のアクティブ期間の開始タ
イミングは最も早いとしてもタイミングｔ３９となる。
これに対して、信号Ｓ１の終了タイミングは、最も遅い
としてもタイミングｔ３８である。すなわち、信号Ｓ２
の開始タイミングは信号Ｓ１の終了タイミングよりも必
ず後になる。よって、信号Ｓ１と信号Ｓ２のアクティブ
期間がオーバーラップすることは起こり得ない。このよ
うに、インバータ１４７６の遅延時間ｔｄを信号のバラ
ツキ期間ｔｂよりも若干長いものに設定しておくことに
より、信号Ｓ１と信号Ｓ２の関係と同様、他の信号Ｓ１
〜Ｓｎ間においても互いのアクティブ期間にオーバーラ
ップすることは起こり得ない。

【００６１】なお、この遅延時間ｔｄは、遅延回路１４
７４の構成を、３連のインバータや、ディレイラインに
置き換えたり、あるいはインバータのゲートサイズを変
更することにより調整可能である。この調整は数ｎｓｅ
ｃ単位で行うことができるため、必要以上に信号Ｓ１〜
Ｓｎ間におけるアクティブ（Ｈレベル）期間が狭められ
ることにもならない。

【００６２】以上の信号Ｓ１〜Ｓｎが、本実施形態に係
るデータ駆動回路１４０におけるサンプリング信号とし
て使用される。例えば、サンプリング信号Ｓ１がＨレベ
ルとなると、この群に属する６本のデータ線１１４に、
それぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングさ
れて、これらの画像信号ＶＩＤ１〜ＶＩＤ６が現時点で
選択された走査線と交差する６個の要素に、当該ＴＦＴ
１１６によってそれぞれ書き込まれることとなる。この
後、サンプリング信号Ｓ２がＨレベルとなると、今度
は、次の６本のデータ線１１４にそれぞれ画像信号ＶＩ
Ｄ１〜ＶＩＤ６がサンプリングされ、これらの画像信号
ＶＩＤ１〜ＶＩＤ６がその時点で選択された走査線１１
２と交差する６個の要素に、当該ＴＦＴ１１６によって
それぞれ書き込まれる。上述したように、サンプリング
信号Ｓ１とサンプリング信号Ｓ２のアクティブ（Ｈレベ
ル）期間がオーバーラップすることはないので、表示品
位を低下させる問題も生じない。

【００６３】以下同様にして、サンプリング信号Ｓ３、
Ｓ４、・・・、Ｓｎが順次Ｈレベルとなると、各サンプ
リング信号に属する６本のデータ線１１４にそれぞれ画
像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされ、これら
の画像信号がその時点で選択された走査線１１２と交差
する６個の画素にそれぞれ書き込まれることとなる。そ
して、この後、次の走査線１１２が選択され、再び、サ
ンプリング信号Ｓ１〜Ｓｎが順次出力されて、同様な書
き込みが繰り返し実行されることとなる。

【００６４】なお、このような駆動方式では、データ線
１１４を１本毎に駆動する方式と比較すると、各スイッ
チ１５１による画像信号のサンプリング時間が６倍とな
るので、各画素における充放電時間が十分に確保され
る。このため、高コントラスト化が図られることにな
る。さらに、データ線駆動回路１４０におけるラッチ回
路１４３０の段数、および、クロック信号ＣＬＸおよび
その反転クロックＣＬＸINVの周波数が、それぞれ１／
６に低減され、段数の低減化および低消費電力化も図ら
れる。

【００６５】＜液晶パネルの構成例＞次に、上述した各
実施形態に係るデータ線駆動回路１４０を有する液晶パ
ネル１００の全体構成について図７および図８を参照し
て説明する。ここで、図７は、液晶パネル１００の構成
を示す斜視図であり、図８は、図７におけるＡ−Ａ’線
の断面図である。

【００６６】液晶パネル１００は、画素電極１１８等が
形成されたガラスや、半導体、石英などの素子基板１０
１と、共通電極１０８等が形成されたガラスなどの透明
な対向基板１０２とが、スペーサ１０３の混入されたシ
ール材１０４によって一定の間隔を保って、互いに電極
形成面が対向するように貼り合わせされるとともに、こ
の間隔に電気光学材料としての液晶１０５が封入された
構造をとっている。シール材１０４は、対向基板１０２
の基板周辺に沿って形成されるが、液晶１０５を封入す
るために一部が開口している。このため、液晶１０５の
封入後に、その開口部分が封止材１０６によって封止さ
れている。

【００６７】ここで、素子基板１０１の対向面であっ
て、シール材１０４の外面一辺においては、上述したデ
ータ線駆動回路１４０およびサンプリング回路１５０が
形成されて、Ｙ方向に延在するデータ線１１４を駆動す
る構成となっている。さらに、この一辺には複数の外部
回路接続端子１０７が形成されて、タイミングジェネレ
ータ２００および画像信号処理回路３００からの各種信
号を入力する構成となっている。

【００６８】対向基板１０２の共通電極１０８は、素子
基板１０１との貼合部分における４隅のうち、少なくと
も１箇所において設けられた導通材によって、素子基板
１０１との電気的導通が図られている。ほかに、対向基
板１０２には、液晶パネル１００の用途に応じて、例え
ば、第１に、ストライブ状や、モバイク状、トライアン
グル状等に配列したカラーフィルタが設けられ、第２
に、例えば、クロムやニッケルなどの金属材料や、カー
ボンやチタンなどをフォトレジストに分散した樹脂ブラ
ックなどの遮光膜が設けられ、第３に、液晶パネル１０
０に光を照射するバックライトが設けられる。なお、色
光変調の用途の場合には、カラーフィルタは形成されず
に遮光膜が対向基板１０２に設けられる。

【００６９】また、素子基板１０１および対向基板１０
２の対向面には、それぞれ所定の方向にラビング処理さ
れた配向膜（図示省略）などが設けられる一方、その各
背面側には配向方向に応じた偏光板（図示省略）がそれ
ぞれ設けられる。ただし、液晶１０５として、高分子中
に微少粒として分散させた高分子分散型液晶を用いれ
ば、前述の配向膜や偏向板などが不要となる結果、光利
用効率が高まるので、高輝度化や低消費電力化などの点
において有利である。

【００７０】なお、駆動回路１２０等の周辺回路の一部
または全部を、素子基板１０１に形成する替わりに、例
えば、ＴＡＢ（Tape Automated Bonding）技術を用いて
フィルムに実装された駆動用ＩＣチップを、素子基板１
０１の所定位置に設けられる異方性導通フィルムを介し
て電気的および機械的に接続する構成としてもよい。ま
た、駆動用ＩＣチップ自体を、ＣＯＧ（Chip On Gras
s）技術を用いて、素子基板１０１の所定位置に異方性
導通フィルムを介して電気的および機械的に接続する構
成としてもよい。

【００７１】＜変換数と１群を構成するデータ線数との
関係＞上述の説明において、サンプリング回路１５０
は、１群とする６本のデータ線１１４に対して、６系統
に変換された画像信号ＶＩＤ１〜ＶＩＤ６を同時にサン
プリングして供給し、画像信号ＶＩＤ１〜ＶＩＤ６の印
加をデータ線群毎に順次行うように構成しているが、こ
の変換数および同時に印加するデータ線数（すなわち、
１群を構成するデータ線数）は、「６」に限られるもの
ではない。例えば、サンプリング回路１５０におけるス
イッチ１５１の応答速度が十分に高いのであれば、画像
信号をパラレルに変換することなく１本の信号線にシリ
アル伝送して、各データ線１１４毎に順次サンプリング
するように構成しても良い。また、変換数および同時に
印加するデータ線の数を「３」や、「１２」、「２４」
等として、３本や、１２本、２４本等のデータ線に対し
て、３系統変換や、１２系統変換、２４系統変換等して
並列供給させた画像信号を同時に供給する構成としても
よい。なお、変換数および同時に印加するデータ線数と
しては、カラーの画像信号が３つの原色に係る信号から
なることとの関係から、３の倍数であることが制御や回
路などを簡易化する上で望ましい。

【００７２】＜素子基板の構成など＞また、上述した実
施形態においては、液晶パネル１００の素子基板１０１
をガラス等の透明な絶縁性基板により構成して、当該基
板上にシリコン薄膜を形成するとともに、当該薄膜上に
ソース、ドレイン、型が形成されたＴＦＴによって、画
素のスイッチング素子（ＴＦＴ１１６）や駆動回路１２
０の素子を構成するものとして説明したが、本発明はこ
れに限られるものではない。

【００７３】例えば、素子基板１０１を半導体基板によ
り構成して、当該半導体基板の表面にソース、ドレイ
ン、型が形成された絶縁ゲート型電界効果トランジスタ
によって、画素のスイッチング素子や駆動回路１２０の
素子を構成しても良い。このように素子基板１０１を半
導体基板により構成する場合には、透過型の電気光学装
置として用いることができないため、画素電極１１８を
アルミニウムなどで形成して、反射型として用いられる
こととなる。また、単に、素子基板１０１を透過基板と
して、画素電極１１８を反射型としても良い。

【００７４】さらに、上述した実施の形態にあっては、
画素のスイッチング素子を、ＴＦＴで代表される３端子
素子として説明したが、ダイオード等の２端子素子で構
成しても良い。ただし、画素のスイッチング素子として
２端子素子を用いる場合には、走査線１１２を一方の基
板に形成し、データ線１１４を他方の基板に形成すると
ともに、２端子素子を、走査線１１２またはデータ線１
１４のいずれか一方と、画素電極との間に形成する必要
がある。この場合、画素は、２端子素子が接続される画
素電極と、対向基板に形成される信号線（データ線１１
４または走査線１１２の一方）と、これらの間に挟持さ
れる液晶とから構成されることとなる。

【００７５】さらに、電気光学材料としては、液晶のほ
かに、エレクトロルミネッセンス素子などを用いて、そ
の電気光学効果により表示を行う表示装置にも適用可能
である。すなわち、本発明は、上述した液晶装置と類似
の構成を有するすべての電気光学装置に適用可能であ
る。

【００７６】＜画素の構成＞また、上述した実施形態に
おいては、複数の走査線１１２と複数のデータ線１１４
の各交点に対応する画素において、１個のＴＦＴ１１６
とこれに接続される画素電極１１８とを設けたが、本発
明は、これに限定されるものではなく、１画素に複数の
ＴＦＴをスイッチング素子として設け、各画素にメモリ
機能を持たせるようにしてもよい。要は、走査線とデー
タ線の交差に対応してスイッチング素子と画素電極を設
けたものであれば足り、１画素当たりのスイッチング素
子の個数は問わない。

【００７７】＜電子機器＞次に、上述した液晶装置を各
種の電子機器に適用される場合について説明する。この
場合、電子機器は、図９に示されるように、主に、表示
情報出力源１０００、表示情報処理回路１００２、電源
回路１００４、液晶パネル１００、駆動回路１２０、お
よび、タイミングジェネレータ２００により構成され
る。尚、駆動回路１２０は液晶パネル１００に内蔵され
ている。このうち、表示情報出力源１０００は、ＲＯＭ
（Read Only Memory）や、ＲＡＭ（Random Access Memo
ry）などのメモリ、各種ディスクなどのストレージユニ
ット、画像信号を同調出力する同調回路等を備え、タイ
ミングジェネレータ２００により生成される各種のクロ
ック信号に基づいて、所定フォーマットの画像信号など
の表示情報を表示情報処理回路１００２に供給するもの
である。次に、表示情報処理回路１００２は、上述した
Ｓ／Ｐ変換回路３０２や、増幅・反転回路３０４のほ
か、ローテーション回路、ガンマ補正回路、クランプ回
路等の周知の各種回路を備え、入力した表示情報の処理
を実行して、その画像信号をクロック信号ＣＬＸととも
に、駆動回路１２０に供給するものである。なお、図１
３において、クロック信号ＣＬＸは、表示情報処理回路
１００２を介して供給されているが、図１に示されるよ
うに、タイミングジェネレータ２００から駆動回路１２
０に直接供給されて、画像処理回路３００の上位構成で
ある表示情報処理回路１００２が、タイミングジェネレ
ータ２００によるクロック信号に同期して動作する構成
としてもよい。

【００７８】次に、上述した液晶パネル１００を具体的
な電子回路に用いた例のいくつかについて説明する。

【００７９】＜その１：プロジェクタ＞はじめに、この
液晶パネルをライトバルブとして用いたプロジェクタに
ついて説明する。図１０は、このプロジェクタの構成を
示す平面図である。この図に示されるように、プロジェ
クタ１１００内部には、ハロゲンランプ等の白色光源か
らなるランプユニット１１０２が設けられている。この
ランプユニット１１０２から射出された投射光は、内部
に配置された３枚のミラー１１０６および２枚のダイク
ロイックミラー１１０８によってＲＧＢの３原色に分離
されて、各原色に対応するライトバルブとしての液晶パ
ネル１００Ｒ、１００Ｂ、および１００Ｇにそれぞれ導
かれる。ここで、Ｂ色の光は、他のＲ色やＧ色と比較す
ると、光路が長いので、その損失を防ぐために、入射レ
ンズ１１２２、リレーレンズ１１２３および出射レンズ
１１２４からなるリレーレンズ系１１２１を介して導か
れる。

【００８０】液晶パネル１００Ｒ、１００Ｂおよび１０
０Ｇの構成は、上述した液晶パネル１００と同等であ
り、画像信号処理回路（図示省略）から供給されるＲ、
Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そ
して、これらの液晶パネルによって変調された光は、ダ
イクロイックプリズム１１１２に３方向から入射され
る。このダイクロイックプリズム１１１２において、Ｒ
色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は
直進する。したがって、各色の画像が合成される結果、
投射レンズ１１１４を介して、スクリーン１１２０にカ
ラー画像が投射されることとなる。

【００８１】ここで、各液晶パネル１００Ｒ、１００Ｂ
および１００Ｇによる表示像について着目すると、液晶
パネル１００Ｇによる表示像は、各液晶パネル１００
Ｒ、１００Ｂによる表示像に対して左右反転しているこ
とが必要となる。このため、水平走査方向は、液晶パネ
ル１００Ｇと、液晶パネル１００Ｒ、１００Ｂとでは互
いに逆方向の関係となる。なお、液晶パネル１００Ｒ、
１００Ｂおよび１００Ｇには、ダイクロイックミラー１
１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が投
射されるので、カラーフィルタを設ける必要はない。

【００８２】＜その２：モバイル型コンピュータ＞次
に、この液晶パネルを、モバイル型のパーソナルコンピ
ュータに適用した例について説明する。図１１は、この
パーソナルコンピュータの構成を示す斜視図である。図
において、コンピュータ１２００は、キーボード１２０
２を備えた本体部１２０４と、液晶表示ユニット１２０
６とから構成されている。この液晶表示ユニット１２０
６は、先に述べた液晶パネル１００の背面にバックライ
トを付加することにより構成されている。

【００８３】＜その３：携帯電話＞さらに、この液晶パ
ネルを、携帯電話に適用した例について説明する。図１
２は、この携帯電話の構成を示す斜視図である。図にお
いて、携帯電話１３００は、複数の操作ボタン１３０２
のほか、受話口１３０４、送話口１３０６とともに、液
晶パネル１００を備えるものである。その液晶パネル１
００にも、必要に応じてその背面にバックライトが設け
られる。

【００８４】なお、電子機器としては、図１０〜図１２
を参照して説明した他にも、液晶テレビや、ビューファ
インダ型、モニタ直視型のビデオテープレコーダ、カー
ナビゲーション装置、ページャ、電子手帳、電卓、ワー
ドプロセッサ、ワークステーション、テレビ電話、ＰＯ
Ｓ端末、タッチパネルを備えた機器等等が挙げられる。
そして、それらの各種電子機器に対して、各実施形態の
液晶パネル、さらには電気光学装置が適用可能である。

【００８５】

【発明の効果】以上説明したように本発明によれば、デ
ータ線駆動回路から出力されるサンプリング信号や走査
線駆動回路から出力される信号のオーバーラップ期間の
発生が未然に防止されるため、表示品位の低下を抑える
ことが可能となる。このために外部信号を供給する必要
もない。

【図面の簡単な説明】

【図１】 本発明の実施形態に係る駆動回路を適用した
液晶装置の全体構成を示すブロック図である。

【図２】 同液晶装置におけるデータ線駆動回路の構成
を示すブロック図である。

【図３】 同データ線駆動回路のラッチ回路の構成例を
示す回路図である。

【図４】 （ａ）〜（ｃ）は、それぞれ同液晶装置にお
けるサンプリング回路のスイッチ構成を示す回路図であ
る。

【図５】 同データ線駆動回路の動作を説明するための
タイミングチャートである。

【図６】 同データ線駆動回路の動作を説明するための
タイミングチャートである。

【図７】 同液晶パネルの構造を示す斜視図である。

【図８】 同液晶パネルの構造を説明するための一部断
面図である。

【図９】 同液晶装置が適用される電子機器の概略構成
を示すブロック図である。

【図１０】 同液晶装置を適用した電子機器の一例たる
プロジェクタの構成を示す斜視図である。

【図１１】 同液晶装置を適用した電子機器の一例たる
パーソナルコンピュータの構成を示す斜視図である。

【図１２】 同液晶装置を適用した電子機器の一例たる
携帯電話の構成を示す斜視図である。

【図１３】 従来技術におけるデータ線駆動回路の構成
を示すブロック図である。

【図１４】 同データ線駆動回路の動作を説明するため
のタイミングチャートである。

【符号の説明】

１００……液晶パネル １０１……素子基板 １０２……対向基板 １１６……ＴＦＴ １２０……駆動回路 １３０……走査線駆動回路 １４０……データ線駆動回路 １５０……サンプリング回路 １５１……スイッチ １４３０……ラッチ回路 １４６４……ＮＡＮＤ回路 １４７４……ＮＯＲ回路 １４７６……ＮＯＴ回路 １４８６……アナログスイッチ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA16 NC16 NC21 NC26 NC34 NC49 ND33 ND60 NG01 NG02 5C006 AA22 AF50 AF71 BB16 BC03 BC12 BF03 BF04 BF07 BF11 BF24 BF25 BF26 BF27 BF31 EC11 FA20 FA21 5C080 AA10 BB05 DD03 DD28 FF11 JJ02 JJ04 JJ06 KK07

Claims (8)

【特許請求の範囲】
1. 【請求項１】 複数の走査線と、複数のデータ線と、前
   記各走査線と前記各データ線との交差に対応して設けら
   れたスイッチング素子と画素電極とを有する電気光学装
   置の駆動回路であって、 クロック信号に応じて入力信号を順次シフトして出力す
   る複数の単位回路と、 連続する２つの単位回路に対応して各々設けられ、前記
   各走査線または前記各データ線を選択する信号を生成す
   る複数の単位駆動回路とを有し、 前記単位駆動回路は、対応する２つの単位回路のうち後
   段の出力信号を遅延させる遅延回路と、該単位駆動回路
   に入力される該２つの単位回路の出力信号により決定さ
   れるアクティブ期間を、前記遅延回路の出力信号に基づ
   いて制限する制限回路とを具備することを特徴とする電
   気光学装置の駆動回路。
2. 【請求項２】 前記制限回路は、前記遅延回路の出力信
   号に基づいて、前記アクティブ期間の開始タイミングを
   制限することを特徴とする請求項１に記載の電気光学装
   置の駆動回路。
3. 【請求項３】 前記遅延回路をインバータで構成し、前
   記制限回路は、連続する２つの単位回路の出力信号を入
   力するＮＡＮＤ回路と、このＮＡＮＤ回路の出力信号の
   アクティブ期間を、前記インバータの出力信号によって
   制限するＮＯＲ回路とを備えることを特徴とする請求項
   ２に記載の電気光学装置の駆動回路。
4. 【請求項４】 複数の走査線と、複数のデータ線と、前
   記各走査線と前記各データ線とに接続されたスイッチン
   グ素子と、前記スイッチング素子に接続された画素電極
   とを有する電気光学装置のデータ線駆動回路であって、 クロック信号に応じて入力信号を順次シフトして出力す
   る複数の単位回路と、連続する２つの単位回路に対応し
   て各々設けられ、前記各データ線を選択するサンプリン
   グ信号を生成する複数の単位駆動回路と、 前記サンプリング信号に基づいて画像信号をサンプリン
   グして前記データ線に供給する複数のスイッチとを有
   し、 前記単位駆動回路は、対応する２つの単位回路のうち後
   段の出力信号を遅延させる遅延回路と、該単位駆動回路
   に入力される該２つの単位回路の出力信号により決定さ
   れるアクティブ期間を、前記遅延回路の出力信号に基づ
   いて制限する制限回路とを具備することを特徴とする電
   気光学装置のデータ線駆動回路。
5. 【請求項５】 前記各データ線に対応する複数のスイッ
   チは、ｍ（ｍは２以上の自然数）本の前記データ線に対
   応してブロック化されており、前記サンプリング信号を
   ブロック化されたスイッチ毎に供給することを特徴とす
   る請求項４に記載の電気光学装置のデータ線駆動回路。
6. 【請求項６】 複数の走査線と、複数のデータ線と、前
   記各走査線と前記各データ線との交差対応して設けられ
   たスイッチング素子と画素電極とを有する電気光学装置
   の走査線駆動回路であって、 クロック信号に応じて入力信号を順次シフトして出力す
   る複数の単位回路と、 連続する２つの単位回路に対応して各々設けられ、前記
   各走査線を選択する信号を生成する複数の単位駆動回路
   とを有し、 前記単位駆動回路は、対応する２つの単位回路のうち後
   段の出力信号を遅延させる遅延回路と、該単位駆動回路
   に入力される該２つの単位回路の出力信号により決定さ
   れるアクティブ期間を、前記遅延回路の出力信号に基づ
   いて制限する制限回路とを具備することを特徴とする電
   気光学装置の走査線駆動回路。
7. 【請求項７】 請求項１に記載の電気光学装置の駆動回
   路と画像表示領域とを備える電気光学装置であって、 前記画像表示領域は、相対向する一対の基板から構成さ
   れ、一方の基板には、マトリクス状に配置された画素電
   極と、前記画素電極および前記データ線の間に介挿され
   るとともに、前記走査線に供給される走査信号にしたが
   って開閉するトランジスタとを備えることを特徴とする
   電気光学装置。
8. 【請求項８】 請求項７に記載の電気光学装置を表示部
   に用いることを特徴とする電子機器。