JP3843784B2 - 電気光学装置、その駆動方法および駆動回路、電子機器 - Google Patents
電気光学装置、その駆動方法および駆動回路、電子機器 Download PDFInfo
- Publication number
- JP3843784B2 JP3843784B2 JP2001251911A JP2001251911A JP3843784B2 JP 3843784 B2 JP3843784 B2 JP 3843784B2 JP 2001251911 A JP2001251911 A JP 2001251911A JP 2001251911 A JP2001251911 A JP 2001251911A JP 3843784 B2 JP3843784 B2 JP 3843784B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- circuit
- sampling
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、ノイズによる画質劣化を改善した電気光学装置、その駆動方法および駆動回路、電子機器に関する。
【０００２】
【従来の技術】
従来の電気光学装置、例えば、アクティブマトリクス方式の液晶表示装置は、液晶パネルと画像処理回路とを備える。液晶パネルは、主に、マトリクス状に配列した画素電極の各々にスイッチング素子が設けられた素子基板と、カラーフィルタなどが形成された対向基板と、これら両基板との間に充填された液晶とから構成される。このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して、画素電極に画像信号を印加すると、当該画素電極および対向電極（共通電極）の間の液晶層に所定の電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、液晶層の抵抗が十分に高ければ、当該液晶層における電荷の蓄積が維持される。このように、各スイッチング素子を駆動して蓄積させる電荷の量を制御すると、画素毎に液晶の配向状態が変化して、所定の情報を表示することが可能となる。
【０００３】
この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、走査線駆動回路によって、各走査線を順次選択するとともに、第２に、走査線の選択期間において、データ線駆動回路によって、１本または複数本のデータ線を順次選択し、第３に、選択されたデータ線に画像信号をサンプリングして供給する構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００４】
一方、画像信号処理回路は、入力画像信号にガンマ補正や増幅反転等の所定の処理を施して画像信号を生成する。そして、画像信号処理回路と液晶パネルとはフレキシブルケーブル等によって接続され、当該ケーブルを介して画像信号が液晶パネルに供給されることになる。
【０００５】
【発明が解決しようとする課題】
ところで、液晶表示装置を駆動するためのタイミング制御は、デジタル処理により得られたタイミング信号に基づいて行われるのが一般的である。このタイミング信号はデジタル信号であるため高周波成分を含み、かつ、画像信号に同期している。このため、タイミング信号の立ち上がりエッジや立ち下がりエッジは高周波成分を多く含むので、タイミング信号のエッジに同期したノイズ信号が画像信号に重畳することがある。上述したようにタイミング信号は画像信号に同期しているので、ノイズ信号が表示画面に縦線として表れることもある。
【０００６】
このような場合、表示画質の品質が低下するといった問題があった。特に、液晶表示装置の小型化の進展に伴い、回路基板やフレキシブルケーブルを高密度に実装する必要性からノイズ対策が大きな問題となっている。
【０００７】
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、ノイズ信号が画像信号に重畳したとしても、画質劣化の少ない液晶表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の電気光学装置の駆動方法は、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続されたトランジスタと、前記トランジスタに接続された画素電極とを有する電気光学装置の駆動方法であって、前記走査線を順次選択し、前記走査線が選択された期間において、前記データ線を複数本毎にまとめたブロック毎に各データ線に対応する画像信号をサンプリング信号に基づいて同時に供給し、これを各ブロックについて順次実行し、水平走査期間の開始でアクティブとなる開始パルスをクロック信号に従ってシフトすることによりアクティブ期間が異なる複数のシフトパルスを生成する一方、前記クロック信号と同期し、各々位相が異なり、かつ、各々が前記各シフトパルスのパルス幅より狭いパルス幅の複数のパルスを予め定められた順序に従って選択してイネーブル信号を生成し、前記イネーブル信号に基づいて、前記各シフトパルスのパルス幅を制限して前記各ブロックに対応する各サンプリング信号を生成して、前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させることを特徴とする。
また、本発明の別の電気光学装置の駆動方法は、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続されたトランジスタと、前記トランジスタに接続された画素電極とを有する電気光学装置の駆動方法であって、前記走査線を順次選択し、前記走査線が選択された期間において、前記データ線を複数本毎にまとめたブロック毎に各データ線に対応する画像信号をサンプリング信号に基づいて同時に供給し、これを各ブロックについて順次実行し、水平走査期間の開始でアクティブとなる開始パルスをクロック信号に従ってシフトすることによりアクティブ期間が異なる複数のシフトパルスを生成する一方、前記クロック信号と同期し、各々位相が異なり、かつ、各々が前記各シフトパルスのパルス幅より狭いパルス幅の複数のパルスをランダムに選択してイネーブル信号を生成し、前記イネーブル信号に基づいて、前記各シフトパルスのパルス幅を制限して前記各ブロックに対応する各サンプリング信号を生成して、前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させるように前記サンプリング信号を生成することを特徴とする。
【０００９】
これらの発明によれば、画像信号に同期してノイズが重畳していても、サンプリング信号の位相を変化させることができるので、ノイズをサンプリングするのを低減することができる。この結果、表示画像中のノイズを目立たなくすることができ、画質を大幅に改善することが可能となる。また、複数のパルスの中から１つを選択してイネーブル信号を生成するから、サンプリング信号の位相を画像信号に対して変化させることが可能となる。
【００１２】
次に、本発明に係る電気光学装置の駆動回路は、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続されたトランジスタと、前記トランジスタに接続された画素電極とを有する電気光学装置の駆動回路であって、前記走査線を順次選択する走査線駆動回路と、前記走査線が選択された期間において、前記データ線を複数本毎にまとめたブロック毎に各データ線に対応する画像信号をサンプリング信号に基づいて同時に供給するサンプリング回路と、前記クロック信号と同期し、各々位相が異なり、かつ、各々が前記各シフトパルスのパルス幅より狭いパルス幅の複数のパルスを生成するパルス生成回路と、前記クロック信号を計数するカウンタと、前記カウンタのカウント結果に基づいて、前記パルス生成回路によって生成された複数のパルスの中から１つを選択してイネーブル信号を生成するイネーブル信号生成回路と、前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させるように前記サンプリング信号を生成するデータ線駆動回路とを備え、前記データ線駆動回路は、水平走査期間の開始でアクティブとなる開始パルスをクロック信号に従ってシフトすることによりアクティブ期間が異なる複数のシフトパルスを生成するシフトレジスタと、前記イネーブル信号に基づいて、前記各シフトパルスのパルス幅を制限して前記各ブロックに対応する各サンプリング信号を生成して、前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させるように前記サンプリング信号を生成する論理回路とを有することを特徴とする。
【００１３】
この発明によれば、画像信号に同期してノイズが重畳していても、基準タイミングからサンプリング信号のアクティブ期間の開始までの時間を自動的に変化させることができるので、ノイズをサンプリングするのを低減することができる。この結果、表示画像中のノイズを目立たなくすることができ、画質を大幅に改善することが可能となる。また、複数のパルスの中から１つを選択してイネーブル信号を生成するから、サンプリング信号の位相を画像信号に対して変化させることが可能となる。
【００１６】
また、上述した電気光学装置の駆動回路において、前記カウンタは、水平走査期間の開始を示す水平開始パルスによってリセットされ、前記水平開始パルスをカウントする水平カウンタと、前記カウンタのカウント結果と前記水平カウンタのカウント結果を加算する加算回路とを備え、前記選択回路は、前記加算回路の加算結果に基づいて、前記複数のパルスの中から１つを選択して前記イネーブル信号を生成することが好ましい。ここで、カウンタがカウント可能な最大値は、選択の対象となるアクティブ期間が異なるパルスの数と一致してもよい。さらに、カウンタはリングカウンタで構成してもよいし、アップダウンカウンタで構成してもよい。
【００１７】
また、上述した電気光学装置の駆動回路において、前記カウンタは、フィールド期間の開始を示すフィールド開始パルスによってリセットされ、前記フィールド開始パルスをカウントするフィールドカウンタと、前記カウンタのカウント結果と前記フィールドカウンタのカウント結果を加算する加算回路とを備え、前記選択回路は、前記加算回路の加算結果に基づいて、前記複数のパルスの中から１つを選択して前記イネーブル信号を生成することが望ましい。この発明によれば、あるブロックに対応するサンプリング信号の位相は、隣接する水平走査期間で異なることになるので、縦線のノイズを目立たなくすることが可能となる。
【００１８】
また、上述した電気光学装置の駆動回路において、前記カウンタは、フィールド期間の開始を示すフィールド開始パルスによってリセットされ、前記フィールド開始パルスをカウントするフィールドカウンタと、前記カウンタのカウント結果と前記フィールドカウンタのカウント結果を加算する加算回路とを備え、前記選択回路は、前記加算回路の加算結果に基づいて、前記複数のパルスの中から１つを選択して前記イネーブル信号を生成することが望ましい。この発明によれば、あるブロックに対応するサンプリング信号の位相は、隣接するフィールド期間で異なることになるので、ノイズを目立たなくすることが可能となる。
【００１９】
また、上述した電気光学装置の駆動回路において、カウンタの代わりにランダム信号を発生するランダム信号発生回路を備え、前記選択回路は、前記ランダム信号に基づいて、前記複数のパルスの中から１つを選択して前記イネーブル信号を生成するものであってもよい。この場合には、サンプリング信号の位相はランダムに変化することになる。
【００２０】
次に、本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続されたトランジスタと、前記トランジスタに接続された画素電極とを有する電気光学パネルと、前記走査線を順次選択する走査線駆動回路と、前記走査線が選択された期間において、前記データ線を複数本毎にまとめたブロック毎に各データ線に対応する画像信号をサンプリング信号に基づいて同時に供給するサンプリング回路と、前記クロック信号と同期し、各々位相が異なり、かつ、各々が前記各シフトパルスのパルス幅より狭いパルス幅の複数のパルスを生成するパルス生成回路と、前記クロック信号を計数するカウンタと、前記カウンタのカウント結果に基づいて、前記パルス生成回路によって生成された複数のパルスの中から１つを選択してイネーブル信号を生成するイネーブル信号生成回路と、前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させるように前記サンプリング信号を生成するデータ線駆動回路とを備え、前記データ線駆動回路は、水平走査期間の開始でアクティブとなる開始パルスをクロック信号に従ってシフトすることによりアクティブ期間が異なる複数のシフトパルスを生成するシフトレジスタと、前記イネーブル信号に基づいて、前記各シフトパルスのパルス幅を制限して前記各ブロックに対応する各サンプリング信号を生成して、前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させるように前記サンプリング信号を生成する論理回路とを有することを特徴とする。
また、本発明の別の電気光学装置は、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続されたトランジスタと、前記トランジスタに接続された画素電極とを有する電気光学パネルと、前記走査線を順次選択する走査線駆動回路と、前記走査線が選択された期間において、前記データ線を複数本毎にまとめたブロック毎に各データ線に対応する画像信号をサンプリング信号に基づいて同時に供給するサンプリング回路と、前記クロック信号と同期し、各々位相が異なり、かつ、各々が前記各シフトパルスのパルス幅より狭いパルス幅の複数のパルスを生成するパルス生成回路と、ランダム信号を発生するランダム信号発生回路と、前記ランダム信号に基づいて、前記パルス生成回路によって生成された複数のパルスの中から１つを選択してイネーブル信号を生成するイネーブル信号生成回路と、前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させるように前記サンプリング信号を生成するデータ線駆動回路とを備え、前記データ線駆動回路は、水平走査期間の開始でアクティブとなる開始パルスをクロック信号に従ってシフトすることによりアクティブ期間が異なる複数のシフトパルスを生成するシフトレジスタと、前記イネーブル信号に基づいて、前記各シフトパルスのパルス幅を制限して前記各ブロックに対応する各サンプリング信号を生成して、前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させるように前記サンプリング信号を生成する論理回路とを有することを特徴とする。
【００２１】
また、本発明に係る電子機器は、上述した電気光学装置を備え、画像を表示することを特徴とするものであり、例えば、ビデオプロジェクタ、携帯型パーソナルコンピュータ、ページャ、携帯電話機、テレビ、ビューファインダ型またはモニタ直視型のビデオカメラ、カーナビゲーション装置、ＰＤＡ等が該当する。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
＜１．電気光学装置の全体構成＞
まず、実施形態に係る電気光学装置について、液晶表示装置を例にとって説明する。図１は、その液晶表示装置の電気的構成を示すブロック図である。この図に示されるように、液晶表示装置は、液晶パネル１００と、タイミングジェネレータ２００と、画像信号処理回路３００とを備える。このうち、タイミングジェネレータ２００は、入力画像信号ＶＩＤおよび画像信号ＶＩＤ１〜ＶＩＤ６に同期して各部で使用されるタイミング信号（必要に応じて後述する）を出力するものである。また、画像信号処理回路３００内部におけるＳ／Ｐ変換回路３０２は、１系統の画像信号ＶＩＤを入力すると、これを６相の画像信号ＶＩＤ１〜ＶＩＤ６にシリアル−パラレル変換して出力するものである。ここで、画像信号を６相にシリアル−パラレル変換する理由は、後述するサンプリング回路によって、スイッチング素子として機能する各ＴＦＴのソース領域への画像信号の印加時間を長くして、サンプル＆ホールド時間および充放電時間を十分に確保するためである。また、画像信号ＶＩＤ１〜ＶＩＤ６のレベルは、図３および図６に示すようにクロック信号ＣＬＸの１／２周期毎に変化する。
【００２３】
一方、増幅・反転回路３０４は、シリアル−パラレル変換された画像信号のうち、反転が必要となるものを反転させ、この後、適宜、増幅して画像信号ＶＩＤ１〜ＶＩＤ６として液晶パネル１００に対して並列的に供給するものである。なお、反転するか否かについては、一般には、データ信号の印加方式が▲１▼走査線単位の極性反転であるか、▲２▼データ線単位の極性反転であるか、▲３▼画素単位の極性反転であるか、▲４▼画素単位の極性反転であるかに応じて定められ、その反転周期は、１水平走査期間またはドットクロック周期、または１垂直走査期間に設定される。なお、本実施形態における極性反転とは、画像信号の振幅中心電位を基準として正極性と負極性に交互に電圧レベルを反転させることをいう。
【００２４】
＜２．液晶パネルの構成＞
次に、液晶パネル１００の電気的構成について説明する。液晶パネル１００は、後述するように、素子基板と対向基板とを互いに電極形成面を対向して貼付した構成となっている。このうち、素子基板にあっては、図においてＸ方向に沿って平行に複数本の走査線１１２が配列して形成され、また、これと直交するＹ方向に沿って平行に複数本のデータ線１１４が形成されている。そして、これらの走査線１１２とデータ線１１４との各交点においては、ＴＦＴ１１６のゲート電極が走査線１１２に接続される一方、ＴＦＴ１１６のソース電極がデータ線１１４に接続されるとともに、ＴＦＴ１１６のドレイン電極が画素電極１１８に接続されている。そして、各画素は、画素電極１１８と、後述する対向基板に形成された共通電極と、これら両電極間に挟持された液晶とによって構成される結果、走査線１１２とデータ線１１４との各交点に対応して、マトリクス状に配列することとなる。なお、このほかに、各画素毎に、蓄積容量（図示省略）を、電気的にみて画素電極１１８と共通電極とに挟持された液晶に対して並列に形成しても良い。
【００２５】
さて、駆動回路１２０は、データ線駆動回路１３０、サンプリング回路１４０および走査線駆動回路１５０からなり、後述するように素子基板における対向面にあって、表示領域の周辺部に形成されるものである。これらの回路の能動素子は、後述するように、いずれもｐチャネル型ＴＦＴおよびｎチャネル型ＴＦＴの組み合わせにより形成可能であるから、画素をスイッチングするＴＦＴ１１６と共通の製造プロセス（例えば、工程温度が約１０００℃のプロセス）で形成すると、集積化や、製造コスト、素子の均一性などの点において有利となる。
【００２６】
ここで、駆動回路１２０のうち、データ線駆動回路１３０は、シフトレジスタを有し、タイミングジェネレータ２００からのクロック信号ＣＬＸや、その反転クロック信号ＣＬＸINVに基づいて、サンプリング信号Ｓ１〜Ｓｍを順次出力するものである。
【００２７】
サンプリング回路１４０は、６本のデータ線１１４を１群とし、これらの群に属するデータ線１１４に対し、サンプリング信号Ｓ１〜Ｓｍにしたがって画像信号ＶＩＤ１〜ＶＩＤ６をそれぞれサンプリングして供給するものである。詳細には、サンプリング回路１４０には、ＴＦＴからなるスイッチ１４１が各データ線１１４の一端に設けられるとともに、各スイッチ１４１のソース電極は、画像信号ＶＩＤ１〜ＶＩＤ６のいずれかが供給される信号線に接続され、また、各スイッチ１４１のドレイン電極は１本のデータ線１１４に接続されている。さらに、各群に属するデータ線１１４に接続された各スイッチ１４１のゲート電極は、その群に対応してサンプリング信号Ｓ１〜Ｓｍが供給される信号線のいずれかに接続されている。上述したように本実施形態にあっては、画像信号ＶＩＤ１〜ＶＩＤ６は同時に供給されるので、サンプリング信号Ｓ１により同時にサンプリングされることとなる。なお、画像信号ＶＩＤ１〜ＶＩＤ６が順次シフトされたタイミングで供給される場合には、サンプリング信号Ｓ１、Ｓ２、…、Ｓｍにより順次サンプリングされることとなる。
【００２８】
走査線駆動回路１５０は、シフトレジスタを有し、タイミングジェネレータ２００からのクロック信号ＣＬＹや、その反転クロック信号ＣＬＹINV、開始パルスＤＹ等に基づいて、走査信号を各走査線１１２に対して順次出力するものである。なお、開始パルスＤＹは、各フィールド期間の開始において所定時間だけアクティブとなる。
【００２９】
＜３．データ線駆動回路＞
次に、本実施形態に係るデータ線駆動回路１３０について説明する。図２はデータ線駆動回路１３０の構成を示す回路図である。シフトレジスタ１３５０は、単位回路Ｒ１〜Ｒｍをｍ＋１（ｍは自然数）段縦続接続したものであり、水平走査期間の最初に供給される開始パルスＤＸを、クロック信号ＣＬＸおよび反転クロック信号ＣＬＸINVにしたがって、前段（左側）の単位回路から後段（右側）の単位回路へ順次シフトして出力する。なお、開始パルスＤＸは、各水平走査期間の開始において所定時間だけアクティブとなる。
【００３０】
これら各単位回路Ｒ１〜Ｒｍ＋１のうち、奇数段の単位回路Ｒ１、Ｒ３、……、Ｒｍ＋１は、クロック信号ＣＬＸがＨレベルの場合（反転クロック信号ＣＬＸINVがＬレベルの場合）に入力信号を反転するクロックドインバータ１３５２と、クロックドインバータ１３５２による反転信号を再反転するインバータ１３５４と、クロック信号ＣＬＸがＬレベルの場合（反転クロック信号ＣＬＹINVがＨレベルの場合）に入力信号を反転するクロックドインバータ１３５６とを備える。
【００３１】
一方、各単位回路Ｒ１〜Ｒｍ＋１のうち、偶数段の単位回路Ｒ２、Ｒ４、……、Ｒｍは、基本的に、奇数段の単位回路Ｒ１、Ｒ３、……、Ｒｍ＋１と同様な構成であるが、クロックドインバータ１３５２は、クロック信号ＣＬＸがＬレベルの場合に入力信号を反転し、クロックドインバータ１３５６は、クロック信号ＣＬＸがＨレベルの場合に入力信号を反転する点において異なっている。
【００３２】
次に、図２において、ＮＡＮＤ回路１３７６、インバータ１３７８、ＡＮＤ回路１３７９は、それぞれシフトレジスタ１３５０の第２段から第ｍ＋１段に対応して設けられるものであり、いずれもｐチャネル型ＴＦＴおよびｎチャネル型ＴＦＴを組み合わせて相補型で構成されている。
このうち、図２において、左からｉ番目（ｉ＝２、……、ｎ）のＮＡＮＤ回路１３７６は、シフトレジスタ１３５０において第ｉ−１段に位置する単位回路の出力信号と、第ｉ段に位置する単位回路の出力信号との論理積を反転するものである。また、各段のインバータ１３７８は、対応するＮＡＮＤ回路１３７８の出力信号を反転する。さらに、ＡＮＤ回路１３７９は、対応するインバータ１３７８の出力信号とイネーブル信号ＥＮとの論理積を、サンプリング信号Ｓ１、Ｓ２、…、Ｓｍとして出力する構成となっている。
【００３３】
次に、図３はデータ線駆動回路１３０の動作を示すタイミングチャートである。まず、タイミングｔ１１において、水平走査期間の最初に開始パルスＤＸが入力されるとともに、クロック信号ＣＬＸが立ち上がる（反転クロック信号ＣＬＸINVが立ち下がると）。すると、シフトレジスタ１３５０にあって、第１段目の単位回路Ｒ１におけるクロックドインバータ１３５２は、開始パルスＤＸのＨレベルを反転し、同じく第１段目の単位回路Ｒ１におけるインバータ１３５４が、同クロックドインバータ１３５２の反転結果を反転するので、第１段目の単位回路Ｒ１による出力信号ＡはＨレベルとなる。
【００３４】
次に、タイミングｔ１２において、開始パルスＤＸが入力されている期間に、クロック信号ＣＬＸが立ち下がると（反転クロック信号ＣＬＸINVが立ち上がると）、第１段目の単位回路Ｒ１におけるクロックドインバータ１３５６は、Ｈレベルの出力信号Ａをインバータ１３５４に反転帰還するので、出力信号ＡはＨレベルを維持することとなる。また、第２段目の単位回路Ｒ２におけるクロックドインバータ１３５２は、第１段目の単位回路Ｒ１による出力信号ＡのＨレベルを反転し、同じく第２段目の単位回路Ｒ２におけるインバータ１３５６が、同クロックドインバータ１３５２の反転結果を反転するので、第２段目の単位回路Ｒ２の出力信号ＢはＨレベルとなる。
【００３５】
そして、タイミングｔ１３において、開始パルスＤＸの入力が終了して、再び、クロック信号ＣＬＸが立ち上がると（反転クロック信号ＣＬＸINVが立ち下がると）、第１段目の単位回路Ｒ１におけるクロックドインバータ１３５２は、開始パルスＤＸのＬレベルを取り込むので、その単位回路Ｒ１の出力信号ＡはＬレベルとなる。一方、第２段目の単位回路Ｒ２におけるクロックドインバータ１３５６は、Ｈレベルの出力信号Ｂをインバータ１３５４に反転帰還するので、出力信号ＢはＨレベルを維持することとなる。また、第３段目の単位回路Ｒ３におけるクロックドインバータ１３５２は、第２段目の単位回路Ｒ２による出力信号ＢのＨレベルを反転し、同じく第２段目の単位回路Ｒ２のインバータ１３５４が、同クロックドインバータ１５５２の反転結果を反転するので、第３段目の単位回路Ｒ３による出力信号ＣはＨレベルとなる。
【００３６】
以下、同様な動作が繰り返される結果、最初に入力された開始パルスＤＸがクロック信号ＣＬＸおよびその反転クロック信号ＣＬＸINVの半周期だけ順次シフトされて、単位回路Ｒ１〜Ｒｍ＋１から出力信号Ａ１、Ａ２、Ａ３、…、Ａｍ＋１として出力されることとなる。そして、出力信号Ａ１、Ａ２、Ａ３、…、Ａｍ＋１は、各ＮＡＮＤ回路１３７６によって、隣接する出力信号同士の論理積の反転が演算され、さらに、各インバータ１３７８によって反転される。この結果、各インバータ１３７８から信号Ｂ１、Ｂ２、Ｂ３、…Ｂｍが出力される。
【００３７】
さて、イネーブル信号ＥＮは、各信号Ｂ１、Ｂ２、Ｂ３、…Ｂｍがアクティブ（Ｈレベル）となる期間の一部でアクティブ（Ｈレベル）となる。したがって、各アンド回路１３７９によって、イネーブル信号ＥＮと信号Ｂ１、Ｂ２、Ｂ３、…、Ｂｍの論理積を演算すると、イネーブル信号ＥＮのパルス幅Ｗに制限されたサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｍが得られる。
【００３８】
図に示すように、イネーブル信号ＥＮは、クロック信号ＣＬＸに対して位相が変化する。例えば、クロック信号ＣＬＫのエッジＥ１とイネーブル信号のエッジＥ１’は一致するが、エッジＥ２とエッジＥ２’との間には時間ΔＴ１、エッジＥ３とエッジＥ３’との間には時間ΔＴ２といったように位相差がある。このため、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｍの位相もクロック信号ＣＬＸに対して変化することになる。また、クロック信号ＣＬＸは画像信号ＶＩＤ１〜ＶＩＤ６に同期しており、図に示すようにクロック信号ＣＬＸの立ち上がりエッジおよび立ち下がりエッジに同期して画像信号ＶＩＤ１〜ＶＩＤ６のレベルは変化する。したがって、画像信号ＶＩＤ１〜ＶＩＤ６のレベルが変化するタイミングを基準として各サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｍの位相を変化させているといえる。
【００３９】
＜４．タイミングジェネレータ＞
次に、タイミングジェネレータ２００の主要部であるイネーブル信号生成回路２１０について説明する。図４はイネーブル信号生成回路２１０の構成を示すブロック図であり、図５はそのタイミングチャートである。イネーブル信号生成回路２１０は、図４に示すようにトリガ型フリップフロップ２０１、選択回路２０２、アップダウンカウンタ２０３、および遅延回路群２０４を備えている。
【００４０】
まず、トリガ型フリップフロップ２０１のクロック端子には、基準クロック信号ＣＬＫがタイミングジェネレータ２００の他の構成部分から供給されるようになっている。基準クロック信号ＣＬＫのデューティ比は５０％であり、その周期はクロック信号ＣＬＸの１／２である。したがって、トリガ型フリップフロップ２０１は、基準クロック信号ＣＬＫを１／２分周して図５に示すクロック信号ＣＬＸを生成する。
【００４１】
次に、遅延回路群２０４は、３個の遅延回路２０４ａ〜２０４ｃを縦続接続して構成される。各遅延回路２０４ａ〜２０４ｃは、例えば、偶数個のインバータを多段接続して構成することが可能である。各遅延回路２０４ａ〜２０４ｃの有する遅延時間はＴＤである。また、クロック信号ＣＬＸの１周期に相当する時間をＴＸとしたとき、ＴＤ＝ＴＸ／８となるように遅延時間ＴＤは定められている。
【００４２】
次に、選択回路２０２は、２ビットの選択制御信号ＣＴＬに基づいて、入力信号Ｃ１〜Ｃ４（図５参照）の中から１つを選択して、イネーブル信号ＥＮとして出力する。選択制御信号ＣＴＬは、アップダウンカウンタ２０３によって生成され、そのカウント値を示す。ここで、アップダウンカウンタ２０３はクロック信号ＣＬＸをカウントする。アップカウントとダウンカウントの制御は、カウント値が（００）→（０１）→（１０）→（１１）といったように最大値に達するとダウンカウントを始め、カウント値が（１１）→（１０）→（０１）→（００）といったように最小値に達すると、アップカウントを開始するようになっている。
【００４３】
以上の構成において、例えば、図５に示す期間Ｔ１に選択制御信号ＣＴＬの値が（１０）であったとすると、選択回路２０２は入力信号Ｃ３を選択し、次の期間Ｔ２において選択制御信号ＣＴＬの値が（１１）になると、選択回路２０２は入力信号Ｃ４を選択する。これにより、イネーブル信号ＥＮのエッジＥ１０’は、クロック信号ＣＬＫのエッジＥ１０に対して２ＴＤだけ遅れたものとなる一方、イネーブル信号ＥＮのエッジＥ１１’は、クロック信号ＣＬＫのエッジＥ１１に対して３ＴＤだけ遅れたものとなる。すなわち、イネーブル信号発生回路２１０によれば、クロック信号ＣＬＸに対するイネーブル信号ＥＮの位相を順次変化させることが可能となる。さらに、サンプリング信号Ｓ１、Ｓ２、…、Ｓｍはイネーブル信号ＥＮに基づいて生成されるから、サンプリング信号Ｓ１、Ｓ２、…、Ｓｍのクロック信号ＣＬＸに対する位相を順次変化させることになる。
【００４４】
＜５．液晶表示装置の動作＞
次に、液晶表示装置の動作例について説明する。図６は、液晶表示装置の動作を示すタイミングチャートである。この例では、画像信号処理回路３００と液晶パネル１００とを接続するケーブルにクロック信号ＣＬＸに同期したノイズＮが飛び込み、画像信号ＶＩＤ１にノイズＮが重畳しているものとする。
【００４５】
図６に示すように画像信号ＶＩＤ１にはノイズＮが重畳している。ノイズＮは、例えば、タイミングジェネレータ２００の内部で生成されるタイミング信号の立ち上がりエッジに起因して発生する。ここで、データ線駆動回路１３０において、イネーブル信号ＥＮを用いてパルス幅を制限することなく、インバータ１３７８の各出力信号Ｂ１〜Ｂｍをサンプリング信号Ｓ１〜Ｓｍとして出力するとすれば、
ノイズＮが重畳した画像信号ＶＩＤ１はサンプリング回路１４０でサンプリングされ、画像信号ＶＩＤ１に対応したデータ線１１４にノイズＮが供給される。この例の相展開数は６であるから、この場合には、６本の縦ライン毎にノイズＮが表示されることになる。
【００４６】
これに対して、本実施形態においては、イネーブル信号ＥＮを用いて信号Ｂ１〜Ｂｍのパルス幅を制限して、サンプリング信号Ｓ１〜Ｓｍを生成する。そして、図６に示すようにイネーブル信号ＥＮの位相は、クロック信号ＣＬＸに対して変化する。一方、画像信号ＶＩＤ１の位相はクロック信号ＣＬＸに同期しているから、イネーブル信号ＥＮの位相は、画像信号ＶＩＤ１に対して順次変化することになる。したがって、各サンプリング信号Ｓ１〜Ｓｍの位相を、画像信号ＶＩＤ１に対して順次変化させることができる。
【００４７】
ノイズＮの位相は、クロック信号ＣＬＸに対して固定であるから、サンプリング信号Ｓ１〜Ｓｍを用いて画像信号ＶＩＤ１をサンプリングすると、ノイズＮをサンプリングすることもあれば、サンプリングしないこともある。図６に示す例においては、期間Ｔ１０ではノイズＮをサンプリングするが、期間Ｔ１１〜Ｔ１４ではノイズＮをサンプリングしない。したがって、データ線１１４に供給される画像信号ＶＩＤ１は、等価的に図６に示すＶＩＤ１’となる。これにより、ノイズＮが低減されることになる。
【００４８】
仮に、ノイズＮの発生タイミングが既知であれば、イネーブル信号ＥＮの位相を固定してノイズＮをサンプリングしないようにすることも可能である。しかし、ノイズＮはクロック信号ＣＬＸに同期しているが、どのようなタイミングでノイズＮが画像信号ＶＩＤ１〜ＶＩＤ６に重畳するかは、配線の引き回しや各回路基板および液晶パネルの配置によって定まるため、予測することは困難である。本実施形態において、イネーブル信号ＥＮの位相をクロック信号ＣＬＸや画像信号ＶＩＤ１〜ＶＩＤ６に対して順次変化させるようにしたのは、ノイズＮの位相が不明だからである。イネーブル信号ＥＮの位相を順次変化させると、ノイズＮをサンプリングすることもあるが、ノイズＮの波形はパルス状であるためノイズＮをサンプリングしないことが多い。したがって、本実施形態によれば、ノイズＮによる画質劣化を改善することができる。
【００４９】
＜６．液晶パネルの構成例＞
次に、上述した電気的構成に係る液晶パネル１００の全体構成について図７および図８を参照して説明する。ここで、図７は、液晶パネル１００の構成を示す斜視図であり、図８は、図７におけるＺ−Ｚ’線断面図である。
【００５０】
これらの図に示されるように、液晶パネル１００は、画素電極１１８等が形成されたガラスや半導体等の素子基板１０１と、共通電極１０８等が形成されたガラス等の透明な対向基板１０２とを、スペーサ１０３が混入されたシール材１０１０４によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせるとともに、この間隙に電気光学材料としての液晶１０５を封入した構造となっている。なお、シール材１０４は、対向基板１０２の基板周辺に沿って形成されるが、液晶１０５を封入するために一部が開口している。このため、液晶１０５の封入後に、その開口部分が封止材１０６によって封止されている。
【００５１】
ここで、素子基板１０１の対向面であって、シール材１０４の外側一辺においては、上述したサンプリング回路１４０およびデータ線駆動回路１３０が形成されて、Ｙ方向に延在するデータ線１１４を駆動する構成となっている。さらに、この一辺には複数の接続電極１０７が形成されて、タイミングジェネレータ２００および画像信号処理回路３００からの各種信号を入力する構成となっている。また、この一辺に隣接する２辺には、２個の走査線駆動回路１５０が形成されて、Ｘ方向に延在する走査線１１２をそれぞれ両側から駆動する構成となっている。なお、走査線１１２に供給される走査信号の遅延が問題にならないのであれば、走査線駆動回路１５０を片側１個だけに形成する構成でも良い。ほかに、素子基板１０１に、データ線１１４への画像信号の書込負荷を低減するために、各データ線１１４を、画像信号に先行するタイミングにおいて所定電位にプリチャージするプリチャージ回路を形成しても良い。
【００５２】
一方、対向基板１０２の共通電極１０８は、素子基板１０１との貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、素子基板１０１との電気的導通が図られている。ほかに、対向基板１０２には、液晶パネル１００の用途に応じて、例えば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第３に、液晶パネル１００に光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板１０２に設けられる。
【００５３】
くわえて、素子基板１０１および対向基板１０２の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には配向方向に応じた偏光板（図示省略）がそれぞれ設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【００５４】
なお、駆動回路１２０等の周辺回路の一部または全部を、素子基板１０１に形成する替わりに、例えば、ＴＡＢ（Tape Automated Bonding）技術を用いてフィルムに実装された駆動用ＩＣチップを、素子基板１０１の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ＩＣチップ自体を、ＣＯＧ（Chip On Grass）技術を用いて、素子基板１０１の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。
【００５５】
＜７．変形例＞
本発明は、上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。
（１）上述した実施形態にあっては、アップダウンカウンタ２０３のカウント結果に基づいて、選択回路２０２は、入力信号Ｃ１〜Ｃ４を選択したが、ランダムに入力信号Ｃ１〜Ｃ４を選択するようにしてもよい。この場合には、アップダウンカウンタ２０３の代わりにランダム信号発生回路を用いればよい。
【００５６】
（２）上述した実施形態におけるイネーブル信号生成回路２１０の代わりに図９に示すイネーブル信号生成回路２１１を用いて液晶表示装置を構成してもよい。イネーブル信号生成回路２１１がイネーブル信号生成回路２１０と相違するのは、アップダウンカウンタ２０３を開始パルスＤＸでリセットした点と、開始パルスＤＸを水平カウンタ２０５でカウントし、そのカウント結果とアップダウンカウンタ２０３のカウント結果を加算回路２０６で加算して選択制御信号ＣＴＬを生成した点である。
【００５７】
開始パルスＤＸは、水平走査期間の開始でアクティブとなるパルスである。水平カウンタ２０５は２ビットのリングカウンタである。選択回路２０２における入力信号Ｃ１〜Ｃ４の選択は、加算回路２０６の加算結果に基づいてなされるから、水平カウンタ２０５のカウント結果は、選択順序のオフセット値として作用する。つまり、ある水平走査期間の開始で入力信号Ｃ１が選択されたとすると、次の水平走査期間の開始では入力信号Ｃ２が選択される。
【００５８】
ある画素に着目すると、隣接する画素は異なる位相のサンプリング信号でサンプルされたものとなる。これにより、ノイズＮを１画面内でより一層分散させることができ、画質を大幅に改善することができる。
【００５９】
（３）上述した実施形態におけるイネーブル信号生成回路２１０の代わりに図１０に示すイネーブル信号生成回路２１２を用いて液晶表示装置を構成してもよい。イネーブル信号生成回路２１２がイネーブル信号生成回路２１０と相違するのは、アップダウンカウンタ２０３を開始パルスＤＹでリセットした点と、開始パルスＤＹをフィールドカウンタ２０７でカウントし、そのカウント結果とアップダウンカウンタ２０３のカウント結果を加算回路２０６で加算して選択制御信号ＣＴＬを生成した点である。
【００６０】
開始パルスＤＹは、フィールド期間の開始でアクティブとなるパルスである。フィールドカウンタ２０７は２ビットのリングカウンタである。選択回路２０２における入力信号Ｃ１〜Ｃ４の選択は、加算回路２０６の加算結果に基づいてなされるから、フィールドカウンタ２０７のカウント結果は、選択順序のオフセット値として作用する。つまり、あるフィールド期間の開始で入力信号Ｃ１が選択されたとすると、次のフィールド期間の開始では入力信号Ｃ２が選択される。
【００６１】
ある画素に着目すると、当該画素において隣接するフィールドでは異なる位相のサンプリング信号でサンプルされた画像信号が供給される。これにより、ノイズＮを画面間でより一層分散させることができ、画質を大幅に改善することができる。
【００６２】
＜８．電子機器＞
次に、上述した液晶表示装置を各種の電子機器に適用される場合について説明する。
＜その１：プロジェクタ＞
まず、この液晶パネルをライトバルブとして用いたプロジェクタについて説明する。図１１は、プロジェクタの構成例を示す平面図である。
この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【００６３】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶パネル１００と同等であり、画像信号処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【００６４】
＜その２：モバイル型コンピュータ＞
次に、この液晶表示装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１２は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶パネル１００の背面にバックライトを付加することにより構成されている。
【００６５】
＜その３：携帯電話＞
さらに、この液晶表示装置を、携帯電話に適用した例について説明する。図１３は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３０２は、複数の操作ボタン１３０２とともに、反射型の液晶パネル１００を備えるものである。この反射型の液晶パネル１００にあっては、必要に応じてその前面にフロントライトが設けられる。
なお、図１１〜図１３を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【００６６】
【発明の効果】
以上説明したように本発明によれば、ノイズを低減して表示画像の品質を大幅に向上させることができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る液晶表示装置の全体構成を示すブロック図である。
【図２】 同装置におけるデータ線駆動回路の構成を示す回路図である。
【図３】 同データ線駆動回路の各部の波形を示すタイミングチャートである。
【図４】 同装置のイネーブル信号生成回路の構成を示すブロック図である。
【図５】 同イネーブル信号生成回路の各部の波形を示すタイミングチャートである。
【図６】 同液晶表示装置の動作例を説明するためのタイミングチャートである。
【図７】 同装置に用いる液晶パネルの構造を示す斜視図である。
【図８】 同液晶パネルの構造を説明するための一部断面図である。
【図９】 変形例に係わる同装置のイネーブル信号生成回路の構成を示すブロック図である。
【図１０】 変形例に係わる同装置のイネーブル信号生成回路の構成を示すブロック図である。
【図１１】 同液晶表示装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図１２】 同液晶表示装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１３】 同液晶表示装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
１００……液晶パネル
１１２……走査線
１１４……データ線
１１６……ＴＦＴ（トランジスタ）
１３０……データ線駆動回路
１４０……サンプリング回路
１５０……走査線駆動回路
２０２……選択回路
２０３……アップダウンカウンタ（カウンタ）
２０４……遅延回路群（パルス生成回路）
２０５……水平カウンタ
２０６……加算回路
２０７……フィールドカウンタ
２１０〜２１２……イネーブル信号生成回路
１３５０……シフトレジスタ
１３７９……ＡＮＤ回路
ＥＮ……イネーブル信号
Ｓ１〜Ｓｍ……サンプリング信号
【発明が属する技術分野】
本発明は、ノイズによる画質劣化を改善した電気光学装置、その駆動方法および駆動回路、電子機器に関する。
【０００２】
【従来の技術】
従来の電気光学装置、例えば、アクティブマトリクス方式の液晶表示装置は、液晶パネルと画像処理回路とを備える。液晶パネルは、主に、マトリクス状に配列した画素電極の各々にスイッチング素子が設けられた素子基板と、カラーフィルタなどが形成された対向基板と、これら両基板との間に充填された液晶とから構成される。このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して、画素電極に画像信号を印加すると、当該画素電極および対向電極（共通電極）の間の液晶層に所定の電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、液晶層の抵抗が十分に高ければ、当該液晶層における電荷の蓄積が維持される。このように、各スイッチング素子を駆動して蓄積させる電荷の量を制御すると、画素毎に液晶の配向状態が変化して、所定の情報を表示することが可能となる。
【０００３】
この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、走査線駆動回路によって、各走査線を順次選択するとともに、第２に、走査線の選択期間において、データ線駆動回路によって、１本または複数本のデータ線を順次選択し、第３に、選択されたデータ線に画像信号をサンプリングして供給する構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００４】
一方、画像信号処理回路は、入力画像信号にガンマ補正や増幅反転等の所定の処理を施して画像信号を生成する。そして、画像信号処理回路と液晶パネルとはフレキシブルケーブル等によって接続され、当該ケーブルを介して画像信号が液晶パネルに供給されることになる。
【０００５】
【発明が解決しようとする課題】
ところで、液晶表示装置を駆動するためのタイミング制御は、デジタル処理により得られたタイミング信号に基づいて行われるのが一般的である。このタイミング信号はデジタル信号であるため高周波成分を含み、かつ、画像信号に同期している。このため、タイミング信号の立ち上がりエッジや立ち下がりエッジは高周波成分を多く含むので、タイミング信号のエッジに同期したノイズ信号が画像信号に重畳することがある。上述したようにタイミング信号は画像信号に同期しているので、ノイズ信号が表示画面に縦線として表れることもある。
【０００６】
このような場合、表示画質の品質が低下するといった問題があった。特に、液晶表示装置の小型化の進展に伴い、回路基板やフレキシブルケーブルを高密度に実装する必要性からノイズ対策が大きな問題となっている。
【０００７】
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、ノイズ信号が画像信号に重畳したとしても、画質劣化の少ない液晶表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の電気光学装置の駆動方法は、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続されたトランジスタと、前記トランジスタに接続された画素電極とを有する電気光学装置の駆動方法であって、前記走査線を順次選択し、前記走査線が選択された期間において、前記データ線を複数本毎にまとめたブロック毎に各データ線に対応する画像信号をサンプリング信号に基づいて同時に供給し、これを各ブロックについて順次実行し、水平走査期間の開始でアクティブとなる開始パルスをクロック信号に従ってシフトすることによりアクティブ期間が異なる複数のシフトパルスを生成する一方、前記クロック信号と同期し、各々位相が異なり、かつ、各々が前記各シフトパルスのパルス幅より狭いパルス幅の複数のパルスを予め定められた順序に従って選択してイネーブル信号を生成し、前記イネーブル信号に基づいて、前記各シフトパルスのパルス幅を制限して前記各ブロックに対応する各サンプリング信号を生成して、前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させることを特徴とする。
また、本発明の別の電気光学装置の駆動方法は、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続されたトランジスタと、前記トランジスタに接続された画素電極とを有する電気光学装置の駆動方法であって、前記走査線を順次選択し、前記走査線が選択された期間において、前記データ線を複数本毎にまとめたブロック毎に各データ線に対応する画像信号をサンプリング信号に基づいて同時に供給し、これを各ブロックについて順次実行し、水平走査期間の開始でアクティブとなる開始パルスをクロック信号に従ってシフトすることによりアクティブ期間が異なる複数のシフトパルスを生成する一方、前記クロック信号と同期し、各々位相が異なり、かつ、各々が前記各シフトパルスのパルス幅より狭いパルス幅の複数のパルスをランダムに選択してイネーブル信号を生成し、前記イネーブル信号に基づいて、前記各シフトパルスのパルス幅を制限して前記各ブロックに対応する各サンプリング信号を生成して、前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させるように前記サンプリング信号を生成することを特徴とする。
【０００９】
これらの発明によれば、画像信号に同期してノイズが重畳していても、サンプリング信号の位相を変化させることができるので、ノイズをサンプリングするのを低減することができる。この結果、表示画像中のノイズを目立たなくすることができ、画質を大幅に改善することが可能となる。また、複数のパルスの中から１つを選択してイネーブル信号を生成するから、サンプリング信号の位相を画像信号に対して変化させることが可能となる。
【００１２】
次に、本発明に係る電気光学装置の駆動回路は、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続されたトランジスタと、前記トランジスタに接続された画素電極とを有する電気光学装置の駆動回路であって、前記走査線を順次選択する走査線駆動回路と、前記走査線が選択された期間において、前記データ線を複数本毎にまとめたブロック毎に各データ線に対応する画像信号をサンプリング信号に基づいて同時に供給するサンプリング回路と、前記クロック信号と同期し、各々位相が異なり、かつ、各々が前記各シフトパルスのパルス幅より狭いパルス幅の複数のパルスを生成するパルス生成回路と、前記クロック信号を計数するカウンタと、前記カウンタのカウント結果に基づいて、前記パルス生成回路によって生成された複数のパルスの中から１つを選択してイネーブル信号を生成するイネーブル信号生成回路と、前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させるように前記サンプリング信号を生成するデータ線駆動回路とを備え、前記データ線駆動回路は、水平走査期間の開始でアクティブとなる開始パルスをクロック信号に従ってシフトすることによりアクティブ期間が異なる複数のシフトパルスを生成するシフトレジスタと、前記イネーブル信号に基づいて、前記各シフトパルスのパルス幅を制限して前記各ブロックに対応する各サンプリング信号を生成して、前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させるように前記サンプリング信号を生成する論理回路とを有することを特徴とする。
【００１３】
この発明によれば、画像信号に同期してノイズが重畳していても、基準タイミングからサンプリング信号のアクティブ期間の開始までの時間を自動的に変化させることができるので、ノイズをサンプリングするのを低減することができる。この結果、表示画像中のノイズを目立たなくすることができ、画質を大幅に改善することが可能となる。また、複数のパルスの中から１つを選択してイネーブル信号を生成するから、サンプリング信号の位相を画像信号に対して変化させることが可能となる。
【００１６】
また、上述した電気光学装置の駆動回路において、前記カウンタは、水平走査期間の開始を示す水平開始パルスによってリセットされ、前記水平開始パルスをカウントする水平カウンタと、前記カウンタのカウント結果と前記水平カウンタのカウント結果を加算する加算回路とを備え、前記選択回路は、前記加算回路の加算結果に基づいて、前記複数のパルスの中から１つを選択して前記イネーブル信号を生成することが好ましい。ここで、カウンタがカウント可能な最大値は、選択の対象となるアクティブ期間が異なるパルスの数と一致してもよい。さらに、カウンタはリングカウンタで構成してもよいし、アップダウンカウンタで構成してもよい。
【００１７】
また、上述した電気光学装置の駆動回路において、前記カウンタは、フィールド期間の開始を示すフィールド開始パルスによってリセットされ、前記フィールド開始パルスをカウントするフィールドカウンタと、前記カウンタのカウント結果と前記フィールドカウンタのカウント結果を加算する加算回路とを備え、前記選択回路は、前記加算回路の加算結果に基づいて、前記複数のパルスの中から１つを選択して前記イネーブル信号を生成することが望ましい。この発明によれば、あるブロックに対応するサンプリング信号の位相は、隣接する水平走査期間で異なることになるので、縦線のノイズを目立たなくすることが可能となる。
【００１８】
また、上述した電気光学装置の駆動回路において、前記カウンタは、フィールド期間の開始を示すフィールド開始パルスによってリセットされ、前記フィールド開始パルスをカウントするフィールドカウンタと、前記カウンタのカウント結果と前記フィールドカウンタのカウント結果を加算する加算回路とを備え、前記選択回路は、前記加算回路の加算結果に基づいて、前記複数のパルスの中から１つを選択して前記イネーブル信号を生成することが望ましい。この発明によれば、あるブロックに対応するサンプリング信号の位相は、隣接するフィールド期間で異なることになるので、ノイズを目立たなくすることが可能となる。
【００１９】
また、上述した電気光学装置の駆動回路において、カウンタの代わりにランダム信号を発生するランダム信号発生回路を備え、前記選択回路は、前記ランダム信号に基づいて、前記複数のパルスの中から１つを選択して前記イネーブル信号を生成するものであってもよい。この場合には、サンプリング信号の位相はランダムに変化することになる。
【００２０】
次に、本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続されたトランジスタと、前記トランジスタに接続された画素電極とを有する電気光学パネルと、前記走査線を順次選択する走査線駆動回路と、前記走査線が選択された期間において、前記データ線を複数本毎にまとめたブロック毎に各データ線に対応する画像信号をサンプリング信号に基づいて同時に供給するサンプリング回路と、前記クロック信号と同期し、各々位相が異なり、かつ、各々が前記各シフトパルスのパルス幅より狭いパルス幅の複数のパルスを生成するパルス生成回路と、前記クロック信号を計数するカウンタと、前記カウンタのカウント結果に基づいて、前記パルス生成回路によって生成された複数のパルスの中から１つを選択してイネーブル信号を生成するイネーブル信号生成回路と、前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させるように前記サンプリング信号を生成するデータ線駆動回路とを備え、前記データ線駆動回路は、水平走査期間の開始でアクティブとなる開始パルスをクロック信号に従ってシフトすることによりアクティブ期間が異なる複数のシフトパルスを生成するシフトレジスタと、前記イネーブル信号に基づいて、前記各シフトパルスのパルス幅を制限して前記各ブロックに対応する各サンプリング信号を生成して、前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させるように前記サンプリング信号を生成する論理回路とを有することを特徴とする。
また、本発明の別の電気光学装置は、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続されたトランジスタと、前記トランジスタに接続された画素電極とを有する電気光学パネルと、前記走査線を順次選択する走査線駆動回路と、前記走査線が選択された期間において、前記データ線を複数本毎にまとめたブロック毎に各データ線に対応する画像信号をサンプリング信号に基づいて同時に供給するサンプリング回路と、前記クロック信号と同期し、各々位相が異なり、かつ、各々が前記各シフトパルスのパルス幅より狭いパルス幅の複数のパルスを生成するパルス生成回路と、ランダム信号を発生するランダム信号発生回路と、前記ランダム信号に基づいて、前記パルス生成回路によって生成された複数のパルスの中から１つを選択してイネーブル信号を生成するイネーブル信号生成回路と、前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させるように前記サンプリング信号を生成するデータ線駆動回路とを備え、前記データ線駆動回路は、水平走査期間の開始でアクティブとなる開始パルスをクロック信号に従ってシフトすることによりアクティブ期間が異なる複数のシフトパルスを生成するシフトレジスタと、前記イネーブル信号に基づいて、前記各シフトパルスのパルス幅を制限して前記各ブロックに対応する各サンプリング信号を生成して、前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させるように前記サンプリング信号を生成する論理回路とを有することを特徴とする。
【００２１】
また、本発明に係る電子機器は、上述した電気光学装置を備え、画像を表示することを特徴とするものであり、例えば、ビデオプロジェクタ、携帯型パーソナルコンピュータ、ページャ、携帯電話機、テレビ、ビューファインダ型またはモニタ直視型のビデオカメラ、カーナビゲーション装置、ＰＤＡ等が該当する。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
＜１．電気光学装置の全体構成＞
まず、実施形態に係る電気光学装置について、液晶表示装置を例にとって説明する。図１は、その液晶表示装置の電気的構成を示すブロック図である。この図に示されるように、液晶表示装置は、液晶パネル１００と、タイミングジェネレータ２００と、画像信号処理回路３００とを備える。このうち、タイミングジェネレータ２００は、入力画像信号ＶＩＤおよび画像信号ＶＩＤ１〜ＶＩＤ６に同期して各部で使用されるタイミング信号（必要に応じて後述する）を出力するものである。また、画像信号処理回路３００内部におけるＳ／Ｐ変換回路３０２は、１系統の画像信号ＶＩＤを入力すると、これを６相の画像信号ＶＩＤ１〜ＶＩＤ６にシリアル−パラレル変換して出力するものである。ここで、画像信号を６相にシリアル−パラレル変換する理由は、後述するサンプリング回路によって、スイッチング素子として機能する各ＴＦＴのソース領域への画像信号の印加時間を長くして、サンプル＆ホールド時間および充放電時間を十分に確保するためである。また、画像信号ＶＩＤ１〜ＶＩＤ６のレベルは、図３および図６に示すようにクロック信号ＣＬＸの１／２周期毎に変化する。
【００２３】
一方、増幅・反転回路３０４は、シリアル−パラレル変換された画像信号のうち、反転が必要となるものを反転させ、この後、適宜、増幅して画像信号ＶＩＤ１〜ＶＩＤ６として液晶パネル１００に対して並列的に供給するものである。なお、反転するか否かについては、一般には、データ信号の印加方式が▲１▼走査線単位の極性反転であるか、▲２▼データ線単位の極性反転であるか、▲３▼画素単位の極性反転であるか、▲４▼画素単位の極性反転であるかに応じて定められ、その反転周期は、１水平走査期間またはドットクロック周期、または１垂直走査期間に設定される。なお、本実施形態における極性反転とは、画像信号の振幅中心電位を基準として正極性と負極性に交互に電圧レベルを反転させることをいう。
【００２４】
＜２．液晶パネルの構成＞
次に、液晶パネル１００の電気的構成について説明する。液晶パネル１００は、後述するように、素子基板と対向基板とを互いに電極形成面を対向して貼付した構成となっている。このうち、素子基板にあっては、図においてＸ方向に沿って平行に複数本の走査線１１２が配列して形成され、また、これと直交するＹ方向に沿って平行に複数本のデータ線１１４が形成されている。そして、これらの走査線１１２とデータ線１１４との各交点においては、ＴＦＴ１１６のゲート電極が走査線１１２に接続される一方、ＴＦＴ１１６のソース電極がデータ線１１４に接続されるとともに、ＴＦＴ１１６のドレイン電極が画素電極１１８に接続されている。そして、各画素は、画素電極１１８と、後述する対向基板に形成された共通電極と、これら両電極間に挟持された液晶とによって構成される結果、走査線１１２とデータ線１１４との各交点に対応して、マトリクス状に配列することとなる。なお、このほかに、各画素毎に、蓄積容量（図示省略）を、電気的にみて画素電極１１８と共通電極とに挟持された液晶に対して並列に形成しても良い。
【００２５】
さて、駆動回路１２０は、データ線駆動回路１３０、サンプリング回路１４０および走査線駆動回路１５０からなり、後述するように素子基板における対向面にあって、表示領域の周辺部に形成されるものである。これらの回路の能動素子は、後述するように、いずれもｐチャネル型ＴＦＴおよびｎチャネル型ＴＦＴの組み合わせにより形成可能であるから、画素をスイッチングするＴＦＴ１１６と共通の製造プロセス（例えば、工程温度が約１０００℃のプロセス）で形成すると、集積化や、製造コスト、素子の均一性などの点において有利となる。
【００２６】
ここで、駆動回路１２０のうち、データ線駆動回路１３０は、シフトレジスタを有し、タイミングジェネレータ２００からのクロック信号ＣＬＸや、その反転クロック信号ＣＬＸINVに基づいて、サンプリング信号Ｓ１〜Ｓｍを順次出力するものである。
【００２７】
サンプリング回路１４０は、６本のデータ線１１４を１群とし、これらの群に属するデータ線１１４に対し、サンプリング信号Ｓ１〜Ｓｍにしたがって画像信号ＶＩＤ１〜ＶＩＤ６をそれぞれサンプリングして供給するものである。詳細には、サンプリング回路１４０には、ＴＦＴからなるスイッチ１４１が各データ線１１４の一端に設けられるとともに、各スイッチ１４１のソース電極は、画像信号ＶＩＤ１〜ＶＩＤ６のいずれかが供給される信号線に接続され、また、各スイッチ１４１のドレイン電極は１本のデータ線１１４に接続されている。さらに、各群に属するデータ線１１４に接続された各スイッチ１４１のゲート電極は、その群に対応してサンプリング信号Ｓ１〜Ｓｍが供給される信号線のいずれかに接続されている。上述したように本実施形態にあっては、画像信号ＶＩＤ１〜ＶＩＤ６は同時に供給されるので、サンプリング信号Ｓ１により同時にサンプリングされることとなる。なお、画像信号ＶＩＤ１〜ＶＩＤ６が順次シフトされたタイミングで供給される場合には、サンプリング信号Ｓ１、Ｓ２、…、Ｓｍにより順次サンプリングされることとなる。
【００２８】
走査線駆動回路１５０は、シフトレジスタを有し、タイミングジェネレータ２００からのクロック信号ＣＬＹや、その反転クロック信号ＣＬＹINV、開始パルスＤＹ等に基づいて、走査信号を各走査線１１２に対して順次出力するものである。なお、開始パルスＤＹは、各フィールド期間の開始において所定時間だけアクティブとなる。
【００２９】
＜３．データ線駆動回路＞
次に、本実施形態に係るデータ線駆動回路１３０について説明する。図２はデータ線駆動回路１３０の構成を示す回路図である。シフトレジスタ１３５０は、単位回路Ｒ１〜Ｒｍをｍ＋１（ｍは自然数）段縦続接続したものであり、水平走査期間の最初に供給される開始パルスＤＸを、クロック信号ＣＬＸおよび反転クロック信号ＣＬＸINVにしたがって、前段（左側）の単位回路から後段（右側）の単位回路へ順次シフトして出力する。なお、開始パルスＤＸは、各水平走査期間の開始において所定時間だけアクティブとなる。
【００３０】
これら各単位回路Ｒ１〜Ｒｍ＋１のうち、奇数段の単位回路Ｒ１、Ｒ３、……、Ｒｍ＋１は、クロック信号ＣＬＸがＨレベルの場合（反転クロック信号ＣＬＸINVがＬレベルの場合）に入力信号を反転するクロックドインバータ１３５２と、クロックドインバータ１３５２による反転信号を再反転するインバータ１３５４と、クロック信号ＣＬＸがＬレベルの場合（反転クロック信号ＣＬＹINVがＨレベルの場合）に入力信号を反転するクロックドインバータ１３５６とを備える。
【００３１】
一方、各単位回路Ｒ１〜Ｒｍ＋１のうち、偶数段の単位回路Ｒ２、Ｒ４、……、Ｒｍは、基本的に、奇数段の単位回路Ｒ１、Ｒ３、……、Ｒｍ＋１と同様な構成であるが、クロックドインバータ１３５２は、クロック信号ＣＬＸがＬレベルの場合に入力信号を反転し、クロックドインバータ１３５６は、クロック信号ＣＬＸがＨレベルの場合に入力信号を反転する点において異なっている。
【００３２】
次に、図２において、ＮＡＮＤ回路１３７６、インバータ１３７８、ＡＮＤ回路１３７９は、それぞれシフトレジスタ１３５０の第２段から第ｍ＋１段に対応して設けられるものであり、いずれもｐチャネル型ＴＦＴおよびｎチャネル型ＴＦＴを組み合わせて相補型で構成されている。
このうち、図２において、左からｉ番目（ｉ＝２、……、ｎ）のＮＡＮＤ回路１３７６は、シフトレジスタ１３５０において第ｉ−１段に位置する単位回路の出力信号と、第ｉ段に位置する単位回路の出力信号との論理積を反転するものである。また、各段のインバータ１３７８は、対応するＮＡＮＤ回路１３７８の出力信号を反転する。さらに、ＡＮＤ回路１３７９は、対応するインバータ１３７８の出力信号とイネーブル信号ＥＮとの論理積を、サンプリング信号Ｓ１、Ｓ２、…、Ｓｍとして出力する構成となっている。
【００３３】
次に、図３はデータ線駆動回路１３０の動作を示すタイミングチャートである。まず、タイミングｔ１１において、水平走査期間の最初に開始パルスＤＸが入力されるとともに、クロック信号ＣＬＸが立ち上がる（反転クロック信号ＣＬＸINVが立ち下がると）。すると、シフトレジスタ１３５０にあって、第１段目の単位回路Ｒ１におけるクロックドインバータ１３５２は、開始パルスＤＸのＨレベルを反転し、同じく第１段目の単位回路Ｒ１におけるインバータ１３５４が、同クロックドインバータ１３５２の反転結果を反転するので、第１段目の単位回路Ｒ１による出力信号ＡはＨレベルとなる。
【００３４】
次に、タイミングｔ１２において、開始パルスＤＸが入力されている期間に、クロック信号ＣＬＸが立ち下がると（反転クロック信号ＣＬＸINVが立ち上がると）、第１段目の単位回路Ｒ１におけるクロックドインバータ１３５６は、Ｈレベルの出力信号Ａをインバータ１３５４に反転帰還するので、出力信号ＡはＨレベルを維持することとなる。また、第２段目の単位回路Ｒ２におけるクロックドインバータ１３５２は、第１段目の単位回路Ｒ１による出力信号ＡのＨレベルを反転し、同じく第２段目の単位回路Ｒ２におけるインバータ１３５６が、同クロックドインバータ１３５２の反転結果を反転するので、第２段目の単位回路Ｒ２の出力信号ＢはＨレベルとなる。
【００３５】
そして、タイミングｔ１３において、開始パルスＤＸの入力が終了して、再び、クロック信号ＣＬＸが立ち上がると（反転クロック信号ＣＬＸINVが立ち下がると）、第１段目の単位回路Ｒ１におけるクロックドインバータ１３５２は、開始パルスＤＸのＬレベルを取り込むので、その単位回路Ｒ１の出力信号ＡはＬレベルとなる。一方、第２段目の単位回路Ｒ２におけるクロックドインバータ１３５６は、Ｈレベルの出力信号Ｂをインバータ１３５４に反転帰還するので、出力信号ＢはＨレベルを維持することとなる。また、第３段目の単位回路Ｒ３におけるクロックドインバータ１３５２は、第２段目の単位回路Ｒ２による出力信号ＢのＨレベルを反転し、同じく第２段目の単位回路Ｒ２のインバータ１３５４が、同クロックドインバータ１５５２の反転結果を反転するので、第３段目の単位回路Ｒ３による出力信号ＣはＨレベルとなる。
【００３６】
以下、同様な動作が繰り返される結果、最初に入力された開始パルスＤＸがクロック信号ＣＬＸおよびその反転クロック信号ＣＬＸINVの半周期だけ順次シフトされて、単位回路Ｒ１〜Ｒｍ＋１から出力信号Ａ１、Ａ２、Ａ３、…、Ａｍ＋１として出力されることとなる。そして、出力信号Ａ１、Ａ２、Ａ３、…、Ａｍ＋１は、各ＮＡＮＤ回路１３７６によって、隣接する出力信号同士の論理積の反転が演算され、さらに、各インバータ１３７８によって反転される。この結果、各インバータ１３７８から信号Ｂ１、Ｂ２、Ｂ３、…Ｂｍが出力される。
【００３７】
さて、イネーブル信号ＥＮは、各信号Ｂ１、Ｂ２、Ｂ３、…Ｂｍがアクティブ（Ｈレベル）となる期間の一部でアクティブ（Ｈレベル）となる。したがって、各アンド回路１３７９によって、イネーブル信号ＥＮと信号Ｂ１、Ｂ２、Ｂ３、…、Ｂｍの論理積を演算すると、イネーブル信号ＥＮのパルス幅Ｗに制限されたサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｍが得られる。
【００３８】
図に示すように、イネーブル信号ＥＮは、クロック信号ＣＬＸに対して位相が変化する。例えば、クロック信号ＣＬＫのエッジＥ１とイネーブル信号のエッジＥ１’は一致するが、エッジＥ２とエッジＥ２’との間には時間ΔＴ１、エッジＥ３とエッジＥ３’との間には時間ΔＴ２といったように位相差がある。このため、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｍの位相もクロック信号ＣＬＸに対して変化することになる。また、クロック信号ＣＬＸは画像信号ＶＩＤ１〜ＶＩＤ６に同期しており、図に示すようにクロック信号ＣＬＸの立ち上がりエッジおよび立ち下がりエッジに同期して画像信号ＶＩＤ１〜ＶＩＤ６のレベルは変化する。したがって、画像信号ＶＩＤ１〜ＶＩＤ６のレベルが変化するタイミングを基準として各サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｍの位相を変化させているといえる。
【００３９】
＜４．タイミングジェネレータ＞
次に、タイミングジェネレータ２００の主要部であるイネーブル信号生成回路２１０について説明する。図４はイネーブル信号生成回路２１０の構成を示すブロック図であり、図５はそのタイミングチャートである。イネーブル信号生成回路２１０は、図４に示すようにトリガ型フリップフロップ２０１、選択回路２０２、アップダウンカウンタ２０３、および遅延回路群２０４を備えている。
【００４０】
まず、トリガ型フリップフロップ２０１のクロック端子には、基準クロック信号ＣＬＫがタイミングジェネレータ２００の他の構成部分から供給されるようになっている。基準クロック信号ＣＬＫのデューティ比は５０％であり、その周期はクロック信号ＣＬＸの１／２である。したがって、トリガ型フリップフロップ２０１は、基準クロック信号ＣＬＫを１／２分周して図５に示すクロック信号ＣＬＸを生成する。
【００４１】
次に、遅延回路群２０４は、３個の遅延回路２０４ａ〜２０４ｃを縦続接続して構成される。各遅延回路２０４ａ〜２０４ｃは、例えば、偶数個のインバータを多段接続して構成することが可能である。各遅延回路２０４ａ〜２０４ｃの有する遅延時間はＴＤである。また、クロック信号ＣＬＸの１周期に相当する時間をＴＸとしたとき、ＴＤ＝ＴＸ／８となるように遅延時間ＴＤは定められている。
【００４２】
次に、選択回路２０２は、２ビットの選択制御信号ＣＴＬに基づいて、入力信号Ｃ１〜Ｃ４（図５参照）の中から１つを選択して、イネーブル信号ＥＮとして出力する。選択制御信号ＣＴＬは、アップダウンカウンタ２０３によって生成され、そのカウント値を示す。ここで、アップダウンカウンタ２０３はクロック信号ＣＬＸをカウントする。アップカウントとダウンカウントの制御は、カウント値が（００）→（０１）→（１０）→（１１）といったように最大値に達するとダウンカウントを始め、カウント値が（１１）→（１０）→（０１）→（００）といったように最小値に達すると、アップカウントを開始するようになっている。
【００４３】
以上の構成において、例えば、図５に示す期間Ｔ１に選択制御信号ＣＴＬの値が（１０）であったとすると、選択回路２０２は入力信号Ｃ３を選択し、次の期間Ｔ２において選択制御信号ＣＴＬの値が（１１）になると、選択回路２０２は入力信号Ｃ４を選択する。これにより、イネーブル信号ＥＮのエッジＥ１０’は、クロック信号ＣＬＫのエッジＥ１０に対して２ＴＤだけ遅れたものとなる一方、イネーブル信号ＥＮのエッジＥ１１’は、クロック信号ＣＬＫのエッジＥ１１に対して３ＴＤだけ遅れたものとなる。すなわち、イネーブル信号発生回路２１０によれば、クロック信号ＣＬＸに対するイネーブル信号ＥＮの位相を順次変化させることが可能となる。さらに、サンプリング信号Ｓ１、Ｓ２、…、Ｓｍはイネーブル信号ＥＮに基づいて生成されるから、サンプリング信号Ｓ１、Ｓ２、…、Ｓｍのクロック信号ＣＬＸに対する位相を順次変化させることになる。
【００４４】
＜５．液晶表示装置の動作＞
次に、液晶表示装置の動作例について説明する。図６は、液晶表示装置の動作を示すタイミングチャートである。この例では、画像信号処理回路３００と液晶パネル１００とを接続するケーブルにクロック信号ＣＬＸに同期したノイズＮが飛び込み、画像信号ＶＩＤ１にノイズＮが重畳しているものとする。
【００４５】
図６に示すように画像信号ＶＩＤ１にはノイズＮが重畳している。ノイズＮは、例えば、タイミングジェネレータ２００の内部で生成されるタイミング信号の立ち上がりエッジに起因して発生する。ここで、データ線駆動回路１３０において、イネーブル信号ＥＮを用いてパルス幅を制限することなく、インバータ１３７８の各出力信号Ｂ１〜Ｂｍをサンプリング信号Ｓ１〜Ｓｍとして出力するとすれば、
ノイズＮが重畳した画像信号ＶＩＤ１はサンプリング回路１４０でサンプリングされ、画像信号ＶＩＤ１に対応したデータ線１１４にノイズＮが供給される。この例の相展開数は６であるから、この場合には、６本の縦ライン毎にノイズＮが表示されることになる。
【００４６】
これに対して、本実施形態においては、イネーブル信号ＥＮを用いて信号Ｂ１〜Ｂｍのパルス幅を制限して、サンプリング信号Ｓ１〜Ｓｍを生成する。そして、図６に示すようにイネーブル信号ＥＮの位相は、クロック信号ＣＬＸに対して変化する。一方、画像信号ＶＩＤ１の位相はクロック信号ＣＬＸに同期しているから、イネーブル信号ＥＮの位相は、画像信号ＶＩＤ１に対して順次変化することになる。したがって、各サンプリング信号Ｓ１〜Ｓｍの位相を、画像信号ＶＩＤ１に対して順次変化させることができる。
【００４７】
ノイズＮの位相は、クロック信号ＣＬＸに対して固定であるから、サンプリング信号Ｓ１〜Ｓｍを用いて画像信号ＶＩＤ１をサンプリングすると、ノイズＮをサンプリングすることもあれば、サンプリングしないこともある。図６に示す例においては、期間Ｔ１０ではノイズＮをサンプリングするが、期間Ｔ１１〜Ｔ１４ではノイズＮをサンプリングしない。したがって、データ線１１４に供給される画像信号ＶＩＤ１は、等価的に図６に示すＶＩＤ１’となる。これにより、ノイズＮが低減されることになる。
【００４８】
仮に、ノイズＮの発生タイミングが既知であれば、イネーブル信号ＥＮの位相を固定してノイズＮをサンプリングしないようにすることも可能である。しかし、ノイズＮはクロック信号ＣＬＸに同期しているが、どのようなタイミングでノイズＮが画像信号ＶＩＤ１〜ＶＩＤ６に重畳するかは、配線の引き回しや各回路基板および液晶パネルの配置によって定まるため、予測することは困難である。本実施形態において、イネーブル信号ＥＮの位相をクロック信号ＣＬＸや画像信号ＶＩＤ１〜ＶＩＤ６に対して順次変化させるようにしたのは、ノイズＮの位相が不明だからである。イネーブル信号ＥＮの位相を順次変化させると、ノイズＮをサンプリングすることもあるが、ノイズＮの波形はパルス状であるためノイズＮをサンプリングしないことが多い。したがって、本実施形態によれば、ノイズＮによる画質劣化を改善することができる。
【００４９】
＜６．液晶パネルの構成例＞
次に、上述した電気的構成に係る液晶パネル１００の全体構成について図７および図８を参照して説明する。ここで、図７は、液晶パネル１００の構成を示す斜視図であり、図８は、図７におけるＺ−Ｚ’線断面図である。
【００５０】
これらの図に示されるように、液晶パネル１００は、画素電極１１８等が形成されたガラスや半導体等の素子基板１０１と、共通電極１０８等が形成されたガラス等の透明な対向基板１０２とを、スペーサ１０３が混入されたシール材１０１０４によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせるとともに、この間隙に電気光学材料としての液晶１０５を封入した構造となっている。なお、シール材１０４は、対向基板１０２の基板周辺に沿って形成されるが、液晶１０５を封入するために一部が開口している。このため、液晶１０５の封入後に、その開口部分が封止材１０６によって封止されている。
【００５１】
ここで、素子基板１０１の対向面であって、シール材１０４の外側一辺においては、上述したサンプリング回路１４０およびデータ線駆動回路１３０が形成されて、Ｙ方向に延在するデータ線１１４を駆動する構成となっている。さらに、この一辺には複数の接続電極１０７が形成されて、タイミングジェネレータ２００および画像信号処理回路３００からの各種信号を入力する構成となっている。また、この一辺に隣接する２辺には、２個の走査線駆動回路１５０が形成されて、Ｘ方向に延在する走査線１１２をそれぞれ両側から駆動する構成となっている。なお、走査線１１２に供給される走査信号の遅延が問題にならないのであれば、走査線駆動回路１５０を片側１個だけに形成する構成でも良い。ほかに、素子基板１０１に、データ線１１４への画像信号の書込負荷を低減するために、各データ線１１４を、画像信号に先行するタイミングにおいて所定電位にプリチャージするプリチャージ回路を形成しても良い。
【００５２】
一方、対向基板１０２の共通電極１０８は、素子基板１０１との貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、素子基板１０１との電気的導通が図られている。ほかに、対向基板１０２には、液晶パネル１００の用途に応じて、例えば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第３に、液晶パネル１００に光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板１０２に設けられる。
【００５３】
くわえて、素子基板１０１および対向基板１０２の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には配向方向に応じた偏光板（図示省略）がそれぞれ設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【００５４】
なお、駆動回路１２０等の周辺回路の一部または全部を、素子基板１０１に形成する替わりに、例えば、ＴＡＢ（Tape Automated Bonding）技術を用いてフィルムに実装された駆動用ＩＣチップを、素子基板１０１の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ＩＣチップ自体を、ＣＯＧ（Chip On Grass）技術を用いて、素子基板１０１の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。
【００５５】
＜７．変形例＞
本発明は、上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。
（１）上述した実施形態にあっては、アップダウンカウンタ２０３のカウント結果に基づいて、選択回路２０２は、入力信号Ｃ１〜Ｃ４を選択したが、ランダムに入力信号Ｃ１〜Ｃ４を選択するようにしてもよい。この場合には、アップダウンカウンタ２０３の代わりにランダム信号発生回路を用いればよい。
【００５６】
（２）上述した実施形態におけるイネーブル信号生成回路２１０の代わりに図９に示すイネーブル信号生成回路２１１を用いて液晶表示装置を構成してもよい。イネーブル信号生成回路２１１がイネーブル信号生成回路２１０と相違するのは、アップダウンカウンタ２０３を開始パルスＤＸでリセットした点と、開始パルスＤＸを水平カウンタ２０５でカウントし、そのカウント結果とアップダウンカウンタ２０３のカウント結果を加算回路２０６で加算して選択制御信号ＣＴＬを生成した点である。
【００５７】
開始パルスＤＸは、水平走査期間の開始でアクティブとなるパルスである。水平カウンタ２０５は２ビットのリングカウンタである。選択回路２０２における入力信号Ｃ１〜Ｃ４の選択は、加算回路２０６の加算結果に基づいてなされるから、水平カウンタ２０５のカウント結果は、選択順序のオフセット値として作用する。つまり、ある水平走査期間の開始で入力信号Ｃ１が選択されたとすると、次の水平走査期間の開始では入力信号Ｃ２が選択される。
【００５８】
ある画素に着目すると、隣接する画素は異なる位相のサンプリング信号でサンプルされたものとなる。これにより、ノイズＮを１画面内でより一層分散させることができ、画質を大幅に改善することができる。
【００５９】
（３）上述した実施形態におけるイネーブル信号生成回路２１０の代わりに図１０に示すイネーブル信号生成回路２１２を用いて液晶表示装置を構成してもよい。イネーブル信号生成回路２１２がイネーブル信号生成回路２１０と相違するのは、アップダウンカウンタ２０３を開始パルスＤＹでリセットした点と、開始パルスＤＹをフィールドカウンタ２０７でカウントし、そのカウント結果とアップダウンカウンタ２０３のカウント結果を加算回路２０６で加算して選択制御信号ＣＴＬを生成した点である。
【００６０】
開始パルスＤＹは、フィールド期間の開始でアクティブとなるパルスである。フィールドカウンタ２０７は２ビットのリングカウンタである。選択回路２０２における入力信号Ｃ１〜Ｃ４の選択は、加算回路２０６の加算結果に基づいてなされるから、フィールドカウンタ２０７のカウント結果は、選択順序のオフセット値として作用する。つまり、あるフィールド期間の開始で入力信号Ｃ１が選択されたとすると、次のフィールド期間の開始では入力信号Ｃ２が選択される。
【００６１】
ある画素に着目すると、当該画素において隣接するフィールドでは異なる位相のサンプリング信号でサンプルされた画像信号が供給される。これにより、ノイズＮを画面間でより一層分散させることができ、画質を大幅に改善することができる。
【００６２】
＜８．電子機器＞
次に、上述した液晶表示装置を各種の電子機器に適用される場合について説明する。
＜その１：プロジェクタ＞
まず、この液晶パネルをライトバルブとして用いたプロジェクタについて説明する。図１１は、プロジェクタの構成例を示す平面図である。
この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【００６３】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶パネル１００と同等であり、画像信号処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【００６４】
＜その２：モバイル型コンピュータ＞
次に、この液晶表示装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１２は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶パネル１００の背面にバックライトを付加することにより構成されている。
【００６５】
＜その３：携帯電話＞
さらに、この液晶表示装置を、携帯電話に適用した例について説明する。図１３は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３０２は、複数の操作ボタン１３０２とともに、反射型の液晶パネル１００を備えるものである。この反射型の液晶パネル１００にあっては、必要に応じてその前面にフロントライトが設けられる。
なお、図１１〜図１３を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【００６６】
【発明の効果】
以上説明したように本発明によれば、ノイズを低減して表示画像の品質を大幅に向上させることができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る液晶表示装置の全体構成を示すブロック図である。
【図２】 同装置におけるデータ線駆動回路の構成を示す回路図である。
【図３】 同データ線駆動回路の各部の波形を示すタイミングチャートである。
【図４】 同装置のイネーブル信号生成回路の構成を示すブロック図である。
【図５】 同イネーブル信号生成回路の各部の波形を示すタイミングチャートである。
【図６】 同液晶表示装置の動作例を説明するためのタイミングチャートである。
【図７】 同装置に用いる液晶パネルの構造を示す斜視図である。
【図８】 同液晶パネルの構造を説明するための一部断面図である。
【図９】 変形例に係わる同装置のイネーブル信号生成回路の構成を示すブロック図である。
【図１０】 変形例に係わる同装置のイネーブル信号生成回路の構成を示すブロック図である。
【図１１】 同液晶表示装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図１２】 同液晶表示装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１３】 同液晶表示装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
１００……液晶パネル
１１２……走査線
１１４……データ線
１１６……ＴＦＴ（トランジスタ）
１３０……データ線駆動回路
１４０……サンプリング回路
１５０……走査線駆動回路
２０２……選択回路
２０３……アップダウンカウンタ（カウンタ）
２０４……遅延回路群（パルス生成回路）
２０５……水平カウンタ
２０６……加算回路
２０７……フィールドカウンタ
２１０〜２１２……イネーブル信号生成回路
１３５０……シフトレジスタ
１３７９……ＡＮＤ回路
ＥＮ……イネーブル信号
Ｓ１〜Ｓｍ……サンプリング信号
Claims (9)
- 複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続されたトランジスタと、前記トランジスタに接続された画素電極とを有する電気光学装置の駆動方法であって、
前記走査線を順次選択し、
前記走査線が選択された期間において、
前記データ線を複数本毎にまとめたブロック毎に各データ線に対応する画像信号をサンプリング信号に基づいて同時に供給し、これを各ブロックについて順次実行し、
水平走査期間の開始でアクティブとなる開始パルスをクロック信号に従ってシフトすることによりアクティブ期間が異なる複数のシフトパルスを生成する一方、
前記クロック信号と同期し、各々位相が異なり、かつ、各々が前記各シフトパルスのパルス幅より狭いパルス幅の複数のパルスを予め定められた順序に従って選択してイネーブル信号を生成し、
前記イネーブル信号に基づいて、前記各シフトパルスのパルス幅を制限して前記各ブロックに対応する各サンプリング信号を生成して、
前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させる
ことを特徴とする電気光学装置の駆動方法。 - 複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続されたトランジスタと、前記トランジスタに接続された画素電極とを有する電気光学装置の駆動方法であって、
前記走査線を順次選択し、
前記走査線が選択された期間において、
前記データ線を複数本毎にまとめたブロック毎に各データ線に対応する画像信号をサンプリング信号に基づいて同時に供給し、これを各ブロックについて順次実行し、
水平走査期間の開始でアクティブとなる開始パルスをクロック信号に従ってシフトすることによりアクティブ期間が異なる複数のシフトパルスを生成する一方、
前記クロック信号と同期し、各々位相が異なり、かつ、各々が前記各シフトパルスのパルス幅より狭いパルス幅の複数のパルスをランダムに選択してイネーブル信号を生成し、
前記イネーブル信号に基づいて、前記各シフトパルスのパルス幅を制限して前記各ブロックに対応する各サンプリング信号を生成して、
前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させるように前記サンプリング信号を生成する
ことを特徴とする電気光学装置の駆動方法。 - 複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続されたトランジスタと、前記トランジスタに接続された画素電極とを有する電気光学装置の駆動回路であって、
前記走査線を順次選択する走査線駆動回路と、
前記走査線が選択された期間において、前記データ線を複数本毎にまとめたブロック毎に各データ線に対応する画像信号をサンプリング信号に基づいて同時に供給するサンプリング回路と、
前記クロック信号と同期し、各々位相が異なり、かつ、各々が前記各シフトパルスのパルス幅より狭いパルス幅の複数のパルスを生成するパルス生成回路と、
前記クロック信号を計数するカウンタと、
前記カウンタのカウント結果に基づいて、前記パルス生成回路によって生成された複数のパルスの中から１つを選択してイネーブル信号を生成するイネーブル信号生成回路と、
前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させるように前記サンプリング信号を生成するデータ線駆動回路と
を備え、
前記データ線駆動回路は、
水平走査期間の開始でアクティブとなる開始パルスをクロック信号に従ってシフトすることによりアクティブ期間が異なる複数のシフトパルスを生成するシフトレジスタと、
前記イネーブル信号に基づいて、前記各シフトパルスのパルス幅を制限して前記各ブロックに対応する各サンプリング信号を生成して、前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させるように前記サンプリング信号を生成する論理回路と
を有することを特徴とする電気光学装置の駆動回路。 - 前記カウンタは、水平走査期間の開始を示す水平開始パルスによってリセットされ、
前記水平開始パルスをカウントする水平カウンタと、
前記カウンタのカウント結果と前記水平カウンタのカウント結果を加算する加算回路と
を備え、前記選択回路は、前記加算回路の加算結果に基づいて、前記複数のパルスの中から１つを選択して前記イネーブル信号を生成する
ことを特徴とする請求項３に記載の電気光学装置の駆動回路。 - 前記カウンタは、フィールド期間の開始を示すフィールド開始パルスによってリセットされ、
前記フィールド開始パルスをカウントするフィールドカウンタと、
前記カウンタのカウント結果と前記フィールドカウンタのカウント結果を加算する加算回路と
を備え、前記選択回路は、前記加算回路の加算結果に基づいて、前記複数のパルスの中から１つを選択して前記イネーブル信号を生成する
ことを特徴とする請求項３に記載の電気光学装置の駆動回路。 - 複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続されたトランジスタと、前記トランジスタに接続された画素電極とを有する電気光学装置の駆動回路であって、
前記走査線を順次選択する走査線駆動回路と、
前記走査線が選択された期間において、前記データ線を複数本毎にまとめたブロック毎に各データ線に対応する画像信号をサンプリング信号に基づいて同時に供給するサンプリング回路と、
前記クロック信号と同期し、各々位相が異なり、かつ、各々が前記各シフトパルスのパルス幅より狭いパルス幅の複数のパルスを生成するパルス生成回路と、
ランダム信号を発生するランダム信号発生回路と、
前記ランダム信号に基づいて、前記パルス生成回路によって生成された複数のパルスの中から１つを選択してイネーブル信号を生成するイネーブル信号生成回路と、
前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させるように前記サンプリング信号を生成するデータ線駆動回路と
を備え、
前記データ線駆動回路は、
水平走査期間の開始でアクティブとなる開始パルスをクロック信号に従ってシフトすることによりアクティブ期間が異なる複数のシフトパルスを生成するシフトレジスタと、
前記イネーブル信号に基づいて、前記各シフトパルスのパルス幅を制限して前記各ブロックに対応する各サンプリング信号を生成して、前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させるように前記サンプリング信号を生成する論理回路と
を有することを特徴とする電気光学装置の駆動回路。 - 複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続されたトランジスタと、前記トランジスタに接続された画素電極とを有する電気光学パネルと、
前記走査線を順次選択する走査線駆動回路と、
前記走査線が選択された期間において、前記データ線を複数本毎にまとめたブロック毎に各データ線に対応する画像信号をサンプリング信号に基づいて同時に供給するサンプリング回路と、
前記クロック信号と同期し、各々位相が異なり、かつ、各々が前記各シフトパルスのパルス幅より狭いパルス幅の複数のパルスを生成するパルス生成回路と、
前記クロック信号を計数するカウンタと、
前記カウンタのカウント結果に基づいて、前記パルス生成回路によって生成された複数のパルスの中から１つを選択してイネーブル信号を生成するイネーブル信号生成回路と、
前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させるように前記サンプリング信号を生成するデータ線駆動回路と
を備え、
前記データ線駆動回路は、
水平走査期間の開始でアクティブとなる開始パルスをクロック信号に従ってシフトすることによりアクティブ期間が異なる複数のシフトパルスを生成するシフトレジスタと、
前記イネーブル信号に基づいて、前記各シフトパルスのパルス幅を制限して前記各ブロックに対応する各サンプリング信号を生成して、前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させるように前記サンプリング信号を生成する論理回路と
を有することを特徴とする電気光学装置。 - 複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線に接続されたトランジスタと、前記トランジスタに接続された画素電極とを有する電気光学パネルと、
前記走査線を順次選択する走査線駆動回路と、
前記走査線が選択された期間において、前記データ線を複数本毎にまとめたブロック毎に各データ線に対応する画像信号をサンプリング信号に基づいて同時に供給するサンプリング回路と、
前記クロック信号と同期し、各々位相が異なり、かつ、各々が前記各シフトパルスのパルス幅より狭いパルス幅の複数のパルスを生成するパルス生成回路と、
ランダム信号を発生するランダム信号発生回路と、
前記ランダム信号に基づいて、前記パルス生成回路によって生成された複数のパルスの中から１つを選択してイネーブル信号を生成するイネーブル信号生成回路と、
前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させるように前記サンプリング信号を生成するデータ線駆動回路と
を備え、
前記データ線駆動回路は、
水平走査期間の開始でアクティブとなる開始パルスをクロック信号に従ってシフトすることによりアクティブ期間が異なる複数のシフトパルスを生成するシフトレジスタと、
前記イネーブル信号に基づいて、前記各シフトパルスのパルス幅を制限して前記各ブロックに対応する各サンプリング信号を生成して、前記画像信号のレベルが変化する各時点を基準タイミングとしたとき、前記基準タイミングから前記サンプリング信号のアクティブ期間の開始までの時間を変化させるように前記サンプリング信号を生成する論理回路と
を有することを特徴とする電気光学装置。 - 請求項７または８に記載の電気光学装置を備え、画像を表示することを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001251911A JP3843784B2 (ja) | 2001-08-22 | 2001-08-22 | 電気光学装置、その駆動方法および駆動回路、電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001251911A JP3843784B2 (ja) | 2001-08-22 | 2001-08-22 | 電気光学装置、その駆動方法および駆動回路、電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003066888A JP2003066888A (ja) | 2003-03-05 |
| JP3843784B2 true JP3843784B2 (ja) | 2006-11-08 |
Family
ID=19080477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001251911A Expired - Fee Related JP3843784B2 (ja) | 2001-08-22 | 2001-08-22 | 電気光学装置、その駆動方法および駆動回路、電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3843784B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040009102A (ko) * | 2002-07-22 | 2004-01-31 | 삼성전자주식회사 | 액티브 매트릭스형 표시 장치 |
| JP4141988B2 (ja) | 2004-06-29 | 2008-08-27 | セイコーエプソン株式会社 | 電気光学装置の駆動回路、駆動方法、電気光学装置および電子機器 |
| CN100397445C (zh) * | 2005-10-10 | 2008-06-25 | 义隆电子股份有限公司 | 显示器的驱动装置及方法 |
| KR20080065809A (ko) * | 2007-01-10 | 2008-07-15 | 엘지전자 주식회사 | 드라이버 인터페이스 장치 |
| JP5457286B2 (ja) * | 2010-06-23 | 2014-04-02 | シャープ株式会社 | 駆動回路、液晶表示装置、および電子情報機器 |
| JP6880594B2 (ja) * | 2016-08-10 | 2021-06-02 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置及び電子機器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2874187B2 (ja) * | 1989-05-24 | 1999-03-24 | ソニー株式会社 | 液晶ディスプレイ装置 |
| JPH03235918A (ja) * | 1990-02-13 | 1991-10-21 | Toshiba Corp | 液晶表示装置 |
| JP3315277B2 (ja) * | 1994-12-09 | 2002-08-19 | 株式会社日立製作所 | 画像表示装置 |
| JPH1124030A (ja) * | 1997-06-30 | 1999-01-29 | Sony Corp | 液晶駆動装置 |
| JP3704911B2 (ja) * | 1997-10-20 | 2005-10-12 | セイコーエプソン株式会社 | 駆動回路、表示装置および電子機器 |
| JP3755360B2 (ja) * | 1999-12-07 | 2006-03-15 | セイコーエプソン株式会社 | 電気光学装置の駆動回路及びこれを用いた電気光学装置、電子機器、及び電気光学装置の制御信号の位相調整装置、並びに制御信号の位相調整方法 |
-
2001
- 2001-08-22 JP JP2001251911A patent/JP3843784B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003066888A (ja) | 2003-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3729163B2 (ja) | 電気光学パネルの駆動回路、駆動方法、電気光学装置および電子機器 | |
| US6670943B1 (en) | Driving circuit system for use in electro-optical device and electro-optical device | |
| US6683596B2 (en) | Data line driving circuit of electro-optical panel, control method thereof, electro-optical device, and electronic apparatus | |
| US6670944B1 (en) | Shift register circuit, driving circuit for an electrooptical device, electrooptical device, and electronic apparatus | |
| JP4474821B2 (ja) | シフトレジスタ、データ線駆動回路および走査線駆動回路 | |
| US7495650B2 (en) | Electro-optical device and electronic apparatus | |
| JP3498570B2 (ja) | 電気光学装置の駆動回路及び駆動方法並びに電子機器 | |
| JP3903736B2 (ja) | 電気光学パネル、その駆動回路、駆動方法および電子機器 | |
| JP3843784B2 (ja) | 電気光学装置、その駆動方法および駆動回路、電子機器 | |
| JP3520756B2 (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
| JP3635972B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP4007117B2 (ja) | 出力制御回路、駆動回路、電気光学装置および電子機器 | |
| JP4269590B2 (ja) | 電気光学パネルの駆動回路、駆動方法、電気光学装置および電子機器 | |
| JP3893819B2 (ja) | 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 | |
| US20040041776A1 (en) | Electro-optical device, driver circuit for electro-optical device, drive method for driving electro-optical device, and electronic equipment | |
| JP2000235372A (ja) | シフトレジスタ回路、電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP2001188520A (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
| JP2002006791A (ja) | シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 | |
| JP3752960B2 (ja) | 電気光学パネルのデータ線駆動方法、データ線駆動装置、電気光学装置、および電子機器 | |
| JP4419394B2 (ja) | 電気光学パネルの駆動方法及び駆動回路、これを用いた電気光学パネル、並びに電子機器 | |
| JP3726675B2 (ja) | 電気光学パネル、その駆動回路、データ線駆動回路、走査線駆動回路および電子機器 | |
| JP4111212B2 (ja) | 駆動回路、電気光学装置、および電子機器 | |
| JP2006243759A (ja) | 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 | |
| JPH11183875A (ja) | 液晶表示パネルの駆動装置、駆動方法、液晶表示装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040322 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060807 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130825 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |