KR20080065809A - 드라이버 인터페이스 장치 - Google Patents

드라이버 인터페이스 장치 Download PDF

Info

Publication number
KR20080065809A
KR20080065809A KR1020070002925A KR20070002925A KR20080065809A KR 20080065809 A KR20080065809 A KR 20080065809A KR 1020070002925 A KR1020070002925 A KR 1020070002925A KR 20070002925 A KR20070002925 A KR 20070002925A KR 20080065809 A KR20080065809 A KR 20080065809A
Authority
KR
South Korea
Prior art keywords
enable signal
write enable
delayed
level
noise
Prior art date
Application number
KR1020070002925A
Other languages
English (en)
Inventor
전신우
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070002925A priority Critical patent/KR20080065809A/ko
Publication of KR20080065809A publication Critical patent/KR20080065809A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00323—Delay compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 드라이버 인터페이스 장치는 최종 쓰기 인에이블 신호에 맞추어 이미지 데이터를 전송하는 데이터 전송부 및 최초 쓰기 인에이블 신호를 일정 시간 동안 지연시킨 지연 쓰기 인에이블 신호와 최초 쓰기 인에이블 신호를 비교하여 제1 레벨의 최초 쓰기 인에이블 신호와 제1 레벨의 지연 쓰기 인에이블 신호가 입력된 이후부터 제1 레벨의 최종 쓰기 인에이블 신호를 출력하거나 제2 레벨의 최초 쓰기 인에이블 신호와 제2 레벨의 지연 쓰기 인에이블 신호가 입력된 이후부터 제2 레벨의 최종 쓰기 인에이블 신호를 출력하는 노이즈 제거부를 포함한다.
노이즈, 쓰기 인에이블 신호, 드라이버 인터페이스

Description

드라이버 인터페이스 장치{DRIVER INTERFACE APPARATUS}
도 1은 본 발명의 실시예에 따른 드라이버 인터페이스 장치를 나타낸 것이다.
도 2는 본 발명의 실시예에 따른 드라이버 인터페이스 장치의 동작을 위한 제1 타이밍도이다.
도 3은 본 발명의 실시예에 따른 드라이버 인터페이스 장치의 동작을 위한 제2 타이밍도이다.
도 4는 본 발명의 실시예에 따른 드라이버 인터페이스 장치의 동작을 위한 제3 타이밍도이다.
본 발명은 인터페이스 장치에 관한 것이다.
디지털디스플레이장치의 FPC(Flexible Printed Circuit Board Cable)를 통하여 드라이버 인터페이스로 신호 및 데이터가 입력될 때 각 신호에 노이즈가 발생한다. MPU(MicroProcessing Unit)에서 드라이버 인터페이스로 이미지 데이터 전송 시 노이즈가 포함된 신호가 입력되면 드라이버 인터페이스가 오동작하여 잘못된 이미 지가 디스플레이 되는 현상이 발생한다.
예를 들어, 드라이버 인터페이스에서 MPU 인터페이스로 이미지 데이터 전송시 노이즈가 포함된 신호가 MPU로 입력되면 이미지 밀림 또는 검은 점 이미지와 같은 불량 현상이 발생된다. 외부에서 입력되는 이미지 데이터가 프레임 메모리에 저장할 때 노이즈를 포함한 신호에 의하여 원치 않는 클럭이 발생함으로써 잘못된 이미지가 화면에 디스플레이된다.
본 발명은 노이즈를 제거할 수 있는 드라이버 인터페이스 장치를 제공하기 위한 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예에 따른 드라이버 인터페이스 장치는 최종 쓰기 인에이블 신호에 맞추어 이미지 데이터를 전송하는 데이터 전송부 및 최초 쓰기 인에이블 신호를 일정 시간 동안 지연시킨 지연 쓰기 인에이블 신호와 최초 쓰기 인에이블 신호를 비교하여 제1 레벨의 최초 쓰기 인에이블 신호와 제1 레벨의 지연 쓰기 인에이블 신호가 입력된 이후부터 제1 레벨의 최종 쓰기 인에이블 신호를 출력하거나 제2 레벨의 최초 쓰기 인에이블 신호와 제2 레벨의 지연 쓰기 인에이블 신호가 입 력된 이후부터 제2 레벨의 최종 쓰기 인에이블 신호를 출력하는 노이즈 제거부를 포함한다.
데이터 전송부는 최종 쓰기 인에이블 신호에 맞추어 이미지 데이터를 전송하는 플립플롭을 포함할 수 있다.
노이즈 제거부는 최초 쓰기 인에이블 신호를 일정 시간 동안 지연시켜 지연 쓰기 인에이블 신호를 출력하는 제1 지연기, 최초 쓰기 인에이블 신호와 지연 쓰기 인에이블 신호를 입력받아 논리 연산을 수행하는 제1 OR 게이트, 최초 쓰기 인에이블 신호와 지연 쓰기 인에이블 신호를 입력받아 논리 연산을 수행하는 NOR 게이트, 제1 OR 게이트의 출력 신호와 제2 NAND 게이트의 출력 신호를 입력받아 논리 연산을 수행하는 제1 NAND 게이트, 및 NOR 게이트의 출력 신호와 제1 NAND 게이트의 출력 신호를 입력받아 논리 연산을 수행하여 최종 쓰기 인에이블 신호를 출력하는 제2 NAND 게이트을 포함할 수 있다.
본 발명의 실시예에 따른 드라이버 인터페이스 장치는 최초 쓰기 인에이블 신호 이후에 노이즈가 발생하고, 노이즈의 폭이 상기 일정 시간보다 짧을 경우, 최초 쓰기 인에이블 신호가 끝난 시점부터 노이즈가 시작되기 이전 시점 사이에 불필요한 이미지 데이터가 저장되는 것을 방지하는 지연 보상부을 더 포함할 수 있다.
지연 보상부는 최초 이미지 데이터를 제1 시간만큼 지연시킨 지연 이미지 데이터를 출력하는 제2 지연기, 최초 쓰기 인에이블 신호를 제2 시간 동안 지연시킨 지연 쓰기 인에이블 신호와 최초 쓰기 인에이블 신호를 입력받아 논리 연상을 수행하는 제2 OR 게이트 및 제2 OR 게이트의 출력 신호에 따라 상기 지연 이미지 데이 터를 저장하는 래치를 포함할 수 있다.
제1 시간은 제2 시간과 같을 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다.
도 1은 본 발명의 실시예에 따른 드라이버 인터페이스 장치를 나타낸 것이다. 도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 드라이버 인터페이스 장치는 데이터 전송부(110), 노이즈 제거부(120) 및 지연 보상부(130)를 포함한다.
데이터 전송부(110)는 쓰기 인에이블 신호(WRf)에 맞추어 임시 저장된 이미지 데이터를 프레임 메모리(미도시)로 전송한다. 본 발명의 실시예에서 데이터 전송부(110)는 플립플롭(F/F)을 포함한다. 플립플롭(F/F)은 입력단(D)을 통하여 입력받은 이미지 데이터를 일시 저장했다가 노이즈가 제거된 최종 쓰기 인에이블 신호(writing enable signal, WRf)에 따라 출력단(Q)을 통하여 프레임 메모리로 출력한다.
노이즈 제거부(120)는 최초 쓰기 인에이블 신호(WRs)에 포함된 노이즈를 제거한다. 노이즈 제거부(120)는 최초 쓰기 인에이블 신호(WRs)를 일정 시간(td) 동안 지연시킨 지연 쓰기 인에이블 신호(WRsd)와 최초 쓰기 인에이블 신호(WRs)를 비교한다. 노이즈 제거부(120)는 제1 레벨의 최초 쓰기 인에이블 신호(WRs)와 제1 레벨의 지연 쓰기 인에이블 신호(WRsd)가 입력된 이후부터 제1 레벨의 최종 쓰기 인에이블 신호(WRf)를 출력하거나, 제2 레벨의 최초 쓰기 인에이블 신호(WRs)와 제2 레벨의 지연 쓰기 인에이블 신호(WRsd)가 입력된 이후부터 제2 레벨의 최종 쓰기 인에이블 신호(WRf)를 출력한다.
예를 들어, 노이즈 제거부(120)는 하이 레벨의 최초 쓰기 인에이블 신호(WRs)와 지연 쓰기 인에이블 신호(WRsd)가 입력되면 하이 레벨의 최종 쓰기 인에이블 신호(WRf)를 출력한다. 이후 노이즈 제거부(120)는 하이 레벨의 최초 쓰기 인에이블 신호(WRs)와 로우 레벨의 지연 쓰기 인에이블 신호(WRsd)가 입력되더라도 하이 레벨의 최종 쓰기 인에이블 신호(WRf)의 출력을 유지한다. 노이즈 제거부(120)는 로우 레벨의 최초 쓰기 인에이블 신호(WRs)와 지연 쓰기 인에이블 신호(WRsd)가 입력되기 직전까지 하이 레벨의 최종 쓰기 인에이블 신호(WRf)의 출력을 유지한다.
또한 노이즈 제거부(120)는 로우 레벨의 최초 쓰기 인에이블 신호(WRs)와 지연 쓰기 인에이블 신호(WRsd)가 입력되면 로우 레벨의 최종 쓰기 인에이블 신호(WRf)를 출력한다. 이후 노이즈 제거부(120)는 하이 레벨의 최초 쓰기 인에이블 신호(WRs)와 로우 레벨의 지연 쓰기 인에이블 신호(WRsd)가 입력되더라도 로우 레벨의 최종 쓰기 인에이블 신호(WRf)의 출력을 유지한다. 노이즈 제거부(120)는 하이 레벨의 최초 쓰기 인에이블 신호(WRs)와 지연 쓰기 인에이블 신호(WRsd)가 입력되기 직전까지 로우 레벨의 최종 쓰기 인에이블 신호(WRf)의 출력을 유지한다.
이를 위하여 노이즈 제거부(120)는 제1 지연기(D1), 제1 OR 게이트(OR1), NOR 게이트(NOR), 제1 NAND 게이트(NAND1), 제2 NAND 게이트(NAND2)를 포함한다. 제1 지연기(D1)는 최초 쓰기 인에이블 신호(WRs)를 일정 시간(td) 동안 지연시켜 지연 쓰기 인에이블 신호(WRsd)를 출력한다. 제1 OR 게이트(OR1)는 입력단들을 통하여 최초 쓰기 인에이블 신호(WRs)와 지연 쓰기 인에이블 신호(WRsd)를 입력받아 논리 연산을 수행한다. NOR 게이트(NOR)는 입력단들을 통하여 최초 쓰기 인에이블 신호(WRs)와 지연 쓰기 인에이블 신호(WRsd)를 입력받아 논리 연산을 수행한다. 제1 NAND 게이트(NAND1)는 입력단들을 통하여 제1 OR 게이트(OR1)의 출력 신호와 제2 NAND 게이트(NAND2)의 출력 신호를 입력받아 논리 연산을 수행한다. 제2 NAND 게이트(NAND2)는 입력단들을 통하여 NOR 게이트(NOR)의 출력 신호와 제1 NAND 게이트(NAND1)의 출력 신호(n1)를 입력받아 논리 연산을 수행하여 최종 쓰기 인에이블 신호(WRf)를 출력한다.
지연 보상부(130)는 정상적인 최초 쓰기 인에이블 신호(WRs) 이후에 노이즈가 발생하고, 노이즈의 폭이 제1 지연기(D1)에 의해 지연되는 일정 시간(td)보다 짧을 경우 정상적인 최초 쓰기 인에이블 신호(WRs)가 끝난 시점부터 노이즈가 시작되기 이전 시점 사이에 불필요한 이미지 데이터가 저장되는 것을 방지한다. 이를 위하여 지연 보상부(130)는 제2 지연기(D2), 제2 OR 게이트(OR2) 및 래치(LATCH)를 포함한다.
본 발명의 실시예에 따른 드라이버 인터페이스 장치의 지연 보상부(130)의 동작은 이후 도 4를 통하여 상세히 설명된다.
본 발명의 실시예에 따른 드라이버 인터페이스 장치의 동작을 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 드라이버 인터페이스 장치의 동작을 위한 제1 타이밍도이다. 도 2에 도시된 바와 같이, 정상적인 최초 쓰기 인에이블 신호(WRs) 이전에 노이즈가 발생한 경우, 제1 지연기(D1)는 최초 쓰기 인에이블 신호(WRs)를 소정 시간 지연시켜 지연 쓰기 인에이블 신호(WRsd)를 출력한다.
t1 시점에서 최초 쓰기 인에이블 신호(WRs) 및 지연 쓰기 인에이블 신호(WRsd)는 모두 하이 레벨이므로 노이즈 제거부(120)로부터 출력된 최종 쓰기 인에이블 신호(WRf)는 하이 레벨이다. t1 시점에서 최초 쓰기 인에이블 신호(WRs) 및 지연 쓰기 인에이블 신호(WRsd)는 모두 하이 레벨이므로 t2, t3 및 t4 각각의 시점에서 최초 쓰기 인에이블 신호(WRs) 및 지연 쓰기 인에이블 신호(WRsd)의 레벨이 변하더라도 최종 쓰기 인에이블 신호(WRf)는 하이 레벨을 유지한다. 이에 따라 최종 쓰기 인에이블 신호(WRf)는 노이즈를 포함하지 않는다.
또한, 지연 보상부(130)의 제2 지연기(D2)는 최초 이미지 데이터(DATAs)를 소정 시간(td) 동안 지연시켜 지연 이미지 데이터(DATAd)를 래치(LATCH)의 입력단(D)출력한다. 지연 보상부(130)의 제2 OR 게이트(OR2)는 최초 쓰기 인에이블 신호(WRs)와 지연 쓰기 인에이블 신호(WRsd)는 입력받아 논리 연산을 수행한다. 이에 따라 래치(LATCH)는 제2 OR 게이트(OR2)의 출력 신호에 따라 래치 이미지 데이터(DATAL)를 데이터 전송부(110)로 출력한다.
데이터 전송부(130)는 소정 시간(td) 만큼 지연되고 노이즈가 제거된 최종 쓰기 인에이블 신호(WRf)와 소정 시간(td) 만큼 지연된 래치 이미지 데이터(DATAL)를 입력받아 프레임 메모리(미도시)로 최종 이미지 데이터(DATAf)를 출력한다.
도 3은 본 발명의 실시예에 따른 드라이버 인터페이스 장치의 동작을 위한 제2 타이밍도이다. 도 3에 도시된 바와 같이, 최초 쓰기 인에이블 신호(WRs)에 노이즈가 발생한 경우, 제1 지연기(D1)는 최초 쓰기 인에이블 신호(WRs)를 소정 시간 지연시켜 지연 쓰기 인에이블 신호(WRsd)를 출력한다.
t1 시점에서 최초 쓰기 인에이블 신호(WRs) 및 지연 쓰기 인에이블 신호(WRsd)는 모두 로우 레벨이므로 t2, t3 및 t4 각각의 시점에서 최초 쓰기 인에이블 신호(WRs) 및 지연 쓰기 인에이블 신호(WRsd)의 레벨이 변하더라도 최종 쓰기 인에이블 신호(WRf)는 로우 레벨을 유지한다. 즉, t2, t3 및 t4 각각의 시점에서 최초 쓰기 인에이블 신호(WRs) 및 지연 쓰기 인에이블 신호(WRsd)가 모두 하이 레벨인 시점이 없으므로 최종 쓰기 인에이블 신호(WRf)는 로우 레벨을 유지한다. 이에 따라 최종 쓰기 인에이블 신호(WRf)는 노이즈를 포함하지 않는다.
또한, 지연 보상부(130)의 제2 지연기(D2)는 최초 이미지 데이터(DATAs)를 소정 시간(td) 동안 지연시켜 지연 이미지 데이터(DATAd)를 래치(LATCH)의 입력단(D)으로 출력한다. 지연 보상부(130)의 제2 OR 게이트(OR2)는 최초 쓰기 인에이블 신호(WRs)와 지연 쓰기 인에이블 신호(WRsd)는 입력받아 논리 연산을 수행한다. 이에 따라 래치(LATCH)는 제2 OR 게이트(OR2)의 출력 신호에 따라 래치 이미지 데이터(DATAL)를 데이터 전송부(110)로 출력한다.
데이터 전송부(130)는 소정 시간(td) 만큼 지연되고 노이즈가 제거된 최종 쓰기 인에이블 신호(WRf)와 소정 시간(td) 만큼 지연된 래치 이미지 데이터(DATAL)를 입력받아 프레임 메모리(미도시)로 최종 이미지 데이터(DATAf)를 출력한다.
도 4는 본 발명의 실시예에 따른 드라이버 인터페이스 장치의 동작을 위한 제3 타이밍도이다. 도 4에 도시된 바와 같이, 정상적인 최초 쓰기 인에이블 신호(WRs) 이후에 노이즈가 발생하고, 노이즈의 폭이 제1 지연기(D1)에 의해 지연되는 소정 시간(td)보다 짧을 경우, t1 시점에서 최초 쓰기 인에이블 신호(WRs)와 제1 지연기(D1)에 의해 소정 시간(td)만큼 지연된 지연 쓰기 인에이블 신호(WRsd)는 모두 로우 레벨이므로 t2 시점 이전까지 노이즈 제거부(120)로부터 출력된 최종 쓰기 인에이블 신호(WRf)는 로우 레벨이다.
이에 따라 t2 시점부터 t3 시점까지 최초 쓰기 인에이블 신호(WRs)는 하이 레벨이고 지연 쓰기 인에이블 신호(WRsd)는 로우 레벨이므로 노이즈 제거부(120)로부터 출력된 최종 쓰기 인에이블 신호(WRf)는 로우 레벨이다. 즉, t2 시점부터 t3 시점까지 최초 쓰기 인에이블 신호(WRs)는 하이 레벨이므로 데이터 전송부(130)는 최종 이미지 데이터를 출력하지 말아야 하나 최종 쓰기 인에이블 신호(WRf)는 로우 레벨이므로 t2 시점부터 t3 시점까지 데이터 전송부(130)는 불필요한 이미지 데이터를 출력한다.
이와 같이 데이터 전송부(130)가 불필요한 이미지 데이터를 출력하는 것을 막기 위하여 지연 보상부(130)의 제2 OR 게이트(OR2)는 t2 시점부터 t3 시점까지 하이 레벨의 최초 쓰기 인에이블 신호(WRs)와 로우 레벨의 지연 쓰기 인에이블 신호(WRsd)를 입력받으면 하이 레벨의 신호를 출력한다. 래치(LATCH)는 제2 OR 게이트(OR2) 출력 신호의 반전된 신호를 입력받으므로 래치(LATCH)는 t2 시점부터 t3 시점까지 불필요한 이미지 데이터를 저장하지 않는다. 이에 따라 데이터 전송부(110)는 불필요한 이미지 데이터를 출력하지 않는다.
한편, t3 시점에서 최초 쓰기 인에이블 신호(WRs) 및 지연 쓰기 인에이블 신호(WRsd)는 모두 하이 레벨이므로 노이즈 제거부(120)로부터 출력된 최종 쓰기 인에이블 신호(WRf)는 하이 레벨이다. t3 시점에서 최초 쓰기 인에이블 신호(WRs) 및 지연 쓰기 인에이블 신호(WRsd)는 모두 하이 레벨이므로 t4 내지 t7 각각의 시점에서 최초 쓰기 인에이블 신호(WRs) 및 지연 쓰기 인에이블 신호(WRsd)의 레벨이 변하더라도 최종 쓰기 인에이블 신호(WRf)는 하이 레벨을 유지한다. 이에 따라 최종 쓰기 인에이블 신호(WRf)는 노이즈를 포함하지 않는다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명의 드라이버 인터페이스 장치는 쓰기 인에이블 신호에 포함된 노이즈를 제거하여 디지털 디스플레이 장치를 통하여 잘못된 이미지가 화면에 디스플레이되는 것을 방지한다.

Claims (6)

  1. 최종 쓰기 인에이블 신호에 맞추어 이미지 데이터를 전송하는 데이터 전송부; 및
    최초 쓰기 인에이블 신호를 일정 시간 동안 지연시킨 지연 쓰기 인에이블 신호와 상기 최초 쓰기 인에이블 신호를 비교하여 제1 레벨의 최초 쓰기 인에이블 신호와 제1 레벨의 지연 쓰기 인에이블 신호가 입력된 이후부터 제1 레벨의 상기 최종 쓰기 인에이블 신호를 출력하거나 제2 레벨의 최초 쓰기 인에이블 신호와 제2 레벨의 지연 쓰기 인에이블 신호가 입력된 이후부터 제2 레벨의 상기 최종 쓰기 인에이블 신호를 출력하는 노이즈 제거부
    를 포함하는 드라이버 인터페이스 장치.
  2. 제1항에 있어서,
    상기 데이터 전송부는 상기 최종 쓰기 인에이블 신호에 맞추어 이미지 데이터를 전송하는 플립플롭을 포함하는 것을 특징으로 하는 드라이버 인터페이스 장치.
  3. 제1항에 있어서,
    상기 노이즈 제거부는
    상기 최초 쓰기 인에이블 신호를 일정 시간 동안 지연시켜 상기 지연 쓰기 인에이블 신호를 출력하는 제1 지연기, 상기 최초 쓰기 인에이블 신호와 상기 지연 쓰기 인에이블 신호를 입력받아 논리 연산을 수행하는 제1 OR 게이트, 상기 최초 쓰기 인에이블 신호와 상기 지연 쓰기 인에이블 신호를 입력받아 논리 연산을 수행하는 NOR 게이트, 상기 제1 OR 게이트의 출력 신호와 상기 제2 NAND 게이트의 출력 신호를 입력받아 논리 연산을 수행하는 제1 NAND 게이트, 및 상기 NOR 게이트의 출력 신호와 상기 제1 NAND 게이트의 출력 신호를 입력받아 논리 연산을 수행하여 상기 최종 쓰기 인에이블 신호를 출력하는 제2 NAND 게이트
    을 포함하는 것을 특징으로 하는 드라이버 인터페이스 장치.
  4. 제1항에 있어서,
    상기 최초 쓰기 인에이블 신호 이후에 노이즈가 발생하고, 노이즈의 폭이 상기 일정 시간보다 짧을 경우, 상기 최초 쓰기 인에이블 신호가 끝난 시점부터 상기 노이즈가 시작되기 이전 시점 사이에 불필요한 이미지 데이터가 저장되는 것을 방지하는 지연 보상부을 더 포함하는 것을 특징으로 하는 드라이버 인터페이스 장치.
  5. 제4항에 있어서,
    상기 지연 보상부는
    최초 이미지 데이터를 제1 시간만큼 지연시킨 지연 이미지 데이터를 출력하는 제2 지연기, 상기 최초 쓰기 인에이블 신호를 제2 시간 동안 지연시킨 지연 쓰기 인에이블 신호와 상기 최초 쓰기 인에이블 신호를 입력받아 논리 연상을 수행하 는 제2 OR 게이트 및 상기 제2 OR 게이트의 출력 신호에 따라 상기 지연 이미지 데이터를 저장하는 래치
    를 포함하는 것을 특징으로 하는 드라이버 인터페이스 장치.
  6. 제5항에 있어서,
    상기 제1 시간은 상기 제2 시간과 같은 것을 특징으로 하는 드라이버 인터페이스 장치.
KR1020070002925A 2007-01-10 2007-01-10 드라이버 인터페이스 장치 KR20080065809A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070002925A KR20080065809A (ko) 2007-01-10 2007-01-10 드라이버 인터페이스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070002925A KR20080065809A (ko) 2007-01-10 2007-01-10 드라이버 인터페이스 장치

Publications (1)

Publication Number Publication Date
KR20080065809A true KR20080065809A (ko) 2008-07-15

Family

ID=39816484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070002925A KR20080065809A (ko) 2007-01-10 2007-01-10 드라이버 인터페이스 장치

Country Status (1)

Country Link
KR (1) KR20080065809A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11872990B2 (en) 2021-04-12 2024-01-16 Hyundai Kefico Corporation Control method and system for protecting clutch friction elements of automatic transmission and automatic transmission vehicle including same system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0968952A (ja) * 1995-09-01 1997-03-11 Sanyo Electric Co Ltd 液晶表示装置
KR20000027753A (ko) * 1998-10-29 2000-05-15 김영환 액정모듈용 인터페이스회로
JP2003066888A (ja) * 2001-08-22 2003-03-05 Seiko Epson Corp 電気光学装置、その駆動方法および駆動回路、電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0968952A (ja) * 1995-09-01 1997-03-11 Sanyo Electric Co Ltd 液晶表示装置
KR20000027753A (ko) * 1998-10-29 2000-05-15 김영환 액정모듈용 인터페이스회로
JP2003066888A (ja) * 2001-08-22 2003-03-05 Seiko Epson Corp 電気光学装置、その駆動方法および駆動回路、電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11872990B2 (en) 2021-04-12 2024-01-16 Hyundai Kefico Corporation Control method and system for protecting clutch friction elements of automatic transmission and automatic transmission vehicle including same system

Similar Documents

Publication Publication Date Title
US8341324B2 (en) Serial peripheral interface and method for data transmission
TWI417703B (zh) 相容於通用序列匯流排協定之時脈同步方法
JP4071868B2 (ja) データ伝送装置
CN105915780B (zh) 图像信号处理器和包括图像信号处理器的装置
US8971469B2 (en) Serial data communication method and serial data communication device
US10866919B2 (en) Advanced peripheral bus based serial peripheral interface communication device
US20190362107A1 (en) Advanced peripheral bus based inter-integrated circuit communication device
JP2011138466A (ja) Ｉ２ｃ／ｓｐｉ制御インターフェース回路構造、集積回路構造およびバス構造
US9007357B2 (en) Methods and apparatus for processing serialized video data for display
TWI401659B (zh) 液晶顯示器之驅動裝置
WO2021259229A1 (zh) 模块间通信方法及系统
JP2008107937A (ja) バスリピータ
CN110825344A (zh) 一种异步数据传输方法和结构
KR100787220B1 (ko) 읽기 동작 및 쓰기 동작이 동시에 가능한 디바이스를구비한 전자장치 및 그 방법
KR20080065809A (ko) 드라이버 인터페이스 장치
KR20080080799A (ko) 메모리의 직렬 인터페이스 방법 및 장치
US20140258584A1 (en) Bus relay apparatus, integrated circuit apparatus, cable, connector, electronic appliance, and bus relay method
CN115756382A (zh) 视频处理方法、装置、电子组件及电子设备
US7224622B2 (en) Method for writing data into memory and the control device
US20210157759A1 (en) Data Transmission System Capable of Transmitting a Great Amount of Data
US20090216940A1 (en) Method for accessing a first-in-first-out (FIFO) buffer and a FIFO controller therefor
US20190190561A1 (en) Semiconductor device, electronic device, data transmission method, timing controller, and vehicle
US7899955B2 (en) Asynchronous data buffer
US20120140118A1 (en) Image output device and image synthesizing method
CN107210025B (zh) 显示系统、显示设备、电子装置和图像信号传输方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application