JPH0968952A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0968952A JPH0968952A JP22522795A JP22522795A JPH0968952A JP H0968952 A JPH0968952 A JP H0968952A JP 22522795 A JP22522795 A JP 22522795A JP 22522795 A JP22522795 A JP 22522795A JP H0968952 A JPH0968952 A JP H0968952A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- clock
- image signal
- driver
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ノイズ低減手段を多用してノイズ対策をする
と、液晶セルは容量性負荷であるから、誤動作を招きや
すい。とりわけいわゆる単純マトリクス型の場合には、
液晶セルの容量が駆動素子の負荷として直接作用し、更
に駆動素子の動作が直接表示内容に表現されるので、受
ける影響が大きい。 【解決手段】 液晶セルと、画信号と画信号に係わるク
ロックを受けて液晶セルに電界を印加する駆動回路と、
そのクロックを受けるクロックラインに設けられたノイ
ズ低減手段と、画信号を受けクロックに係わる時間画信
号を遅延させる選択的遅延手段とを設けたものであり、
これによってクロックのノイズ低減手段による表示不良
を改善することができる。
と、液晶セルは容量性負荷であるから、誤動作を招きや
すい。とりわけいわゆる単純マトリクス型の場合には、
液晶セルの容量が駆動素子の負荷として直接作用し、更
に駆動素子の動作が直接表示内容に表現されるので、受
ける影響が大きい。 【解決手段】 液晶セルと、画信号と画信号に係わるク
ロックを受けて液晶セルに電界を印加する駆動回路と、
そのクロックを受けるクロックラインに設けられたノイ
ズ低減手段と、画信号を受けクロックに係わる時間画信
号を遅延させる選択的遅延手段とを設けたものであり、
これによってクロックのノイズ低減手段による表示不良
を改善することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ノイズ対策された
液晶表示装置に関する。
液晶表示装置に関する。
【０００２】
【従来の技術】従来より液晶表示器においては、特開昭
６１−１７３２９６号公報に示されるように、液晶セル
に走査側と信号側の駆動回路を設け、画信号を画信号に
係わるクロックにしたがって駆動回路に取り込み、この
画信号に基づいて表示を行っていた。
６１−１７３２９６号公報に示されるように、液晶セル
に走査側と信号側の駆動回路を設け、画信号を画信号に
係わるクロックにしたがって駆動回路に取り込み、この
画信号に基づいて表示を行っていた。
【０００３】
【発明が解決しようとする課題】ところが斯る液晶表示
装置においては通常の電子機器と同様にノイズに対して
対策を行わなければならない。ノイズ対策は例えばグラ
ンド線を幅広くしたりグランド線の引き回しを多くする
などグランド線の強化や、高い周波数成分が最も多いと
いうクロックラインに抵抗、コイル、コンデンサなど減
衰もしくは相殺によるノイズ低減手段を用いることがな
されるのが一般的である。
装置においては通常の電子機器と同様にノイズに対して
対策を行わなければならない。ノイズ対策は例えばグラ
ンド線を幅広くしたりグランド線の引き回しを多くする
などグランド線の強化や、高い周波数成分が最も多いと
いうクロックラインに抵抗、コイル、コンデンサなど減
衰もしくは相殺によるノイズ低減手段を用いることがな
されるのが一般的である。
【０００４】然し乍ら、このようなノイズ低減手段を多
用してノイズ対策をすると、液晶セルは容量性負荷であ
るから、誤動作を招きやすい。とりわけ液晶セルがいわ
ゆる単純マトリクス型であって画素に能動素子を持たな
い場合には、液晶セルの容量が駆動素子の負荷として直
接作用し、更に駆動素子の動作が直接表示内容に表現さ
れるので、受ける影響が大きい。
用してノイズ対策をすると、液晶セルは容量性負荷であ
るから、誤動作を招きやすい。とりわけ液晶セルがいわ
ゆる単純マトリクス型であって画素に能動素子を持たな
い場合には、液晶セルの容量が駆動素子の負荷として直
接作用し、更に駆動素子の動作が直接表示内容に表現さ
れるので、受ける影響が大きい。
【０００５】例えば単純マトリクス型の液晶表示器で
図２に示すように、クロックＣＬ２が例えば液晶表示装
置のホストから与えられた破線で示す波形から、ノイズ
低減手段によって波形崩れを生じると、それによって画
信号のセットアップＳもしくはデータホールドＨ時間内
の画信号Ｄｘの取り込み誤りを生じて、例えば文字を表
示しているときに「エ」の字が「Ｉ」になったり、
「ン」が「シ」に近い表示になったりするので不都合で
あった。
図２に示すように、クロックＣＬ２が例えば液晶表示装
置のホストから与えられた破線で示す波形から、ノイズ
低減手段によって波形崩れを生じると、それによって画
信号のセットアップＳもしくはデータホールドＨ時間内
の画信号Ｄｘの取り込み誤りを生じて、例えば文字を表
示しているときに「エ」の字が「Ｉ」になったり、
「ン」が「シ」に近い表示になったりするので不都合で
あった。
【０００６】
【課題を解決するための手段】本発明は上述の点を考慮
して成されたもので、液晶セルと、画信号と画信号に係
わるクロックを受けて液晶セルに電界を印加する駆動回
路と、そのクロックを受けるクロックラインに設けられ
たノイズ低減手段と、画信号を受けクロックに係わる時
間画信号を遅延させる選択的遅延手段とを設けたもので
あり、これによってクロックのノイズ低減手段による表
示不良を改善することができる。
して成されたもので、液晶セルと、画信号と画信号に係
わるクロックを受けて液晶セルに電界を印加する駆動回
路と、そのクロックを受けるクロックラインに設けられ
たノイズ低減手段と、画信号を受けクロックに係わる時
間画信号を遅延させる選択的遅延手段とを設けたもので
あり、これによってクロックのノイズ低減手段による表
示不良を改善することができる。
【０００７】
【発明の実施の形態】図１は本発明実施例の液晶表示装
置のブロック図で、１は基板間に液晶を保持してなる液
晶セルで、ＴＦＴ液晶セルとか強誘電液晶セルなどでも
よいが、本発明が最も効果があるのは誤動作が直接表示
内容に影響する単純マトリクス型なので、上下の基板に
互いに直交する電極群（図示せず）を有し基板間に螺旋
状のネマティック液晶を有したいわゆるスーパーツイス
トネマティック液晶セルを例示している。
置のブロック図で、１は基板間に液晶を保持してなる液
晶セルで、ＴＦＴ液晶セルとか強誘電液晶セルなどでも
よいが、本発明が最も効果があるのは誤動作が直接表示
内容に影響する単純マトリクス型なので、上下の基板に
互いに直交する電極群（図示せず）を有し基板間に螺旋
状のネマティック液晶を有したいわゆるスーパーツイス
トネマティック液晶セルを例示している。
【０００８】２は、画信号Ｄと画信号に係わるクロック
ＣＬを受けて液晶セル１に電界を印加する駆動回路で、
所定の時間ずつ順次電極に走査電圧を印加する走査回路
２１と、画信号Ｄを受け走査回路２１の走査に合わせて
所定のバイアス電圧を印加するドライバ２２からなって
いる。このドライバ２２はクロックＣＬに同期してゲー
トＧのタイミングにより８本のデータバスから画信号Ｄ
を取り込み、取り込みのときはセットアップＳとデータ
ホールドＨ期間によりデータホールド中の画信号の状態
をレジスタに記憶させるものである。
ＣＬを受けて液晶セル１に電界を印加する駆動回路で、
所定の時間ずつ順次電極に走査電圧を印加する走査回路
２１と、画信号Ｄを受け走査回路２１の走査に合わせて
所定のバイアス電圧を印加するドライバ２２からなって
いる。このドライバ２２はクロックＣＬに同期してゲー
トＧのタイミングにより８本のデータバスから画信号Ｄ
を取り込み、取り込みのときはセットアップＳとデータ
ホールドＨ期間によりデータホールド中の画信号の状態
をレジスタに記憶させるものである。
【０００９】３は、クロックＣＬを受けるクロックライ
ンに設けられたノイズ低減手段で、ここではラインに直
列接続された抵抗Ｒとラインとグランド間に接続された
コンデンサＣとによるものを例示しているが、これに限
られるものではなく、コイルなどを用いたり半導体フィ
ルターを用いてもよい。
ンに設けられたノイズ低減手段で、ここではラインに直
列接続された抵抗Ｒとラインとグランド間に接続された
コンデンサＣとによるものを例示しているが、これに限
られるものではなく、コイルなどを用いたり半導体フィ
ルターを用いてもよい。
【００１０】４は、画信号Ｄを受けクロックに係わる時
間だけ画信号を遅延させる選択的遅延手段で、外部制御
付きバッファ回路６個と切り替え回路からなり、バッフ
ァ４１の直列接続の数を選択するように構成してある。
例えば液晶表示装置毎に、クロックＣＬの波形崩れや伝
送遅れに応じてこれが大きいときにはドライバ２２のゲ
ートＧへの信号を３つのバッファ４１を通過させてから
供給するように切り替え回路を選択し、３連結されたバ
ッファのみをアクティブにし他のバッファをハイインピ
ーダンスに固定することでドライバ２２における画信号
Ｄの取り込みを最大１００ナノ秒遅らせる。一方クロッ
クＣＬの波形崩れや伝送遅れが小さいときには、ドライ
バ２２のゲートＧへの信号を１つのバッファ４１を通過
させて供給することで、ドライバ２２における画信号Ｄ
の取り込みを３０ナノ秒程度遅らせ、それによってデー
タホールドのタイミングを合わせるものである。
間だけ画信号を遅延させる選択的遅延手段で、外部制御
付きバッファ回路６個と切り替え回路からなり、バッフ
ァ４１の直列接続の数を選択するように構成してある。
例えば液晶表示装置毎に、クロックＣＬの波形崩れや伝
送遅れに応じてこれが大きいときにはドライバ２２のゲ
ートＧへの信号を３つのバッファ４１を通過させてから
供給するように切り替え回路を選択し、３連結されたバ
ッファのみをアクティブにし他のバッファをハイインピ
ーダンスに固定することでドライバ２２における画信号
Ｄの取り込みを最大１００ナノ秒遅らせる。一方クロッ
クＣＬの波形崩れや伝送遅れが小さいときには、ドライ
バ２２のゲートＧへの信号を１つのバッファ４１を通過
させて供給することで、ドライバ２２における画信号Ｄ
の取り込みを３０ナノ秒程度遅らせ、それによってデー
タホールドのタイミングを合わせるものである。
【００１１】このような選択的遅延手段４は、液晶表示
装置にデータを送るホスト側、液晶表示装置のコントロ
ーラ、液晶表示装置のコントローラからドライバ２２の
間、ドライバ２２の内部などに設置することができ、好
ましくは、ノイズ低減手段３の効果を確認後設定できる
液晶表示装置のコントローラからドライバ２２の間（図
１の例の場合）、もしくはドライバ２２の内部が好まし
く、他方選択は図のように選択的遅延手段の中に切り替
え回路を持つのではなく制御信号で切り替えるほうが好
ましい。また上述したバッファ４１を用いるものでな
く、フリップフロップやシフトレジスタを用いて構成し
てもよい。
装置にデータを送るホスト側、液晶表示装置のコントロ
ーラ、液晶表示装置のコントローラからドライバ２２の
間、ドライバ２２の内部などに設置することができ、好
ましくは、ノイズ低減手段３の効果を確認後設定できる
液晶表示装置のコントローラからドライバ２２の間（図
１の例の場合）、もしくはドライバ２２の内部が好まし
く、他方選択は図のように選択的遅延手段の中に切り替
え回路を持つのではなく制御信号で切り替えるほうが好
ましい。また上述したバッファ４１を用いるものでな
く、フリップフロップやシフトレジスタを用いて構成し
てもよい。
【００１２】
【発明の効果】以上の如く本発明は、ノイズ低減手段を
用いたノイズ対策においてそのノイズ低減手段をどのよ
うな構成でまたどの程度のものにするかに係わらず、簡
単な構成で、誤動作を発生させにくくすることができ
る。これにより液晶セルの容量が駆動素子の負荷として
直接作用し、駆動素子の動作が直接表示内容に表現され
る単純マトリクス型の液晶表示装置にあっても、画信号
のセットアップもしくはデータホールドの画信号の取り
込みが正確となり、例えば文字を表示しているときの文
字欠落や文字欠けが発生しないように調節できるもので
ある。
用いたノイズ対策においてそのノイズ低減手段をどのよ
うな構成でまたどの程度のものにするかに係わらず、簡
単な構成で、誤動作を発生させにくくすることができ
る。これにより液晶セルの容量が駆動素子の負荷として
直接作用し、駆動素子の動作が直接表示内容に表現され
る単純マトリクス型の液晶表示装置にあっても、画信号
のセットアップもしくはデータホールドの画信号の取り
込みが正確となり、例えば文字を表示しているときの文
字欠落や文字欠けが発生しないように調節できるもので
ある。
【図１】本発明実施例の液晶表示装置のブロック図であ
る。
る。
【図２】液晶表示装置の画信号取り込みタイミングの説
明図である。
明図である。
１ 液晶セル ２ 駆動回路 ３ ノイズ低減手段 ４ 選択的遅延手段
Claims (1)
- 【請求項１】 液晶セルと、画信号と画信号に係わるク
ロックを受けて前記液晶セルに電界を印加する駆動回路
と、前記クロックを受けるクロックラインに設けられた
ノイズ低減手段と、前記画信号を受け前記クロックに係
わる時間画信号を遅延させる選択的遅延手段とを具備し
たことを特長とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22522795A JPH0968952A (ja) | 1995-09-01 | 1995-09-01 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22522795A JPH0968952A (ja) | 1995-09-01 | 1995-09-01 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0968952A true JPH0968952A (ja) | 1997-03-11 |
Family
ID=16825987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22522795A Pending JPH0968952A (ja) | 1995-09-01 | 1995-09-01 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0968952A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100658375B1 (ko) * | 1998-04-23 | 2006-12-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치, 화상 표시 장치 및 표시 장치 구동 방법 |
| KR20080065809A (ko) * | 2007-01-10 | 2008-07-15 | 엘지전자 주식회사 | 드라이버 인터페이스 장치 |
| KR100878244B1 (ko) * | 2002-09-12 | 2009-01-13 | 삼성전자주식회사 | 구동 전압 생성 회로 및 이를 이용한 액정 표시 장치 |
-
1995
- 1995-09-01 JP JP22522795A patent/JPH0968952A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100658375B1 (ko) * | 1998-04-23 | 2006-12-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치, 화상 표시 장치 및 표시 장치 구동 방법 |
| KR100878244B1 (ko) * | 2002-09-12 | 2009-01-13 | 삼성전자주식회사 | 구동 전압 생성 회로 및 이를 이용한 액정 표시 장치 |
| KR20080065809A (ko) * | 2007-01-10 | 2008-07-15 | 엘지전자 주식회사 | 드라이버 인터페이스 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101242727B1 (ko) | 신호 생성 회로 및 이를 포함하는 액정 표시 장치 | |
| JPH08101669A (ja) | 表示装置駆動回路 | |
| US20100090992A1 (en) | Data driving apparatus and display device comprising the same | |
| JP3844668B2 (ja) | 液晶表示装置の駆動方法及び駆動回路 | |
| US6587089B1 (en) | LCD panel and LCD device equipped therewith | |
| US20050030275A1 (en) | Apparatus and method for processing signals | |
| JPH0968952A (ja) | 液晶表示装置 | |
| EP0841653B1 (en) | Active matrix display device | |
| JP3501530B2 (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
| JPH07199872A (ja) | 液晶表示装置 | |
| JPH04234727A (ja) | 液晶表示装置 | |
| JPH08248926A (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
| JPH10149141A (ja) | 液晶表示装置 | |
| JP2673804B2 (ja) | マトリクス表示装置 | |
| JPH0962232A (ja) | 液晶表示装置 | |
| JP3062552B2 (ja) | 液晶表示装置及びその検査方法 | |
| JPH08305322A (ja) | 表示装置 | |
| JPH11133922A (ja) | 液晶表示装置 | |
| JPH08146919A (ja) | 液晶駆動装置及び液晶駆動方法 | |
| JPH07333577A (ja) | 液晶表示装置 | |
| KR100961947B1 (ko) | 입력 클록 에러 검출 방법 | |
| KR20110051569A (ko) | 액정 표시 장치 | |
| KR19980060002A (ko) | 액정 표시 장치의 게이트 구동 집적 회로 | |
| JPH01174185A (ja) | 液晶表示装置 | |
| KR100980013B1 (ko) | 액정 표시 장치 및 그 구동 방법 |