JP2000081858A - 電気光学装置の駆動回路及び電気光学装置並びに電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 駆動回路を内蔵すると共に複数のデータ線を
同時駆動する型の液晶装置等において、基板上領域を効
率的に利用することにより装置を小型化する。 【解決手段】 液晶装置の基板（１０）上には、画像信
号をサンプリングするサンプリング回路（３０１）と、
相隣接する複数本のデータ線（６ａ）に接続されたサン
プリングスイッチ（３０２）毎に同時に、サンプリング
制御信号を供給するデータ線駆動回路（１０１）とを備
える。データ線駆動回路は、シフトレジスタ回路（４０
０）から転送信号が入力されると、波形整形してサンプ
リング制御信号として出力する薄膜トランジスタを有す
るインバータ（５０１〜５０３）を、各ラッチ回路に対
応して夫々含むバッファ回路（５００）を備える。この
薄膜トランジスタは、チャネル幅の方向が横方向である
と共に複数のデータ線幅に等しいチャネル幅を持つチャ
ネル部分を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下適宜、ＴＦＴと称す）等のトランジスタ駆動によ
るアクティブマトリクス駆動方式の液晶装置等の電気光
学装置を駆動するためのデータ線駆動回路等を含む駆動
回路及びそのような駆動回路を内蔵する型の電気光学装
置の技術分野に属し、特に、高ドット周波数やカラー画
像信号に対応すべく複数のデータ線を同時に駆動する駆
動方式を採る電気光学装置の駆動回路及びそのような駆
動回路を内蔵する型の電気光学装置の技術分野に属す
る。

【０００２】

【従来の技術】この種の電気光学装置の駆動回路は、電
気光学装置の画像表示領域に配線されたデータ線や走査
線に画像信号や走査信号を所定タイミングで供給するた
めのデータ線駆動回路、走査線駆動回路、サンプリング
回路等を含んで構成されている。

【０００３】このような駆動回路は、線順次駆動方式を
採る場合には、外部から１本の画像信号線上に供給され
る画像信号を、データ線駆動回路から各データ線に対応
して順次供給されるサンプリング制御信号に応じて、各
データ線に対応して設けられた複数のサンプリングスイ
ッチにより夫々サンプリングして、各データ線に線順次
で供給するように構成されている。また一般に、データ
線駆動回路は、基準クロックに応じて転送信号を順次出
力する複数配列されたラッチ回路を含むシフトレジスタ
回路を備えている。更に、このラッチ回路とサンプリン
グ回路との間に、バッファ回路を介在させることによ
り、転送信号の波形を整形して前述のサンプリング制御
信号とすると共に、ラッチ回路の駆動能力がサンプリン
グスイッチを駆動するのに十分でなくても、バッファ回
路によりサンプリングスイッチの負荷に十分対応できる
ように構成されている。

【０００４】ここで、近時における表示画像の高品位化
の要請の下、液晶装置等の電気光学装置におけるドット
周波数は、例えばＸＧＡ方式、ＳＸＧＡ方式、ＥＷＳ方
式の如くに益々高められて来ている。このようにドット
周波数が高くなると、前述したサンプリングスイッチに
おけるサンプリング能力が不足したり、駆動回路を構成
する各ＴＦＴにおける遅延時間が表示画像の品位に悪影
響を及ぼすようになる。例えば、次のデータ線に前のデ
ータ線用の画像信号が書込まれてゴーストやクロストー
クが生じたりする問題点が生じる。しかるに、これに対
処するためにサンプリングスイッチや各ＴＦＴの性能自
体を高めるのでは、コストの顕著な上昇を招いてしま
う。

【０００５】このため最近では、例えば画像信号を予め
シリアル−パラレル変換して複数のパラレルな画像信号
に分けた後、或いはカラー画像信号の場合に色毎のパラ
レルな画像信号に分けた後に、電気光学装置に設けられ
た複数の画像信号線上に供給するようにし、サンプリン
グ回路においては複数のシリアル−パラレル等されたパ
ラレルな画像信号を同時にサンプリングして、複数本
（例えば、６本、１２本、２４本など）のデータ線に同
時に供給する技術が開発されている。この技術によれ
ば、同時に駆動するデータ線の本数ｎに応じて、各サン
プリングスイッチがサンプリングする時間を、約ｎ倍に
出来るため、駆動回路における駆動周波数を実質的に１
／ｎ程度にまで下げることが出来る。即ち、前述のよう
に、サンプリングスイッチや各ＴＦＴの性能自体を向上
させる必要なく、高ドット周波数に対処することが可能
となる。

【０００６】このように複数のデータ線を同時駆動する
場合、複数のサンプリングスイッチに対して同時に或い
は同一のサンプリング制御信号を供給するために、デー
タ線駆動回路では、複数のサンプリングスイッチの負荷
の合計に耐え得るだけの駆動能力が必要となる。即ち、
前述のラッチ回路とサンプリングスイッチとの間に介在
するバッファ回路の駆動能力を複数のサンプリングスイ
ッチの負荷の合計に応じて高めねばならない。このため
には、バッファ回路に含まれるインバータを構成するＴ
ＦＴのサイズを大きくすればよい。但し、単純にこのＴ
ＦＴのサイズを大きくしたのでは、今度は、このＴＦＴ
を転送信号で駆動するラッチ回路における駆動能力を高
める必要性が生じてしまい、特に通常消費電力が大きい
ことが当該電気光学装置の分野において問題視されるシ
フトレジスタ回路における消費電力が一層増加してしま
う。そこで、バッファ回路を直列接続された複数段のイ
ンバータから構成して、バッファ回路における駆動能力
を各インバータ毎に段階的に高める構成が一般に採られ
ている。即ち、バッファ回路のラッチ回路側の段のイン
バータを構成するＴＦＴのサイズは小さく、且つバッフ
ァ回路のサンプリングスイッチ側の段のインバータを構
成するＴＦＴのサイズは大きくなる構成が採られてい
る。

【０００７】他方、上述の如き駆動回路を液晶装置等の
電気光学装置の本体を構成する基板上に設けた駆動回路
内蔵型の電気光学装置が開発されている。この駆動回路
内蔵型の電気光学装置は、駆動回路を別基板上に形成し
て外付けする型の電気光学装置と比べて、装置全体の小
型化やコスト低下を図る上で有利である。

【０００８】

【発明が解決しようとする課題】しかしながら、前述し
た複数段のインバータから構成されるバッファ回路を、
前述した駆動回路内蔵型の液晶装置に設けようとする
と、液晶装置等の基板上領域における大型化したバッフ
ァ回路による占有面積や非有効利用面積の増加が問題と
なる。特に、前述した従来の線順次駆動方式の液晶装置
のように、データ線に沿って縦方向に長手状に伸びるＴ
ＦＴから各インバータを構成して、これをデータ線に沿
って縦方向に複数段直列に接続したのでは、通常画像信
号線とシフトレジスタ回路との間に存在する走査線に沿
った横長の基板上領域に占める、バッファ回路による非
有効利用面積の割合が顕著に大きくなってしまうという
問題点がある。そして、最終的には、画像表示領域の上
又は下のデータ線駆動回路を形成するための非画像表示
領域が広がってしまい、装置全体の小型軽量化や同一装
置サイズにおける画像表示領域の大型化という、当該電
気光学装置の技術分野における一般的要請に反する事態
を招くという問題点がある。

【０００９】本発明は上述した問題点に鑑みなされたも
のであり、駆動回路内蔵型であり且つ複数のデータ線を
同時駆動する駆動方式を採る液晶装置等の電気光学装置
において、基板上領域を効率的に利用することにより、
装置の小型化又は同一装置サイズにおける画像表示領域
の大型化を可能ならしめる電気光学装置の駆動回路及び
該駆動回路を内蔵する電気光学装置を提供することを課
題とする。

【００１０】

【課題を解決するための手段】本発明の電気光学装置の
駆動回路は上記課題を解決するために、一対の基板間に
電気光学物質が挟持されてなり、該一対の基板の一方の
基板上に相交差する複数のデータ線及び複数の走査線を
備えた電気光学装置の駆動回路であって、前記一方の基
板上に、サンプリング制御信号に応じて画像信号をサン
プリングして前記複数のデータ線に夫々供給する複数の
サンプリングスイッチと、前記複数のサンプリングスイ
ッチに対して相隣接するｎ（但し、ｎは２以上の整数）
本のデータ線に接続されたサンプリングスイッチ毎に同
時に前記サンプリング制御信号を供給するデータ線駆動
回路とを備えており、前記データ線駆動回路は転送信号
を順次出力するシフトレジスタ回路と、前記転送信号を
前記サンプリング制御信号として出力するためのバッフ
ァ回路とを備えており、前記バッファ回路を構成する少
なくとも１つのトランジスタは、前記一方の基板上でチ
ャネル幅の方向が前記データ線に交差する方向に延在さ
れてなることを特徴とする。

【００１１】本発明の電気光学装置の駆動回路によれ
ば、データ線駆動回路により、サンプリング制御信号が
相隣接するｎ本のデータ線に接続されたサンプリングス
イッチ毎に同時に、ｎ個のサンプリングスイッチに供給
される。この際、データ線駆動回路では、シフトレジス
タ回路により転送信号が順次出力され、この転送信号が
バッファ回路を介して、上述のサンプリング制御信号と
して出力される。すると、各サンプリングスイッチによ
り、画像信号が、サンプリング制御信号に応じてサンプ
リングされて、複数のデータ線に夫々供給される。この
ように、複数のサンプリングスイッチを同時駆動するこ
とにより、例えばＸＧＡ、ＳＸＧＡ、ＥＷＳ等のドット
周波数の高い画像信号に対応しても、データ線を駆動す
ることが可能となる。

【００１２】ここで特に、バッファ回路に含まれるトラ
ンジスタの少なくともいずれかひとつは、一方の基板上
でチャネル幅の方向がデータ線に交差する方向（例え
ば、走査線に平行な又はほぼ平行な方向）である。従っ
て、従来の線順次駆動方式における各ラッチ回路に対応
してインバータを含むバッファ回路のように、インバー
タを構成するトランジスタをそのチャネル幅が１本のデ
ータ線の幅（即ち、データ線のピッチ）に収まるように
配置する場合と比較して、本発明では、チャネル幅が広
い（即ち、より大負荷のサンプリング回路を駆動可能
な、駆動能力の高い大サイズの）トランジスタを設ける
ことが可能となる。

【００１３】或いは、従来の線順次駆動方式におけるシ
フトレジスタの出力に対応してインバータを含むバッフ
ァ回路のように、インバータを構成するＴＦＴをそのチ
ャネル幅の方向がデータ線に平行な縦方向に一致させつ
つ、データ線のピッチに収まるように配置する場合と比
較して、基板上のデータ線に平行な縦方向の領域内でチ
ャネル幅が広く大サイズのＴＦＴをインバータ用に設け
ることが可能となる。

【００１４】本発明の一態様では、前記トランジスタの
チャネルは相隣接する２本以上ｎ本以下のデータ線ピッ
チ内の幅を有することを特徴とする。

【００１５】この態様によれば、従来の線順次駆動方式
では、データ線のピッチに対応する縦長のトランジスタ
を基板上にレイアウトしていたが、本発明では、同時駆
動されるｎ本のデータ線の合計幅に収まるようにしつつ
チャネル幅の方向がデータ線に交差する方向であるよう
にして、シフトレジスタ回路及びサンプリング回路との
間における走査線に沿って長手状に伸びる基板上領域を
効率的に利用して、複数本のデータ線の合計幅に対応す
る横長で大サイズのトランジスタを基板上にレイアウト
することが可能となる。

【００１６】以上の結果、本発明によれば、基板上領域
の有効利用を図りつつ、同時駆動するデータ線数の増加
に応じてサンプリング回路における負荷が大きくなって
も、それを駆動可能な大サイズのトランジスタからなる
インバータを含むバッファ回路を設けることができ、省
スペース化された当該駆動回路により、高いドット周波
数の場合にも良好な駆動動作が可能となる。

【００１７】本発明の電気光学装置の駆動回路の一の態
様では、前記バッファ回路は、直列接続されたｍ（但
し、ｍは２以上の整数）段のインバータを前記各ラッチ
回路に対応して夫々含む。

【００１８】この態様によれば、インバータをｍ段にし
て各段のインバータを構成するトランジスタのサイズを
段階的に大きくすることにより、インバータ全体で駆動
可能なサンプリング回路における負荷を大きくでき、即
ち同時駆動可能なサンプリングスイッチの数を増やすこ
とが可能となる。

【００１９】従って、特にラッチ回路側から見て初段の
インバータを構成するトランジスタのサイズは比較的小
さくて済むため、このトランジスタに転送信号を入力す
るラッチ回路を構成するトランジスタのサイズも小さく
て済む。このため、複数のラッチ回路を含んで構成され
るシフトレジスタ回路における低消費電力化を図ること
も可能となる。

【００２０】但し、インバータの段数（ｍ）を増加させ
ると、これらのインバータを構成するトランジスタによ
る遅延時間の合計も増加する。従って実践上は、この遅
延時間の合計が最終的に表示画像に悪影響を及ぼすこと
がない様に、ドット周波数や必要とされる仕様や画像品
位等を勘案して、このインバータの段数（ｍ）を定める
ようにする。

【００２１】この態様では、前記各ラッチ回路側から数
えてｉ＋１段目のインバータの有する前記トランジスタ
の前記チャネル幅が、ｉ段目のインバータの有する前記
トランジスタの前記チャネル幅より大きくしてもよい。

【００２２】このように構成すれば、各段のインバータ
を構成するトランジスタのサイズが段階的に大きくなる
ので、インバータ全体で駆動可能なサンプリング回路に
おける負荷を大きくでき、同時駆動可能なサンプリング
スイッチの数を増やすことが可能となる。

【００２３】このバッファ回路が、ｍ段のインバータを
含む態様では、前記ｍ段のインバータは、蛇行してお
り、前記シフトレジスタ回路に近い側から前記データ線
に交差する第1方向に伸びる第1部分と該第１部分から前
記第1方向と逆の方向に伸びる部分とが前記走査線に交
差する方向に順に配列されてもよい。

【００２４】このように構成すれば、蛇行している分だ
け、インバータを構成するトランジスタのチャネル幅を
広くとれる。例えば、Ｓ字に蛇行させれば、単純に第１
方向に真っ直ぐにチャネル幅をとる場合と比較して約３
倍の広さのチャネル幅を確保でき、従って、該チャネル
幅の増加に応じて、トランジスタの駆動能力を高めるこ
とが可能となる。

【００２５】この場合更に、前記第１及び第２部分間
で、前記第１方向に伸びる電源配線を共用してもよい。

【００２６】このように構成すれば、第１及び第２部分
間で、第１方向に伸びる電源配線を共用するので、共用
しない場合と比べて、バッファ回路全体における第１方
向に直角な方向（例えば、データ線に沿った縦方向）の
長さを、共用する電源配線の幅分だけ短くすることが可
能となる。

【００２７】本発明の電気光学装置の駆動回路の他の態
様では、前記バッファ回路は、１段のインバータを前記
各ラッチ回路に対応して夫々含む。

【００２８】この態様によれば、バッファ回路を構成す
るインバータは１段であるため、バッファ回路全体の遅
延時間は、当該１段のインバータを構成するトランジス
タにおける遅延時間と完全に又はほぼ等しい。このた
め、インバータが複数段あって遅延時間が直列に加算さ
れる場合と比較して、遅延時間が短くて済む。

【００２９】この態様では、前記１段のインバータは、
前記データ線に交差する方向に夫々伸びると共に前記走
査線に交差する方向に順に配列されるように並列接続さ
れた複数のインバータからなってもよい。

【００３０】このように構成すれば、１段のインバータ
は、並列接続されており走査線に交差する方向（例え
ば、データ線に平行又はほぼ平行な方向）に順に配列さ
れた複数のインバータからなるので、同時駆動されるデ
ータ線の合計幅に応じた広さを有する基板上領域を効率
的に利用して当該インバータをレイアウトできる。

【００３１】この場合更に、前記並列接続された複数の
インバータ間で、前記データ線に交差する方向に伸びる
電源配線を共用してもよい。

【００３２】このように構成すれば、並列接続された複
数のインバータ間で、データ線に交差する方向に伸びる
電源配線を共用するので、共用しない場合と比べて、バ
ッファ回路全体におけるこの方向に交差する方向（例え
ば、データ線に平行又はほぼ平行な方向）の長さを、共
用する電源配線の幅分だけ短くすることが可能となる。

【００３３】本発明の電気光学装置の駆動回路の他の態
様では、前記トランジスタは、相補型トランジスタから
なる。

【００３４】この態様によれば、相補型トランジスタに
より、各インバータの入力インピーダンスを上げること
ができ、駆動能力の小さいラッチ回路からの転送信号に
基づいて、当該相補型トランジスタを介して大負荷のサ
ンプリングスイッチが駆動可能となる。

【００３５】本発明の電気光学装置の駆動回路の他の態
様では、前記データ線駆動回路は、前記ラッチ回路と前
記バッファ回路との間に夫々、前記転送信号の信号幅を
所定値に制限する位相調整回路を更に含む。

【００３６】この態様によれば、ラッチ回路とバッファ
回路との間に介在する位相調整回路により、転送信号の
信号幅（信号がハイレベルとされる時間）が所定値（所
定時間幅）に制限されるので、ラッチ回路から相前後し
て出力される転送信号間での重なりが低減されるため、
このような重なりに起因して発生する、相前後して駆動
されるデータ線間（即ち、ｎ本おきのデータ線間）にお
けるクロストークやゴーストを未然に防止することが可
能となる。

【００３７】本発明の電気光学装置の駆動回路の他の態
様では、前記一方の基板上には、複数の画像信号線が前
記走査線に沿って配列されており、前記バッファ回路
は、前記複数の画像信号線と前記シフトレジスタ回路と
の間における前記基板上領域に形成される。

【００３８】この態様によれば、サンプリング回路は、
複数の画像信号線上に供給される画像信号をサンプリン
グ制御信号に応じてサンプリングする。ここで、バッフ
ァ回路は、複数の画像信号線とシフトレジスタ回路との
間における基板上領域に形成されるので、画像信号線や
走査線に沿った横長の領域に、横長のインバータを配置
することにより、基板上領域の効率的利用が図られる。

【００３９】本発明の電気光学装置の駆動回路の他の態
様では、前記画像信号は、ｎシリアル−パラレル変換さ
れており、ｎ本の画像信号線を介して前記サンプリング
回路に供給される。

【００４０】この態様によれば、画像信号は、ｎシリア
ル−パラレル変換されており、ｎ本の画像信号線を介し
てサンプリング回路に供給される。従って、例えばＸＧ
Ａ、ＳＸＧＡ、ＥＷＳ等の如くドット周波数が高い場合
にも、比較的サンプリング能力の低い或いは遅延時間等
についての性能の比較的低いサンプリング回路等を用い
ても、シリアル−パラレル変換により高品位の画像表示
が可能となる。

【００４１】本発明の電気光学装置は上記課題を解決す
るために、上述した本発明の電気光学装置の駆動回路を
備える。

【００４２】本発明の電気光学装置によれば、上述した
本発明の駆動回路を備えているので、装置全体の小型化
や同一サイズの装置における画像表示領域の大型化が可
能であり、同時に高品位の画像表示が可能な液晶装置等
の電気光学装置を実現できる。

【００４３】本発明の電気光学装置の一の態様では、基
板の一方の基板上には、マトリクス状に配置された複数
の画素電極と、該複数の画素電極を夫々駆動する複数の
トランジスタとを更に備えており、前記複数のデータ線
及び走査線は、前記複数のトランジスタに夫々接続され
ている。

【００４４】この態様によれば、高品位の画像表示が可
能な所謂ＴＦＴアクティブマトリクス駆動方式の液晶装
置等の電気光学装置を実現できる。

【００４５】本発明の電子機器は上記課題を解決するた
めに、上述した本発明の電気光学装置を備える。

【００４６】この態様によれば、高品位な画像が可能な
電気光学装置を備えた電子機器を提供することができ
る。

【００４７】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにする。

【００４８】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００４９】（液晶装置の第1実施形態）本発明による
電気光学装置の一例である液晶装置の第1実施形態の構
成及び動作について、図１から図８を参照して説明す
る。

【００５０】先ず、液晶装置の回路構成について図１の
ブロック図を参照して説明する。

【００５１】図１は、液晶装置の画像表示領域を構成す
るマトリクス状に形成された複数の画素における各種素
子、配線等の等価回路である。

【００５２】図１において、本実施形態による液晶装置
の画像表示領域を構成するマトリクス状に形成された複
数の画素は、画素電極９ａを制御するためのＴＦＴ３０
がマトリクス状に複数形成されており、画像信号が供給
されるデータ線６ａが当該ＴＦＴ３０のソースに電気的
に接続されている。

【００５３】本実施形態では特に、データ線６ａに書き
込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、当該液晶装置に
画像信号Ｓ１、Ｓ２、…、Ｓｎを供給する画像信号処理
回路内のシリアル−パラレル変換回路によって予めｎ
（ｎは２以上の整数）シリアル−パラレル変換されてお
り、相隣接するｎ本のデータ線６ａからなるグループ毎
に、シリアル−パラレル変換された画像信号を同時に供
給するように構成されている。シリアル−パラレル変換
数については一般には、ドット周波数が相対的に低いか
或いは後述のサンプリング回路におけるサンプリング能
力が相対的に高ければ、例えば３シリアル−パラレル変
換、６シリアル−パラレル変換等のように小さく設定し
てもよい。逆に、ドット周波数が相対的に高いか或いは
サンプリング能力が相対的に低ければ、例えば１２シリ
アル−パラレル変換、２４シリアル−パラレル変換等の
ように大きく設定してもよい。尚、このシリアル−パラ
レル変換数としては、カラー画像信号が３つの色（赤、
青、黄）に係る信号からなることとの関係から、３の倍
数であると、ＮＴＳＣ表示やＰＡＬ表示等のビデオ表示
をする際に制御や回路を簡易化する上で好ましい。ま
た、近時のＸＧＡ方式、ＳＸＧＡ方式、ＥＷＳ方式等の
高ドット周波数の場合には、既存のＴＦＴ製造技術に鑑
みれば、例えば１２シリアル−パラレル変換、２４シリ
アル−パラレル変換等のようにシリアル−パラレル変換
数を大きく設定するのが好ましい。

【００５４】また、ＴＦＴ３０のゲートに走査線３ａが
電気的に接続されており、所定のタイミングで、走査線
３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、こ
の順に線順次で印加するように構成されている。画素電
極９ａは、ＴＦＴ３０のドレインに電気的に接続されて
おり、スイッチング素子であるＴＦＴ３０を一定期間だ
けそのスイッチを閉じることにより、データ線６ａから
供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイ
ミングで書き込む。画素電極９ａを介して液晶に書き込
まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、
対向基板（後述する）に形成された対向電極（後述す
る）との間で一定期間保持される。液晶は、印加される
電圧レベルにより分子集合の配向や秩序が変化すること
により、光を変調し、階調表示を可能にする。ノーマリ
ーホワイトモードであれば、印加された電圧に応じて入
射光がこの液晶部分を通過不可能とされ、ノーマリーブ
ラックモードであれば、印加された電圧に応じて入射光
がこの液晶部分を通過可能とされ、全体として液晶装置
からは画像信号に応じたコントラストを持つ光が出射す
る。ここで、保持された画像信号がリークするのを防ぐ
ために、画素電極９ａと対向電極との間に形成される液
晶容量と並列に蓄積容量７０を付加する。例えば、画素
電極９ａの電圧は、ソース電圧が印加された時間よりも
３桁も長い時間だけ蓄積容量７０により保持される。こ
れにより、保持特性は更に改善され、コントラスト比の
高い液晶装置が実現できる。

【００５５】次に、図２を参照して、本実施形態の液晶
装置の駆動回路を説明する。尚、図２は、上述のように
走査線、データ線等が設けられた画像表示部と共に、該
画像表示部の周辺における液晶装置の基板上に設けらた
駆動回路を示すブロック図である。

【００５６】図２において、液晶装置のＴＦＴアレイ基
板１０上には、その中央付近に、図１で説明した走査線
３ａ、データ線６ａ等が設けられた画像表示部１００ａ
が設けられており、その周辺には、データ線駆動回路１
０１、走査線駆動回路１０４及びサンプリング回路３０
１を含む駆動回路２００が設けられている。即ち、本実
施形態の液晶装置は、ＴＦＴアレイ基板１０上に、駆動
回路２００が形成された駆動回路内蔵型のＴＦＴアクテ
ィブマトリクス駆動方式の液晶装置として構成されてい
る。

【００５７】走査線駆動回路１０４は、外部の画像信号
処理回路から供給される画像信号の垂直同期信号に応じ
た所定タイミングで、走査線３ａに対して走査信号Ｇ
１、Ｇ２、…、Ｇｍをパルス的に線順次で供給する。

【００５８】データ線駆動回路１０１は、走査線駆動回
路１０４が走査線３ａに走査信号Ｇ１、Ｇ２、…、Ｇｍ
を送るのに合わせて、サンプリング制御信号線１１４を
介してサンプリング制御信号Ｘ１、Ｘ２、…、Ｘｎをサ
ンプリング回路３０１を構成する各サンプリングスイッ
チ３０２の制御端子に供給する。サンプリング回路３０
１は、このサンプリング制御信号Ｘ１、Ｘ２、…、Ｘｎ
に応じて、画像信号線１１５に供給される画像信号をサ
ンプリングして、データ線６ａに供給する。本実施形態
では特に、１２シリアル−パラレル変換された画像信号
ＶＩＤ１〜ＶＩＤ１２に対応して相隣接する１２本のデ
ータ線に接続されたサンプリングスイッチ３０２が、同
一サンプリング制御信号に応じて同時にオン状態とさ
れ、これら１２本のデータ線６ａには同時に、画像信号
ＶＩＤ１〜ＶＩＤ１２のうちの夫々に対応する一つが供
給される。

【００５９】次に、図３及び図４を参照して、データ線
駆動回路１０１及びサンプリング回路３０１のより詳細
な構成についてその動作と共に説明する。尚、図３は、
データ線駆動回路１０１を構成するラッチ回路４０１等
を、サンプリング回路３０１等と共に示すブロック図で
あり、図４は、データ線駆動回路１０１内における各種
の信号のタイミングチャートである。

【００６０】図３において、データ線駆動回路１０１
は、転送信号を順次出力するシフトレジスタ回路４００
と、順次出力された転送信号を波形整形するバッファ回
路５００とを備えて構成されている。シフトレジスタ回
路４００は、直列接続された複数段の遅延型フリップフ
ロップ回路等からなるラッチ回路４０１で構成されてい
る。各ラッチ回路４０１に接続された複数の例えばＮＡ
ＮＤ回路４０３等からなる位相調整回路４０２とを備え
る。バッファ回路５００は、直列接続された３段のイン
バータ５０１、５０２及び５０３を、同時駆動するサン
プリングスイッチ３０２のグループ毎に備える。

【００６１】図３及び図４に示すように、シフトレジス
タ回路４００は、次のように構成されている。

【００６２】即ち、画像信号ＶＩＤ１〜ＶＩＤ１２の水
平同期信号に同期したスタートパルスＳＰが外部の画像
信号処理回路から入力されると、先ず左端段のラッチ回
路４０１がＸ側基準クロック信号ＣＬＸ（及びその反転
クロック信号ＣＬＸ’）に基づく転送動作を開始し、転
送信号ＳＴ１を位相調整回路４０２中の対応するＮＡＮ
Ｄ回路４０３に出力すると共に転送信号ＳＴ１を次段の
ラッチ回路４０１に出力する。すると、この次段のラッ
チ回路４０１が、Ｘ側基準クロック信号ＣＬＸ（及びそ
の反転クロック信号ＣＬＸ’）に基づく転送動作を開始
し、転送信号ＳＴ１の立ち下がりのタイミングで立ち上
がる転送信号ＳＴ２を位相調整回路４０２中の対応する
ＮＡＮＤ回路４０３に出力すると共に転送信号ＳＴ２を
次段のラッチ回路４０１に出力する。そして以下同様の
転送動作を各段のラッチ回路４０１により順次行って、
一水平走査期間に転送信号ＳＴ１、ＳＴ２、…、ＳＴｎ
を一通り位相調整回路４０２に出力するように構成され
ている。

【００６３】また、位相調整回路４０２は、左から数え
て奇数段目の各ＮＡＮＤ回路４０３により、対応するラ
ッチ回路４０１から入力される転送信号ＳＴ2i-1（但
し、ｉは自然数）と位相調整信号ＥＮＢ１とのＮＡＮＤ
をとってバッファ回路５００に出力する。また、左から
数えて偶数段目の各ＮＡＮＤ回路４０３により、対応す
るラッチ回路４０１から入力される転送信号ＳＴ2i（但
し、ｉは自然数）と位相調整信号ＥＮＢ２とのＮＡＮＤ
をとってバッファ回路５００に出力するように構成され
ている。

【００６４】バッファ回路５００は、各位相調整回路４
０２の出力端子毎に、直列接続された３段のインバータ
５０１、５０２及び５０３を含む。そして、後述するよ
うにインバータ５０１、５０２及び５０３を構成するＴ
ＦＴのサイズを段階的に大きくすることにより、インバ
ータ全体で駆動可能なサンプリング回路３０１における
負荷を大きくし、同時駆動可能なサンプリングスイッチ
３０２の数を増やすように構成されている（図４参
照）。

【００６５】このように転送信号ＳＴ１、ＳＴ２、…、
ＳＴｎは、位相調整回路４０２によりパルス幅が制限さ
れ、更にバッファ回路５００により波形整形されて、サ
ンプリング制御信号Ｘ１、Ｘ２、…、Ｘｎとして、サン
プリング回路３０１に出力される。

【００６６】本実施の形態では特に、位相調整回路４０
２によるパルス幅の制限により、相前後するサンプリン
グ制御信号Ｘ１、Ｘ２、…、Ｘｎは、信号パルス間に若
干の時間間隔が存在するため（図４参照）、これらの信
号パルスの重なりに起因した相前後して駆動されるデー
タ線６ａ間のゴーストやクロストークを抑制或いは防止
できる。また、ラッチ回路４０１又は位相調整回路４０
２の出力における駆動能力よりも、バッファ回路５００
の出力における駆動能力の方が遥かに大きく設定されて
いるため、サンプリング制御信号Ｘ１、Ｘ２、…、Ｘｎ
により、一つのサンプリングスイッチ３０２よりも負荷
が遥かに大きい複数のサンプリングスイッチ３０２を良
好に同時駆動できる。

【００６７】次に、図５及び図６を参照して、バッファ
回路５００に含まれるインバータ５０１、５０２及び５
０３を構成するＴＦＴの具体的な構成について説明す
る。図５は、バッファ回路５００及び画像信号線１１５
並びにその付近におけるＴＦＴアレイ基板１０上に形成
された素子及び配線レイアウトを示す拡大平面図であ
る。１２シリアル−パラレル変換された画像信号が１２
本の画像信号線１１５により供給されて、同一のサンプ
リング制御信号Ｘ１、Ｘ２、…により１２個のサンプリ
ングスイッチ３０２が同時に駆動される例を示してあ
る。また、図６は、図５に示したバッファ回路５００
を、そのレイアウトに対応させて示した回路図である。

【００６８】図５において、バッファ回路５００には、
インバータ５０１、５０２及び５０３を駆動するため
の、高電圧配線６０１及び低電圧配線６０２が配線され
ている。

【００６９】先ず、ラッチ回路４０１側から見て１段目
のインバータ５０１を構成する相補型ＴＦＴのサイズは
比較的小さい。即ち、図中横方向にコンタクトホール５
０１ａが５個並ぶだけのチャネル幅を持ち、これはデー
タ線６ａのピッチの約２．５倍に相当する。従って、比
較的高入力インピーダンスを持つこの相補型ＴＦＴに対
して転送信号ＳＴ１、ＳＴ２、…を入力するラッチ回路
４０１を構成するＴＦＴのサイズも小さくて済む。この
ため、複数のラッチ回路４０１を含んでなり、通常消費
電力の大さが問題となるシフトレジスタ回路４００にお
ける低消費電力化を図れる。また、このように１段目の
インバータ５０１を構成する小サイズの相補型ＴＦＴで
は、ラッチ回路４０１から位相調整回路４０２を介して
供給される転送信号用の配線４０４が延設されてゲート
電極とされており、高電圧配線６０１の一部及び低電圧
（グランド）配線６０２の引き出し配線６０２ａが、入
力側のソース又はドレイン電極とされている。

【００７０】そして、図５及び図６に示すように、１段
目のインバータ５０１を構成する相補型ＴＦＴの出力側
のソース又はドレイン電極が延設されて、２段目のイン
バータ５０２の相補型ＴＦＴのゲート電極とされてい
る。

【００７１】２段目のインバータ５０２を構成する相補
型ＴＦＴのサイズはインバータ５０１の場合よりも大き
い。即ち、図中横方向にコンタクトホール５０２ａが１
０個並ぶだけのチャネル幅を持ち、これはデータ線６ａ
のピッチの約５倍に相当する。

【００７２】本実施の形態では特に、計３段のインバー
タからなるバッファ回路５００は、ＴＦＴアレイ基板１
０上を蛇行して設けられており、第１目及び第２段目の
インバータ５０１及び５０２が図中右に向かって伸びて
いるのに対し、３段目のインバータ５０３は、図中左に
向かって伸びている。更に、図５に示すように、３段目
のインバータ５０３は、２つの並列接続されたインバー
タからなる。これら２つのインバータの出力側のソース
又はドレイン電極は、サンプリング制御信号線１１４に
接続されている。即ち、３段目のインバータ５０３の出
力電圧が、バッファ回路５００からのサンプリング制御
信号（Ｘ１、Ｘ２、…）とされる。

【００７３】３段目のインバータ５０３を構成する相補
型ＴＦＴのサイズはインバータ５０２の場合よりも大き
い。即ち、図中横方向にコンタクトホール５０３ａが２
０個並ぶだけのチャネル幅を持ち、これはデータ線６ａ
のピッチの約１０倍に相当する。尚、図６中、電圧Ｖｃ
ｃは高電圧配線６０１から供給される高電圧（例えば、
５Ｖ、１５Ｖなど）を示し、電圧ＧＮＤは低電圧配線６
０２から供給される低電圧（例えば、接地電圧）を示
す。

【００７４】ここで、以上説明した３段のインバータ５
０１、５０２及び５０３の配列方式及び複数のバッファ
回路５００の配列方式を図７（ａ）に示す。

【００７５】図７（ａ）及び図６から明らかなように、
本実施の形態では、各バッファ回路５００内において、
３段のインバータ５０１、５０２及び５０３は蛇行して
おり、且つ３段目のインバータ５０３は並列接続された
２つのインバータからなる。そして、各バッファ回路５
００のＸ方向の幅は、同時に駆動される１２本のデータ
線６ａの合計幅（ΔＷ）と一致するように平面レイアウ
トされている（図７（ａ）参照）。

【００７６】このように、バッファ回路５００が蛇行し
ている分だけ、インバータ５０１、５０２及び５０３を
構成するＴＦＴのチャネル幅を広くとれ、このチャネル
幅の増加に応じて、バッファ回路５００におけるＴＦＴ
の駆動能力を高めることが可能となる。

【００７７】以上図５から図７（ａ）を参照して説明し
たように本実施の形態では特に、インバータ５０１、５
０２及び５０３を構成する各ＴＦＴは、ＴＦＴアレイ基
板１０上でチャネル幅の方向がＸ方向であると共にデー
タ線６ａのピッチの数倍から約１０倍に等しいチャネル
幅を持つので、従来の線順次駆動方式における各ラッチ
回路に対応してインバータを含むバッファ回路のように
インバータを構成するＴＦＴをそのチャネル幅がデータ
線のピッチに収まるように配置する場合と比較して、チ
ャネル幅が広く大サイズのＴＦＴをインバータ用に設け
ることが可能となる。或いは、従来の線順次駆動方式に
おける各ラッチ回路に対応してインバータを含むバッフ
ァ回路のようにインバータを構成するＴＦＴをそのチャ
ネル幅の方向がＹ方向に一致したレイアウトにおいて、
データ線のピッチに収まるように配置する場合と比較し
て、Ｙ方向に限られた基板上領域内でチャネル幅が広く
大サイズのＴＦＴをインバータ用に設けることが可能と
なる。

【００７８】以上の結果、本実施形態によれば、基板上
領域の有効利用を図りつつ、同時駆動するデータ線６ａ
の数の増加に応じて、サンプリング回路３０２における
負荷が大きくなっても、それを駆動可能な大サイズのＴ
ＦＴからなるインバータ５０１、５０２及び５０３を含
むバッファ回路５００を設けることができ、省スペース
化されたデータ線駆動回路１０１により、高いドット周
波数の場合にも良好な駆動動作が可能となる。

【００７９】更に、本実施の形態では特に、インバータ
５０１、５０２及び５０３を構成するＴＦＴのチャネル
幅が１段目から３段目に向かうに連れて大きくなるの
で、即ち、ＴＦＴのサイズが段階的に大きくなるので、
インバータ全体で駆動可能なサンプリング回路３０１に
おける負荷を効率的に大きくでき、同時駆動可能なサン
プリングスイッチ３０２の数を効率的に増やすことが可
能となる。特に、インバータ５０１、５０２及び５０３
を構成する各ＴＦＴのチャネル幅を各段毎に２〜４倍程
度に大きくしているので、３段合計で、バッファ回路が
ない場合と比較して２^３〜４^３＝８〜６４倍程度の大き
さの負荷のサンプリング回路３０１を駆動可能となる。
また、本実施形態では特に、インバータ５０１、５０２
及び５０３を構成する各ＴＦＴは、相補型ＴＦＴである
ため、各段毎にチャネル幅をｅ倍（約２．７３倍）にす
れば、所謂“ｅ倍の定理”に従って非常に効率良く駆動
能力を高めることも可能となる。

【００８０】また、本実施形態では特に、図５に示した
ように、インバータ５０１及び５０２を構成する各ＴＦ
Ｔと、インバータ５０３を構成する上側のＴＦＴとで
は、低電圧配線６０２の引き出し配線６０２ａを共用し
ている。更に、インバータ５０３を構成する上側のＴＦ
Ｔと下側のＴＦＴとでは、高電圧配線６０１の引き出し
配線６０１ａを共用している。従って、これらを共用し
ない場合と比べて、バッファ回路５００全体におけるＹ
方向の長さを、引き出し配線６０１ａ１本分及び引き出
し配線６０２ａ１本分だけ夫々短くすることが可能とな
る。例えば、電源配線の幅が１０μｍであれば、２本合
計で、Ｙ方向に２０μｍの短縮が可能となる。

【００８１】以上説明した第1実施形態では、各バッフ
ァ回路５００内における３段のインバータ５０１の配列
及び各バッファ回路５００の配列は、図７（ａ）に示し
た通りであるが、これらの配列は、例えば、図７（ｂ）
又は図７（ｃ）に示す通りであってもよい。即ち、図７
（ｂ）に示すように、各バッファ回路５００’は、３段
目のインバータ５０３’が、単一のインバータから構成
されてもよい。または、図７（ｃ）に示すように、各バ
ッファ回路５００”は、３段目のインバータ５０３’
が、３つ以上並列に接続されたインバータ５０３”から
構成されてもよい。３段目におけるインバータ５０３の
駆動能力が、バッファ回路５００としてのサンプリング
回路３０１を駆動する能力となるため、このように、３
段目（最終段）のインバータ５０３を構成するＴＦＴの
サイズ調整を行えることは装置設計上大変有利である。

【００８２】尚、本実施形態におけるサンプリング回路
３０１を構成するサンプリングスイッチ３０２の具体的
な構成例としては、図８の回路図に示したものが挙げら
れる。

【００８３】即ち、図８（１）に示すようにサンプリン
グ回路３０１のＴＦＴは、Ｎチャネル型ＴＦＴ３０２ａ
から構成されてもよいし、図８（２）に示すようにＰチ
ャネル型ＴＦＴ３０２ｂから構成されてもよいし、図８
（３）に示すように相補型ＴＦＴ３０２ｃから構成され
てもよい。なお、図８（１）から図８（３）において、
図２に示した画像信号線１１５を介して入力される画像
信号ＶＩＤは、ソース電圧として各ＴＦＴ３０２ａ〜３
０２ｃに入力される。同じく図２に示したデータ線駆動
回路１０１からサンプリング制御信号線１１４を介して
入力されるサンプリング制御信号１１４ａ、１１４ｂ
は、ゲート電圧として各ＴＦＴ３０２ａ〜３０２ｃに入
力される。また、Ｎチャネル型ＴＦＴ３０２ａにゲート
電圧として印加されるサンプリング制御信号１１４ａ
と、Ｐチャネル型ＴＦＴ３０２ｂにゲート電圧として印
加されるサンプリング制御信号１１４ｂとは、相互に反
転信号である。従って、サンプリング回路３０１を相補
型ＴＦＴ３０２ｃで構成する場合には、サンプリング制
御信号１１４ａ、１１４ｂ用のサンプリング制御信号線
１１４が少なくとも２本以上必要となる。また、サンプ
リング回路３０１を構成する各サンプリングスイッチ３
０２は、製造効率等の観点から好ましくは、画素部にお
けるＴＦＴ３０と同一製造プロセスにより製造可能なＮ
チャネル型、Ｐチャネル型、相補型等のＴＦＴから構成
される。

【００８４】以上詳細に説明したように第１実施形態に
よれば、ＴＦＴアレイ基板１０上の領域を効率的に利用
するようにバッファ回路５００をレイアウトしているの
で、液晶装置全体の小型化や同一サイズの装置における
画像表示領域の大型化が可能となり、同時に、高ドット
周波数にも対応可能であり高品位の画像表示が可能な液
晶装置を実現できる。

【００８５】（液晶装置の第２実施形態）本発明による
電気光学装置の一例である液晶装置の第２実施形態につ
いて、図９及び図１０を参照して説明する。図９は、バ
ッファ回路及び画像信号線並びにその付近におけるＴＦ
Ｔアレイ基板１０上に形成された素子及び配線レイアウ
トを示す拡大平面図であり、図１０は、複数のインバー
タの配列方式及び複数のバッファ回路５００の配列方式
を示すブロック図である。尚、図９及び図１０におい
て、図５及び図７に示した第１実施形態の場合と同様の
構成要素については同じ参照符号を付し、その説明は省
略する。

【００８６】第２実施形態の液晶装置は、バッファ回路
の構成が、第１実施形態の場合と異なり、その他の構成
についてはこれと同様であるので、以下、バッファ回路
について説明する。

【００８７】図９及び図１０において、第２実施形態で
は、バッファ回路１５００は、１段のインバータ１５０
１を各ラッチ回路４０１に対応して夫々含む。そして、
この１段のインバータ１５０１は、Ｘ方向に夫々伸びる
と共にＹ方向に順に配列されるように並列接続された複
数のインバータからなっている。より具体的には、ラッ
チ回路４０１から位相調整回路４０２を介して入力され
る転送信号用の配線１４０４が延設されて、チャネル幅
の方向がＸ方向に一致しており並列接続された３つのイ
ンバータを夫々構成する相補型ＴＦＴのゲート電極とさ
れており、これらの相補型ＴＦＴの出力側のソース又は
ドレインが、サンプリング制御信号線１１４に接続され
ている。

【００８８】第２実施形態によれば、１段のインバータ
１５０１は、並列接続されておりＹ方向に順に配列され
た複数のインバータからなるので、同時駆動される１２
本のデータ線６ａの合計幅ΔＷに応じた広さを有する基
板上領域を効率的に利用して（図１０参照）、当該イン
バータ１５０１をレイアウトできる。更に、バッファ回
路１５００を構成するインバータ１５０１は１段である
ため、バッファ回路１５００全体の遅延時間は、当該１
段のインバータ１５０１を構成するＴＦＴにおける遅延
時間と完全に又はほぼ等しい。このため、第1実施形態
のようにインバータ５０１、５０２及び５０３が複数段
あって遅延時間が直列に加算される場合と比較して、遅
延時間が短くて済む。

【００８９】但し、この場合には、当該１段のインバー
タ１５０１の負荷に耐え得るだけの駆動能力が、その前
段に位置するラッチ回路４０１及び位相調整回路４０２
において必要とされる。

【００９０】また、第２実施形態においても、図５に示
した第１実施形態の場合と同様に、図９に示したよう
に、並列接続された複数のインバータ間で、Ｘ方向に伸
びる電圧配線６０１及び６０２の引き出し配線６０１ａ
及び６０２ｂが共用されている。このため、共用しない
場合と比べて、バッファ回路１５００全体におけるＹ方
向の長さを、電圧配線２本分（例えば、１０μｍ×２＝
２０μｍ）だけ短くすることが可能となる。

【００９１】（液晶装置の全体構成）以上のように構成
された液晶装置の各実施形態の全体構成を図１１及び図
１２を参照して説明する。尚、図１１は、ＴＦＴアレイ
基板１０をその上に形成された各構成要素と共に対向基
板２０の側から見た平面図であり、図１２は、対向基板
２０を含めて示す図１６のＨ−Ｈ’断面図である。

【００９２】図１１において、ＴＦＴアレイ基板１０の
上には、シール材５２がその縁に沿って設けられてお
り、その内側に並行して、周辺見切りとしての遮光膜５
３が設けられている。シール材５２の外側の領域には、
データ線駆動回路１０１及び実装端子１０２がＴＦＴア
レイ基板１０の一辺に沿って設けられており、走査線駆
動回路１０４が、この一辺に隣接する２辺に沿って設け
られている。走査線３ａに供給される走査信号遅延が問
題にならないのならば、走査線駆動回路１０４は片側だ
けでも良いことは言うまでもない。また、データ線駆動
回路１０１を画像表示領域の辺に沿って両側に配列して
もよい。例えば奇数列のデータ線は画像表示領域の一方
の辺に沿って配設されたデータ線駆動回路から画像信号
を供給し、偶数列のデータ線は前記画像表示領域の反対
側の辺に沿って配設されたデータ線駆動回路から画像信
号を供給するようにしてもよい。この様にデータ線６ａ
を櫛歯状に駆動するようにすれば、データ線駆動回路１
０１の占有面積を拡張することができるため、複雑な回
路を構成することが可能となる。更にＴＦＴアレイ基板
１０の残る一辺には、画像表示領域の両側に設けられた
走査線駆動回路１０４間をつなぐための複数の配線１０
５が設けられている。また、対向基板２０のコーナー部
の少なくとも１箇所においては、ＴＦＴアレイ基板１０
と対向基板２０との間で電気的導通をとるための上下導
通材１０６が設けられている。そして、図１２に示すよ
うに、図１１に示したシール材５２とほぼ同じ輪郭を持
つ対向基板２０が当該シール材５２によりＴＦＴアレイ
基板１０に固着されており、ＴＦＴアレイ基板１０と対
向基板２０により液晶層５０が封入された液晶装置が構
成されている。また、対向基板２０の液晶層５０に面す
る側には、各画素の開口領域を規定し、コントラスト比
の向上や隣接画素間における混色の防止のための一般に
ブラックマスク又はブラックマトリクスと称される遮光
膜２３が設けられている。

【００９３】以上図１から図１２を参照して説明した各
実施形態における液晶装置のＴＦＴアレイ基板１０上に
は更に、画像信号のデータ線６ａへの書込み負荷軽減の
ために各データ線６ａについて画像信号に先行するタイ
ミングで所定電位のプリチャージ信号を書き込むプリチ
ャージ回路を形成してもよいし、製造途中や出荷時の当
該液晶装置の品質、欠陥等を検査するための検査回路等
を形成してもよい。また、データ線駆動回路１０１、走
査線駆動回路１０４等の周辺回路の一部を、ＴＦＴアレ
イ基板１０の上に設ける代わりに、例えばＴＡＢ（テー
プオートメイテッドボンディング基板）上に実装された
駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設け
られた異方性導電フィルムを介して電気的及び機械的に
接続するようにしてもよい。

【００９４】また、以上の各実施形態において、ＴＦＴ
アレイ基板１０上においてＴＦＴ３０に対向する位置
（即ち、ＴＦＴ３０の下側）にも、例えば高融点金属か
らなる遮光膜を設けてもよい。このようにＴＦＴ３０の
下側にも遮光膜を設ければ、ＴＦＴアレイ基板１の側か
らの戻り光等がＴＦＴ３０に入射するのを未然に防ぐこ
とができる。

【００９５】更にまた、対向基板２０の投射光が入射す
る側及びＴＦＴアレイ基板１０の出射光が出射する側に
は各々、例えば、ＴＮ（ツイステッドネマティック）モ
ード、 ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ
（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリ
ーホワイトモード／ノーマリーブラックモードの別に応
じて、偏光フィルム、位相差フィルム、偏光板などが所
定の方向で配置される。

【００９６】以上説明した実施の形態における液晶装置
は、カラー液晶プロジェクタに適用可能である。その場
合、３枚の液晶装置がＲＧＢ用のライトバルブとして各
々用いられ、各パネルには各々ＲＧＢ色分解用のダイク
ロイックミラーを介して分解された各色の光が投射光と
して各々入射されることになる。従って、実施の形態で
は、対向基板２０に、カラーフィルタは設けられていな
い。しかしながら、遮光膜２３の形成されていない画素
電極９ａに対向する所定領域にＲＧＢのカラーフィルタ
をその保護膜と共に、対向基板２０上に形成してもよ
い。このようにすれば、液晶プロジェクタ以外の直視型
や反射型のカラー液晶テレビなどのカラー液晶装置に実
施の形態における液晶装置を適用できる。更に、対向基
板２０上に１画素1個対応するようにマイクロレンズを
形成してもよい。このようにすれば、入射光の集光効率
を向上することで、明るい液晶装置が実現できる。更に
また、対向基板２０上に、何層もの屈折率の相違する干
渉層を堆積することで、光の干渉を利用して、ＲＧＢ色
を作り出すダイクロイックフィルタを形成してもよい。
このダイクロイックフィルタ付き対向基板によれば、よ
り明るいカラー液晶装置が実現できる。

【００９７】また、各画素に設けられるスイッチング素
子としては、正スタガ型又はコプラナー型のポリシリコ
ンＴＦＴでよいが、逆スタガ型のＴＦＴやアモルファス
シリコンＴＦＴ等の他の形式のＴＦＴに対しても、各実
施形態は有効である。また、ＴＦＴに限らず、シリコン
基板に形成するトランジスタにも有効である。

【００９８】（電子機器）次に、以上詳細に説明した液
晶装置１００を備えた電子機器の実施の形態について図
１３から図１５を参照して説明する。

【００９９】先ず図１３に、このように液晶装置１００
を備えた電子機器の概略構成を示す。

【０１００】図１３において、電子機器は、表示情報出
力源１０００、表示情報処理回路１００２、駆動回路１
００４、液晶装置１００、クロック発生回路１００８並
びに電源回路１０１０を備えて構成されている。表示情
報出力源１０００は、ＲＯＭ（Read Only Memory）、Ｒ
ＡＭ（Random Access Memory）、光ディスク装置などの
メモリ、画像信号を同調して出力する同調回路等を含
み、クロック発生回路１００８からのクロック信号に基
づいて、所定フォーマットの画像信号などの表示情報を
表示情報処理回路１００２に出力する。表示情報処理回
路１００２は、増幅・極性反転回路、シリアル−パラレ
ル変換回路、ローテーション回路、ガンマ補正回路、ク
ランプ回路等の周知の各種処理回路を含んで構成されて
おり、クロック信号に基づいて入力された表示情報から
デジタル信号を順次生成し、クロック信号CLKと共に駆
動回路１００４に出力する。駆動回路１００４は、液晶
装置１００を駆動する。電源回路１０１０は、上述の各
回路に所定電源を供給する。尚、液晶装置１００を構成
するＴＦＴアレイ基板の上に、駆動回路１００４を搭載
してもよく、これに加えて表示情報処理回路１００２を
搭載してもよい。

【０１０１】次に図１４から図１５に、このように構成
された電子機器の具体例を各々示す。

【０１０２】図１４において、電子機器の一例たる液晶
プロジェクタ１１００は、上述した駆動回路１００４が
ＴＦＴアレイ基板上に搭載された液晶装置１００を含む
液晶表示モジュールを３個用意し、各々ＲＧＢ用のライ
トバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いた
プロジェクタとして構成されている。液晶プロジェクタ
１１００では、メタルハライドランプ等の白色光源のラ
ンプユニット１１０２から投射光が発せられると、３枚
のミラー１１０６及び２枚のダイクロイックミラー１１
０８によって、ＲＧＢの３原色に対応する光成分Ｒ、
Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００
Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特に
Ｂ光は、長い光路による光損失を防ぐために、入射レン
ズ１１２２、リレーレンズ１１２３及び出射レンズ１１
２４からなるリレーレンズ系１１２１を介して導かれ
る。そして、ライトバルブ１００Ｒ、１００Ｇ及び１０
０Ｂにより各々変調された３原色に対応する光成分は、
ダイクロイックプリズム１１１２により再度合成された
後、投射レンズ１１１４を介してスクリーン１１２０に
カラー画像として投射される。

【０１０３】図１５において、電子機器の他の例たるマ
ルチメディア対応のラップトップ型のパーソナルコンピ
ュータ（ＰＣ）１２００は、上述した液晶装置１００が
トップカバーケース内に設けられており、更にＣＰＵ、
メモリ、モデム等を収容すると共にキーボード１２０２
が組み込まれた本体１２０４を備えている。

【０１０４】以上図１４から図１５を参照して説明した
電子機器の他にも、液晶テレビ、ビューファインダ型又
はモニタ直視型のビデオテープレコーダ、カーナビゲー
ション装置、電子手帳、電卓、ワードプロセッサ、エン
ジニアリング・ワークステーション（ＥＷＳ）、携帯電
話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装
置等などが図１３に示した電子機器の例として挙げられ
る。

【０１０５】以上説明したように、本実施の形態によれ
ば、製造効率が高く高品位の画像表示が可能な液晶装置
を備えた各種の電子機器を実現できる。

【０１０６】

【発明の効果】本発明の電気光学装置によれば、基板上
領域の有効利用を図りつつ、同時駆動するデータ線数の
増加に応じてサンプリング回路における負荷が大きくな
っても、それを駆動可能な大サイズのトランジスタから
なるインバータを含むバッファ回路を設けることがで
き、省スペース化された当該駆動回路により、高いドッ
ト周波数の場合にも良好な駆動動作が可能となる。従っ
て、最終的には、基板の小型化や同一サイズの基板上に
おける画像表示領域の大型化を可能としつつ高品位の画
像を表示可能となる。

【図面の簡単な説明】

【図１】 液晶装置の第1実施形態における画像形成領
域を構成するマトリクス状の複数の画素に設けられた各
種素子、配線等の等価回路のブロック図である。

【図２】 第１実施形態におけるＴＦＴアレイ基板上に
設けられた画素部及び駆動回路を示すブロック図であ
る。

【図３】 第１実施形態におけるデータ線駆動回路及び
サンプリング回路の詳細な構成を示すブロック図であ
る。

【図４】 第１実施形態におけるデータ線駆動回路内に
おける各種信号のタイミングチャートである。

【図５】 第１実施形態におけるデータ線駆動回路に含
まれるバッファ回路をその周辺配線等と共に拡大して示
す拡大平面図である。

【図６】 図５に示したバッファ回路の回路図である。

【図７】 第１実施形態におけるバッファ回路内のイン
バータの各種構成例を示すブロック図である。

【図８】 第１実施形態におけるサンプリング回路に含
まれるサンプリングスイッチの各種構成例を示す回路図
である。

【図９】 本発明の第２実施形態におけるデータ線駆動
回路に含まれるバッファ回路をその周辺配線等と共に拡
大して示す拡大平面図である。

【図１０】第２実施形態におけるバッファ回路内のイン
バータのブロック図である。

【図１１】液晶装置の各実施形態におけるＴＦＴアレイ
基板をその上に形成された各構成要素と共に対向基板の
側から見た平面図である。

【図１２】図１１のＨ−Ｈ’断面図である。

【図１３】本発明による電子機器の実施の形態の概略構
成を示すブロック図である。

【図１４】電子機器の一例として液晶プロジェクタを示
す断面図である。

【図１５】電子機器の他の例としてのパーソナルコンピ
ュータを示す正面図である。

【符号の説明】

３ａ…走査線 ３ｂ…容量線 ６ａ…データ線 ９ａ…画素電極 １０…ＴＦＴアレイ基板 ２０…対向基板 ３０…ＴＦＴ ５０…液晶層 ５２…シール材 ７０…蓄積容量 １０１…データ線駆動回路 １０４…走査線駆動回路 １１４…サンプリング制御信号線 １１５…画像信号線 ３０１…サンプリング回路 ３０２…サンプリングスイッチ ４００…シフトレジスタ回路 ４０１…ラッチ回路 ４０２…位相調整回路 ４０３…ＮＡＮＤ回路 ５００…バッファ回路 ５０１…インバータ（１段目） ５０２…インバータ（２段目） ５０３…インバータ（３段目） ６０１…高電圧配線 ６０２…低電圧配線 １５００…バッファ回路 １５０１…インバータ

フロントページの続き Ｆターム(参考） 2H092 GA20 GA24 GA59 JA24 NA12 NA27 PA06 2H093 NA43 NA64 NC22 NC23 NC26 NC34 ND42 ND43 ND49 ND55 5C006 AA01 AA16 AA22 AC02 AC21 AF25 AF51 AF71 AF85 BB16 BC06 BC13 BC16 BC20 BC23 BF03 BF04 BF11 BF26 BF27 BF33 EB05 EC11 FA23 FA41 FA54

Claims (16)

【特許請求の範囲】
1. 【請求項１】 一対の基板間に電気光学物質が挟持され
   てなり、該一対の基板の一方の基板上に相交差する複数
   のデータ線及び複数の走査線を備えた電気光学装置の駆
   動回路であって、 前記一方の基板上にサンプリング制御信号に応じて画像
   信号をサンプリングして前記複数のデータ線に夫々供給
   する複数のサンプリングスイッチと、前記複数のサンプ
   リングスイッチに対して相隣接するｎ（但し、ｎは２以
   上の整数）本のデータ線に接続されたサンプリングスイ
   ッチ毎に同時に前記サンプリング制御信号を供給するデ
   ータ線駆動回路とを備えており、 前記データ線駆動回路は各ラッチ回路から転送信号を順
   次出力するシフトレジスタ回路と、前記転送信号を前記
   サンプリング制御信号として出力するためのバッファ回
   路とを備えており、 前記バッファ回路を構成する少なくとも１つのトランジ
   スタは、前記一方の基板上でチャネル幅の方向が前記デ
   ータ線に交差する方向に延在されてなることを特徴とす
   る電気光学装置の駆動回路。
2. 【請求項２】 前記トランジスタのチャネルは相隣接す
   る２本以上ｎ本以下のデータ線のピッチ内の幅を有する
   ことを特徴とする請求項１に記載の電気光学装置の駆動
   回路。
3. 【請求項３】 前記バッファ回路は、直列接続されたｍ
   （但し、ｍは２以上の整数）段のインバータを前記各ラ
   ッチ回路に対応して夫々含むことを特徴とする請求項１
   又は２に記載の電気光学装置の駆動回路。
4. 【請求項４】 前記各ラッチ回路側から数えてｉ＋１段
   目のインバータの有する前記トランジスタの前記チャネ
   ル幅が、ｉ段目のインバータの有する前記トランジスタ
   の前記チャネル幅より大きいことを特徴とする請求項３
   に記載の電気光学装置の駆動回路。
5. 【請求項５】 前記ｍ段のインバータは、蛇行してお
   り、前記シフトレジスタ回路に近い側から前記データ線
   に交差する第1方向に伸びる第1部分と該第１部分から前
   記第1方向と逆の方向に伸びる第２部分とが前記走査線
   に交差する方向に順に配列されていることを特徴とする
   請求項１乃至３のいずれか一項に記載の電気光学装置の
   駆動回路。
6. 【請求項６】 前記第１及び第２部分間で、前記第１方
   向に伸びる電源配線を共用することを特徴とする請求項
   ５に記載の電気光学装置の駆動回路。
7. 【請求項７】 前記バッファ回路は、１段のインバータ
   を前記各ラッチ回路に対応して夫々含むことを特徴とす
   る請求項１又は２に記載の電気光学装置の駆動回路。
8. 【請求項８】 前記１段のインバータは、前記データ線
   に交差する方向に夫々伸びると共に前記走査線に交差す
   る方向に順に配列されるように並列接続された複数のイ
   ンバータからなることを特徴とする請求項７に記載の電
   気光学装置の駆動回路。
9. 【請求項９】 前記並列接続された複数のインバータ間
   で、前記データ線に交差する方向に伸びる電源配線を共
   用することを特徴とする請求項８に記載の電気光学装置
   の駆動回路。
10. 【請求項１０】 前記トランジスタは、相補型トランジ
    スタからなることを特徴とする請求項１乃至９のいずれ
    か一項に記載の電気光学装置の駆動回路。
11. 【請求項１１】 前記データ線駆動回路は、前記ラッチ
    回路と前記バッファ回路との間に夫々、前記転送信号の
    信号幅を所定値に制限する位相調整回路を更に含むこと
    を特徴とする請求項１乃至１０のいずれか一項に記載の
    電気光学装置の駆動回路。
12. 【請求項１２】 前記一方の基板上には、複数の画像信
    号線が前記走査線に沿って配列されており、前記バッフ
    ァ回路は、前記複数の画像信号線と前記シフトレジスタ
    回路との間における前記基板上領域に形成されることを
    特徴とする請求項１乃至１１のいずれか一項に記載の電
    気光学装置の駆動回路。
13. 【請求項１３】 前記画像信号は、ｎ本にシリアル−パ
    ラレル変換されており、ｎ本の画像信号線を介して前記
    サンプリング回路に供給されることを特徴とする請求項
    １乃至１２のいずれか一項に記載の電気光学装置の駆動
    回路。
14. 【請求項１４】 請求項１から１３のいずれか一項に記
    載の電気光学装置の駆動回路を備えたことを特徴とする
    電気光学装置。
15. 【請求項１５】 前記一方の基板上には、マトリクス状
    に配置された複数の画素電極と、該複数の画素電極を夫
    々駆動する複数のトランジスタとを更に備えており、 前記複数のデータ線及び走査線は、前記複数のトランジ
    スタに夫々接続されていることを特徴とする請求項１４
    に記載の電気光学装置。
16. 【請求項１６】 請求項１４又は請求項１５に記載の電
    気光学装置を備えたことを特徴とする電子機器。