JPH11202295A - 電気光学装置の駆動回路、電気光学装置、及び電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 走査線駆動回路またはデータ線駆動回路を、
シフトレジスタにより構成した場合でも、画素ピッチの
微細化を可能とする。 【解決手段】 液晶装置において、液晶パネルのデータ
線または走査線にデータ信号または走査信号を供給する
データ線駆動回路または走査線駆動回路の少なくとも何
れか一方の双方向性シフトレジスタ１１１を、トランス
ミッションゲート１１４〜１２１を含んで構成する。こ
のように構成することにより、双方向性シフトレジスタ
１１１の各段において、正電源及び負電源の電源パター
ンを引き回す必要がなく、各段の占有面積を減少させ
る。その結果、画素ピッチＨを微小化するこができ、画
素の微細化を可能とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
（ＴＦＴ）駆動等によるアクティブマトリクス駆動方式
の液晶パネル等の電気光学装置の駆動回路、該駆動回路
を備えた電気光学装置、該駆動回路が基板上に設けられ
た電気光学装置、または当該電気光学装置を用いた電子
機器の技術分野に属し、特に、シフトレジスタ回路を備
えた駆動回路、電気光学装置、及び電子機器の技術分野
に属する。

【０００２】

【従来の技術】従来、アクティブマトリクス駆動方式の
液晶パネルにおいては、縦横に夫々配列された多数の走
査線及びデータ線と、走査線及びデータ線の各交点に対
応する多数の画素電極がＴＦＴアレイ基板上に設けられ
ている。そして、これらに加えて、走査線駆動回路、デ
ータ線駆動回路、サンプリング回路などのＴＦＴを構成
要素とする各種の周辺回路が、このようなＴＦＴアレイ
基板上に設けられる場合がある。

【０００３】これらの周辺回路のうち、走査線駆動回路
は、シフトレジスタとバッファー回路とを備えており、
シフトレジスタによりパルス状の走査信号を生成すると
共に、この走査信号を走査線の配列方向に順次シフトさ
せ、バッファー回路により信号を増幅させ走査線に供給
する。

【０００４】また、データ線駆動回路は、走査線駆動回
路と同様にシフトレジスタとバッファー回路とを備えて
おり、シフトレジスタにより生成したパルス状の駆動信
号を、当該データ線駆動回路に接続されたサンプリング
回路に供給すると共に、この駆動信号をサンプリング回
路の配列方向に順次シフトさせる。そして、バッファー
回路により増幅された駆動信号が、各データ線毎あるい
は複数のデータ線毎の画像信号をサンプリングする各サ
ンプリング回路に印加されると、各データ線毎あるいは
複数のデータ線毎に画像信号が出力され、データ線に供
給される。

【０００５】このように構成された走査線駆動回路とデ
ータ線駆動回路及びサンプリング回路とを備えることに
より、マトリクス状に配列された画素電極の夫々に対す
る電圧の印加を制御し、液晶パネルに所望の画像を表示
させることができる。

【０００６】

【発明が解決しようとする課題】しかしながら、前記従
来の液晶パネルにおいては、前記走査線駆動回路及びデ
ータ線駆動回路を構成するシフトレジスタに、クロック
ドインバータ回路等の電源供給が必要な回路が用いられ
ていたために、 ＴＦＴアレイ基板上において電源配線
と信号配線との接続領域を設ける必要があり、シフトレ
ジスタのパターンの占有面積を減少させることが困難で
あるという問題があった。

【０００７】一般に、走査線駆動回路のシフトレジスタ
を構成する夫々の信号転送部及び出力信号生成部は、隣
り合う走査線間の距離、すなわち走査線の繰り返しパタ
ーン配列距離（以下、配列ピッチと称す。）内に形成さ
れることが多い。また、データ線駆動回路のシフトレジ
スタを構成する夫々の信号転送部及び出力信号生成部に
ついても、データ線の配列ピッチ内やシフトレジスタか
らのある1段の出力信号がデータ線に接続されるサンプ
リング回路何段を同時に選択するかで、その配列ピッチ
が決まることが多い。

【０００８】仮に前記夫々の信号転送部及び出力信号生
成部を、前記走査線またはデータ線の配列ピッチ内に形
成せず、走査線またはデータ線に平行な方向に何段かの
ブロックに分けて形成したような場合には、配列ピッチ
を拡大することができるが、パターンの引き回しによる
信号波形のなまり、あるいは信号の遅延が発生すること
があった。

【０００９】従って、前記夫々の信号転送部及び出力信
号生成部は、前記走査線またはデータ線の配列ピッチ内
に形成する構成が最も好ましい。

【００１０】しかし、前記夫々の信号転送部または信号
生成部の少なくとも一方に、上述したようにクロックド
インバータ回路等の電源配線の必要な回路が用いられて
いると、電源配線分だけ前記信号転送部及び出力信号生
成部の占有面積が大きくなってしまい、周辺回路の集積
化が困難になる。

【００１１】その結果、隣り合う画素間の距離、すなわ
ち画素の繰り返しパターン配列距離（画素ピッチ）をよ
り一層微細化しようとしても、前記各信号転送部及び各
出力信号生成部等を含む駆動回路の配列ピッチが常に画
素ピッチよりも大きくなり、実質的には画素ピッチは前
記各信号転送部及び各出力信号生成部等の占有面積に依
存することになり、画素ピッチの微細化を図ることがで
きないという問題があった。

【００１２】本発明は上述した問題点に鑑みなされたも
のであり、走査線駆動回路またはデータ線駆動回路を、
シフトレジスタにより構成した場合でも、画素ピッチの
微細化が可能な液晶パネルの駆動装置、液晶装置、及び
液晶装置を備えた電子機器を提供することを課題とす
る。

【００１３】

【課題を解決するための手段】請求項１に記載の電気光
学装置の駆動回路は前記課題を解決するために、画像信
号が供給される複数のデータ線と、走査信号が供給され
る複数の走査線と、前記複数のデータ線及び前記複数の
走査線に接続された複数のスイッチング手段と、前記ス
イッチング手段に接続された画素電極とを備える電気光
学装置の駆動回路であって、前記画像信号と走査信号を
夫々前記データ線と走査線に供給するために制御信号を
供給するシフトレジスタを有するデータ線駆動手段と走
査線駆動手段の少なくとも一方を備え、前記データ線駆
動手段または走査線駆動手段の少なくとも一方の前記シ
フトレジスタは、前記転送信号の転送方向が、前記デー
タ線または走査線の配列方向及び当該配列方向と逆方向
の双方向である双方向性シフトレジスタであり、前記双
方向性シフトレジスタの各段は、各段の入力信号の転送
方向を方向制御信号に基づいて所定の一方向に制限する
転送方向制御部と、クロック信号に同期して前記入力信
号に基づき前記転送信号を生成する転送信号生成部とを
備えることを特徴とする。

【００１４】請求項１に記載の電気光学装置の駆動回路
によれば、データ線駆動手段または走査線駆動手段の少
なくとも一方に双方向性シフトレジスタが備えられてい
る場合には、外部から方向制御信号が双方向性シフトレ
ジスタに入力されると、双方向性シフトレジスタの各段
に設けられた転送方向制御部は、入力信号の転送方向
を、順方向（例えば、左から右への方向）又は逆方向
（例えば、右から左への方向）の何れかの一方向に制限
する。この状態で、双方向性シフトレジスタに入力信号
が供給され、更に所定周期のクロック信号が供給される
と、双方向性シフトレジスタの初段において、転送信号
生成部により前記クロック信号に同期して前記入力信号
に基づく転送信号が生成され、当該転送信号は双方向性
シフトレジスタの次段に出力される。次に、双方向性シ
フトレジスタの次段においては、前記クロック信号に同
期して前記初段とは異なるタイミングで、前記初段から
出力された転送信号に基づいて、次段における転送信号
が生成される。以下、各段で生成された転送信号は次々
に次段へ転送される。

【００１５】そして、データ線駆動手段においては、以
上のように転送される転送信号に基づいて、画像信号が
データ線或いは複数のデータ線群に対して順次供給さ
れ、走査線駆動手段においては、以上のように転送され
る転送信号に基づいて、走査信号が走査線に対して順次
供給されることができる請求項２に記載の電気光学装置
の駆動回路は、請求項１に記載の電気光学装置の駆動回
路において、前記転送方向制御部と転送信号生成部に、
入力信号の論理値に拘わらず入力信号と等しい極性の出
力信号を得る論理のゲート手段を含むことを特徴とす
る。

【００１６】請求項２に記載の電気光学装置の駆動回路
によれば、双方向シフトレジスタの各段の占有面積を小
さくすることができる。即ち、データ線駆動手段または
走査線駆動手段の少なくとも何れか一方は、転送信号を
双方向性シフトレジスタの初段から後段に向けて順次転
送することにより、各配線の駆動を行う手段であり、双
方向性シフトレジスタの各段の夫々にデータ線または走
査線が接続されるのが基本的な構成となる。従って、双
方向性シフトレジスタの各段の占有面積及び配列ピッチ
は、画素ピッチの設定に影響を与えることになる。しか
しながら、データ線駆動手段または走査線駆動手段の少
なくとも一方の双方向性シフトレジスタは、各段の前記
転送方向制御部と転送信号生成部に、入力信号の論理値
に拘わらず入力信号と等しい極性の出力信号を得る論理
のゲート手段を含むので、転送方向制御部と転送信号生
成部を基板上に形成する際には、当該ゲート手段に、入
力信号線、出力信号線、上述したクロック信号線、及び
方向制御信号線を接続すれば足り、これらの信号線以外
に正電源供給線及び負電源供給線を接続する必要はな
い。従って、従来のように正電源供給線及び負電源供給
線を必要とした場合に比べて、前記転送方向制御部と転
送信号生成部の占有面積を減少することができ、双方向
性シフトレジスタの各段の配列ピッチを減少させること
ができる。その結果、データ線または走査線の配列ピッ
チを小さくすることが可能となり、画素ピッチの微細化
が実現できる。

【００１７】請求項３に記載の電気光学装置の駆動回路
は、前記課題を解決するために、請求項１乃至請求項２
のいずれか一項に記載の電気光学装置の駆動回路におい
て、前記転送信号生成部は、クロック信号に同期して入
力信号を転送信号として取り込む信号取込部と、当該取
り込み信号の帰還を所定期間行う帰還部とを備えている
ことを特徴とする。

【００１８】請求項３に記載の電気光学装置の駆動回路
によれば、双方向性シフトレジスタの転送信号生成部に
入力される信号は、信号取込部によりクロック信号に同
期して転送信号として取り込まれ、この取り込まれたタ
イミングで各段の出力信号、即ち転送信号が有効にな
る。一方、この転送信号は、帰還部において帰還され、
所定期間同じ電圧レベルを保つ信号となる。このよう
に、双方向性シフトレジスタの各段において各段夫々の
タイミングで転送信号が有効となり、各段において同一
の所定期間で転送信号の電圧レベルが保たれるため、初
段において生成された転送信号が後段に向かって次々に
転送されることになる。また、各段の転送信号生成部に
は、このように信号取込部と帰還部が備えられるが、こ
れらは入力信号の論理値に拘わらず入力信号と等しい極
性の出力信号を得る論理のゲート手段を含むので、これ
らの信号取込部と帰還部においても信号線以外に正電源
供給線及び負電源供給線を接続する必要はなく、双方向
性シフトレジスタの各段の占有面積を従来に比べて減少
させることができる。従って、請求項３に記載の発明に
よれば、画素ピッチの微細化を実現しつつ、適切な転送
信号の転送により電気光学装置を良好に駆動可能な電気
光学装置の駆動回路を提供することができる。

【００１９】請求項４に記載の電気光学装置の駆動回路
は、前記課題を解決するために、請求項１乃至請求項３
のいずれか一項に記載の電気光学装置の駆動回路におい
て、前記転送方向制御部と転送信号生成部は、前記ゲー
ト手段として、少なくともトランスミッションゲートを
備えていることを特徴とする。

【００２０】請求項４に記載の電気光学装置の駆動回路
によれば、トランスミッションゲートは、ゲート端子に
入力される信号の極性が正の時に導通状態になるＮチャ
ネル型ＴＦＴと、ゲート端子に入力される信号の極性が
負の時に導通状態になるＰチャネル型ＴＦＴとを備えて
いる。そして、前記転送方向制御部には、Ｎチャネル側
のゲート端子に方向制御信号が入力され、Ｐチャネル側
のゲート端子にこの信号の反転信号が入力されるトラン
スミッションゲートと、 Ｐチャネル側のゲート端子に
方向制御信号が入力され、Ｎチャネル側のゲート端子に
この信号の反転信号が入力されるトランスミッションゲ
ートとの双方が備えられる。従って、方向制御信号の極
性に応じて何れか一方のトランスミッションゲートが導
通状態となり、転送信号の転送方向が何れか一方の方向
に制限されることになる。また、前記転送信号生成部に
おいては、Ｎチャネル側のゲート端子にクロック信号が
入力され、Ｐチャネル側のゲート端子にこの信号の反転
信号が入力されるトランスミッションゲートと、 Ｐチ
ャネル側のゲート端子にクロック信号が入力され、Ｎチ
ャネル側のゲート端子にこの信号の反転信号が入力され
るトランスミッションゲートとが接続され、隣り合う転
送信号生成部において、前記各トランスミッションゲー
トの配列順序が互いに逆になるように構成される。従っ
て、前段の転送信号生成部においてクロック信号の立ち
上がりでトランスミッションゲートが導通状態となって
転送信号が取り込まれたとすると、次段の転送信号生成
部においてはクロック信号の立ち下がりでトランスミッ
ションゲートが導通状態となって転送信号が取り込まれ
るので、各段の転送信号生成部においては、クロック信
号の半周期分ずれたタイミングで前段の転送信号が取り
込まれることになり、次々に転送信号が転送されること
になる。

【００２１】このように、各段の転送信号生成部には、
複数のトランスミッションゲートが備えられることにな
るが、各トランスミッションゲートは、入力信号の論理
値に拘わらず、入力信号と等しい極性の出力信号を得る
論理を有するので、前記各トランスミッションゲートの
各ＴＦＴに対する信号線以外に正電源供給線及び負電源
供給線を接続する必要がない。その結果、双方向性シフ
トレジスタの各段の占有面積を従来に比べて減少させる
ことができ、画素ピッチの微細化を実現しつつ、適切な
転送信号の転送により液晶パネルを良好に駆動可能な液
晶パネルの駆動装置を提供することができる。

【００２２】請求項５に記載の液晶パネルの駆動装置
は、前記課題を解決するために、請求項１乃至請求項４
のいずれか一項に記載の電気光学装置の駆動回路におい
て、前記転送方向制御部と転送信号生成部は、前記ゲー
ト手段として、Ｐチャネル型ＴＦＴとＮチャネル型ＴＦ
Ｔの少なくともいずれか一方を備えていることを特徴と
する。

【００２３】請求項５に記載の電気光学装置の駆動回路
によれば、前記転送方向制御部には、ゲート端子に方向
制御信号が入力されるＰチャネル型ＴＦＴとＮチャネル
型ＴＦＴのいずれか一方の導電型からなる片チャネル型
ＴＦＴと、ゲート端子に該方向制御信号の反転信号が入
力される片チャネル型ＴＦＴが備えられる。従って、方
向制御信号の極性に応じて何れか一方の片チャネル型Ｔ
ＦＴが導通状態となり、転送信号の転送方向が何れか一
方の方向に制限されることになる。また、前記転送信号
生成部においては、ゲート端子にクロック信号が入力さ
れる片チャネル型ＴＦＴと、ゲート端子に該クロック信
号の反転信号が入力される片チャネル型ＴＦＴとが接続
され、隣り合う転送信号生成部において、前記各片チャ
ネル型ＴＦＴの配列順序が互いに逆になるように構成さ
れる。従って、前段の転送信号生成部においてクロック
信号の立ち上がりで片チャネル型ＴＦＴが導通状態とな
って転送信号が取り込まれたとすると、次段の転送信号
生成部においてはクロック信号の立ち下がりで片チャネ
ル型ＴＦＴが導通状態となって転送信号が取り込まれる
ので、各段の転送信号生成部においては、クロック信号
の半周期分ずれたタイミングで前段の転送信号が取り込
まれることになり、次々に転送信号が転送されることに
なる。

【００２４】このように、各段の転送信号生成部には、
複数の片チャネル型ＴＦＴが備えられることになるが、
各片チャネル型ＴＦＴは、入力信号の論理値に拘わら
ず、入力信号と等しい極性の出力信号を得る論理を有す
るので、前記各片チャネル型ＴＦＴには信号線以外に正
電源供給線及び負電源供給線を接続する必要がない。そ
の結果、双方向性シフトレジスタの各段の占有面積を従
来に比べて減少させることができ、画素ピッチの微細化
を実現しつつ、適切な転送信号の転送により液晶パネル
を良好に駆動可能な電気光学装置の駆動回路を提供する
ことができる。

【００２５】請求項６に記載の電気光学装置は、前記課
題を解決するために、請求項１乃至請求項５のいずれか
一項に記載の電気光学装置の駆動回路を備えたことを特
徴とする。

【００２６】請求項６に記載の電気光学装置によれば、
前記電気光学装置の駆動装置が備えられており、当該駆
動回路には方向制御信号に応じて転送方向が順方向又は
逆方向の何れか一方に制限される双方向性シフトレジス
タを有するデータ線駆動手段や走査線駆動手段が備えら
れているので、表示画面上の走査方向が、方向制御信号
に応じて少なくとも上下、或いは左右に反転される。ま
た、データ線駆動手段と走査線駆動手段の少なくとも一
方の双方向性シフトレジスタは、前記転送方向制御部と
転送信号生成部に、入力信号の論理値に拘わらず入力信
号と等しい極性の出力信号を得る論理のゲート手段を含
むので、電気光学装置における前記駆動回路の占有面積
を減少させることができ、微細な画素を有する液晶パネ
ルとの組み合わせにより、小型の電気光学装置を提供す
る。

【００２７】請求項７に記載の電子機器は、請求項６に
記載の電気光学装置を備えたことを特徴とする。

【００２８】請求項６に記載の電子機器によれば、電子
機器は、上述した本願発明の電気光学装置を備えてお
り、表示画面上の走査方向を少なくとも上下、或いは左
右に簡単に反転できる電気光学装置により、各種の画像
表示が行われる。また、電気光学装置の画素の微細化が
可能なので、高精細な画像表示が行われる。更に、電気
光学装置の小型化が可能なので、電子機器の小型化を実
現することができる。

【００２９】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにする。

【００３０】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００３１】（液晶装置の構成）液晶装置の実施の形態
の構成について図１から図５に基づいて説明する。

【００３２】先ず、電気光学装置の一例として液晶装置
の全体構成について、図１から図３を参照して説明す
る。図１は、液晶装置の実施の形態におけるＴＦＴアレ
イ基板上に設けられた各種配線、周辺回路等の構成を示
すブロック図であり、図２は、ＴＦＴアレイ基板をその
上に形成された各構成要素と共に対向基板の側から見た
平面図であり、図３は、対向基板を含めて示す図２のＨ
−Ｈ’断面図である。

【００３３】図１において、液晶装置２００は、例えば
石英基板、ハードガラス等からなるＴＦＴアレイ基板１
を備えている。ＴＦＴアレイ基板１上には、マトリクス
状に設けられた複数の画素電極１１と、Ｘ方向に複数配
列されており夫々がＹ方向に沿って伸びるデータ線３５
と、Ｙ方向に複数配列されており夫々がＸ方向に沿って
伸びる走査線３１と、各データ線３５と画素電極１１と
の間に夫々介在すると共に該間における導通状態及び非
導通状態を、走査線３１を介して夫々供給される走査信
号に応じて夫々制御するスイッチング素子の一例として
の複数のＴＦＴ３０とが形成されている。また、図示を
省略しているが、ＴＦＴアレイ基板１上には、蓄積容量
のための配線である容量線を走査線３１に沿ってほぼ平
行に形成しても良い。

【００３４】ＴＦＴアレイ基板１上には更に、複数のデ
ータ線３５に検査用の信号を供給する検査回路２０１
と、画像信号をサンプリングして複数のデータ線３５に
夫々供給するサンプリング回路３０１と、データ線駆動
回路１０１と、走査線駆動回路１０４とが形成されてい
る。

【００３５】走査線駆動回路１０４は、外部制御回路か
ら図１及び図２に示すように実装端子１０２を介して供
給される、正電源ＶＤＤＹ及び負電源ＶＳＳＹ、基準ク
ロック信号ＣＬＹ及びその反転信号ＣＬＹ_INV 、並びに
スタート信号ＳＰＹ等に基づいて、所定タイミングで走
査線３１（ゲート電極線）に走査信号をパルス的に線順
次で印加する。

【００３６】データ線駆動回路１０１は、外部制御回路
から図１及び図２に示すように実装端子１０２を介して
供給される、正電源ＶＤＤＸ及び負電源ＶＳＳＸ、基準
クロック信号ＣＬＸ及びその反転信号ＣＬＸ_INV 、スタ
ート信号ＳＰＸ、及び画像信号ＶＩＤ（例えば画像信号
が６系統の場合は、ＶＩＤ１〜ＶＩＤ６）等に基づい
て、走査線駆動回路１０４が走査信号を印加するタイミ
ングに合わせて、例えば６系統の画像信号ＶＩＤ１〜Ｖ
ＩＤ６夫々について、データ線３５毎にサンプリング回
路駆動信号をサンプリング回路３０１にサンプリング回
路駆動信号線３０６を介して供給する。

【００３７】サンプリング回路３０１は、ＴＦＴ３０２
を各データ線３５毎に備えており、画像信号ＶＩＤ１〜
ＶＩＤ６がＴＦＴ３０２のソース電極に入力されてお
り、サンプリング回路駆動信号線３０６がＴＦＴ３０２
のゲート電極に接続されている。従って、サンプリング
回路駆動信号線３０６を介して、データ線駆動回路１０
１からサンプリング回路駆動信号が入力されると、６つ
の画像信号ＶＩＤ１〜ＶＩＤ６の夫々がサンプリングさ
れ、データ線３５毎に順次印加される。即ち、データ線
駆動回路１０１とサンプリング回路３０１とは、例え
ば、液晶装置の外部で画像信号処理ＩＣ等によりシリア
ルな画像信号を６相に展開し、ＴＦＴアレイ１上の画像
信号の入力信号線に供給する。これら、６つのパラレル
な画像信号ＶＩＤ１〜ＶＩＤ６は、サンプリング回路３
０１を介してデータ線３５に供給するように構成されて
いる。このようなサンプリング回路３０１は、高周波数
の画像信号を各データ線３５に所定のタイミングで安定
的に走査信号と同期して供給するために、画像信号をサ
ンプリングする回路である。サンプリング回路３０１の
サンプリング能力に応じて、当該サンプリング回路３０
１に入力する画像信号の相展開の数が定まる。即ち、デ
ータ線３５の数を固定して考えた場合には、このサンプ
リング能力が高い程、画像信号の相展開の数を減らすこ
とが出来る。この結果、高解像度の表示を行うために前
記画像信号処理回路等の画像信号の信号源にかかる負担
が、サンプリング回路３０１により軽減される。

【００３８】以上説明した実施の形態では、サンプリン
グ回路３０１は６相展開された画像信号を順次サンプリ
ングしているが、この画像信号の相展開数は６に限られ
ない。例えば、当該サンプリング回路３０１におけるサ
ンプリング能力が高ければ、５相展開以下で構成しても
良いし、画像信号の周波数が高ければ、７相展開以上で
も良い。この際、少なくとも画像信号の相展開数分だけ
画像信号の入力信号線が必要なことは言うまでもない。
また、ＰＡＬ信号やＮＴＳＣ信号といったＲＧＢがパラ
レルな信号を使用してビデオ表示を行う場合には、画像
信号の相展開数を３の倍数で構成すると、最も効率が良
い。

【００３９】なお、本実施の形態のようにサンプリング
回路３０１のＴＦＴ３０２に順次サンプリング回路駆動
信号を供給するのではなく、例えば隣接する６つのＴＦ
Ｔ３０２に同時にサンプリング回路駆動信号を供給し、
６相展開された画像信号の位相タイミングを夫々前記画
像信号処理等により合わせることにより、同様の表示を
得ることができる。このような構成を採れば、サンプリ
ング回路駆動信号を供給するためのシフトレジスタ回路
の段数を少なくすることができ、駆動周波数を大幅に低
減できる。この結果、液晶装置の低消費電力化が可能と
なり、また周辺回路の回路寿命を大幅に延ばすことがで
きるため、信頼性が向上する利点がある。

【００４０】また、検査回路２０１は、製造途中や出荷
時の液晶装置２００の品質、欠陥等を検査するための回
路である。検査回路２０１により、例えばＴＦＴアレイ
基板の工程終了時点で、検査を行えるため、不良品を次
の対向基板２との組立工程に持ち込むことがなく、組立
にかかる製造コストや表示検査工程の削減が実現でき
る。この検査回路２０１に加えて、或いは代えてデータ
線３５に画像信号を書き込む前に所定の電位レベルのプ
リチャージ信号（画像補助信号）を書き込むためのプリ
チャージ回路を設けてもよい。

【００４１】本実施の形態では、検査回路２０１及びサ
ンプリング回路３０１は、図２及び図３に示すように、
対向基板２に形成された遮光性の周辺見切り５３に対向
する位置においてＴＦＴアレイ基板１上に設けられてお
り、データ線駆動回路１０１及び走査線駆動回路１０４
は、液晶層５０に面しないＴＦＴアレイ基板１の狭く細
長い周辺領域上に設けられている。なお、遮光性の周辺
見切り５３をＴＦＴアレイ基板１上に設けてもよい。こ
の様な構成を採れば、ＴＦＴアレイ基板１と対向基板２
の貼り合わせ精度が無視できるため、液晶パネルの光透
過率がばらつかないという利点がある。

【００４２】図２及び図３において、ＴＦＴアレイ基板
１の上には、複数の画素電極１１により規定される画面
表示領域（即ち、実際に液晶層５０の配向状態変化によ
り画像が表示される液晶パネルの領域）の周囲において
両基板を貼り合わせて液晶層５０を包囲するシール部材
の一例としての光硬化性樹脂等からなるシール材５２
が、画面表示領域に沿って設けられている。そして、対
向基板２上における画面表示領域とシール材５２との間
には、遮光性の周辺見切り５３が設けられている。

【００４３】周辺見切り５３は、後に画面表示領域に対
応して開口部が設けられた遮光性のケースにＴＦＴアレ
イ基板１が入れられた場合に、当該画面表示領域が製造
誤差等により当該ケースの開口の縁に隠れてしまわない
ように、即ち、例えばＴＦＴアレイ基板１のケースに対
する数百μｍ程度のずれを許容するように、画面表示領
域の周囲に少なくとも５００μｍ以上の幅を持つ帯状の
遮光性材料から形成されたものである。このような遮光
性の周辺見切り５３は、例えば、Ｃｒ（クロム）やＮｉ
（ニッケル）などの金属材料を用いたスパッタリング、
フォトリソグラフィ及びエッチング等により対向基板２
に形成される。或いは、カーボンやＴｉ（チタン）をフ
ォトレジストに分散した樹脂ブラックなどの材料から形
成される。

【００４４】シール材５２の外側の領域には、画面表示
領域の下辺に沿ってデータ線駆動回路１０１及び実装端
子１０２が設けられており、画面表示領域の左右の２辺
に沿って走査線駆動回路１０４が画面表示領域の両側に
設けられている。走査線３１に供給される走査信号遅延
が問題にならないのならば、走査線駆動回路１０４は片
側だけでも良いことは言うまでもない。また、データ線
駆動回路１０１を画面表示領域の辺に沿って両側に配列
してもよい。例えば奇数列のデータ線は画面表示領域の
一方の辺に沿って配設されたデータ線駆動回路から画像
信号を供給し、偶数列のデータ線は前記画面表示領域の
反対側の辺に沿って配設されたデータ線駆動回路から画
像信号を供給するようにしてもよい。この様にデータ線
３５を櫛歯状に駆動するようにすれば、データ線駆動回
路の占有面積を拡張することができるため、複雑な回路
を構成することが可能となる。更に画面表示領域の上辺
には、両側に設けられた走査線駆動回路１０４間に信号
を供給するための複数の配線１０５が設けられている。
また、対向基板２のコーナー部の少なくとも１箇所で、
ＴＦＴアレイ基板１と対向基板２との間で電気的導通を
とるための導通材からなる銀点１０６が設けられてい
る。そして、シール材５２とほぼ同じ輪郭を持つ対向基
板２が当該シール材５２によりＴＦＴアレイ基板１に固
着されている。

【００４５】（駆動回路の第１の実施の形態）次に、駆
動回路の第１の実施の形態について図４から図１５を参
照して説明する。なお、図４は、第１の実施の形態にお
ける走査線駆動回路を示した図である。図５（ａ）は本
実施形態の走査線駆動回路における波形制御回路及びバ
ッファー回路の概略構成を記すブロック図、図５（ｂ）
は本実施形態の走査線駆動回路における各種信号のタイ
ミングチャートである。図６（ａ）は本実施形態の走査
線駆動回路における波形制御回路及びバッファー回路の
他の例の概略構成を記すブロック図、図６（ｂ）は図６
（ａ）の走査線駆動回路における各種信号のタイミング
チャートである。

【００４６】先ず、走査線駆動回路について説明する。

【００４７】図４において、走査線駆動回路１０４は、
双方向性シフトレジスタ１１１と、双方向性シフトレジ
スタ１１１の各段の出力に対応して夫々設けられた複数
の波形制御回路１１２ａ及びバッファー回路１１２ｂと
を備えて構成されている。

【００４８】本実施の形態では、走査線駆動手段の一例
としての走査線駆動回路１０４は、図１に示すＵ→Ｄ方
向、又はＤ→Ｕ方向に対応する転送方向で、双方向性シ
フトレジスタ１１１の各段から転送信号を順次出力さ
せ、波形制御回路１１２ａ及びバッファー回路１１２ｂ
により各転送信号のオン状態の期間が重複しないように
波形を選択して走査信号を生成し、各走査線３１に走査
信号を順次供給するように構成されている。双方向性シ
フトレジスタ１１１には、上述したように転送信号の転
送をスタートさせるためのスタート信号ＳＰＹ（以下、
単にＳＰとする）が入力されるように構成されており、
Ｕ→Ｄ方向へ向かう転送信号の転送をスタートさせるた
めのスタート信号ＳＰ（Ｄ）が入力されるか、或いは、
Ｄ→Ｕ方向へ向かう転送信号の転送をスタートさせるた
めのスタート信号ＳＰ（Ｕ）が入力される。そして、走
査線駆動回路１０４は、図５（ｂ）のタイミングチャー
トに示すタイミングで、このスタート信号ＳＰ（Ｄ）、
ＳＰ（Ｕ）、クロック信号ＣＬ及びその反転信号ＣＬ
_INVが入力されると、クロック信号ＣＬの半周期だけ順
次遅れ、クロック信号ＣＬのパルス幅よりも幅の狭いパ
ルスから夫々なる走査信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎ
を、走査線３１に供給するように構成されている。

【００４９】次に、双方向性シフトレジスタ１１１につ
いて詳述する。

【００５０】図４に示すように、双方向性シフトレジス
タ１１１の各段は、方向制御信号の一例としての２値の
転送方向制御信号Ｄ及びその反転信号Ｄ_INVに応じて転
送方向が固定される転送方向制御部と、所定周期のクロ
ック信号の一例としての基準クロック信号ＣＬ及びその
反転信号ＣＬ_INVに基づいて転送信号を生成する転送信
号生成部とから構成されている。また、転送信号生成部
は、基準クロック信号ＣＬ及びその反転信号ＣＬ_INVの
２値レベルが変化する毎に、入力信号の取り込みを行う
信号取込部と、取り込んだ信号の帰還を行って、各段に
おける転送信号を生成すると共に、次段に転送する帰還
部とを含んで構成されている。

【００５１】まず転送方向制御部は、ゲート手段の一例
を構成するトランスミッションゲート１１４、１１５、
１１６及び１１７を夫々含んで構成されている。

【００５２】トランスミッションゲート１１４及び１１
６は、信号Ｄがハイレベルの時に転送可能となり転送方
向を順方向の一例としてのＵ→Ｄ方向に制限するように
構成及び接続されている。

【００５３】トランスミッションゲート１１５及び１１
７は、信号Ｄ_INVがハイレベルの時に転送可能となり転
送方向を逆方向の一例としてのＤ→Ｕ方向に制限するよ
うに構成及び接続されている。

【００５４】そして、双方向性シフトレジスタ１１１の
各段には、制限する転送方向が互いに異なるトランスミ
ッションゲート１１４及び１１５またはトランスミッシ
ョンゲート１１６及び１１７が交互に設けられている。

【００５５】次に、転送信号生成部は、信号取込部がト
ランスミッションゲート１１８及び１２０を、また、帰
還部がトランスミッションゲート１１９及び１２１を含
んで構成される。

【００５６】双方向性シフトレジスタ１１１の奇数段に
設けられた信号取込部のトランスミッションゲート１１
８は、前記転送方向制御部により転送方向がＵ→Ｄ方向
に制限された場合には、トランスミッションゲート１１
４を介して転送される前段の転送信号を、また、転送方
向がＤ→Ｕ方向に制限された場合には、トランスミッシ
ョンゲート１１７を介して転送される前段の転送信号
を、信号ＣＬがハイレベルの時に自段の転送信号として
取り込むように構成及び接続されている。

【００５７】また、トランスミッションゲート１１８と
接続される帰還部のトランスミッションゲート１１９
は、トランスミッションゲート１１８を介して取り込ま
れた転送信号に、クロック信号ＣＬの反転信号ＣＬ_INV
がハイレベルの期間に帰還をかけるように構成及び接続
されている。

【００５８】従って、スタート信号ＳＰ（Ｄ）、ＳＰ
（Ｕ）として、図５（ｂ）に示すようなハイレベルに立
ち上がるパルス信号が双方向性シフトレジスタ１１１の
初段に供給された場合には、クロック信号ＣＬの一周期
Ｔの期間ハイレベルを維持する転送信号Ｑ１あるいはＱ
ｎを生成する。

【００５９】一方、双方向性シフトレジスタ１１１の偶
数段の転送信号生成部における信号取り込み部のトラン
スミッションゲート１２０は、前記転送方向制御部によ
り転送方向がＵ→Ｄ方向に制限された場合には、トラン
スミッションゲート１１６を介して転送される前段の転
送信号を、また、転送方向がＤ→Ｕ方向に制限された場
合には、トランスミッションゲート１１５を介して転送
される前段の転送信号を、クロック信号ＣＬの反転信号
ＣＬ_INVがハイレベルの時に自段の転送信号として取り
込むように構成及び接続されている。

【００６０】また、トランスミッションゲート１２０と
接続される帰還部のトランスミッションゲート１２１
は、トランスミッションゲート１２０を介して取り込ま
れた転送信号に、クロック信号ＣＬがハイレベルの期間
に帰還をかけるように構成及び接続されている。

【００６１】従って、図５（ｂ）に示すように、初段に
おいて生成された転送信号Ｑ１は、二段目においてはク
ロック信号ＣＬの半周期分遅れた信号Ｑ２となり、以下
後段に向かって順次クロック信号ＣＬの半周期分ずつ遅
れて転送信号が転送されることになる。このような転送
動作は、転送方向に拘わらず行われ、転送方向がＤ→Ｕ
方向に固定された場合には、転送信号のＱｎからＱ１ま
でについて、クロック信号ＣＬの半周期分ずつ遅れた転
送が行われることになる。

【００６２】次に、波形制御回路１１２ａ及びバッファ
ー回路１１２ｂについて図５を用いて説明する。

【００６３】波形制御回路１１２ａは、図５（ａ）に示
すように、双方向性シフトレジスタ１１１の隣り合う各
段における出力の論理積の否定を行うＮＡＮＤ回路から
構成され、バッファー回路１１２ｂはＮＡＮＤ回路によ
る出力結果を反転させるインバータ回路から構成されて
いる。

【００６４】以上のような波形制御回路１１２ａ及びバ
ッファー回路１１２ｂによれば、図５（ｂ）に示すよう
に、双方向性シフトレジスタ１１１の隣り合う各段にお
ける出力が共にハイレベルとなる期間にのみハイレベル
となる走査信号Ｓ１〜Ｓｎが走査線３１に供給されるこ
とになる。このように、走査線３１に供給される走査信
号は、ハイレベルとなる期間、いわゆる選択期間が各走
査線間で重複しないように構成されている。また、スタ
ート信号ＳＰの極性を反転して双方向性シフトレジスタ
に入力し、双方向性シフトレジスタ１１１の隣り合う各
段から出力された信号がローレベルの時に動作するＮＯ
Ｒ回路で構成しても良い。ＮＯＲ回路で構成した場合
は、インバータ回路が少なくとも２個以上必要になる。

【００６５】なお、波形制御回路１１２ａ及びバッファ
ー回路１１２ｂは、図６（ａ）に示すように構成しても
良い。図６（ａ）の例では、第１イネーブル信号ＥＮＢ
１と第２イネーブル信号ＥＮＢ２を波形制御回路１１２
ａ及びバッファー回路１１２ｂに供給し、双方向性シフ
トレジスタ１１１の奇数段から出力される転送信号のパ
ルス幅を、第１イネーブル信号ＥＮＢ１のパルス幅に制
限すると共に、双方向性シフトレジスタ１１１の偶数段
から出力される転送信号のパルス幅を、第２イネーブル
信号ＥＮＢ２のパルス幅に制限するように構成されてい
る。このように外部からのイネーブル信号で波形を制御
することで走査信号の重なりを防止し、ゴースト等の表
示品位の劣化を防ぐことができる。

【００６６】次に、データ線駆動回路１０１について説
明する。データ線駆動回路１０１は、走査線駆動回路１
０４と同様な構成の双方向性シフトレジスタ及び波形制
御回路並びにバッファー回路を含んで構成されるが、サ
ンプリング回路３０１の隣接する複数のＴＦＴ３０２に
対して一度にサンプリング回路駆動信号を出力すること
が可能なため、双方向性シフトレジスタの段数、及び当
該段数に対応する波形制御回路及びバッファー回路を構
成するＮＡＮＤ回路及びインバータ回路の個数が、走査
線駆動回路１０４の双方向性シフトレジスタに比べて少
なくすることができる。但し、本発明はこのような構成
に限られるものではなく、図1に示すように走査線駆動
回路１０４と同様に、双方向性シフトレジスタの各段を
サンプリング回路３０１のＴＦＴ３０２の夫々に対応す
るように設けて構成しても良く、この場合に本発明は特
に有効となる。

【００６７】以上のように、データ線駆動回路１０１に
おいては、双方向性シフトレジスタの段数をデータ線の
本数よりも少なく構成することが可能であるが、走査線
駆動回路１０４においては、シフトレジスタの系列数を
増やしたり、波形制御のための特殊な回路を設けない限
りは、走査線の本数と等しく構成する必要がある。その
結果、走査線の配列ピッチ及びデータ線の配列ピッチに
よって規定される画素ピッチは、双方向性シフトレジス
タの各段の回路の占有面積、特に走査線駆動回路１０４
における双方向性シフトレジスタ１１１の各段の回路の
占有面積の大きさに依存することになる。

【００６８】従って、従来から、双方向性シフトレジス
タ１１１の各段の回路の配置について、様々な工夫がな
されてきた。例えば、図７に示す比較例１のように、走
査線３１に平行な方向に走査線駆動回路１０４の双方向
性シフトレジスタの奇数段と偶数段を並設させると共
に、データ線３５に平行な方向にデータ線駆動回路１０
１の双方向性シフトレジスタの奇数段と偶数段を並設さ
せる方式が提案された。なお、この例では、データ線駆
動回路１０１の双方向性シフトレジスタの段数がデータ
線３５の本数と等しくなるように構成している。

【００６９】また、図７において例えばデータ線駆動回
路１０１を構成するデータ線シフトレジスタ１は波形制
御回路及びバッファー回路等を含む１段のラッチ回路を
示しており、サンプリング回路Ｓ／Ｈ１を介してデータ
線Ｘ１に接続される。次にデータ線シフトレジスタ２は
波形制御回路及びバッファー回路等を含む１段のラッチ
回路を示しており、サンプリング回路Ｓ／Ｈ２を介して
データ線Ｘ２に接続される。これらのデータ線シフトレ
ジスタを図７に示すように奇数段のデータ線シフトレジ
スタと偶数段のデータ線シフトレジスタをブロックで構
成している。あるいは、奇数段のデータ線シフトレジス
タと偶数段のシフトレジスタを各々独立の系列にするこ
とにより、多系列のシフトレジスタを構成することもで
きる。走査線駆動回路を構成する走査線シフトレジスタ
１は波形制御回路及びバッファー回路等を含む１段のラ
ッチ回路を示しており、走査線Ｙ１に接続され走査信号
を供給する。次に走査線シフトレジスタ２は制御回路及
びバッファー回路を含む１段のラッチ回路を示してお
り、走査線Ｙ２に接続され走査信号を供給する。

【００７０】この方式によれば、走査線３１の間隔で規
定される画素ピッチＬＶに対して、双方向性シフトレジ
スタの各段の占有領域における走査線３１に垂直な方向
の幅を２ＬＶまでとることができ、また同様に、データ
線３５の間隔で規定される画素ピッチＬＨに対して、双
方向性シフトレジスタの各段の占有領域におけるデータ
線３５に垂直な方向の幅を２ＬＨまでとることができ
る。従って、双方向性シフトレジスタの各段の占有領域
の幅を減少させることが困難な場合でも、画素ピッチＬ
Ｖ、ＬＨの微細化が比較的容易となる。しかしながら、
この方式では、走査線駆動回路１０４の双方向性シフト
レジスタの走査線３１に平行な方向の幅ＷＶ、及びデー
タ線駆動回路１０１の双方向性シフトレジスタのデータ
線３５に平行な方向の幅ＷＨが奇数段と偶数段の合計で
それぞれ２ＷＶ、２ＷＨとなり、走査線駆動回路１０４
及びデータ線駆動回路１０１の占有面積が大きくなり、
液晶パネルの小型化が困難になるという問題があった。
また、双方向性シフトレジスタの奇数段は、偶数段に比
べて画素領域までの引き回し配線の長さが長くなり、配
線抵抗や容量付加により、走査信号の遅延の問題を生
じ、隣接する走査線またはデータ線に対応する画素間で
表示ムラが発生する場合があった。

【００７１】次に、図８に示す比較例２においては、本
実施形態と同様に、データ線駆動回路１０１の双方向性
シフトレジスタの各段により、サンプリング回路３０１
の複数のＴＦＴを駆動するように構成した。例えば、図
８に示すように、双方向性シフトレジスタの各段で６個
のサンプリング回路Ｓ／Ｈを同時に駆動するように構成
した場合には、各段の占有領域のデータ線３５に垂直な
方向の幅を６ＬＨまでとることができる。

【００７２】このように画像信号の相展開数等を工夫す
ることによってＬＨの領域を自由に広げることが可能な
ためデータ線駆動回路は比較的自由に占有面積が確保で
きる。

【００７３】一方、走査線駆動回路１０４は、走査線３
１の図８における左側の端部には双方向性シフトレジス
タの奇数段のみを、また、図８における右側の端部には
偶数段のみを設け、奇数段と偶数段とで交互に走査線３
１に接続するように構成した。このように、櫛歯状に双
方向性シフトレジスタの各段を配置することにより、走
査線３１に平行な方向の各段の占有領域の幅ＷＶを大き
くすることなく、走査線３１に垂直な方向の各段の占有
領域の幅を２ＬＶまでとることができる。

【００７４】しかし、この方式によれば、走査線３１の
片側のみに双方向性シフトレジスタの各段が接続されて
いるため、双方向性シフトレジスタの各段が接続されて
いない側の走査線３１の端部において、ゲート遅延が発
生するという問題があった。

【００７５】そこで、本実施形態では、図９に示すよう
に、双方向性シフトレジスタの各段と走査線３１とをそ
れぞれ対応させ、各段から画素領域までのパターンの長
さを等しくした。このような構成をとれば、走査線間の
ゲート遅延の差が無くなり表示ムラを抑制することがで
きる。また、図９には図示を省略してあるが、走査線３
１の両端に双方向性シフトレジスタを設け、走査線３１
の端部におけるゲート遅延を無くすように構成すれば、
更に表示ムラの低減に効果がある。なお、図９において
は、データ線駆動回路１０１の双方向性シフトレジスタ
は、各段によりサンプリング回路３０１の各ＴＦＴを駆
動する構成とした。このように構成すれば、走査線駆動
回路１０４と同様に、双方向性シフトレジスタをブロッ
ク状や、多系列で構成する必要が無いため、表示ムラ等
の画質品位の劣化が生じにくい。

【００７６】しかしながら、このように構成した場合に
は、双方向性シフトレジスタの各段の占有領域の幅が画
素の幅ＬＨ及びＬＶと等しくなり、各段の占有面積を減
少させることができない場合には、画素ピッチを微細化
することが困難になるという問題があった。特に、従来
においては、図１３に示すように、転送信号生成部をク
ロックドインバータ１３０,１３１,１３３，１３４によ
り構成していたため、双方向性シフトレジスタ１１１’
の各段の占有面積を減少させることが困難であった。

【００７７】つまり、図１４（ａ）に示す記号で表され
るクロックドインバータ１３０,１３３は、図１４
（ｂ）に示す回路構成となっており、クロック信号ＣＬ
及び反転信号ＣＬ_INVだけでなく、正電源ＶＤＤ及び負
電源ＶＳＳの供給が必要となる。つまり、図１４（ｂ）
に示すように、クロックドインバータ１３０,１３３
は、クロック信号ＣＬがゲートに入力されるＮチャネル
型ＴＦＴと、信号ＣＬ_INVが入力されるＰチャネル型Ｔ
ＦＴと、ゲートに転送信号が夫々入力されるように並列
に接続されたＰチャネル型ＴＦＴ及びＮチャネル型ＴＦ
Ｔと、電源ＶＳＳ（低電位電源）及びＶＤＤ（高電位電
源）とが、図に示す如くに接続されている。また、クロ
ックドインバータ１３１,１３４についても、 信号ＣＬ
_INVがＮチャネル型ＴＦＴのゲートに入力され、クロッ
ク信号ＣＬがＰチャネル型ＴＦＴのゲートに入力される
他はクロックドインバータ１３０,１３３と同様の構成
であり、電源ＶＳＳ及びＶＤＤを必要とする。

【００７８】このように各クロックドインバータは、電
源ＶＳＳ及びＶＤＤを必要とするため、図１３に示した
双方向性シフトレジスタ１１１’の全体に電源配線を引
き回す必要がある。

【００７９】従って、図１３にＡ−１及びＡ−２で示す
領域のパターン図である図１５に示すように、双方向性
シフトレジスタの隣接する各段の間隔（配列ピッチ）Ｈ
が、正電源ＶＤＤ及び負電源ＶＳＳの電源配線の引き回
しの分だけ広くなるという問題があった。

【００８０】しかしながら、本実施形態においては、転
送方向制御部だけでなく、転送信号生成部に、入力信号
の論理値に拘わらず入力信号と等しい極性の出力信号を
得る論理のゲート手段の一例として、図１０（ａ）に示
す記号で表され、図１０（ｂ）の回路構成を有するトラ
ンスミッションゲートを用いたので、図１１に示すよう
に、双方向性シフトレジスタの隣接する各段の間隔（配
列ピッチ）Ｈを従来に比べて狭くすることができる。な
お、図１１、図１２及び図１５は同じ設計ルールを用い
てレイアウトしたパターン例で、同じ拡大率で拡大した
図である。

【００８１】つまり、トランスミッションゲートは、ゲ
ート電極に印加される方向制御信号またはクロック信号
と、転送信号の入力側電極または出力側電極に印加され
る転送信号との電位差に応じてＮチャネル型ＴＦＴとＰ
チャネル型ＴＦＴが同時に導通状態になるため、正電源
ＶＤＤ及び負電源ＶＳＳの供給を必要としない。従っ
て、図１１に示すように、これらの電源パターンを引き
回す必要がなくなり、双方向性シフトレジスタの隣接す
る各段の間隔（配列ピッチ）Ｈを狭くすることができる
ので、液晶パネルの小型化に有利である。

【００８２】なお、図１０（ａ）,（ｂ）には、Ｎチャ
ネル型ＴＦＴにクロック信号ＣＬが、また、Ｐチャネル
型ＴＦＴにクロック信号ＣＬの反転信号ＣＬ_INVが入力
され、クロック信号ＣＬがハイレベルの時にＮチャネル
型ＴＦＴとＰチャネル型ＴＦＴが共に導通するトランス
ミッションゲート１１８，１２１のみを示したが、図４
に示すトランスミッションゲート１１９，１２０につい
ても、クロック信号ＣＬの反転信号であるＣＬ_INVがＮ
チャネル型ＴＦＴに、クロック信号ＣＬがＰチャネル型
ＴＦＴに入力される他はトランスミッションゲート１１
８，１２１と同様の構成である。更に、方向制御信号Ｄ
及び反転信号Ｄ_INVが入力されるトランスミッションゲ
ート１１４〜１１７についても上述したトランスミッシ
ョンゲートと同様の構成である。

【００８３】具体的には、クロックドインバータ回路を
用いた従来の駆動装置においては、画素ピッチ（図９に
示すＬＶ及びＬＨ）が３０μｍ以下では、設計ルールを
例えば配線及び配線間隔を各々２μｍ程度で設計したと
すると、パターン配置が困難になり、双方向性シフトレ
ジスタの長さ（図９に示すＷＶ及びＷＨ）を長くする必
要があったが、本実施形態の駆動装置によれば、同じ設
計ルールで画素ピッチを２０μｍ以下にすることも可能
であり、かつ、双方向性シフトレジスタの長さＷＶ、Ｗ
Ｈは従来のままに保つことができる。従って、周辺回路
が同一基板上に内蔵された画素の微細化が可能になると
共に、液晶パネル基板の小型化を実現することができ
る。

【００８４】なお、波形制御回路１０２ａ及びバッファ
ー回路１０２ｂは、電源配線を必要とするが、クロック
信号あるいは転送方向制御信号のような制御信号の入力
ラインは不要なので、図１２のパターン構成例に示すよ
うに、前記トランスミッションゲートによって規定され
る双方向性シフトレジスタの隣接する各段の間隔（配列
ピッチ）Ｈ以内に形成することが可能である。

【００８５】（駆動回路の第２の実施形態）次に、本発
明の駆動回路の第２の実施形態を図１６乃至図１８に基
づいて説明する。なお、駆動回路の第１の実施形態との
共通箇所には同一符号を付して説明を省略する。

【００８６】本実施形態は、第１の実施形態で説明した
双方向性シフトレジスタ１１１の代わりに、転送方向制
御部及び転送信号生成部が図１６に示すようにＰチャネ
ル型ＴＦＴとＮチャネル型ＴＦＴの導電型である、片チ
ャネル型ＴＦＴ１５０〜１５７で構成された双方向性シ
フトレジスタ１４０を用いた例である。

【００８７】双方向性シフトレジスタ１４０において
は、トランスミッションゲートの代わりに、入力信号の
論理値に拘わらず入力信号と等しい極性の出力信号を得
る論理のゲート手段の一例として、片チャネル型ＴＦＴ
が用いられており、図１６にはＮチャネル型ＴＦＴ１５
０〜１５７を用いた例を示す。Ｐチャネル型ＴＦＴの
み、或いは転送方向制御部をＰチャネル型ＴＦＴ、転送
信号生成部をＮチャネル型ＴＦＴといった具合に形成し
ても何ら問題はない。

【００８８】このように構成した場合でも、図１７に示
すように正電源及び負電源の電源配線が不要であり、双
方向性シフトレジスタの隣接する各段の間隔（配列ピッ
チ）Ｈをクロックドインバータ回路を用いた場合よりも
小さくすることができる。具体的には、上述の設計ルー
ルで１５μｍ以下にすることが可能である。また、この
ような構成により、図１７に示すように、ＴＦＴの素子
数を削減することができ、周辺回路の配列ピッチだけで
なく、双方向性シフトレジスタの図１７に示すＸ方向の
長さを短くすることができるので、双方向性シフトレジ
スタの占有面積を減少させることができる。その結果、
液晶パネル基板自体をより一層小型化することができ
る。

【００８９】また、Ｎチャネル型ＴＦＴ１５０〜１５７
を用いた場合には、図１８に示すようにＴＦＴ素子の配
置を変えることにより、双方向性シフトレジスタの隣接
する各段の間隔（配列ピッチ）Ｈを変えずに、前記Ｘ方
向の長さをより一層短くすることが可能であり、超小型
の液晶パネルにも対応できる利点がある。

【００９０】また、本実施形態は、片チャネル型ＴＦＴ
であれば、Ｎチャネル型またはＰチャネル型の何れのＴ
ＦＴでも用いることができる。なお、図１７及び図１８
で示したパターン図は図１１、図１２及び図１５と同じ
設計ルールを用いてレイアウトしたパターン例で、同じ
拡大率で拡大した図である。

【００９１】（液晶パネルの構成）次に、液晶装置２０
０が含むＴＦＴアレイ基板１上の画面表示領域を構成す
る画素部分及び周辺回路の具体的構成について図１９及
び図２０を参照して説明する。ここに、図１９（ａ）は
ＴＦＴアレイ基板上に形成される各種電極等のパターン
の平面図であり、図１９（ｂ）は図１９（ａ）に示すＡ
−Ａ’に沿った断面図で、画素スイッチング用ＴＦＴを
示している。また、図２０（ａ）はＰチャネル型ＴＦＴ
或いはＮチャネル型ＴＦＴといった片チャネル型ＴＦＴ
のパターンの平面図であり、図２０（ｂ）は図２０
（ａ）に示すＢ−Ｂ’に沿った断面図である。なお、図
１９（ａ）及び図２０（ａ）においては、各層や各部材
を図面上で認識可能な程度の大きさとするため、各層や
各部材毎に縮尺を異ならしめてある。

【００９２】ここで、図１９（ａ）の平面図に示すよう
に、画素電極１１は、ＴＦＴアレイ基板１上にマトリク
ス状に配列され、各画素電極１１に隣接してＴＦＴ３０
が設けられており、また画素電極１１の縦横の境界に夫
々沿ってデータ線３５（ソース電極）及び走査線３１
（ゲート電極）が設けられている。また、本実施例では
画素電極１１を制御する画素スイッチング用のＴＦＴ３
0は、各画素電極１１に対して１個しか設けられていな
いが、ＴＦＴ３0のソース・ドレイン間、すなわちコン
タクトホール３７からコンタクトホール３８の間でゲー
ト電極（走査線）３１を２個直列に配設し、デュアルゲ
ート構造としても良いし、３個以上直列に配設しても良
い。このように、ＴＦＴ３０にゲートを多段設けること
により、抵抗成分が大きくなり、ＴＦＴ３０がオフ時の
リーク電流を低減できる利点がある。なお、図１９
（ｂ）は、説明の都合上、画素電極１１のマトリクス状
配列等を簡略化して示すためのものであり、実際の各電
極は層間絶縁層の間や上をコンタクトホール等を介して
配線されており、図１９（ｂ）から分かるように３次元
的により複雑な構成を有している。

【００９３】図１９（ｂ）の断面図において、液晶パネ
ル１０は、各画素に設けられるＴＦＴ３０部分におい
て、ＴＦＴアレイ基板１並びにその上に積層された第１
層間絶縁層４１、半導体層３２、ゲート絶縁層３３、走
査線３１（ゲート電極）、第２層間絶縁層４２、データ
線３５（ソース電極）、画素電極１１を備えている。

【００９４】ＴＦＴ３０の下地となるＴＦＴアレイ基板
１は、ガラスや石英等により形成される絶縁基板であ
り、このＴＦＴアレイ基板１上に、走査線３１からの電
界によりチャネルが形成される半導体層３２が設けられ
る。

【００９５】半導体層３２は、例えば、下地としてのＴ
ＦＴアレイ基板１上にａ−Ｓｉ（アモルファスシリコ
ン）膜を形成後、アニール処理を施して約５００〜２０
００Åの厚さに固相成長させることにより形成する。そ
の後、ゲート絶縁膜３３を熱酸化等で形成し、ゲート絶
縁膜３３の上にゲート電極３１を形成する。そしてＮチ
ャネル型ＴＦＴ３０を形成する場合には、半導体層３２
のソース・ドレイン領域となる部分に選択的にＳｂ（ア
ンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素
のドーパントを用いたイオン注入等によりドープを行っ
て、ソース領域及びドレイン領域を形成する。また、Ｐ
チャネル型ＴＦＴ３０を形成する場合には、半導体層３
２のソース・ドレイン領域となる部分に選択的にＡｌ
（アルミニウム）、Ｂ（ボロン）、Ｇａ（ガリウム）、
Ｉｎ（インジウム）などのIII族元素のドーパントを用
いたイオン注入等によりドープを行ってソース領域及び
ドレイン領域を形成する。そして、これらのドープは、
ゲート電極３１をマスクとして行われるため、ドープが
行われなかった領域がチャネル領域３２ａとして形成さ
れる。特にＴＦＴ３０をＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏ
ｐｅｄ Ｄｒａｉｎ）構造を持つＮチャネル型ＴＦＴと
する場合、ソース領域及びドレイン領域のうちチャネル
領域３２ａ側に夫々隣接する一部にＰなどのＶ族元素の
ドーパントにより低濃度ソース領域３２ｂ及び低濃度ド
レイン領域３２ｃを形成し、同じくＰなどのＶ族元素の
ドーパントにより高濃度ソース領域３２ｄ及び高濃度ド
レイン領域３２ｅを形成する。また、Ｐチャネル型ＴＦ
Ｔ３０とする場合、ソース・ドレイン領域のうちチャネ
ル領域３２ａの側に夫々隣接する一部に、 ＢなどのIII
族元素のドーパントを用いて低濃度ソース領域３２ｂ及
び高濃度ソース領域３２ｄと、低濃度ドレイン領域３２
ｃ及び高濃度ドレイン領域３２ｅを形成する。 なお、
Ｎチャネル型ＴＦＴは、動作速度が速いという利点があ
り、画素スイッチング用のＴＦＴ３０として用いられる
ことが多い。

【００９６】また、このようにＬＤＤ構造とした場合、
ショートチャネル効果を低減できる利点が得られる。な
お、ＴＦＴ３０は、低濃度ソース・ドレイン領域３２
ｂ、３２ｃに不純物のイオンを打ち込まないオフセット
構造のＴＦＴとしてもよいし、ゲート電極３１をマスク
として高濃度な不純物イオンを打ち込み自己整合的に高
濃度ソース・ドレイン領域３２ａ、３２ｅを形成するセ
ルフアライン型のＴＦＴとしてもよい。

【００９７】ゲート絶縁層３３は、半導体層３２を約９
００〜１３００℃の温度により熱酸化することにより、
３００〜１５００Å程度の比較的薄い厚さの熱酸化膜を
形成して得る。

【００９８】また、第１層間絶縁層４１及び第２層間絶
縁層４２は夫々、５０００〜１５０００Å程度の厚みを
持つＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケー
トガラス膜、窒化シリコン膜や酸化シリコン膜等からな
る。なお、第２層間絶縁層４２の上に更に平坦化膜をス
ピンコート等で塗布してもよく、又はＣＭＰ処理を施し
てもよい。このように、画素電極１１を形成する表面を
平坦化することで、ラビング時の配向不良により生じる
液晶のディスクリネーションの発生領域を極力低減する
ことができる。

【００９９】第１層間絶縁層４１には、高濃度ソース領
域３２ｄへ通じるコンタクトホール３７が形成され、第
１層間絶縁層４１及び第２層間絶縁層４２には、高濃度
ドレイン領域３２ｅへ通じるコンタクトホール３８が夫
々形成されている。この高濃度ソース領域３２ｄへのコ
ンタクトホール３７を介して、データ線３５（ソース電
極）は高濃度ソース領域３２ｄに電気的接続される。ま
た、高濃度ドレイン領域３２ｅへのコンタクトホール３
８を介して、画素電極１１が高濃度ドレイン領域３２ｅ
に電気的接続される。各コンタクトホールは、例えば、
反応性エッチング、反応性イオンビームエッチング等の
ドライエッチングにより形成すれば、寸法精度よく開孔
できる。

【０１００】なお、一般にはチャネルが形成される半導
体層３２を形成するポリシリコン膜等は、光が入射する
とポリシリコン膜が有する光電変換効果により光電流が
発生してしまいＴＦＴ３０のトランジスタ特性が劣化す
るが、本実施の形態では、図３に示すように対向基板２
に各ＴＦＴ３０に夫々対向する位置にＣｒ膜から成るブ
ラックマトリクス等の遮光層２３が形成されているの
で、入射光が半導体層３２に直接入射することが防止さ
れる。更にこれに加えて又は代えて、ゲート電極を上側
から覆うようにデータ線３５（ソース電極）をＡｌ等の
不透明な金属薄膜から形成すれば、遮光層２３と共に又
は単独で、半導体層３２への入射光（即ち、図１９
（ｂ）で上側からの光）の照射を効果的に防ぐことが出
来る。

【０１０１】走査線３１（ゲート電極）は、減圧ＣＶＤ
法等によりポリシリコン膜を堆積した後、フォトリソグ
ラフィ工程やエッチング工程等により形成される。或い
は、Ｗ（タングステン）やＭｏ（モリブデン）等の高融
点金属膜又はその金属シリサイド膜等の合金膜から形成
されてもよい。

【０１０２】データ線３５（ソース電極）は、スパッタ
リング処理等により、約１０００〜５０００Åの厚さに
堆積されたＡｌ等の低抵抗金属や金属シリサイド等の合
金膜から形成する。

【０１０３】画素電極１１は例えば、ＩＴＯ膜（Ｉｎｄ
ｉｕｍ Ｔｉｎ Ｏｘｉｄｅ膜）などの透明導電性薄膜
からなり、上述した第２層間絶縁層４２の上面に設けら
れている。この画素電極１１は、スパッタリング処理等
によりＩＴＯ膜等を約５００〜２０００Åの厚さに堆積
した後、フォトリソグラフィ工程、エッチング工程を施
すこと等により形成される。なお、当該液晶パネル１０
を反射型の液晶装置に用いる場合には、Ａｌ等の反射率
の高い不透明な材料から画素電極１１を形成してもよ
い。

【０１０４】一方、上述したデータ線駆動回路１０１、
走査線駆動回路１０４等の周辺回路を制御するＰチャネ
ル型ＴＦＴ及びＮチャネル型ＴＦＴは、基本的に図２０
（ａ）に示すような平面構造をし、そのＢ−Ｂ’に沿っ
た断面図は図２０（ｂ）に示す構造をしている。このよ
うに、ＴＦＴ６０と、図１９（ａ）に示した画素スイッ
チング用のＴＦＴ３０との違いは、 ＴＦＴ３０のドレ
イン電極としての画素電極１１にはＩＴＯを用い、ＴＦ
Ｔ６０のドレイン電極にはアルミニウムを用いる点のみ
であり、画素領域におけるＴＦＴ３０の形成時とほぼ同
一な薄膜形成工程で形成できる。

【０１０５】具体的には、まず、ＴＦＴアレイ基板１上
に半導体層６２が形成され、 半導体層６２には、チャ
ネル領域６２ａ、低濃度ソース領域６２ｂ、高濃度ソー
ス領域６２ｄ、低濃度ドレイン領域６２ｃ、及び高濃度
ドレイン領域６２ｅが形成される。また、半導体層６２
上にはゲート絶縁層６３が形成され、当該ゲート絶縁層
６３上にはゲート電極６１が形成される。そして、第１
層間絶縁層４１に形成されたコンタクトホール６６を介
してソース電極６４及びドレイン電極６５が、夫々高濃
度ソース領域６２ｄ及び高濃度ドレイン領域６２ｅに電
気的に接続される。更に、ソース電極６４及びドレイン
電極６５を覆うように、第２層間絶縁層４２が形成され
る。

【０１０６】そして、半導体層６２は上述した画素領域
のＴＦＴ３０の半導体層３２に、チャネル領域６２ａは
ＴＦＴ３０のチャネル領域３２ａに、低濃度ソース領域
６２ｂはＴＦＴ３０の低濃度ソース領域３２ｂ に、高
濃度ソース領域６２ｄはＴＦＴ３０の高濃度ソース領域
３２ｄに 、低濃度ドレイン領域６２ｃはＴＦＴ３０の
低濃度ドレイン領域３２ｃに、及び高濃度ドレイン領域
６２ｅはＴＦＴ３０の高濃度ドレイン領域３２ｅに夫々
対応しており同一の工程により形成される。なお、画素
スイッチング用のＴＦＴ３０をＮチャネル型ＴＦＴで形
成する場合、周辺回路を構成するＴＦＴ６０のＰチャネ
ル型ＴＦＴを形成するために、III族元素のドーパント
を用いたイオン注入等によりドープを行う工程を追加し
て、相補型ＴＦＴを形成することができる。

【０１０７】本実施例では、周辺回路を構成するＴＦＴ
６０もＬＤＤ構造で形成したが、上述したオフセット構
造のＴＦＴでも良いし、セルフアライン構造のＴＦＴで
も良い。なお、ＴＦＴ６０をセルフアライン構造のＴＦ
Ｔで形成すれば、高い移動度が得られるため高速な駆動
回路が実現できる。

【０１０８】更には、ゲート絶縁層６３はＴＦＴ３０の
ゲート絶縁層３３に対応し、ゲート電極６１はＴＦＴ３
０のゲート電極３１に対応しており同一の工程により形
成される。また、ソース電極６６とドレイン電極６５
は、ＴＦＴ３０のソース電極３５に対応し、同一の工程
により形成される。

【０１０９】従って、データ線駆動回路または走査線駆
動回路のを、トランスミッションゲートやＰチャネル型
ＴＦＴ或いはＮチャネル型ＴＦＴといった片チャネル型
ＴＦＴで構成することにより、上述したように画素ピッ
チの微細化が可能であるだけでなく、画素領域のＴＦＴ
と同一の薄膜形成工程でトランスミッションゲートや片
チャネル型ＴＦＴを形成することができ、製造上有利で
ある。

【０１１０】また、図１９には示されていないが、対向
基板２の投射光が入射する側及びＴＦＴアレイ基板１の
投射光が出射する側には夫々、例えば、ＴＮ（ツイステ
ッドネマティック）モード、 ＳＴＮ（スーパーＴＮ）
モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作
モードや、ノーマリーホワイトモード／ノーマリーブラ
ックモードの別に応じて、偏光フィルム、位相差フィル
ム、偏光板などが所定の方向で配置される。

【０１１１】以上説明した液晶パネル１０は、カラー液
晶プロジェクタに適用されるため、３つの液晶パネル１
０がＲＧＢ用のライトバルブとして夫々用いられ、各パ
ネルには夫々ＲＧＢ色分解用のダイクロイックミラーを
介して分解された各色の光が入射光として夫々入射され
ることになる。従って、各実施の形態では、対向基板２
に、カラーフィルタは設けられていない。しかしなが
ら、液晶パネル１０においても遮光層２３の形成されて
いない画素電極１１に対向する所定領域にＲＧＢのカラ
ーフィルタをその保護膜と共に、対向基板２上に形成し
てもよい。このようにすれば、液晶プロジェクタ以外の
直視型や反射型のカラー液晶テレビなどのカラー液晶装
置に本実施の形態の液晶パネルを適用できる。

【０１１２】また、液晶パネル１０のスイッチング素子
は、正スタガ型又はコプラナー型のポリシリコンＴＦＴ
であるとして説明したが、逆スタガ型のＴＦＴやアモル
ファスシリコンＴＦＴ等の他の形式のＴＦＴに対して
も、本実施の形態は有効である。

【０１１３】更に、液晶パネル１０においては、一例と
して液晶層５０をネマティック液晶から構成したが、液
晶を高分子中に微小粒として分散させた高分子分散型液
晶を用いれば、配向膜、並びに前述の偏光フィルム、偏
光板等が不要となり、光利用効率が高まることによる液
晶パネルの高輝度化や低消費電力化の利点が得られる。
更に、画素電極１１をＡｌ等の反射率の高い金属膜から
構成することにより、液晶パネル１０を反射型液晶装置
に適用する場合には、電圧無印加状態で液晶分子がほぼ
垂直配向されたＳＨ（スーパーホメオトロピック）型液
晶などを用いても良い。更にまた、液晶パネル１０にお
いては、液晶層５０に対し垂直な電界（縦電界）を印加
するように対向基板２の側に共通電極２１を設けている
が、液晶層５０に平行な電界（横電界）を印加するよう
に一対の横電界発生用の電極から画素電極１１を夫々構
成する（即ち、対向基板２の側には縦電界発生用の電極
を設けることなく、ＴＦＴアレイ基板１の側に横電界発
生用の電極を設ける）ことも可能である。このように横
電界を用いると、縦電界を用いた場合よりも視野角を広
げる上で有利である。その他、各種の液晶材料（液晶
相）、動作モード、液晶配列、駆動方法等に本実施の形
態を適用することが可能である。

【０１１４】また、画素電極１１に電圧が印加される
と、液晶層５０におけるこの画素電極１１と共通電極２
１とに挟まれた部分における液晶の配向状態が変化し、
ノーマリーホワイトモードであれば、印加された電圧に
応じて入射光がこの液晶部分を通過不可能とされ、ノー
マリーブラックモードであれば、印加された電圧に応じ
て入射光がこの液晶部分を通過可能とされ、全体として
液晶パネル１０からは画像信号に応じたコントラストを
持つ光が出射する。この際、本実施の形態では特に、多
相展開された画像信号をサンプリング回路３０１により
サンプリングし、データ線に画像信号として供給するの
で、高周波数の画像信号を各データ線に所定のタイミン
グで安定的に走査信号と同期して供給できる。

【０１１５】なお、データ線駆動回路１０１及び走査線
駆動回路１０４は、ＴＦＴアレイ基板１の上に設ける代
わりに、例えばＴＡＢ（テープオートメイテッドボンデ
ィング基板）上に実装された駆動用ＬＳＩに、ＴＦＴア
レイ基板１の周辺部に設けられた異方性導電フィルムを
介して電気的及び機械的に接続するようにしてもよい。

【０１１６】更にまた、以上の実施の形態において、特
開平９−１２７４９７号公報、特公平３−５２６１１号
公報、特開平３−１２５１２３号公報、特開平８−１７
１１０１号公報等に開示されているように、ＴＦＴアレ
イ基板１上においてＴＦＴ３０に対向する位置（即ち、
ＴＦＴ３０の下側）にも、例えば高融点金属からなる遮
光層を設けてもよい。このようにＴＦＴ３０の下側にも
遮光層を設ければ、ＴＦＴアレイ基板１の側からの戻り
光等がＴＦＴ３０に入射するのを未然に防ぐことができ
る。

【０１１７】（電子機器）次に、以上詳細に説明した液
晶装置２００を備えた電子機器の実施の形態について図
２１から図２４を参照して説明する。

【０１１８】先ず図２１に、このように液晶装置２００
を備えた電子機器の概略構成を示す。

【０１１９】図２１において、電子機器は、表示情報出
力源１０００、表示情報処理回路１００２、前述の走査
線駆動回路１０４及びデータ線駆動回路１０１を含む表
示駆動回路１００４、液晶パネル１０、クロック発生回
路１００８並びに電源回路１０１０を備えて構成されて
いる。表示情報出力源１０００は、ＲＯＭ（Read Only
Memory）、ＲＡＭ（Random Access Memory）、光デ
ィスク装置などのメモリ、テレビ信号を同調して出力す
る同調回路等を含んで構成され、クロック発生回路１０
０８からのクロック信号に基づいて、所定フォーマット
の画像信号などの表示情報を表示情報処理回路１００２
に出力する。表示情報処理回路１００２は、増幅・極性
反転回路、相展開回路、ローテーション回路、ガンマ補
正回路、クランプ回路等の周知の各種処理回路を含んで
構成されており、クロック発生回路１００８からのクロ
ック信号に基づいて入力された表示情報からデジタル信
号を順次生成し、クロック信号CLKと共に表示駆動回路
１００４に出力する。表示駆動回路１００４は、走査線
駆動回路１０４及びデータ線駆動回路１０１によって前
述の駆動方法により液晶パネル１０を駆動する。電源回
路１０１０は、上述の各回路に所定電源を供給する。な
お、液晶パネル１０を構成するＴＦＴアレイ基板の上
に、表示駆動回路１００４を搭載してもよく、これに加
えて表示情報処理回路１００２を搭載してもよい。

【０１２０】このような構成の電子機器として、図２２
に示す液晶プロジェクタ、図２３に示すマルチメディア
対応のパーソナルコンピユータ（ＰＣ）及びエンジニア
リング・ワークステーション（ＥＷＳ）、あるいは携帯
電話、ワードプロセッサ、テレビ、ビューファインダ型
又はモニタ直視型のビデオテーブレコーダ、電子手帳、
電子卓上計算機、カーナビゲーション装置、ＰＯＳ端
末、タッチパネルを備えた装置などを挙げることができ
る。

【０１２１】次に図２２から図２４に、このように構成
された電子機器の具体例を夫々示す。

【０１２２】図２２において、電子機器の一例たる液晶
プロジェクタ１１００は、投射型の液晶プロジェクタで
あり、光源１１１０と、ダイクロイックミラー１１１
３，１１１４と、反射ミラー１１１５，１１１６，１１
１７と、入射レンズ１１１８，リレーレンズ１１１９，
出射レンズ１１２０と、液晶ライトバルブ１１２２，１
１２３，１１２４と、クロスダイクロイックプリズム１
１２５と、投射レンズ１１２６とを備えて構成されてい
る。液晶ライトバルブ１１２２，１１２３，１１２４
は、上述した駆動回路１００４がＴＦＴアレイ基板上に
搭載された液晶パネル１０を含む液晶モジュールを３個
用意し、夫々液晶ライトバルブとして用いたものであ
る。また、光源１１１０はメタルハライド等のランプ１
１１１とランプ１１１１の光を反射するリフレクタ１１
１２とからなる。

【０１２３】以上のように構成される液晶プロジェクタ
１１００においては、青色光・緑色光反射のダイクロイ
ックミラー１１１３は、光源１１１０からの白色光束の
うちの赤色光を透過させるとともに、青色光と緑色光と
を反射する。透過した赤色光は反射ミラー１１１７で反
射されて、赤色光用液晶ライトバルブ１１２２に入射さ
れる。一方、ダイクロイックミラー１１１３で反射され
た色光のうち緑色光は緑色光反射のダイクロイックミラ
ー１１１４によって反射され、緑色光用液晶ライトバル
ブ１１２３に入射される。また、青色光は第２のダイク
ロイックミラー１１１４も透過する。青色光に対して
は、長い光路による光損失を防ぐため、入射レンズ１１
１８、リレーレンズ１１１９、出射レンズ１１２０を含
むリレーレンズ系からなる導光手段１１２１が設けら
れ、これを介して青色光が青色光用液晶ライトバルブ１
１２４に入射される。各ライトバルブにより変調された
３つの色光はクロスダイクロイックプリズム１１２５に
入射する。このプリズムは４つの直角プリズムが貼り合
わされ、その内面に赤光を反射する誘電体多層膜と青光
を反射する誘電体多層膜とが十字状に形成されている。
これらの誘電体多層膜によって３つの色光が合成され
て、カラー画像を表す光が形成される。合成された光
は、投射光学系である投射レンズ１１２６によってスク
リーン１１２７上に投射され、画像が拡大されて表示さ
れる。

【０１２４】図２３において、電子機器の他の例たるラ
ップトップ型のパーソナルコンピュータ１２００は、上
述した液晶パネル１０がトップカバーケース内に備えら
れた液晶ディスプレイ１２０６と、ＣＰＵ、メモリ、モ
デム等を収容すると共にキーボード１２０２が組み込ま
れた本体部１２０４とを有する。

【０１２５】また、図２４に示すように、液晶を２枚の
透明基板１３０４ａ，１３０４ｂの間に封入し、上述し
た駆動回路１００４をＴＦＴアレイ基板上に搭載した液
晶装置用基板１３０４を備え、当該液晶装置用基板１３
０４を構成する２枚の透明基板１３０４ａ，１３０４ｂ
の一方に、金属の導電膜が形成されたポリイミドテーブ
１３２２にＩＣチップ１３２４を実装したＴＣＰ（Tape
Carrier Package）１３２０を接続して、電子機器用の
一部品である液晶装置として生産、販売、使用すること
もできる。

【０１２６】以上、図２２から図２４を参照して説明し
た電子機器の他にも、液晶テレビ、ビューファインダー
型またはモニタ直視型のビデオテープレコーダ、カーナ
ビゲーション装置、電子手帳、電卓、ワードプロセッ
サ、ワークステーション、携帯電話、テレビ電話、ＰＯ
Ｓ端末、タッチパネルを備えた装置等が図２１に示した
電子機器の例として挙げられる。

【０１２７】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲内で種々の変形実施が
可能である。例えば、本発明は上述の各種の液晶パネル
の駆動に適用されるものに限らず、エレクトロルミネッ
センス、プラズマディスブレ一装置にも適用可能であ
る。

【０１２８】以上説明したように、本実施の形態によれ
ば、高精細な画素を有し、かつ、小型の液晶装置２００
を備えた各種の電子機器を実現できる。

【０１２９】

【発明の効果】以上説明したように、本発明の電気光学
装置によれば、走査線駆動手段とデータ線駆動手段の少
なくともいずれか一方の双方向性シフトレジスタにおい
て、転送方向制御部と転送信号生成部により、双方向が
可能である。また、入力信号の論理値に拘わらず入力信
号と等しい極性の出力信号を得るの論理のゲート手段を
設けた場合、当該ゲート手段のパターンを形成する際
に、電源配線を引き回す必要がなく、転送方向制御部と
転送信号生成部の占有面積を減少させることができる。
従って、走査線またはデータ線に一対一に対応させて双
方向性シフトレジスタの各段を設けた場合でも、走査線
またはデータ線の間隔、即ち、画素ピッチの微細化が可
能であり、高精細の液晶パネルを提供することができ
る。

【図面の簡単な説明】

【図１】 液晶装置の実施の形態におけるＴＦＴアレイ
基板上に形成された各種配線、周辺回路等のブロック図
である。

【図２】 図１の液晶装置の全体構成を示す平面図であ
る。

【図３】 図１の液晶装置の全体構成を示す断面図であ
る。

【図４】 図１の液晶装置における走査線駆動回路の双
方向性シフトレジスタの回路図である。

【図５】 （ａ）は図１の液晶装置における走査線駆動
回路の波形制御回路及びバッファー回路の一例を示す回
路図、（ｂ）は当該走査線駆動回路の動作のタイミング
チャートである。

【図６】 （ａ）は図１の液晶装置における走査線駆動
回路の波形制御回路及びバッファー回路の他の例を示す
回路図、（ｂ）は当該走査線駆動回路の動作のタイミン
グチャートである。

【図７】 本発明と比較される比較例１のデータ線駆動
回路と走査線駆動回路の双方向性シフトレジスタの各段
の配置例を示すブロック図である。

【図８】 本発明と比較される比較例２のデータ線駆動
回路と走査線駆動回路の双方向性シフトレジスタの各段
の配置例を示すブロック図である。

【図９】 本発明の実施形態におけるデータ線駆動回路
と走査線駆動回路の双方向性シフトレジスタの各段の配
置例を示すブロック図である。

【図１０】 （ａ）は本発明の第１の実施形態の双方向
性シフトレジスタを構成するトランスミッションゲート
の回路記号を示す図、（ｂ）は（ａ）のトランスミッシ
ョンゲートの回路構成を示す回路図である。

【図１１】 本発明の第１の実施形態における双方向性
シフトレジスタのパターンを示す図である。

【図１２】 本発明の第１の実施形態における波形制御
回路及びバッファー回路のパターンを示す図である

【図１３】 本発明と比較される比較例１の走査線駆動
回路の双方向性シフトレジスタの回路図である。

【図１４】 （ａ）は本発明と比較される比較例１の双
方向性シフトレジスタを構成するクロックドインバータ
の回路記号を示す図、（ｂ）は（ａ）のクロックドイン
バータの回路構成を示す回路図である。

【図１５】 本発明と比較される比較例１の双方向性シ
フトレジスタのパターンを示す図である。

【図１６】 本発明の第２の実施形態における走査線駆
動回路の双方向性シフトレジスタの回路図である。

【図１７】 本発明の第２の実施形態における双方向性
シフトレジスタのパターンの一例を示す図である。

【図１８】 本発明の第２の実施形態における双方向性
シフトレジスタのパターンの他の例を示す図である。

【図１９】 （ａ）は液晶装置に備えられた液晶パネル
の画面表示領域を構成する画素の平面図、（ｂ）は
（ａ）のＡ−Ａ’線に沿った断面図である。

【図２０】 （ａ）は液晶装置に備えられた走査線駆動
回路またはデータ線駆動回路を構成するＴＦＴの構成を
示す平面図、（ｂ）は（ａ）のＢ−Ｂ’線に沿った断面
図である。

【図２１】 本発明による電子機器の実施の形態の概略
構成を示すブロック図である。

【図２２】 電子機器の一例としての液晶プロジェクタ
を示す断面図である。

【図２３】 電子機器の他の例としてのパーソナルコン
ピュータを示す正面図である。

【図２４】 電子機器の一例としてのＴＣＰを用いた液
晶装置を示す斜視図である。

【符号の説明】

１…ＴＦＴアレイ基板 ２…対向基板 １０…液晶パネル １１…画素電極 ２１…共通電極 ２３…遮光層 ３０…ＴＦＴ ３１…走査線（ゲート電極） ３２…半導体層 ３２ｄ…高濃度ソース領域 ３２ｅ…高濃度ドレイン領域 ３３…ゲート絶縁層 ３５…データ線（ソース電極） ３７、３８…コンタクトホール ４１…第１層間絶縁層 ４２…第２層間絶縁層 ５０…液晶層 ５２…シール材 ５３…周辺見切り ６０…ＴＦＴ ６１…ゲート電極 ６２…半導体層 ６２ｄ…高濃度ソース領域 ６２ｅ…高濃度ドレイン領域 ６３…ゲート絶縁層 ６４…ソース電極 ６５…ドレイン電極 ６６…コンタクトホール １０１…データ線駆動回路 １０２…実装端子（外部入出力端子） １１１…双方向性シフトレジスタ １１２ａ…波形制御回路 １１２ｂ…バッファー回路 １１４〜１２１…トランスミッションゲート １５０〜１５７…Ｎチャネル型ＴＦＴ ２００…液晶装置 ２０１…検査回路 ３０１…サンプリング回路 ３０２…ＴＦＴ

Claims (7)

【特許請求の範囲】
1. 【請求項１】 画像信号が供給される複数のデータ線
   と、走査信号が供給される複数の走査線と、前記複数の
   データ線及び前記複数の走査線に接続された複数のスイ
   ッチング手段と、前記スイッチング手段に接続された画
   素電極とを備える電気光学装置の駆動回路であって、 前記画像信号と走査信号を夫々前記データ線と走査線に
   供給するために制御信号を供給するシフトレジスタを有
   するデータ線駆動手段と走査線駆動手段の少なくとも一
   方を備え、 前記データ線駆動手段または走査線駆動手段の少なくと
   も一方の前記シフトレジスタは、前記転送信号の転送方
   向が、前記データ線または走査線の配列方向及び当該配
   列方向と逆方向の双方向である双方向性シフトレジスタ
   であり、 前記双方向性シフトレジスタの各段は、各段の入力信号
   の転送方向を方向制御信号に基づいて所定の一方向に制
   限する転送方向制御部と、クロック信号に同期して前記
   入力信号に基づき前記転送信号を生成する転送信号生成
   部とを備えることを特徴とする電気光学装置の駆動回
   路。
2. 【請求項２】 前記転送方向制御部と転送信号生成部
   に、入力信号の論理値に拘わらず入力信号と等しい極性
   の出力信号を得る論理のゲート手段を含むことを特徴と
   する請求項１に記載の電気光学装置の駆動回路。
3. 【請求項３】 前記転送信号生成部は、クロック信号に
   同期して入力信号を転送信号として取り込む信号取込部
   と、当該取り込み信号の帰還を所定期間行う帰還部とを
   備えていることを特徴とする請求項１乃至２のいずれか
   一項に記載の電気光学装置の駆動回路。
4. 【請求項４】 前記転送方向制御部と転送信号生成部
   は、前記ゲート手段として、少なくともトランスミッシ
   ョンゲートを備えていることを特徴とする請求項１乃至
   請求項３のいずれか一項に記載の電気光学装置の駆動回
   路。
5. 【請求項５】 前記転送方向制御部と転送信号生成部
   は、前記ゲート手段として、Ｐチャネル型薄膜トランジ
   スタとＮチャネル型薄膜トランジスタの少なくともいず
   れか一方を備えていることを特徴とする請求項１乃至請
   求項４のいずれか一項に記載の電気光学装置の駆動回
   路。
6. 【請求項６】 請求項１乃至請求項５のいずれか一項に
   記載の電気光学装置の駆動回路を備えたことを特徴とす
   る電気光学装置。
7. 【請求項７】 請求項６の電気光学装置を備えたことを
   特徴とする電子機器。