JPH10268350A - アクティブマトリクス型液晶表示装置用基板およびそれを用いたアクティブマトリクス型液晶表示装置、アクティブマトリクス型表示装置用駆動回路並びに投写型表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 アクティブマトリクス型液晶表示装置では、
画像信号が入力用端子からサンプルホールド回路まで中
継用配線に接続して伝送されるように構成されるが、時
定数のばらつきが大きいという不具合がある。 【解決手段】 互いに近接して配設された複数の画像信
号配線（Ｖ１〜Ｖ６）からこれと異なる比較的高抵抗の
導電膜の中継用配線（Ｈ１〜Ｈ６）を経て所望のサンプ
ルホールド回路（１６）に信号を伝送する信号伝送路に
おいて、前記複数の画像信号配線（Ｖ１〜Ｖ６）と接続
された前記中継用配線（Ｈ１〜Ｈ６）の幅および長さを
等しく形成するとともに、前記中継用配線のみでは届か
ない信号経路に関しては、中継用配線の端部と信号供給
先の結合部との間をより抵抗値の低い導電膜からなる配
線（Ｓ１〜Ｓ６）によって接続させるようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子回路における
信号配線の時定数調整技術に関し、例えば薄膜トランジ
スタ（以下、ＴＦＴと称す。）を有した画素電極を駆動
する周辺駆動回路、或いは周辺駆動回路を備えたアクテ
ィブマトリクス型液晶表示装置、或いは該アクティブマ
トリクス型液晶表示装置を用いた投写型表示装置に関す
る。

【０００２】

【従来の技術】従来、アクティブマトリクス型液晶表示
装置としては、ガラス基板上にマトリクス状に画素電極
を形成すると共に、各画素電極に対応してアモルファス
シリコンやポリシリコンを用いたＴＦＴを形成して、各
画素電極にＴＦＴにより電圧を印加して液晶を駆動する
ようにした構成のアクティブマトリクス型液晶表示装置
が実用化されている。このうちポリシリコンＴＦＴを用
いたアクティブマトリクス型液晶表示装置は、外部から
入力される画像信号をサンプリングしてデータ線に伝送
するためのＴＦＴや該ＴＦＴを順番にオン、オフ制御す
るシフトレジスタ回路等の周辺駆動回路を構成する相補
型ＴＦＴ（以下、ＣＭＯＳ型ＴＦＴと称す。）を画素駆
動用ＴＦＴとともに同一プロセスで同一基板上に集積形
成することが可能なため、近年広く実用化されるように
なってきている。

【０００３】また、アクティブマトリクス型液晶表示装
置に供給される画像信号はアナログ信号であるため、画
像信号の周波数帯域が狭くなると、サンプリング信号で
サンプルホールド回路をオンさせてデータ線に画像信号
を供給する際に、画像信号が変化している部分でサンプ
リングしてしまうことがある。この場合、サンプルホー
ルド回路を構成するサンプルホールド用ＴＦＴがオフさ
れる直前の画像信号がサンプリングされるため、平均の
電圧ではなく、画像信号の電圧が上がる方向に変化して
いるときには高めの電圧が、また画像信号の電圧が下が
る方向に変化しているときには低めの電圧がサンプリン
グされてしまう。また、サンプリング信号のタイミング
がほんの少しずれただけでサンプリングの電圧が変化し
てしまうという不具合がある。

【０００４】そこで、例えば図１４に示すように、画像
信号を複数系列に相展開して周波数帯域を拡大させて、
それぞれのサンプリング信号Ｘ１、Ｘ２、…、Ｘｎのタ
イミングに合わせて、サンプリング中の画像信号ＶＩＤ
１〜ＶＩＤ６の電圧レベルが変化しないように処理（例
えば図１４の点線楕円部に示すように、サンプリング期
間中は画像信号の平均電圧が現れるように処理する。）
して、それらをアクティブマトリクス型液晶表示装置に
供給するようにした技術がある。

【０００５】前記のように相展開された複数の画像信号
により駆動されるように構成されたアクティブマトリク
ス型液晶表示装置では、一般に図１５に示すように、入
力用端子Ｔ１〜Ｔ６から入力される外部で形成された複
数の画像信号ＶＩＤ１〜ＶＩＤ６は、画像信号線Ｖ１〜
Ｖ６に伝送され、中継用配線Ｈ１〜Ｈ６を経て、データ
線駆動回路１５によってスイッチングされるサンプルホ
ールド回路１６に供給される。

【０００６】

【発明が解決しようとする課題】しかしながら、前記画
像信号ＶＩＤ１〜ＶＩＤ６を入力用端子Ｔ１〜Ｔ６から
サンプルホールド回路１６まで供給する画像信号線Ｖ１
〜Ｖ６は、データ線駆動回路１５から出力されるサンプ
リング信号線Ｘ１、Ｘ２、…、Ｘｎと交差するため、入
力用端子Ｔ１〜Ｔ６からサンプルホールド回路１６まで
同一の導電膜（例えば、低抵抗金属のアルミニウム膜
等）で構成することができない。そこで、従来は、画像
信号ＶＩＤ１〜ＶＩＤ６をまずアルミニウム膜からなる
互いにほぼ平行で配線幅がほぼ等しい画像信号線Ｖ１〜
Ｖ６でサンプルホールド回路１６の近傍まで伝送し、こ
こで絶縁膜を介して交差する他の導電膜（例えば、ポリ
シリコン膜等）からなる中継用の接続配線Ｈ１〜Ｈ６に
乗り換えてからサンプルホールド回路１６のソース電極
（もしくはドレイン電極）に伝送されるように構成して
いた。この場合、一般的なレイアウト方法に従って、図
１６に示すようにサンプルホールド回路１６を一列に並
べて配置すると、中継用配線Ｈ１〜Ｈ６の配線長（コン
タクトホール４５から４６までの距離）Ｌが異なること
となる。尚、図１６においてサンプリング信号線Ｘ１、
Ｘ２、…、Ｘｎは、中継用配線Ｈ１〜Ｈ６と同一材料の
ポリシリコン膜等で形成される。

【０００７】ところが、前記中継用配線Ｈ１〜Ｈ６がポ
リシリコン膜で構成されていると、ポリシリコン膜はア
ルミニウム膜と比較して抵抗率が２桁以上高いため、中
継用配線Ｈ１〜Ｈ６の配線幅Ｗ及び配線膜厚をほぼ一定
に形成すると、配線長Ｌが中継用配線Ｈ１〜Ｈ６毎に異
なるため、該中継用配線Ｈ１〜Ｈ６間の抵抗が異なる。
つまり、サンプルホールド回路１６にサンプリングされ
る画像信号がＶＩＤ１〜ＶＩＤ６毎に時定数が異なるこ
ととなり、これが原因となってアクティブマトリクス型
液晶表示装置の表示ムラが生じてしまうという欠点があ
る。そこで、中継用配線Ｈ１〜Ｈ６毎に線幅Ｗを変える
（画像信号線Ｖ１〜Ｖ６からサンプルホールド回路１６
までの距離が短い場合は、中継用配線Ｈ１〜Ｈ６の線幅
Ｗを細くし、距離が長い場合は線幅Ｗを太くする）こと
により抵抗値を一定にすることが考えられる。しかしな
がら、配線の幅を変えて抵抗値を一定にする方法（図１
６）では、他の画像信号線との重なり容量を一定にする
ことができず、また、配線幅がプロセスのばらつきによ
って変動すると、配線幅のばらつきに対する抵抗値の変
化は配線幅Ｗによって異なり、配線幅Ｗが狭いほどプロ
セスのばらつきに顕著に影響を受けるので、時定数のば
らつきが大きくなるという不具合が生じることが明らか
になった。

【０００８】本発明の目的は、複数の信号配線から駆動
回路に信号を伝送する中継用配線の配線幅Ｗがばらつい
ても、抵抗値および容量値のばらつきは小さく、複数の
信号配線間の時定数をほぼ均一にできる。これによっ
て、アクティブマトリクス型液晶表示装置の表示ムラを
抑制し、品位の高い表示を行えるアクティブマトリクス
型液晶表示装置を提供することにある。

【０００９】

【課題を解決するための手段】本発明は、前記目的を達
成するために、基板上に複数の信号配線と、該信号配線
に接続され、薄膜トランジスタを有した周辺駆動回路が
形成されてなるアクティブマトリクス型液晶表示装置用
基板において、該信号配線と接続された中継用配線が該
周辺駆動回路に接続されてなり、該中継用配線は、他の
信号配線に接続された他の中継用配線と配線幅及び長さ
及び膜厚が互いにほぼ等しくする。これにより、前記中
継用配線の抵抗値がほぼ均一になる。そこで、前記複数
の信号配線を中継用配線と交差する領域で互いにほぼ並
行に配線し、配線幅をほぼ等しくすることで、他の信号
配線との重なり容量がほぼ均一になり、伝送される信号
に対する時定数が各信号配線経路間でほぼ等しくなる。
更に、中継用配線の長さおよび幅および膜厚がほぼ等し
いため、プロセスばらつきにより配線幅が目標値からず
れても信号配線経路間の抵抗値および容量値のばらつき
はほぼ一定になり、時定数のばらつきに伴うアクティブ
マトリクス型液晶表示装置の表示ムラを抑制することが
できるという利点がある。

【００１０】また、本発明が適用される信号配線は、相
展開した画像信号を伝送する画像信号線のみだけでな
く、外部から入力されるクロック信号をシフトレジスタ
回路に伝送するためのクロック信号線、あるいは前記画
像信号を補助するための画像補助入力信号を伝送する画
像補助入力信号線にも適用できる。

【００１１】また、前記中継用配線は前記走査線と、前
記補助中継用配線は前記データ線と同一工程，同一材料
で形成できるため工程を増加する必要が無いという利点
がある。

【００１２】

【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。

【００１３】（実施例１）図１は、本発明が適用される
アクティブマトリクス型液晶表示装置のアクティブマト
リクス型液晶表示装置用基板の一構成例を示す。図１に
おいて、１０はアクティブマトリクス型液晶表示装置を
構成する一方のガラス基板や石英基板等の基板、１１お
よび１２は互いに交差する方向に配設された走査線およ
びデータ線、１３は前記走査線１１とデータ線１２とに
接続された画素で、各画素１３はＩＴＯ等からなる画素
電極とこの画素電極に順次画像信号に応じた電圧を印加
するＴＦＴからなる。同一行のＴＦＴはそのゲート電極
が同一の走査線１１に接続され、ドレイン電極が対応す
る画素電極に接続されている。また、同一列のＴＦＴは
そのソース電極が同一のデータ線１２に接続されてい
る。この実施例においては、画素を駆動するＴＦＴはポ
リシリコン膜をチャネル層とするいわゆるポリシリコン
ＴＦＴで構成されており、周辺駆動回路（データ線駆動
回路１５や走査線駆動回路１４Ａ、１４Ｂ等）を構成す
るＣＭＯＳ型ＴＦＴとともに同一プロセスにより、同一
基板上に形成される。

【００１４】本実施例では、走査線１１の両端にそれぞ
れ該走査線１１を順次選択駆動するＹシフトレジスタ回
路やバッファー回路等を含む走査線駆動回路１４Ａ、１
４Ｂが設けられている。走査線駆動回路１４Ａと１４Ｂ
は、同一の電圧を同一のタイミングで各走査線１１に印
加する。つまり、１本の走査線１１をその両側から同時
に駆動する。これによって、走査線１１の有する寄生抵
抗による電圧のレベル落ちや信号遅延を軽減することが
できる。

【００１５】一方、本実施例では、データ線１２を選択
駆動するＸシフトレジスタ回路やバッファー回路等を含
むデータ線駆動回路１５が設けられている。また、デー
タ線１２の両端に画像信号サンプリング用の回路１６、
１７が設けられている。このうち１７は各データ線１２
にプリチャージレベルを印加するプリチャージ回路であ
り、他方の１６は各データ線１２に画像信号に応じた電
圧を印加するサンプルホールド回路である。サンプルホ
ールド回路１６及びプリチャージ回路１７は、基本的な
等価回路図で示すと図２０に示す３通りのいずれかの型
に属する。すなわち、サンプルホールド用ＴＦＴ１６０
及びプリチャージ用ＴＦＴ１７０は、図２０（Ａ）Ｎチ
ャネル型ＴＦＴ、（Ｂ）Ｐチャネル型ＴＦＴ、（Ｃ）Ｃ
ＭＯＳ型ＴＦＴのいずれかの形態を取る。図２０におい
て、Ｎチャネル型ＴＦＴのサンプリング信号Ｓに対し
て、Ｐチャネル型ＴＦＴのサンプリング信号ＳＢはサン
プリング信号Ｓの反転信号であることを示している。プ
リチャージ回路１７のソース（データ線１２側の接続電
極と反対側の電極）には外部から供給される画像補助入
力信号ＮＲＳ１、ＮＲＳ２がデータ線１２に対して１本
おきに印加され、画像補助入力信号線１９Ａ、１９Ｂに
よってプリチャージ回路１７に供給されるとともに、該
プリチャージ回路１７のゲート電極には外部から供給さ
れるタイミング信号ＮＲＧが信号配線１８を介して共通
に印加されている。これによって、すべてのデータ線１
２は１水平帰線期間中でサンプルホールド回路１６から
の画像信号レベルの印加前に、画像補助入力信号ＮＲＳ
１、ＮＲＳ２のレベルにそれぞれ同時にプリチャージさ
れる。また、隣り合うデータ線１２毎に画像信号の極性
を変える駆動を行う際には、画像補助入力信号ＮＲＳ
１、ＮＲＳ２は互いに反対の極性を持つようにすると有
効である。

【００１６】各データ線１２の他端に設けられたサンプ
ルホールド回路１６のソース電極には、外部から供給さ
れる相展開された画像信号ＶＩＤ１〜ＶＩＤ６が画像信
号線群２０を介して入力され、サンプルホールド回路１
６のゲート電極にはデータ線１２を順次選択するシフト
レジスタ回路やバッファー回路等を含むデータ線駆動回
路１５から出力されるサンプリング信号が印加されてい
る。本実施例では、画像信号を６相に展開したが、サン
プルホールド用ＴＦＴ１６０の書込特性が高ければ相展
開数を減らすことも可能であるし、書込特性が低ければ
相展開数を増やしても良い。また、ＮＴＳＣ信号やＰＡ
Ｌ信号に対応したＲＧＢパラレル信号でも良いことは言
うまでもない。データ線駆動回路１５は、外部から供給
されるスタート信号ＳＰＸと８個のクロック信号ＣＬＸ
１〜４，ＣＬＸＢ１〜４に基づいて１水平走査期間中に
すべてのデータ線１２を順番に１回ずつ選択するような
サンプリング信号Ｘ１，Ｘ２，Ｘ３，‥‥‥Ｘｎを形成
してサンプルホールド回路１６のゲート電極に供給す
る。クロック信号ＣＬＸ１〜４（またはその逆相クロッ
ク信号ＣＬＸＢ１〜４）は互いに位相が順次４５°ずつ
ずれた同一周期のクロック信号である。ところで、逆相
クロック信号ＣＬＸＢ１〜４は、外部から入力されたク
ロック信号ＣＬＸ１〜４を基に、周辺駆動回路内に設け
た信号生成回路によってアクティブマトリクス型液晶表
示装置基板内部で生成することも可能である。

【００１７】特に限定されるものではないが、この実施
例では、図８に示すようにデータ線駆動回路１５は４系
統のシフトレジスタ回路により構成されており、各系統
のシフトレジスタ回路は各々逆相の１対のクロック信号
ＣＬＸｉ、ＣＬＸＢｉによって動作され、４本おきに信
号配線を選択するタイミング信号を与えるべく構成され
ている。このようにクロック信号が８個あることによ
り、外部から入力されるクロック信号ＣＬＸ１〜４、Ｃ
ＬＸＢ１〜４のそれぞれの駆動周波数を低減することが
でき、アクティブマトリクス型液晶表示装置の周辺駆動
回路の負荷が軽減される。

【００１８】また、本実施例では、データ線１２を一定
のタイミングで１ライン毎に順次駆動していく方法を説
明したが、３ラインや６ラインや１２ラインといった多
数の隣り合うデータ線１２を１個のデータサンプリング
信号で同時に選択し、外部から入力する画像信号のタイ
ミンングを変化させる方法でも本実施例を用いることが
できる。

【００１９】また、本実施例ではデータ線駆動回路１５
や走査線駆動回路１４Ａ，１４Ｂを含む周辺駆動回路
と、データ線駆動回路１５に接続された複数のデータ線
１２と走査線駆動回路１４Ａ、１４Ｂにに接続された走
査線１１がマトリクス状に交差されて成り、該データ線
１２及び走査線１１に接続された画素トランジスタと該
画素トランジスタに接続された画素電極が同一基板上に
形成されたアクティブマトリクス型液晶表示装置につい
て説明したが、周辺駆動回路の部分を石英基板等の高価
な基板上に高温ポリシリコンＴＦＴにより形成し、デー
タ線１２及び走査線１１と画素１３を含む領域１３０
（図１点線内）をガラス基板等の安価な基板上にアモル
ファスシリコンＴＦＴやプロセス温度が６００度以下の
低温ポリシリコンＴＦＴにより形成し、これらの基板を
繋ぎ合わせてアクティブマトリクス型液晶表示装置用基
板を構成することも可能である。

【００２０】図２は、本発明を前記画像信号線群２０と
サンプルホールド回路１６との接続部に適用した場合の
実施例を示すもので、Ｖ１〜Ｖ６が外部入力端子から入
力され前記相展開された画像信号ＶＩＤ１〜ＶＩＤ６を
伝送する信号配線としての画像信号線である。これらの
画像信号線Ｖ１〜Ｖ６は、特に制限されないがデータ線
１２と同一材料の低抵抗のアルミニウム膜によって形成
されている。。Ｘ１、Ｘ２、…、Ｘｎは前記データ線駆
動回路１５から出力されるサンプリング信号をサンプル
ホールド回路１６のゲート電極に供給するための配線で
あり、前記サンプリング信号線Ｘ１、Ｘ２、…、Ｘｎは
前記画像信号線Ｖ１〜Ｖ６と交差する方向に配設され、
走査線と同一材料のポリシリコン膜からなり、前記サン
プルホールド回路１６のゲート電極と連続するように形
成されている。

【００２１】４１，４２は各々前記サンプリング信号線
Ｘ１、Ｘ２、…、Ｘｎの両側に設けられたポリシリコン
膜からなるサンプルホールド回路１６を構成するサンプ
ルホールド用ＴＦＴ１６０のソース・ドレイン領域であ
り、サンプルホールド用ＴＦＴ１６０のソース領域４１
には低抵抗のアルミニウム膜等からなる補助中継用配線
としての引き出し線Ｓ１〜Ｓ６がコンタクトホール４３
にて接続されている。また、各サンプルホールド回路１
６のドレイン領域４２には画素駆動用ＴＦＴに接続され
る前記データ線１２がコンタクトホール４４にて接続さ
れている。この実施例では、特に限定されないが、前記
データ線１２および補助中継用配線Ｓ１〜Ｓ６と画像信
号線Ｖ１〜Ｖ６は同一プロセスにて形成されるアルミニ
ウム膜によって構成されている。

【００２２】さらに、本実施例では、前記画像信号線Ｖ
１と前記補助中継用配線Ｓ１との間に、前記画像信号線
Ｖ１〜Ｖ６と交差する方向に画像信号線Ｖ２〜Ｖ６とは
層間絶縁膜を介して別層で、走査線１１と同一層のポリ
シリコン膜等の導電膜からなる中継用配線Ｈ１が設けら
れる。中継用配線Ｈ１は配線端において、画像信号線Ｖ
１とはコンタクトホール４５にて、補助中継用配線Ｓ１
とはコンタクトホール４６にてそれぞれ接続される。同
様にその他の画像信号線Ｖ２〜Ｖ６と、該画像信号線Ｖ
２〜Ｖ６に対応した補助中継用配線Ｓ２〜Ｓ６との間
も、コンタクトホール４５及び４６において中継用配線
Ｈ２〜Ｈ６とそれぞれ接続される。これらの中継用配線
Ｈ１〜Ｈ６を経て前記サンプルホールド回路１６を構成
するサンプルホールド用ＴＦＴ１６０のソース電極に画
像信号ＶＩＤ１〜ＶＩＤ６を伝送するように構成されて
いる。そして、前記中継用配線Ｈ１〜Ｈ６はすべてその
線幅Ｗおよび長さ（コンタクトホール４５から４６まで
の距離）Ｌ及び配線膜厚がほぼ等しくなるように設計さ
れているとともに、前記中継用配線Ｈ１〜Ｈ６とサンプ
ルホールド回路１６との信号経路に関しては、前記補助
中継用配線Ｓ１〜Ｓ６を延長させることによって長さの
違いを吸収するようにされている。また、画像信号線Ｖ
１〜Ｖ６は中継用配線Ｈ１〜Ｈ６と交差する領域では少
なくとも互いにほぼ平行に配線され、該画像信号線Ｖ１
〜Ｖ６の線幅は互いにほぼ等しく設計されている。

【００２３】中継用配線Ｈ１〜Ｈ６がＴＦＴのゲート電
極を形成するポリシリコン膜で構成され、補助中継用配
線Ｓ１〜Ｓ６がアルミニウム膜で構成される場合、その
抵抗率はアルミニウム膜の方がポリシリコン膜に比べて
２桁程度小さいので、補助中継用配線Ｓ１〜Ｓ６の長さ
の相違による抵抗値の相違は極めて小さくて済む。ま
た、他の画像信号線との重畳する面積が等しくなるため
重なり容量が均等になり、各画像信号線の容量も均一化
される。そのため、伝送される画像信号に対する時定数
が各信号経路間で等しくなるとともに、画像信号線Ｖ１
〜Ｖ６の線幅が互いにほぼ等しく、中継用配線Ｈ１〜Ｈ
６間の線幅Ｗも互いにほぼ等しいため、プロセスばらつ
きにより線幅が設計目標値からずれても各画像信号間の
容量値及び抵抗値のばらつきはほぼ同じになり、該時定
数のばらつきに伴う表示ムラを抑制することができる。

【００２４】なお、前記中継用配線Ｈ１〜Ｈ６の長さＬ
は前記信号配線群２０（画像信号線Ｖ１〜Ｖ６）の線幅
Ｌ１＋３０μｍ以内に設定するのが最も効率的である。
抵抗値の高い中継用配線Ｈ１〜Ｈ６の長さＬが最も短く
なって配線抵抗が小さくなるとともに、占有面積も少な
くて済むため、周辺駆動回路領域を微細に集積できる効
率の良い設計が行える。

【００２５】本実施例では、前記データ線１２および補
助中継用配線Ｓ１〜Ｓ６と画像信号線Ｖ１〜Ｖ６は同一
プロセスにて形成されるアルミニウム膜によって構成し
たが、Ｃｒ、Ｔａ等の金属膜や金属シリサイド膜等の異
なる導電膜で構成することも可能である。また、中継用
配線Ｈ１〜Ｈ６もポリシリコン膜だけではなく、Ｍｏ、
Ｔａ、Ｗ、Ｃｒ等の金属膜やＭｏ−Ｓｉ、Ｗ−Ｓｉ等の
金属シリサイド膜で構成すれば、低抵抗化が可能とな
り、配線間の時定数の均一化に更に効果が上がる。

【００２６】図３には前記実施例１の変形例を示す。こ
の変形例は、前記サンプルホールド回路１６を構成する
サンプルホールド用ＴＦＴ１６０のソース領域４１への
コンタクトホール４３とドレイン領域４２へのコンタク
トホール４４とを互い違いに配置するとともに、サンプ
リング信号配線Ｘ１、Ｘ２、…、Ｘｎのうちサンプルホ
ールド用ＴＦＴ１６０のゲート電極部分を前記コンタク
トホール４３、４４を回避するように蛇行させたもので
ある。コンタクトホールの開孔部が小さ過ぎると、コン
タクト抵抗が高くなる等の要因から該コンタクトホール
のサイズには限界があり、また、接続配線の最小幅より
も大きくすることができない。そこで、前記のようにサ
ンプルホールド用ＴＦＴ１６０のゲート電極を蛇行した
パターンとすることにより隣り合うサンプルホールド回
路１６のピッチＬ２を小さくすることが可能となり、高
集積化により画素ピッチが小さくなったときにそれに合
わせてサンプルホールド回路１６を形成することができ
るようになる。

【００２７】図４には前記実施例１の更に他の変形例を
示す。この変形例は、サンプルホールド回路１６の占有
面積を小さくできることが可能である。すなわち、サン
プルホールド用ＴＦＴ１６０のゲート電極を制御するサ
ンプリング信号配線Ｘ１、Ｘ２、…、Ｘｎの端部を二股
に形成し、その外側に二股に形成したドレイン領域４２
にデータ線１２を接続させるように構成されている。隣
り合うデータ線１２のピッチＬ３は、図示しない配列さ
れた１画素当たりのピッチ等に依存して決定されるの
で、隣り合うデータ線１２のピッチＬ３が一つのサンプ
ルホールド回路１６を構成するサンプルホールド用ＴＦ
Ｔ１６０のソース・ドレイン領域の幅に比較して大きい
ような場合には、サンプルホールド用ＴＦＴ１６０を図
４のようにソース領域４１に対して両側にトランジスタ
を構成するようにする。これにより、サンプルホールド
回路１６の横方向のピッチＬ３を有効に活用して無駄な
スペースを少なくし、全体としての占有面積を低減する
ことができる。また、図２におけるサンプリング信号配
線Ｘ１、Ｘ２、…、Ｘｎと比較して、サンプルホールド
用ＴＦＴ１６０のチャネル幅Ｌ４を同じ長さで設計した
場合に約２倍のドレイン電流特性が得られる。言うまで
もないが、ソース領域４１を二股に形成し、ドレイン領
域４２をシングルに形成しても良い。

【００２８】図５には前記実施例１の更に他の変形例を
示す。この変形例は、前記画像信号線Ｖ１〜Ｖ６からサ
ンプルホールド回路１６までの距離を互いにほぼ同一と
することにより、中継用配線Ｈ１〜Ｈ６と同様に補助中
継用配線Ｓ１〜Ｓ６の長さＬ４も互いにほぼ同一となる
ようにしたものである。かかる構成によって、画像信号
ごとの時定数のばらつきをさらに小さくすることができ
る。図５においては、サンプルホールド回路１６をゲー
ト電極を二股に形成したものを示したが、図２と同様に
ゲート電極をシングルに形成することも可能である。

【００２９】また、図２〜５で示した実施例では、片チ
ャネル型のＴＦＴで構成したサンプルホールド用ＴＦＴ
１６０を示したが、該サンプルホールド用ＴＦＴ１６０
はＮチャネル型ＴＦＴ（図２０Ａ）であっても、Ｐチャ
ネル型ＴＦＴ（図２０Ｂ）であっても良いことは言うま
でもない。

【００３０】図６には前記実施例のさらに他の変形例を
示す。この変形例は、前記サンプルホールド用ＴＦＴ１
６０をＣＭＯＳ型ＴＦＴ（Ｐチャネル型ＴＦＴ４２Ｐと
Ｎチャネル型ＴＦＴ４２Ｎを並列に設けたもの。図２０
Ｃ）で形成したものである。Ｐチャネル型ＴＦＴ４２Ｐ
とＮチャネル型ＴＦＴ４２Ｎを同時にオンさせるには、
Ｐチャネル型ＴＦＴ４２Ｐのゲート電極に伝送されるサ
ンプリング信号と逆相のサンプリング信号をＮチャネル
型ＴＦＴ４２Ｎのゲート電極に同時に印加する必要があ
る。そこで、データ線駆動回路１５に接続されるゲート
電極を含むサンプリング信号配線Ｘ１、Ｘ２、…、Ｘｎ
が２系統化され、Ｐチャネル型ＴＦＴ４２Ｐのゲート電
極にはＰチャネル型ＴＦＴ用サンプリング信号配線Ｘ１
Ｐ、Ｘ２Ｐ、…、ＸｎＰが、またＮチャネル型ＴＦＴ４
２Ｎのゲート電極にはＮチャネル型ＴＦＴ用サンプリン
グ信号配線Ｘ１Ｎ、Ｘ２Ｎ、…、ＸｎＮが中継用配線Ｈ
１〜Ｈ６および補助中継用配線Ｓ１〜Ｓ６を挟んで互い
にほぼ平行に接続配置されている。かかる構成によっ
て、画像信号がＴＦＴのしきい値分だけレベル低下を起
こすのを防止することができる。また、サンプルホール
ド用ＴＦＴ１６０のプッシュダウンを抑制することがで
きる。

【００３１】以上の実施例においては、相展開された画
像信号ＶＩＤ１〜ＶＩＤ６を伝送する画像信号線Ｖ１〜
Ｖ６からサンプルホールド回路１６へ伝送する部分に適
用した場合を説明したが、本発明が適用される信号伝送
路は、画像信号を伝送する画像信号線のみでなく、各デ
ータ線１２にプリチャージレベルを印加するプリチャー
ジ回路１７や外部から入力されるクロック信号をシフト
レジスタ回路に伝送するためのクロック信号配線とシフ
トレジスタ回路との間の伝送部分に適用することもでき
る。

【００３２】（実施例２）次に、本発明を適用して好適
な実施例２を説明する。図７は各信号線１２にプリチャ
ージレベルを印加するプリチャージ回路１７に外部から
の画像補助入力信号ＮＲＳ１、ＮＲＳ２（図１参照）を
供給する画像補助入力信号線１９Ａ、１９Ｂとプリチャ
ージ回路１７との間に本発明を適用した場合の実施例を
示す。この実施例においては、画像補助入力信号ＮＲＳ
１、ＮＲＳ２を供給する画像補助入力信号線１９Ａ、１
９Ｂは特に限定されないが低抵抗のアルミニウム膜等の
金属膜からなり、互いにほぼ平行に配線され、その線幅
が互いにほぼ等しく、幅広く形成されて配線抵抗が低減
される。また、これらの画像補助入力信号線１９Ａ、１
９Ｂに交互に接続される中継用配線Ｈ１、Ｈ２は、プリ
チャージ用ＴＦＴ１７０から遠い側の画像補助入力信号
線１９Ｂに対してはプリチャージ用ＴＦＴ１７０に近い
側の縁部に形成されたコンタクトホール４９Ｂにて、ま
たプリチャージ用ＴＦＴ１７０に近い側の画像補助入力
信号線１９Ａに対してはＴＦＴ１５Ａから遠い側の縁部
に形成されたコンタクトホール４９Ａにてそれぞれ接続
されることによって同一の長さすなわち同一の時定数を
有するように構成されている。これにより、中継用配線
Ｈ１、Ｈ２の配線長さ（コンタクトホール４９Ａから５
０Ａまでの距離、あるいは、コンタクトホール４９Ｂか
ら５０Ｂまでの距離）Ｌ及び幅Ｗ及び膜厚をほぼ一定に
することで、配線抵抗及び重なり容量をほぼ均一にする
ことが可能となる。すなわち、時定数の均一化を図るこ
とができる。また、画像補助入力信号線１９Ａ、１９Ｂ
と中継用配線Ｈ１、Ｈ２をそれぞれ接続するコンタクト
ホール４９Ａ、４９Ｂを図７に示すように形成すると、
配線領域Ｌ６の長さを最小に設計できるため、無駄な領
域を省くことが可能となり、効率良い設計が行える。特
に限定されないが、信号極性が正反対な２本の信号線か
ら中継用配線を引き出す際に有効な手段である。

【００３３】なお、この実施例においても中継用配線Ｈ
１、Ｈ２は、プリチャージ用ＴＦＴ１７０のゲート電極
から延設されゲート電極を制御する信号ＮＲＧを伝送す
るポリシリコン配線１８０と同じポリシリコン膜で形成
され、中継用配線Ｈ１、Ｈ２の他端はアルミニウム膜か
らなる補助中継用配線Ｓ１、Ｓ２を介してプリチャージ
用ＴＦＴ１７０のソース領域（あるいはドレイン領域）
に接続される。プリチャージ用ＴＦＴ１７０は、ゲート
電極をストレートに形成した片チャネル型ＴＦＴ（Ｎチ
ャネル型ＴＦＴあるいはＰチャネル型ＴＦＴ。図２０参
照）のものが示されているが、これに限定されず、ゲー
ト電極を二股に形成したものあるいはＣＭＯＳ型ＴＦＴ
（図２０Ｃ）のものを用いるようにしても良い。ところ
で、プリチャージ用ＴＦＴ１７０にＣＭＯＳ型ＴＦＴを
用いた場合は、プリチャージ回路駆動用信号ＮＲＧとそ
の反転信号が必要なため、プリチャージ回路駆動用信号
線は少なくとも２本必要となる。この場合にも本発明の
中継用配線を適用できることは言うまでもない。また、
前記ポリシリコン配線１８０はアルミニウム膜からなる
プリチャージ回路駆動信号線１８に接続され、共通の信
号ＮＲＧが印加される。

【００３４】（実施例３）図８は、図１におけるデータ
線駆動回路１５を構成するＸシフトレジスタ回路１５０
とこれにクロック信号ＣＬＸ１〜４、逆相クロック信号
ＣＬＸＢ１〜４を伝送するための信号配線との関係を示
す。

【００３５】本実施例では、データ線駆動回路内に形成
されたＸシフトレジスタ回路１５０をクロックドインバ
ータ２００、２０１で構成した例を示すが、トランスミ
ッションゲート等を使用しても良い。クロック信号ＣＬ
Ｘ１〜ＣＬＸ４は４系統に分割され、クロック信号ＣＬ
Ｘ１〜ＣＬＸ４の逆相クロック信号ＣＬＸＢ１〜ＣＬＸ
Ｂ４を合わせて互いに位相が４５°ずつずれた８相のク
ロック信号のいずれかが中継用配線９１〜９８を経て、
Ｘシフトレジスタ回路１５０のクロックドインバータの
ゲート電極に伝送されることにより駆動される。そこ
で、クロック信号線ＣＬＸ１〜ＣＬＸ４，ＣＬＸＢ１〜
ＣＬＸＢ４から中継用配線９１〜９８までの構成に、図
２で示した画像信号線Ｖ１〜Ｖ６からサンプルホールド
回路１６に至る信号経路に用いられた中継用配線Ｈ１〜
Ｈ６及び補助中継用配線Ｓ１〜Ｓ６と同様の構成を適用
する。すなわち、クロック信号線とＸシフトレジスタ回
路１５０を接続することにより、Ｘシフトレジスタ回路
１５０のクロック信号系列間の時定数差がなくなり、ア
クティブマトリクス型液晶表示装置における表示ムラを
抑制することが可能となる。

【００３６】また、本実施例では、Ｘシフトレジスタ回
路１５０だけでなく、図１における走査線駆動回路１４
Ａ，１４Ｂを構成するＹシフトレジスタ回路にも適用で
きることは言うまでもない。すなわち、クロック信号Ｃ
ＬＹと逆相クロック信号ＣＬＹＢを伝送するクロック信
号線とＹシフトレジスタ回路間における中継用の配線に
本発明の中継用配線及び補助中継用配線を用いれば、Ｙ
シフトレジスタ回路内でのクロック信号ＣＬＹと逆相ク
ロック信号の遅延差による生じる１行おきの走査線１１
の遅延差を抑制し、高品位なアクティブマトリクス型液
晶表示装置を提供できる。

【００３７】（実施例４）また、更に本発明の他の実施
例を図１８に示す。これは、例えばシフトレジスタ回路
から順次伝送されてくる奇数段に伝送される信号Ｎ１，
Ｎ３，Ｎ５，…を２端子ＮＡＮＤ回路２０２の一方の端
子に接続し、もう一方の端子に外部から入力されるイネ
ーブル信号ＥＮＢ１を接続する。また同様に、偶数段に
伝送される信号Ｎ２，Ｎ４，Ｎ６，…を２端子ＮＡＮＤ
回路２０３の一方の端子に接続し、もう一方の端子に外
部から入力されるイネーブル信号ＥＮＢ２を接続する。
このような回路構成にすれば、図１９に示すタイミング
チャートのように、隣り合うサンプル信号線間でサンプ
リング信号Ｘ１、Ｘ２、…、Ｘｎ間を（Ａ）オーバーラ
ップさせたり、（Ｂ）離したりすることが自由にでき
る。そこで、本実施例４におけるイネーブル信号線ＥＮ
Ｂ１からＮＡＮＤ回路２０２に中継接続される中継用配
線８１と、イネーブル信号線ＥＮＢ２からＮＡＮＤ回路
２０３に中継接続される中継用配線８２に、図２に示す
画像信号線Ｖ１〜Ｖ６とサンプルホールド回路用ＴＦＴ
１６０とを接続するために用いる中継用配線Ｈ１〜Ｈ６
及び補助中継用配線Ｓ１〜Ｓ６の関係を適用すれば良
い。これにより、アクティブマトリクス型液晶表示装置
用基板内でのイネーブル信号ＥＮＢ１及びＥＮＢ２の信
号遅延差が無くなり、高品位なアクティブマトリクス型
液晶表示装置を提供できる。

【００３８】また、これらのイネーブル信号ＥＮＢ１，
ＥＮＢ２により制御される回路は２端子ＮＡＮＤ回路２
０２、２０３だけでなく３端子以上のＮＡＮＤ回路で更
に複数のイネーブル信号や周辺駆動回路内部で生成した
制御信号を組み合わせて、複雑な回路構成にすることも
可能である。更に、ＮＡＮＤ回路の代わりにＮＯＲ回路
等を使用しても良い。

【００３９】本発明は、少なくとも２本以上の信号配線
を有し、該信号配線に伝送される信号により制御される
駆動回路を構成する際には、全て適用できる。

【００４０】（製造プロセスの説明）図９〜図１１に画
素１３及び画像信号線部の製造プロセスを工程順に示
す。図９〜図１１の画素ＴＦＴ部は図１７に示された画
素平面図のＡ−Ａ’に沿った断面図、画像信号線部は図
２の平面図のＢ−Ｂ’に沿った断面図を示す。

【００４１】まず、工程（１）で、ガラス基板あるいは
石英基板等の基板１０上に、減圧ＣＶＤ法等によりポリ
シリコン膜を５００〜２０００オングストローム好まし
くは約１０００オングストロームのような厚さで基板全
面に堆積して半導体層１を形成する。半導体層１の形成
は、アモルファスシリコン膜を堆積した後、６００〜７
００℃、１〜８時間のアニール処理を施して、ポリシリ
コン膜を形成しても良いし、ポリシリコン膜を堆積した
後、シリコンを打ち込んで非晶質化し、アニール処理に
より再結晶化してポリシリコン膜を形成しても良い。

【００４２】（２）の工程では、フォトリソグラフィ工
程及びエッチング工程等により、半導体層１をパターニ
ングして、画素ＴＦＴ部には島状のチャネルを含む層１
ａを形成する。

【００４３】（３）の工程では、（２）工程で形成され
た画素ＴＦＴ部の前記ポリシリコン膜（１ａ）の表面を
９００〜１３００℃の温度で熱酸化することにより、チ
ャネル層１ａ上にゲート酸化膜２を形成する。また、基
板のそり等を防ぐために、熱酸化膜を２００〜５００オ
ングストローム形成した上にＨＴＯ膜やＳｉＮ膜等を形
成することにより、多層のゲート絶縁膜を形成しても良
い。この工程により、チャネルを含む層１ａは最終的に
３００〜１５００オングストローム、好ましくは３５０
〜４５０オングストロームのような厚さとなり、ゲート
絶縁膜２は約６００〜１５００オングストロームとな
る。

【００４４】（４）の工程では、（３）工程で形成され
た画素ＴＦＴ部の前記ゲート絶縁膜２の上に、ゲート電
極及び走査線となるべき低抵抗のポリシリコン膜３を減
圧ＣＶＤ法等により堆積する。

【００４５】（５）の工程では、（４）工程で形成され
た前記ポリシリコン膜３をフォトリソグラフィ工程及び
エッチング工程によりパターニングして、画素ＴＦＴ部
ではゲート電極（走査線）１１を形成し、同時に画像信
号線部では、ゲート電極１１と同じ材料により中継用配
線Ｈ１を形成する。ゲート電極１１及び中継用配線Ｈ１
の材料としては、ポリシリコンの他、Ｍｏ、Ｔａ、Ｔ
ｉ、Ｗ等の高融点金属あるいはこれらの金属シリサイド
を用いることができる。

【００４６】（６）の工程では、前記ゲート電極１１を
マスクとして、前記チャネル層１に不純物（リン）を１
×１０^１３／ｃｍ^２〜３×１０^１３／ｃｍ^２のドーズ量
にてライトドープして低濃度領域１ｄ、１ｅを形成す
る。さらに、ゲート電極１１の幅よりも広いマスク層で
ゲート電極上にレジスト膜１００形成して、不純物（リ
ン）１０１を１×１０^１５／ｃｍ^２〜３×１０^１５／ｃ
ｍ^２のドーズ量で打ち込んで、Ｎチャネル型ＴＦＴを形
成する。同様に、Ｐチャネル型ＴＦＴを形成する場合
は、図示しないが、Ｎチャネル型ＴＦＴ領域をレジスト
で被覆保護した上で、不純物（ボロン）を１×１０^１３
／ｃｍ^２〜３×１０^１３／ｃｍ^２のドーズ量にてライト
ドープして低濃度領域１ｄ、１ｅを形成する。さらに、
ゲート電極３ａの幅よりも広いマスク層をゲート電極３
ａ上に形成して、不純物（ボロン）を１×１０^１５／ｃ
ｍ^２〜３×１０^１５／ｃｍ^２のドーズ量で打ち込んで、
Ｐチャネル型ＴＦＴを形成する。これによりマスクされ
た領域がライトリー・ドープト・ドレイン（ＬＤＤ）構
造となり、Ｎチャネル型ＴＦＴ、Ｐチャネル型ＴＦＴか
ら成るＣＭＯＳ型ＴＦＴを形成する。また、不純物をラ
イトドープしないで、１ｄ、１ｅ領域をオフセット状態
にしても良い。また、本実施例では画素ＴＦＴをＮチャ
ネル型ＴＦＴで形成したが、Ｐチャネル型ＴＦＴで形成
しても良いことは言うまでもない。

【００４７】（７）の工程では、前記ゲート電極１１及
び中継用配線Ｈ１を覆うように、ＮＳＧ膜（ボロンおよ
びリンを含まないシリケートガラス膜）等からなる第１
の層間絶縁膜４を、例えば常圧ＣＶＤ法等により８００
度のような温度下で５０００〜１５０００オングストロ
ームのような厚さに堆積する。（図１０）（８）の工程
では、この第１の層間絶縁膜４にドライエッチング等に
より、画素ＴＦＴ部ではソース領域に対応した位置にコ
ンタクトホール５を開孔し、画像信号線部では中継用配
線Ｈ１に接続するためのコンタクトホール４５、４６を
開孔する。前記コンタクトホール５、４５及び４６の開
孔方法としては、反応性イオンエッチングや反応性イオ
ンビームエッチング等のドライエッチングにより異方性
のコンタクトホールを開孔した方が画素の高精細化に有
利である。また、該ドライエッチングとウェットエッチ
ングを組み合わせて行い、開孔部をテーパー状に形成す
ると、配線接続時の断線防止に効果がある。

【００４８】（９）の工程では、基板上にアルミニウム
やアルミニウム合金等の金属膜や金属シリサイド膜で低
抵抗導電膜６をスパッタ法により堆積させる。低抵抗導
電膜６は画素ＴＦＴ部においては、コンタクトホール５
を介してソース領域１ｂに接続され、画像信号線部にお
いては、コンタクホール４５、４６を介して中継用配線
Ｈ１に接続される。

【００４９】（10）の工程では、前記低抵抗導電膜６を
フォトリソグラフィ工程及びエッチング工程によりパタ
ーニングして、ソース領域１ｂに接続されるようにソー
ス電極を兼ねるデータ線１２を形成し、中継用配線Ｈ１
に接続される画像信号線Ｖ１と補助中継用配線５１を形
成する。また、この際、他の画像信号配線Ｖ２〜Ｖ６が
同時に形成される。

【００５０】（11）の工程では、前記データ線１２及び
画像信号線Ｖ１〜Ｖ６及び補助中継用配線５１上を覆う
ように、ＢＰＳＧ膜（ボロンとリンを含むシリケートガ
ラス膜）のような第２の層間絶縁膜７を、例えばプラズ
マオゾンＴＥＯＳ法や常圧オゾンＴＥＯＳ法等により例
えば５００度のような低温下で５０００〜１５０００オ
ングストロームのような厚さに形成する。あるいは、有
機膜等をスピンコートにより塗布することで段差形状の
ない平坦化膜を形成しても良い。（図１１）（12）の工
程では、前記第２の層間絶縁膜７およびその下の第１の
層間絶縁膜４とゲート絶縁膜２からなる重畳膜に対して
フォトリソグラフィ工程及びエッチング工程等により、
画素ＴＦＴ部のドレイン領域に対応した位置にコンタク
トホール８を形成する。前記コンタクトホール８の開孔
方法としては、反応性イオンエッチングや反応性イオン
ビームエッチング等のドライエッチングにより異方性の
コンタクトホールを開孔した方が画素の高精細化に有利
である。また、該ドライエッチングとウェットエッチン
グを組み合わせて行い、開孔部をテーパー状に形成する
と、配線接続時の断線防止に効果がある。

【００５１】（13）の工程では、画素ＴＦＴ部におい
て、前記第２層間絶縁膜７上に画素電極９ａとなるＩＴ
Ｏ膜９をスパッタ法で、例えば１５００オングストロー
ムのような厚さに形成する。このときＴＦＴ部では、Ｉ
ＴＯ膜９がコンタクトホール８にて高濃度ドレイン領域
１ｃに接続される。

【００５２】（14）の工程では、画素ＴＦＴ部におい
て、前記ＩＴＯ膜９に対してフォトリソグラフィ工程及
びエッチング工程等により画素電極９ａを形成する。

【００５３】そして、前記画素電極９および第２層間絶
縁膜７上にかけてはポリイミド等からなる配向膜を約２
００〜１０００オングストロームのような厚さに形成し
て、ラビング（配向処理）を行なうことでアクティブマ
トリクス型液晶表示装置用基板と成る。尚、反射型のア
クティブマトリクス型液晶表示装置の場合、前記画素電
極９ａとしてアルミニウム等の反射率の高い膜を形成し
ても良い。

【００５４】なお、特に限定されないが、本実施例で
は、図１７に示すように、画素ＴＦＴのドレイン領域１
ｃに寄因する容量を付加するために、ドレイン領域１ｃ
を延設し、その上部をゲート絶縁膜２を介して常に定電
位が供給される容量線３ａを配置している。該容量線３
ａは前記走査線１１と同一材料、同一工程で形成されて
いる。また、従来は画素電極９ａ等の横方向電界等の影
響を受けて生じる液晶のディスクリネーション発生部は
画面表示品位の劣化を引き起こすため、対向基板上のブ
ラックマトリクスで遮光されていたデッドスペースであ
ったが、該ディスクリネーション発生領域部に容量線３
ａを配置することで、画素の光が透過する開口面積を劣
化させることなく、フリッカー等が発生しない高品位な
アクティブマトリクス型液晶表示装置を提供することが
できる。

【００５５】上述のように、図２〜図８の実施例におけ
るポリシリコン膜からなる中継用配線Ｈ１〜Ｈ６は、前
記ＴＦＴ部におけるゲート電極となるポリシリコン膜１
１と同時に形成される。また、図２〜図８の実施例にお
けるアルミニウム膜からなる画像信号線Ｖ１〜Ｖ６、画
像補助入力信号線１９Ａ，１９Ｂ、クロック信号線ＣＬ
Ｘ１〜ＣＬＸ４，ＣＬＸＢ１〜ＣＬＸＢ４及び補助中継
用配線Ｓ１〜Ｓ６は、前記ＴＦＴ部におけるデータ線１
２となるアルミニウム膜と同時に形成される。言うまで
もないが、その他の信号配線と各々の中継用配線及び補
助中継用配線も同一の工程で形成できる。これによっ
て、何らプロセスを変更することなく図２〜図８の実施
例を実現することができる。

【００５６】（アクティブマトリクス型液晶表示装置の
説明）図１２（Ａ）は本実施例で作製したアクティブマ
トリクス型液晶表示装置の平面図を示す。図１２（Ｂ）
は、（Ａ）のＹ−Ｙ’線における該アクティブマトリク
ス型液晶表示装置の断面図を示す。図１５に示すよう
に、前記アクティブマトリクス型液晶表示装置用基板１
０上のデータ線駆動回路１５及び走査線駆動回路１４
Ａ，１４Ｂは、電荷の直流成分によりポリイミド等の配
向膜や液晶の劣化を防ぐために、前記対向基板１１０の
外周より外側に配置している。また、前記アクティブマ
トリクス型液晶表示装置用基板上に形成した画素電極の
表面には、ガラスやネオセラムあるいは石英といった透
明基板上に透明対向電極電位を印加することができるＩ
ＴＯ膜等の透明導電膜からなる電極１１１を有する対向
基板１１０が、適当な間隔をおいて配置され、図７に示
すように該データ線駆動回路１５及び該走査線駆動回路
１４Ａ、１４Ｂと画素１３間のデータ線１２及び走査線
１１上でシール材１１２により封止する。更に、画面表
示領域外側は、モジュールとして組立た際に光が漏れな
いように対向基板３１上にブラックマトリクス１１３と
同一層で周辺見切りを形成する。尚、１１４は対向基板
１１０側に設けられた対向電極１１１に、アクティブマ
トリクス型液晶表示装置側から共通電極電位ＬＣＣＯＭ
（図１参照）を供給するための上下基板導通用端子１１
５であり、該上下基板導通用端子１１５上に所定の径を
有する導電性接着剤を介在させて、該対向基板と導通を
図るように構成されている。また、外部入出力端子１１
６は前記対向基板１１０より外側の部分に配置され、ワ
イヤーボンディング、ＡＣＦ（ａｎｉｓｏｔｏｒｏｐｉ
ｃ ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）圧着等により外
部ＩＣと接続される。

【００５７】図１２（Ｂ）に示されるように、周囲をシ
ール材１１２で封止された間隔内に周知のＴＮ（Ｔｗｉ
ｓｔｅｄ Ｎｅｍａｔｉｃ）型液晶等の液晶１１７を充
填し、液晶封入孔を封止剤１１８で封止することによ
り、アクティブマトリクス型液晶表示装置として構成す
る。また、液晶を高分子中に微小粒として分散させた高
分子分散型液晶を用いれば、配向膜も偏光板も不要にな
るため、光利用効率が高くなり、明るいアクティブマト
リクス型液晶表示装置を提供できる。更に、画素電極を
ＩＴＯ膜からアルミニウム膜等の非透過で反射率の高い
金属膜を用いた反射型液晶表示装置の場合には、電圧無
印加状態で液晶分子がほぼ垂直配向されたＳＨ（Ｓｕｐ
ｅｒ Ｈｏｍｅｏｔｒｏｐｉｃ）型液晶などを用いても
良い。更にその他の液晶を用いても良いことは言うまで
もない。

【００５８】（投写型表示装置の説明）図１３には前記
構成のアクティブマトリクス型液晶表示装置をライトバ
ルブとして応用した投写型表示装置の一例としてデータ
プロジェクタの構成例が示されている。

【００５９】図１３において、３７０はハロゲンランプ
等の光源、３７１は放物ミラー、３７２は熱線カットフ
ィルター、３７３，３７５，３７６はそれぞれ青色反
射、緑色反射、赤色反射のダイクロイックミラー、３７
４，３７７は反射ミラー、３７８，３７９，３８０は前
記実施例のアクティブマトリクス型液晶表示装置からな
るライトバルブ、３８３はダイクロイックプリズム、３
８５は制御装置である。図１に示されているアクティブ
マトリクス型液晶表示装置用基板に外部から供給される
画像信号やクロック信号、各種制御信号は前記制御装置
３８５で形成される。

【００６０】この実施例のデータプロジェクタにおいて
は、光源３７０から発した白色光は放物ミラー３７１に
より集光され、熱線カットフィルター３７２を通過して
赤外域の熱線が遮断されて、可視光のみがダイクロイッ
クミラー系に入射される。そして先ず、青色反射ダイク
ロイックミラー３７３により、青色光（概ね５００ｎｍ
以下の波長）が反射され、その他の光（黄色光）は透過
する。反射した青色光は反射ミラー３７４により方向を
変え青色変調ライトバルブ３７８に入射する。

【００６１】一方、前記青色反射ダイクロイックミラー
３７３を透過した光は緑色反射ダイクロイックミラー３
７５に入射し、緑色光（概ね５００〜６００ｎｍの波
長）が反射され、その他の光である赤色光（概ね６００
ｎｍ以上の波長）は透過する。ダイクロイックミラー３
７５で反射した緑色光は、緑色変調ライトバルブ３７９
に入射する。また、ダイクロイックミラー３７５を透過
した赤色光は、反射ミラー３７６，３７７により方向を
変え赤色変調ライトバルブ３８０に入射する。

【００６２】ライトバルブ３７８，３７９，３８０は、
図示しない信号処理回路から供給される青、緑、赤の原
色信号でそれぞれ駆動され、各ライトバルブに入射した
光はそれぞれのライトバルブで変調された後、ダイクロ
イックプリズム３８３で合成される。ダイクロイックプ
リズム３８３は、赤色反射面３８１と青色反射面３８２
とが互いに交差するように形成されている。そして、ダ
イクロイックプリズム３８３で合成されたカラー画像
は、投射レンズ３８４によってスクリーン上に拡大投射
され、表示される。

【００６３】

【発明の効果】以上説明したように、本発明は、基板上
に複数の信号配線と、該信号配線に接続され、薄膜トラ
ンジスタを有した周辺駆動回路が形成されてなるアクテ
ィブマトリクス型液晶表示装置用基板において、該信号
配線と接続された中継用配線が該周辺駆動回路に接続さ
れてなり、該中継用配線は、他の信号配線に接続された
他の中継用配線と配線幅及び長さ及び膜厚が互いにほぼ
等しくする。これにより、前記中継用配線の抵抗値がほ
ぼ均一になる。そこで、前記複数の信号配線を中継用配
線と交差する領域で互いにほぼ並行に配線し、配線幅を
ほぼ等しくすることで、他の信号配線との重なり容量が
ほぼ均一になり、伝送される信号に対する時定数が各信
号配線経路間でほぼ等しくなる。更に、中継用配線の長
さおよび幅および膜厚がほぼ等しいため、プロセスばら
つきにより配線幅が目標値からずれても信号配線経路間
の抵抗値および容量値のばらつきはほぼ一定になり、時
定数のばらつきに伴うアクティブマトリクス型液晶表示
装置の表示ムラを抑制することができるという効果があ
る。本発明が適用される信号配線は、相展開された画像
信号を伝送する画像信号線のみだけでなく、外部から入
力されるクロック信号をシフトレジスタ回路に伝送する
ためのクロック信号配線、あるいは前記画像信号を補助
するための画像補助入力信号を伝送する画像補助入力信
号線といった各種の信号配線に応用できるという効果が
ある。

【００６４】また、前記中継用配線は前記走査線と、前
記補助中継用配線は前記データ線と同一工程，同一材料
で形成できるため工程を増加する必要が無く、アクティ
ブマトリクス型液晶表示装置の表示ムラを抑制すること
ができるという効果がある。

【図面の簡単な説明】

【図１】本発明が適用されるアクティブマトリクス型液
晶表示装置を構成するアクティブマトリクス型液晶表示
装置用基板の一例を示すブロック図。

【図２】本発明を、アクティブマトリクス型液晶表示装
置における画像信号を供給する信号配線群とサンプルホ
ールド回路との接続部に適用した場合の実施例を示す配
線レイアウト図。

【図３】図２の実施例の変形例を示す配線レイアウト
図。

【図４】図２の実施例の他の変形例を示す配線レイアウ
ト図。

【図５】図２の実施例のさらに他の変形例を示す配線レ
イアウト図。

【図６】図２の実施例のさらに他の変形例を示す配線レ
イアウト図。

【図７】本発明の第２の実施例を示す配線レイアウト
図。

【図８】本発明を適用して好適なアクティブマトリク型
液晶表示装置におけるシフトレジスタ回路とそれにクロ
ック信号を供給するクロック信号配線群を示す構成図。

【図９】本発明を適用したアクティブマトリクス型液晶
表示装置の画素ＴＦＴ部および画像信号線部の製造プロ
セス（前半）を工程順に示す断面図。

【図１０】本発明を適用したアクティブマトリクス型液
晶表示装置の画素ＴＦＴ部および画像信号線部の製造プ
ロセス（中盤）を工程順に示す断面図。

【図１１】本発明を適用したアクティブマトリクス型液
晶表示装置の画素ＴＦＴ部および画像信号線部の製造プ
ロセス（後半）を工程順に示す断面図。

【図１２】（Ａ）はアクティブマトリクス型液晶表示装
置の平面図、（Ｂ）は（Ａ）のＹ−Ｙ’の断面図。

【図１３】実施例のアクティブマトリクス型液晶表示装
置をライトバルブとして応用した投写型表示装置の一例
としてのデータプロジェクタ概略構成図。

【図１４】相展開された画像信号とアクティブマトリク
ス型液晶表示装置のサンプリング信号との関係を示す一
例としてのタイミングチャート。

【図１５】アクティブマトリクス型液晶表示装置用基板
における画像信号を供給する信号配線群とサンプルホー
ルド回路との接続関係を示す一例としての回路図。

【図１６】アクティブマトリクス型液晶表示装置用基板
における画像信号を供給する信号配線群とサンプルホー
ルド回路との接続配線を示すレイアウト図。

【図１７】本発明のアクティブマトリクス型液晶表示装
置の画素部の平面図。

【図１８】本発明を適用して好適なアクティブマトリク
型液晶表示装置におけるＮＡＮＤ回路とそれにイネーブ
ル信号を供給する信号配線群を示す一例としての構成
図。

【図１９】本発明を適用して好適なアクティブマトリク
型液晶表示装置におけるイネーブル信号とサンプリング
信号Ｘ１、Ｘ２、…、Ｘｎの関係を示す一例としてのタ
イミングチャート図であり、（Ａ）隣り合うサンプリン
グ信号Ｘ１、Ｘ２、…、Ｘｎ間が互いにオーバーラップ
するタイミングチャート図、（Ｂ）隣り合うサンプリン
グ信号Ｘ１、Ｘ２、…、Ｘｎ間が互いに離れているタイ
ミングチャート。

【図２０】本発明のアクティブマトリクス型液晶表示装
置のサンプルホールド回路及びプリチャージ回路を構成
する等価回路を示しており、それぞれ（Ａ）Ｎチャネル
型ＴＦＴ、（Ｂ）Ｐチャネル型ＴＦＴ、（Ｃ）ＣＭＯＳ
型ＴＦＴを示す等価回路図。

【符号の説明】

１ 半導体層 １ａ チャネル領域 ２ ゲート絶縁膜 ３ ポリシリコン膜 ３ａ 容量線 ４ 第１層間絶縁膜 ５，８ コンタクトホール ６ アルミニウム膜 ７ 第２層間絶縁膜 ９ ＩＴＯ膜 ９ａ 画素電極 １０ 基板 １１ 走査線 １２ データ線（ソース電極） １３ 画素 １４Ａ、１４Ｂ Ｙシフトレジスタ回路 １５ データ線駆動回路 １６ サンプルホールド回路 １７ プリチャージ回路 １８ プリチャージ回路駆動信号線 １９Ａ 画像補助入力信号線（ＮＲＳ１） １９Ｂ 画像補助入力信号線（ＮＲＳ２） ２０ 画像信号配線群 ４１ サンプルホールド用ＴＦＴソース電極 ４２ サンプルホールド用ＴＦＴドレイン電極 ４２Ａ Ｐチャネル型ＴＦＴ ４２Ｂ Ｎチャネル型ＴＦＴ ４３ サンプルホールド用ＴＦＴソース電極側コンタク
トホール ４４ サンプルホールド用ＴＦＴドレイン電極側コンタ
クトホール ４５ 画像信号線と中継用配線間のコンタクトホール ４６ 中継用配線と補助中継用配線間のコンタクトホー
ル ４９Ａ 画像補助入力信号線（ＮＲＳ１）と中継用配線
間のコンタクトホール ４９Ｂ 画像補助入力信号線（ＮＲＳ２）と中継用配線
間のコンタクトホール ５０Ａ 中継用配線Ｈ１と補助中継用配線Ｓ１とのコン
タクトホール ５０Ｂ 中継用配線Ｈ２と補助中継用配線Ｓ２とのコン
タクトホール ８１，８２ イネーブル信号線からＮＡＮＤ回路までの
中継用配線 ９１〜９８ クロック信号線からシフトレジスタ回路ま
での中継用配線 １００ レジスト １０１ 高濃度不純物イオン １１０ 対向基板 １１１ 対向電極 １１２ シール材 １１３ ブラックマトリクス １１５ 上下導通端子 １１６ 外部入出力端子 １１７ 液晶 １１８ 封止剤 １３０ 画素領域 １５０ Ｘシフトレジスタ回路 １６０ サンプルホールド用ＴＦＴ １７０ プリチャージ用ＴＦＴ １８０ ポリシリコン配線 ２００，２０１ クロックドインバータ ２０２，２０３ ＮＡＮＤ回路 ３７０ ランプ ３７３，３７５，３７６ ダイクロイックミラー ３７４，３７７ 反射ミラー ３７８，３７９，３８０ ライトバルブ ３８３ ダイクロイックプリズム ３８４ 投写レンズ ３８５ 制御装置

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１７Ａ

Claims (25)

【特許請求の範囲】
1. 【請求項１】 基板上に複数の信号配線と、該信号配線
   に接続され、薄膜トランジスタを有した周辺駆動回路が
   形成されてなるアクティブマトリクス型液晶表示装置用
   基板において、該信号配線と接続された中継用配線が該
   周辺駆動回路に接続されてなり、該中継用配線は、他の
   信号配線に接続された他の中継用配線と配線幅及び長さ
   及び膜厚が互いにほぼ等しくすることを特徴とするアク
   ティブマトリクス型液晶表示装置用基板。
2. 【請求項２】 前記信号配線は、前記周辺駆動回路を制
   御する制御信号を伝送する信号配線であることを特徴と
   する請求項１に記載のアクティブマトリクス型液晶表示
   装置用基板。
3. 【請求項３】 前記複数の信号配線は前記中継用配線と
   交差し接続される領域では、互いにほぼ平行に配線さ
   れ、該信号配線の線幅は互いにほぼ等しいことを特徴と
   する請求項１または２に記載のアクティブマトリクス型
   液晶表示装置用基板。
4. 【請求項４】 前記周辺駆動回路は複数のデータ線に接
   続されたデータ線駆動回路から成ることを特徴とする請
   求項１、２または３に記載のアクティブマトリクス型液
   晶表示装置用基板。
5. 【請求項５】 前記周辺駆動回路は複数の前記走査線に
   接続された走査線駆動回路から成ることを特徴とする請
   求項１、２または３に記載のアクティブマトリクス型液
   晶表示装置用基板。
6. 【請求項６】 基板上に複数の前記データ線が形成され
   てなり、該データ線に接続された前記データ線駆動回路
   が形成されてなるアクティブマトリクス型液晶表示装置
   用基板において、該データ線駆動回路により制御され、
   複数の画像信号線と該画像信号線に供給される画像信号
   をサンプリングしてデータ線に供給するサンプルホール
   ド回路とを有し、該画像信号線と接続された中継用配線
   が該サンプルホールド回路に接続されてなり、該中継用
   配線は、他の画像信号線に接続された他の中継用配線と
   配線幅及び長さ及び膜厚が互いにほぼ等しくすることを
   特徴とする請求項１、２、３または４に記載のアクティ
   ブマトリクス型液晶表示装置用基板。
7. 【請求項７】 前記中継用配線は補助中継用配線と接続
   され、該補助中継用配線と前記サンプルホールド回路が
   接続されてなり、該補助中継用配線は接続される前記画
   像信号線によって、長さが異なることを特徴とする請求
   項１、２、３、４または６に記載のアクティブマトリク
   ス型液晶表示装置用基板。
8. 【請求項８】 前記画像信号線は、外部から入力される
   前記画像信号を伝送する信号配線であることを特徴とす
   る請求項１、２、３、４、６または７に記載のアクティ
   ブマトリクス型液晶表示装置用基板。
9. 【請求項９】 前記画像信号線に伝送される画像信号
   は、信号配線数だけ相展開された画像信号であることを
   特徴とする請求項１、２、３、４、６、７または８に記
   載のアクティブマトリクス型液晶表示装置用基板。
10. 【請求項１０】 １水平帰線期間中に、複数の画像補助
    入力信号線に供給される画像補助入力信号をサンプリン
    グして前記データ線に供給するプリチャージ回路を有
    し、該画像補助入力信号線と接続された中継用配線が該
    プリチャージ回路に接続されてなり、該中継用配線は、
    他の画像補助入力信号線に接続された他の中継用配線と
    配線幅及び長さ及び膜厚が互いにほぼ等しくすることを
    特徴とする請求項１、２、３に記載のアクティブマトリ
    クス型液晶表示装置用基板。
11. 【請求項１１】 前記中継用配線は補助中継用配線と接
    続され、該補助中継用配線と前記プリチャージ回路が接
    続されてなり、該補助中継用配線は接続される前記画像
    補助入力信号線によって、長さが異なることを特徴とす
    る請求項１、２、３または１０に記載のアクティブマト
    リクス型液晶表示装置用基板。
12. 【請求項１２】 前記画像補助入力信号線は、外部から
    入力される前記画像補助入力信号を伝送する信号配線で
    あることを特徴とする請求項１、２、３、１０または１
    １に記載のアクティブマトリクス型液晶表示装置用基
    板。
13. 【請求項１３】 前記データ線駆動回路及び走査線駆動
    回路は少なくともシフトレジスタ回路からなることを特
    徴とする請求項１、２、３、４、５または６に記載のア
    クティブマトリクス型液晶表示装置用基板。
14. 【請求項１４】 前記中継用配線は補助中継用配線と接
    続され、該補助中継用配線と前記シフトレジスタ回路が
    接続されてなり、該補助中継用配線は接続される前記信
    号配線によって、長さが異なることを特徴とする請求項
    １、２、３、４、５、６、１２または１３に記載のアク
    ティブマトリクス型液晶表示装置用基板。
15. 【請求項１５】 前記信号配線は、前記クロック信号を
    伝送するクロック信号配線であることを特徴とする請求
    項１、２、３、４、５、６、１３または１４に記載のア
    クティブマトリクス型液晶表示装置用基板。
16. 【請求項１６】 前記中継用配線は、ポリシリコン膜で
    構成されていることを特徴とする請求項１、２、３、
    ４、５、６、７、８、９、１０、１１、１２、１３、１
    ４または１５に記載のアクティブマトリクス型液晶表示
    装置用基板。
17. 【請求項１７】 前記中継用配線は、前記走査線と同一
    工程で形成された導電膜であることを特徴とする請求項
    １、２、３、４、５、６、７、８、９、１０、１１、１
    ２、１３、１４、１５または１６に記載のアクティブマ
    トリクス型液晶表示装置用基板。
18. 【請求項１８】 前記補助中継用配線は、アルミニウム
    膜もしくはアルミニウム合金膜で構成されていることを
    特徴とする請求項１、２、３、４、５、６、７、８、
    ９、１０、１１、１２、１３、１４、１５、１６または
    １７に記載のアクティブマトリクス型液晶表示装置用基
    板。
19. 【請求項１９】 前記補助中継用配線は、前記データ線
    と同一工程で形成された導電膜であることを特徴とする
    請求項１、２、３、４、５、６、７、８、９、１０、１
    １、１２、１３、１４、１５、１６、１７または１８に
    記載のアクティブマトリクス型液晶表示装置用基板。
20. 【請求項２０】 前記周辺駆動回路を構成するトランジ
    スタは、Ｐ型薄膜トランジスタおよびＮ型薄膜トランジ
    スタから成る相補型薄膜トランジスタであることを特徴
    とする請求項１、２、３、４、５、６、７、８、９、１
    ０、１１、１２、１３、１４、１５、１６、１７、１８
    または１９に記載のアクティブマトリクス型液晶表示装
    置用基板。
21. 【請求項２１】 前記データ線駆動回路に接続された複
    数の前記データ線と前記走査線駆動回路に接続された複
    数の前記走査線が交差して配置されて成り、該データ線
    に接続した画素トランジスタのゲート電極は該走査線で
    形成されて成り、該画素トランジスタに画素電極が接続
    されて成ることを特徴とする請求項１、２、３、４、
    ５、６、７、８、９、１０、１１、１２、１３、１４、
    １５、１６、１７、１８、１９または２０に記載のアク
    ティブマトリクス型液晶表示装置用基板。
22. 【請求項２２】 前記データ線に接続された前記データ
    線駆動回路と前記走査線に接続された前記走査線駆動回
    路と該データ線及び該走査線に接続した前記画素トラン
    ジスタと該画素トランジスタに接続された画素電極が同
    一基板上に形成されてなることを特徴とする請求項１、
    ２、３、４、５、６、７、８、９、１０、１１、１２、
    １３、１４、１５、１６、１７、１８、１９、２０また
    は２１に記載のアクティブマトリクス型液晶表示装置用
    基板。
23. 【請求項２３】 請求項１、２、３、４、５、６、７、
    ８、９、１０、１１、１２、１３、１４、１５、１６、
    １８、１９、２０、２１または２２に記載のアクティブ
    マトリクス型液晶表示装置用基板と、対向電極を有する
    透明性の対向基板とが適当な間隔をおいて配置されると
    ともに、該アクティブマトリクス型液晶表示装置用基板
    と該対向基板との間隔内に液晶が封入されていることを
    特徴とするアクティブマトリクス型液晶表示装置。
24. 【請求項２４】 光源と、該光源からの光を変調して、
    透過もしくは反射する請求項２３に記載のアクティブマ
    トリクス型液晶表示装置と、該アクティブマトリクス型
    液晶表示装置により変調された光を集光し拡大投射する
    投写光学手段とを備えていることを特徴とする投写型表
    示装置。
25. 【請求項２５】複数のゲート線及び複数のソース線と、
    該複数のゲート線及びソース線に接続されたシリコン薄
    膜トランジスタとを有する画素マトリクスを駆動するア
    クティブマトリクス表示装置用駆動回路において、基板
    上に、複数のソース線に信号を供給するソース線ドライ
    バー回路が配置されてなり、該ソース線ドライバー回路
    はシフトレジスタ、及び該シフトレジスタの出力により
    制御され、複数の信号配線に供給されるデータ信号をサ
    ンプリングして該複数のソース線に供給する複数のサン
    プルホールド手段とを有し、該複数の画像信号線は複数
    の中継用配線を介して該複数のサンプリング手段に接続
    されてなり、異なる画像信号バスに接続される中継用配
    線は、配線抵抗がほぼ等しくなるように幅及び長さが互
    いにほぼ等しくすることを特徴とするアクティブマトリ
    クス表示装置用駆動用回路。