JP2000356974A

JP2000356974A - 画像表示装置

Info

Publication number: JP2000356974A
Application number: JP11168820A
Authority: JP
Inventors: Atsutake Asai; 淳毅朝井
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1999-06-15
Filing date: 1999-06-15
Publication date: 2000-12-26

Abstract

(57)【要約】【課題】外部に画像メモリを必要とせず、低コストで
低消費電力な画像表示装置を得る。【解決手段】液晶表示装置１０は、信号電極Ｘ１〜Ｘ
ｎをプリチャージするプリチャージ回路９と、画素電極
４に保持されている電荷に基づく電圧を増幅するセンス
アンプ回路５と、センスアンプ回路５の反転出力と外部
データ入力とを選択するデータ選択回路６と、センスア
ンプ回路５とデータ選択回路６とを制御するタイミング
生成回路８とを含む。タイミング生成回路７による制御
で、画素電極４に蓄えられている電荷に基づく電圧が増
幅され、反転されて画素電極４と対向電極１８とで構成
される静電容量が充電される。データの書き込みが必要
な行に対してだけデータ選択回路６が外部データを取込
み、信号電極Ｘ１〜Ｘｎを介して画素電極４を充電す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下「ＴＦＴ」と略称する）液晶パネルなどのアクテ
ィブマトリクス方式の画像表示装置に関する。

【０００２】

【従来の技術】従来から、図１３に示すようなＴＦＴを
スイッチング素子とするアクティブマトリクス方式のＴ
ＦＴ液晶パネル１０１が携帯情報通信端末などに搭載さ
れ、文字や画像などを表示するために用いられている。
ＴＦＴ液晶パネル１０１には、ｍ本の走査電極Ｙ１〜Ｙ
ｍと、それらに交差するｎ本の信号電極Ｘ１〜Ｘｎとが
形成されている。走査電極Ｙ１〜Ｙｍと信号電極Ｘ１〜
Ｘｎとを駆動するために、ゲートドライバ１０２とソー
スドライバ１０３とがそれぞれ設けられている。ゲート
ドライバ１０２は、通常、ＴＦＴ液晶パネル１０１の上
方から下方に向かって、Ｙ１〜Ｙｍの順に、順次タイミ
ングをずらして走査電極Ｙ１〜Ｙｍのうちのいずれか１
本を選択する走査パルスを印加する。ソースドライバ１
０３は、走査パルスのタイミングに同期して、１行分の
画素の液晶に印加する電圧を一斉に出力する。走査電極
Ｙ１〜Ｙｍと信号電極Ｘ１〜Ｘｎとの交点には、ＴＦＴ
１０４および画素電極１０５が設けられる。走査電極Ｙ
１〜Ｙｍは、ＴＦＴ１０４のゲート電極にそれぞれ接続
される。信号電極Ｘ１〜Ｘｎは、ＴＦＴ１０４のソース
電極にそれぞれ接続される。

【０００３】ゲートドライバ１０２によって選択的に走
査パルスが与えられる走査電極Ｙ１〜Ｙｍに接続される
画素では、ＴＦＴ１０４のゲート電極に走査パルスが印
加され、ＴＦＴ１０４が導通状態になる。このとき、信
号電極Ｘ１〜Ｘｎに印加された電圧が、ＴＦＴ１０４の
ソース電極からドレイン電極を経由して、画素電極１０
５に印加され、画素電極１０５と対向基板上に形成され
る対向電極１０６との間の静電容量に充電される。この
ような動作を各走査電極Ｙ１〜Ｙｍ毎に行い、ＴＦＴ液
晶パネル１０１全体の画素電極１０５と対向電極１０６
との間に形成される画素容量に充電を行うと、１フレー
ム分の画像が液晶によって表示される。液晶を駆動して
画像表示を行うためには、液晶の劣化を避けるために、
各画素は交流電圧で駆動しなければならない。交流駆動
を行うために、フレーム周期毎に、対向電極１０６と各
画素電極１０５との間を充電する電圧として、極性を反
転させた電圧を印加する。

【０００４】ＴＦＴ液晶パネル１０１で表示する画像
は、ＣＰＵ１０７と共通バス１０８を介して接続される
表示データ用ＲＡＭ１０９に、表示画素の情報として格
納される。液晶コントローラ１１０は、表示データ用Ｒ
ＡＭ１０９からＤＭＡ（DirectMemory Access）等を用
いて随時表示データを読込み、ソースドライバ１０３に
送信する。ゲートドライバ１０２が出力する一走査パル
ス期間中に、次の行の表示に必要な表示データを全て読
出して送信する。これらの表示データに従って、ソース
ドライバ１０３が信号電極Ｘ１〜Ｘｎを駆動する。

【０００５】特開昭５８−２３０９１や特開昭５８−１
３４６８９には、図１３に示すようなＴＦＴ液晶パネル
１０１で表示データ用ＲＡＭ１０９に表示画素の情報を
格納する代わりに、液晶パネル上にメモリセルを構成
し、液晶パネル自体で表示画素の情報を保持する構成が
開示されている。図１３に示すようなＴＦＴ液晶パネル
１０１では、画素電極１０５と対向電極１０６との間の
静電容量に蓄えられる電荷は、周辺の回路部品に漏洩し
て、時間経過とともに失われるので、静止画像を表示す
る場合であっても、表示データ用ＲＡＭ１０９から読出
して各画素電極１０５に書き込み動作を繰返す必要があ
る。特開昭５８−２３０９１や特開昭５８−１３４６８
９に開示されている先行技術では、液晶パネル内に各画
素毎のメモリセルを設け、各画素にメモリセルの出力を
与えて、周期的な再書き込み動作を行わなくても、静止
画像を表示可能にしている。

【０００６】

【発明が解決しようとする課題】図１３に示すようなＴ
ＦＴ液晶パネル１０１では、表示画素の情報を格納する
ための表示データ用ＲＡＭ１０９を外部に設ける必要が
ある。ＴＦＴ液晶パネル１０１として、ｍ＝４８０、ｎ
＝６４０、すなわち６４０×４８０のサイズのマトリク
ス液晶パネルを使用すると、６４０×４８０＝３００ｋ
画素の表示データを表示データ用ＲＡＭ１０９に格納す
る必要がある。画像がモノクロであれば、３００ｋビッ
ト、１６ビットカラーであれば、３００ｋ×１６＝４８
００ｋビットの容量の表示データ用ＲＡＭ１０９が必要
となる。

【０００７】また、液晶コントローラ１１０は、表示を
行っている間は、常にソースドライバ１０３に表示デー
タを送信し続ける必要があり、ＣＰＵ１０７が動作を停
止しているときでも、液晶コントローラ１１０と表示デ
ータ用ＲＡＭ１０９は動作を続けている必要がある。液
晶コントローラ１１０と表示データ用ＲＡＭ１０９が動
作を続けるので、ＣＰＵ１０７が停止していてもかなり
の電力を消費し、携帯型情報通信端末などで重要な消費
電力の低下は困難となる。

【０００８】特開昭５８−２３０９１や特開昭５８−１
３４６８９などの先行技術では、外部に表示データ用Ｒ
ＡＭなどを設けなくても、表示パネル自体で表示画素の
情報を記憶しておくことができ、消費電力の低減が可能
であると期待される。しかしながら、ＴＦＴを形成する
ＴＦＴ基板上に、各画素毎のメモリセルも形成しなけれ
ばならない。メモリセルの構成は、ＴＦＴに比較して複
雑かつ規模が大きくなり、従来のＴＦＴ液晶パネルを流
用することができず、新規に開発する必要がある。ＴＦ
Ｔ液晶パネルを新規に開発すると、新規の設備投資が必
要となり、新規開発費も必要となり、他製品との共通化
によるコスト削除を行うことができなくなってしまう。

【０００９】本発明の目的は、新規なアクティブマトリ
クス基板を開発する必要がなく、従来のアクティブマト
リクス基板を用いて、外部に表示データ用のメモリを必
要としない画像表示装置を提供することである。

【００１０】

【課題を解決するための手段】本発明は、複数の走査電
極と複数の信号電極との交点にスイッチング素子と画素
電極とが形成され、走査電極が１つずつ順次選択されて
スイッチング素子を介する画素電極と信号電極との接続
が行われるアクティブマトリクス方式の画像表示装置に
おいて、全ての信号電極に、予め定める電位を与えてプ
リチャージするプリチャージ回路と、各信号電極毎に設
けられ、各信号電極に接続される画素電極に保持されて
いる電圧を増幅して、反転出力を導出するセンスアンプ
回路と、各信号電極毎に設けられ、センスアンプ回路か
らの反転出力と外部データ入力とを選択するデータ選択
回路と、プリチャージ回路、センスアンプ回路およびデ
ータ選択回路を制御するタイミング生成回路とを含むこ
とを特徴とする画像表示装置である。

【００１１】本発明に従えば、アクティブマトリクス方
式の画像表示装置で、複数の走査電極と複数の信号電極
との交点に、スイッチング素子と画素電極とが形成さ
れ、走査電極が１つずつ順次選択されてスイッチング素
子を介する画素電極と信号電極との接続が行われる。プ
リチャージ回路は、全ての信号電極に予め定める電位を
与えてプリチャージする。画素電極には、前回までの書
き込みにより、グラウンド電圧ＧＮＤまたは電源電圧Ｖ
ＣＣのどちらかの電圧が書き込まれているが、時間の経
過に従って、スイッチング素子または液晶層の漏れ電流
によって、若干減衰している。この電圧値を精度よく読
み出すため、プリチャージが行われる。センスアンプ回
路は、各信号電極毎に設けられ、各信号電極に接続され
る画素電極に保持されている電圧を増幅して、反転出力
を導出する。データ選択回路は、各信号電極毎に設けら
れ、センスアンプ回路からの反転出力と、外部データ入
力とを選択する。プリチャージ回路、センスアンプ回路
およびデータ選択回路は、タイミング生成回路によって
制御される。各画素電極にプリチャージ回路によってプ
リチャージを行い、画素電極に保持されている電圧をセ
ンスアンプ回路によって増幅して反転出力を導出させ、
データ選択回路によってセンスアンプ回路からの反転出
力と外部データ入力とを選択するので、反転出力によっ
て各画素電極を極性反転させて再書き込みを行い、同一
の画像を表示し続けたり、データ選択回路で外部データ
入力を選択して、外部から与えられる画像を表示したり
することができる。画素電極によって形成される静電容
量が、表示画素に関する情報を記憶するメモリセルとし
て用いられ、外部に表示データを記憶するメモリを用い
ないでも画像の表示を続けることができる。同一の画像
を表示し続ける限り、外部からの継続的なデータ転送は
不要となるので、外部回路の動作を停止させることがで
き、低消費電力化が可能となる。

【００１２】また本発明で前記センスアンプ回路は、前
記画素電極に保持されている電圧を増幅した非反転出力
を前記反転出力とともに導出し、該非反転出力によって
前記信号電極を駆動することを特徴とする。

【００１３】本発明に従えば、センスアンプ回路で画素
電極に保持されている電圧を増幅して、増幅された出力
で各信号電極を介して各画素電極を駆動し、各画素電極
に記憶されている情報をリフレッシュすることができ
る。

【００１４】また本発明で前記データ選択回路は、前記
センスアンプ回路からの反転出力によって前記信号電極
を駆動することを特徴とする。

【００１５】本発明に従えば、センスアンプ回路からの
反転出力をデータ選択回路が信号電極に与えて画素電極
を駆動するので、画素電極に記憶される各表示画素につ
いての情報をリフレッシュすることができる。

【００１６】また本発明は、前記画素電極をグループ化
して各グループ毎の誤り訂正用データを記憶するメモリ
と、前記タイミング生成回路によって制御されるタイミ
ングで、各グループの画素電極に保持されている電圧で
表示されるデータに対して、メモリに記憶されている誤
り訂正用データを用いて誤り訂正を行い、訂正結果の画
素電極への再書き込みを行う誤り訂正手段とを備えるこ
とを特徴とする。

【００１７】本発明に従えば、画素電極をグループ化し
て各グループ毎に誤り訂正用データを記憶するメモリを
設け、タイミング生成回路によって制御されるタイミン
グで、各グループの画素電極に保持されている電圧で表
されるデータに対して、メモリに記憶されている誤り訂
正用データを用いて誤り訂正を行い、訂正結果の画素電
極への再書き込みを誤り訂正手段によって行うことがで
きるので、画素電極に記憶される情報に、静電気等によ
るノイズが加わっている場合であっても、誤動作を防ぐ
ことができる。

【００１８】また本発明で前記スイッチング素子はＴＦ
Ｔであって、ＴＦＴ基板上に前記走査電極、前記信号電
極および前記画素電極が設けられ、該ＴＦＴ基板と透明
電極が形成される対向基板との間に液晶層を挟んでＴＦ
Ｔ液晶パネルが形成され、前記誤り訂正手段は、該画素
電極の極性反転動作を周期的に行いながら、前記誤り訂
正と前記再書き込みとを実行することを特徴とする。

【００１９】本発明に従えば、ＴＦＴをスイッチング素
子とするＴＦＴ基板で対向基板との間に液晶層を挟んで
ＴＦＴ液晶パネルを形成し、液晶表示セルを交流駆動す
るための極性反転動作を周期的に行う際に、メモリに記
憶されている誤り訂正用データを利用して誤り訂正を行
い、各画素電極に誤り訂正後の情報を書き込むので、静
電気等による誤動作を防ぐことができる。

【００２０】

【発明の実施の形態】図１は、本発明の実施の一形態の
画像表示装置としての液晶表示装置の概略的な電気的構
成を示す。ＴＦＴ液晶パネル１には、ｍ＞０であるｍ本
の走査電極Ｙ１〜Ｙｍを駆動するゲートドライバ２が接
続されている。ＴＦＴ液晶パネル１には、ｎ＞０である
ｎ本の信号電極Ｘ１〜Ｘｎが、走査電極Ｙ１〜Ｙｍと交
差するように設けられる。各交点には、ＴＦＴ３および
画素電極４がそれぞれ設けられる。ＴＦＴ３のゲート電
極は、走査電極Ｙ１〜Ｙｍに接続される。ＴＦＴ３のソ
ース電極は、信号電極Ｘ１〜Ｘｎに接続される。ＴＦＴ
３のドレイン電極は各画素電極４に接続される。ＴＦＴ
液晶パネル１には、各信号電極Ｘ１〜Ｘｎとともに、反
転信号電極Ｘ１Ｂ〜ＸｎＢも設けられている。

【００２１】各信号電極Ｘ１〜Ｘｎと反転信号電極Ｘ１
Ｂ〜ＸｎＢは、対を形成し、各信号電極Ｘ１〜Ｘｎ毎に
設けられるセンスアンプ回路５およびデータ選択回路６
に接続される。センスアンプの両出力の負荷が均等であ
る方が、精度よくリフレッシュすることができるので、
反転信号電極Ｘ１Ｂ〜ＸｎＢも、信号電極Ｘ１〜ＸＢと
同様に、ＴＦＴ液晶パネル１上を這わせて、容量を合わ
せておく。全てのセンスアンプ回路５とデータ選択回路
６とは、タイミング生成回路７から導出される信号に基
づいて動作する。タイミング生成回路７は、画像表示全
体の制御を行うＣＰＵなどに接続されるコマンドインタ
ーフェース回路８からのライトイネーブル（ＷＲＥ）信
号によってタイミング生成回路７を制御するとともに、
各信号電極Ｘ１〜Ｘｎに対する外部入力データを導出す
る。各信号電極Ｘ１〜Ｘｎおよび反転信号電極Ｘ１Ｂ〜
ＸｎＢは、プリチャージ回路９にも接続され、プリチャ
ージ回路９もタイミング生成回路７からのタイミング信
号に基づいて動作する。以上のような、ＴＦＴ液晶パネ
ル１、ゲートドライバ２、ＴＦＴ３、画素電極４、セン
スアンプ回路５、データ選択回路６、タイミング生成回
路７、コマンドインターフェース回路８およびプリチャ
ージ回路９を主な構成要素として含んで、本実施形態の
液晶表示装置１０が構成される。

【００２２】ここで、プリチャージについて説明する。
画素電極４には、前回までの書き込みによって、グラウ
ンド電圧ＧＮＤまたは電源電圧ＶＣＣのどちらかの電圧
が書き込まれているけれども、時間が経過するに従っ
て、ＴＦＴ３または液晶層の漏れ電流によって、若干電
圧が減衰している。この電圧値を精度よく読み出すた
め、まず、プリチャージ回路９によって、信号電極Ｘ１
〜Ｘｎおよび反転信号電極Ｘ１Ｂ〜ＸｎＢを、グラウン
ド電圧ＧＮＤと電源電圧ＶＣＣとのちょうど中間の電圧
であるＶＣＣ／２の電圧にしておく。正確に等電位にす
るため、信号電極Ｘ１〜Ｘｎおよび反転信号電極Ｘ１Ｂ
〜ＸｎＢ間を短絡するスイッチングトランジスタも必要
である。

【００２３】その後、走査電極Ｙ１〜Ｙｍに印加される
走査パルスによってＴＦＴ３が導通すると、画素電極４
の電圧が信号電極Ｘ１〜Ｘｎに出力され、前回にグラウ
ンド電圧ＧＮＤが書き込まれていればＶＣＣ／２よりも
下がる方向に信号電極Ｘ１〜Ｘｎの電圧が変動する。逆
に、前回に電源電圧ＶＣＣが書き込まれていればＶＣＣ
／２よりも上がる方向に信号電極Ｘ１〜Ｘｎの電圧が変
動する。この変動は、後述する図５では、時刻ｔ１から
時刻ｔ２までの間に認められる。

【００２４】センスアンプは、差動増幅回路で構成され
ており、信号電極Ｘ１〜Ｘｎと反転信号電極Ｘ１Ｂ〜Ｘ
ｎＢとの間の電圧差を増幅する。したがって、信号電極
Ｘ１〜ＸｎがＶＣＣ／２より少しでも高い電圧になって
いれば、反転信号電極Ｘ１Ｂ〜ＸｎＢがＶＣＣ／２にプ
リチャージされているため、信号電極Ｘ１〜Ｘｎがセン
スアンプによってＶＣＣまで引き上げられ、反転信号電
極Ｘ１Ｂ〜ＸｎＢがＧＮＤまで引き下げられる。逆に、
信号電極Ｘ１〜ＸｎがＶＣＣ／２より少しでも低い電圧
になっていれば、信号電極Ｘ１〜ＸｎがＧＮＤまで引き
下げられ、反転信号電極Ｘ１Ｂ〜ＸｎＢがＶＣＣまで引
き上げられる。このときの状態は、たとえば、後述する
図５の時刻ｔ２直後などに示されている。

【００２５】以上のようなプリチャージを行うことによ
って、前回画素電極４に書き込んだ値を精度よく読み出
すことができる。このようなプリチャージの考え方は、
ダイナミックＲＡＭなどでのプリチャージと同様であ
る。なお、ＶＣＣにプリチャージする方法もあるけれど
も、ＶＣＣ／２プリチャージの方が消費電力を低減する
ことができる。

【００２６】タイミング生成回路７からは、プリチャー
ジ回路９に与えるプリチャージ信号ＰＣ、センスアンプ
回路５に与えるセンスアンプイネーブル信号ＳＡＥ、デ
ータ選択回路６に与えるＸセレクト信号ＸＳ、データ反
転信号ＲＥＶおよび外部データイネーブル信号ＤＴＥが
それぞれ導出される。プリチャージ回路９には、正の電
源電圧ＶＣＣの１／２の電圧が供給され、プリチャージ
信号ＰＣをハイレベルにすると、ＶＣＣ／２の電圧が信
号電極Ｘ１〜Ｘｎと反転信号電極Ｘ１Ｂ〜ＸｎＢに同時
に印加される。センスアンプ回路５には、負あるいはＧ
ＮＤレベルの電源電圧ＶＥＥと正の電源電圧ＶＣＣと
が、Ｎチャネルトランジスタ１１およびＰチャネルトラ
ンジスタ１２を介してそれぞれ与えられる。センスアン
プイネーブル信号ＳＡＥがハイレベルになると、Ｎチャ
ネルトランジスタ１１が導通状態となって、ＶＥＥがセ
ンスアンプ回路５に与えられる。また、センスアンプイ
ネーブル信号ＳＡＥはインバータ１３を介してＰチャネ
ルトランジスタ１２を導通状態とし、ＶＣＣがセンスア
ンプ回路５に与えられる。

【００２７】データ選択回路６は、Ｘセレクト信号ＸＳ
がハイレベルになると、Ｎチャネルトランジスタ１４が
導通状態となり、データ反転信号ＲＥＶがハイレベルに
なるとＮチャネルトランジスタ１５が導通状態となる。
外部データイネーブル信号ＤＴＥがハイレベルになると
Ｎチャネルトランジスタ１６が導通状態となる。Ｎチャ
ネルトランジスタ１６は、バッファ１７を介する反転信
号電極Ｘ１Ｂ〜ＸｎＢからの反転信号の出力を導通させ
る。バッファ１７は、センスアンプの出力同士が導通す
るのを防ぐために設けられる。

【００２８】なお、ＴＦＴ液晶パネル１では、走査電極
Ｙ１〜Ｙｍと信号電極Ｘ１〜ＸｎとＴＦＴ３と画素電極
４とは、ＴＦＴ基板上に形成される。ＴＦＴ基板と対向
して、透明電極で対向電極１８が形成される対向基板が
設けられ、ＴＦＴ基板と対向基板との間に液晶が挟持さ
れて、画像の表示を行うことが可能となる。

【００２９】図２は、図１のゲートドライバ２の動作波
形を示す。ゲートドライバ２は、入力されるクロック信
号ＣＬＫの立上がりで、走査電極Ｙ１〜Ｙｍに与える出
力を順次ハイレベルに切換える。走査電極Ｙ１〜Ｙｍに
与える出力が順次ハイレベルに切換えられるので、走査
電極Ｙ１〜Ｙｍは順次選択され、各走査電極Ｙ１〜Ｙｍ
に接続されるＴＦＴ３のゲート電極を、各ＴＦＴ３を導
通状態にするのに充分な電圧の走査パルスを印加して駆
動することができる。

【００３０】図３は、図１のＴＦＴ液晶パネル１の画素
電極４を外部データ入力で動作を行うコマンドインター
フェース回路８からの出力信号の動作タイミングを示
す。コマンドインターフェース回路８は、ＣＰＵから予
め定められるルールに従って符号化されたコマンドが与
えられ、書き換えるべき行番号である１〜ｍの整数と、
１行分のデータとしてｎ個の０または１の値が受信され
る。コマンドインターフェース回路８は、ＣＰＵからコ
マンドが受信されると、走査信号Ｙ１〜Ｙｍで選択され
る書き換えを行う行に対応する走査信号Ｙｉ（ｉ＝１〜
ｍ）がハイレベルになるときただ一度だけライトイネー
ブル信号ＷＲＥをハイレベルにする。ライトイネーブル
信号ＷＲＥ信号をハイレベルにすると同時に、１行分の
データを外部データ入力Ｄ１〜Ｄｎに出力する。ＣＰＵ
からコマンドが送られて来ないで、データの書き換えを
行う必要がないときは、ライトイネーブル信号ＷＲＥは
常にローレベルとなる。

【００３１】図４は、図１のタイミング生成回路７の構
成を示す。第１の単安定回路１９には、クロック信号Ｃ
ＬＫがトリガとして入力される。第２の単安定回路２０
は、前述のセンスアンプイネーブル信号ＳＡＥを発生す
る。第１の単安定回路１９の出力と第２の単安定回路２
０のトリガ入力との間には、インバータ２１およびＡＮ
Ｄゲート２２が挿入される。第３の単安定回路２３のト
リガ入力には、インバータ２４によって反転されるクロ
ック信号ＣＬＫが入力される。第３の単安定回路２３の
出力は、ＡＮＤゲート２５から、Ｘセレクト信号ＸＳと
して出力される。Ｘセレクト信号ＸＳは、ＡＮＤゲート
２６，２７にも与えられ、データ反転信号ＲＥＶおよび
外部データイネーブル信号ＤＴＥを生成するためにも使
用される。ＡＮＤゲート２６には、ライトイネーブル信
号ＷＲＥがインバータ２８を介して与えられる。またＡ
ＮＤゲート２７には、ライトイネーブル信号ＷＲＥが直
接与えられる。ＡＮＤゲート２２およびＡＮＤゲート２
５には、ゲートドライバ２から走査電極Ｙ１〜Ｙｍに与
える出力の論理和を求めるＯＲゲート３０の出力が与え
られる。ＯＲゲート３０の出力は、ゲートドライバ２か
らの走査電極Ｙ１〜Ｙｍに与えられる出力のうちのいず
れかがハイレベルの期間にハイレベルとなり、インバー
タ３１によって論理反転された出力がプリチャージ信号
ＰＣとして導出される。

【００３２】第１の単安定回路１９は、クロック信号Ｃ
ＬＫの立上がりに同期して、コンデンサＣＴ１と抵抗Ｒ
Ｔ１とで定まる一定時間幅のパルス状信号ＳＡを導出す
る。パルス状信号ＳＡは、インバータ２１で反転され、
ＡＮＤゲート２２にＯＲゲート３０からハイレベルが入
力されているときに、第２単安定回路２０のトリガ入力
として与えられる。第２の単安定回路２０は、パルス状
信号ＳＡの立下がりに同期して、コンデンサＣＴ２およ
び抵抗ＲＴ２によって定まる一定時間ハイレベルとなる
センスアンプイネーブル信号ＳＡＥを導出する。第３の
単安定回路２３のトリガ入力には、インバータ２４を介
してクロック信号ＣＬＫが入力されるので、クロック信
号ＣＬＫの立下がりに同期して、コンデンサＣＴ３およ
び抵抗ＲＴ３によって定まる一定時間だけパルス状の信
号を導出する。このパルス状の信号は、ＡＮＤゲート２
５にＯＲゲート３０からハイレベルの信号が与えられて
いるときに、Ｘセレクト信号ＸＳとして出力される。

【００３３】図５は、図４に示すタイミング生成回路
で、ライトイネーブル信号ＷＲＥがローレベルのときの
動作タイミングを示す。各走査電極Ｙ１〜Ｙｍに与えら
れる走査パルスの全てがローレベルのとき、すなわちい
ずれの行も選択されていないときは、タイミング生成回
路８の全ての出力はローレベルとなる。ここで、ｉ行目
のデータを書き換える必要がない場合を想定する。した
がって、走査電極Ｙｉに与えられる走査パルスがハイレ
ベルであるときに、ライトイネーブル信号ＷＲＥはロー
レベルとなる。時刻ｔ１でクロック信号ＣＬＫが立上が
るときに、走査パルスがハイレベルとなり、ＴＦＴ３が
導通状態となって、信号電極Ｘ１には画素電極４に蓄え
られている電荷による電位が表れる。クロック信号ＣＬ
Ｋの立上がりで、単安定回路９はパルス状信号ＳＡを時
刻ｔ１から時刻ｔ２まで出力する。このパルス幅（ｔ２
−ｔ１）は、単安定回路１９に接続されているコンデン
サＣＴ１と抵抗ＲＴ１との定数によって決定される。パ
ルス状信号ＳＡの反転信号が、単安定回路２０のトリガ
入力として入力され、パルス状信号ＳＡの立下がりの時
刻ｔ２から、単安定回路２０がパルス状のセンスアンプ
イネーブル信号ＳＡＥを時刻ｔ３まで出力する。このパ
ルス幅（ｔ３−ｔ２）は、単安定回路２０に接続されて
いるコンデンサＣＴ２と抵抗ＲＴ２との定数によって決
定される。センスアンプイネーブル信号ＳＡＥは、図１
のＮチャネルトランジスタ１１のゲートに与えられ、セ
ンスアンプイネーブル信号ＳＡＥをインバータ１３で反
転した信号がＰチャネルトランジスタ１２のゲートに与
えられる。時刻ｔ２でセンスアンプイネーブル信号ＳＡ
Ｅがハイレベルになると、Ｎチャネルトランジスタ１１
とＰチャネルトランジスタ１２が導通し、センスアンプ
回路５に電源電圧ＶＥＥおよびＶＣＣが供給される。こ
のセンスアンプ回路５によって、信号電極Ｘ１と信号電
極Ｘ１の電圧を反転した反転信号電極Ｘ１Ｂとが、ハイ
レベルおよびローレベルにそれぞれ引張られる。時刻ｔ
３でセンスアンプイネーブル信号ＳＡＥがローレベルに
戻ると、センスアンプ５の電源の供給が切断される。

【００３４】時刻ｔ４でクロック信号ＣＬＫが立下がる
と、第３の単安定回路２３はパルス状信号ＸＳを時刻ｔ
５まで出力する。このパルス幅（ｔ５−ｔ４）は、第３
の単安定回路２３に接続されているコンデンサＣＴ３と
抵抗ＲＴ３との定数によって決定される。ここでライト
イネーブル信号ＷＲＥはローレベルであるので、Ｘセレ
クト信号ＸＳがそのままデータ反転信号ＲＥＶとしても
出力され、外部データイネーブル信号ＤＴＥはローレベ
ルとなる。時刻ｔ４でＸセレクト信号ＸＳがハイレベ
ル、データ反転信号ＲＥＶがハイレベル、外部データイ
ネーブル信号ＤＴＥがローレベルとなり、図１のＮチャ
ネルトランジスタ１４，１５が導通状態、Ｎチャネルト
ランジスタ１６が非導通状態となり、バッファ１７がセ
ンスアンプ５の反転出力の値をＮチャネルトランジスタ
１５とＮチャネルトランジスタ１４とを介して信号電極
Ｘ１に出力して反転させ、さらにＴＦＴ３を介して画素
電極４の電位を反転し、画素電極４と対向電極１８とで
構成される静電容量を充電する。時刻ｔ５で、Ｘセレク
ト信号ＸＳがローレベルになると、Ｎチャネルトランジ
スタ１４が非導通状態となる。画素電極４は、蓄積され
ている電荷によって電位が保持される。時刻ｔ６で走査
電極Ｙｉの走査パルスがローレベルとなると、ＴＦＴ３
が非導通状態となり、画素電極４の電荷が閉じ込められ
る。

【００３５】以上のような動作が、各走査電極Ｙｉ（ｉ
＝１〜ｍ）に対して順次行われ、全ての画素電極４の電
位が反転される。液晶は、電気化学的な劣化を避けるた
めに、交流電圧で駆動する必要がある。対向電極１８に
は、図６に示すような共通電圧Ｖｃｏｍを印加する。画
素電極４の電位反転動作を適当な周期で行うことによっ
て、点灯すべき画素の電極にはＶｏｎが印加され、消灯
すべき画素の画素電極４にはＶｏｆｆが印加されるの
で、点灯すべき画素の液晶にはＶｏｎ−Ｖｃｏｍ、消灯
すべき画素の液晶にはＶｏｆｆ−Ｖｃｏｍの電圧がかか
り、完全に交流駆動される。各画素の反転期間Ｔｐを、
反転周期Ｔｒに比較して充分短くすれば、消灯すべき画
素にかかる液晶印加電圧（Ｖｏｆｆ−Ｖｃｏｍ）が０に
近付き、コントラストが良くなり、各行毎の液晶印加電
圧がほぼ等しくなって、各行毎の表示を均一に行うこと
ができる。

【００３６】図７は、図４に示すタイミング生成回路７
で、データ書き込み時の動作波形を示す。ｉ行目のデー
タを書き換える場合を想定する。走査電極Ｙｉに与える
走査パルスがハイレベルであるときに、ライトイネーブ
ル信号ＷＲＥはハイレベルとなる。図５と同様に、時刻
ｔ１で走査電極Ｙｉに与えられる走査パルスがハイレベ
ルとなることによって、ＴＦＴ３が導通状態となり、信
号電極Ｘ１には画素電極４に蓄えられている電荷に基づ
く電位が表れる。センスアンプイネーブル信号ＳＡＥが
時刻ｔ２から時刻ｔ３までハイレベルとなるように出力
され、図１のＮチャネルトランジスタ１１とＰチャネル
トランジスタ１２とを導通状態にして、センスアンプ５
に電源が供給される。このセンスアンプ５によって、信
号電極Ｘ１と反転信号電極Ｘ１Ｂとが、ハイレベルとロ
ーレベルとにそれぞれ引張られる。図５と同様に、Ｘセ
レクト信号ＸＳが時刻ｔ４から時刻ｔ５までハイレベル
となるように出力され、ライトイネーブル信号ＷＲＥが
ハイレベルであるので、Ｘセレクト信号ＸＳがそのまま
外部イネーブル信号ＤＴＥとして出力され、データ反転
信号ＲＥＶはローレベルとなる。時刻ｔ３でＸセレクト
信号ＸＳがハイレベル、外部データイネーブル信号ＤＴ
Ｅがハイレベル、データ反転信号ＲＥＶがローレベルと
なり、Ｎチャネルトランジスタ１４とＮチャネルトラン
ジスタ１６とが導通状態、Ｎチャネルトランジスタ１５
が非導通状態となり、コマンドインターフェース回路８
からの書き込みデータ信号Ｄ１が信号電極Ｘ１に出力さ
れる。ここで書き込みデータ信号Ｄ１が信号電極Ｘ１を
反転しない方向のデータであった場合を想定する。図５
と同様に、信号電極Ｘ１によって、画素電極４と対向電
極１８とで構成される静電容量が充電される。時刻ｔ５
でＸセレクト信号ＸＳがローレベルになり、Ｎチャネル
トランジスタ１４が非導通状態となって、時刻ｔ６で走
査電極Ｙｉに与えられる走査パルスがローレベルとな
り、ＴＦＴ３が非導通状態となって、画素電極４には電
荷が閉じ込められる。

【００３７】図８は、本発明の実施の他の形態としての
液晶表示装置４０の概略的な電気的構成を示す。本実施
形態で、図１に示す実施形態に対応する部分には同一の
参照符を付し、重複する説明を省略する。本実施形態の
センスアンプ回路４５は、電流ミラー型の差動アンプで
構成される。センスアンプ回路４５は、プリチャージさ
れた電圧ＶＣＣ／２と信号電極Ｘ１〜Ｘｎとの差を増幅
し、その出力は信号電極Ｘ１〜Ｘｎを直接駆動せず、出
力としてデータ選択回路６へ与えられる。

【００３８】図９は、図８の実施形態で書き換えコマン
ドがないときのタイミング生成回路７の動作タイミング
を示す。時刻ｔ１で走査電極Ｙｉに与えられる走査パル
スがハイレベルになることによって、ＴＦＴ３が導通状
態となり、信号電極Ｘ１には画素電極４に蓄えられてい
る電荷に基づく電位が表れる。時刻ｔ２でセンスアンプ
イネーブル信号ＳＡＥがハイレベルになると、Ｎチャネ
ルトランジスタ１１を導通させて、センスアンプ４５に
負またはＧＮＤレベルの電源電圧ＶＥＥが供給される。
正の電源電圧ＶＣＣは、センスアンプ回路４５に常時供
給されている。信号電極Ｘ１に接続されるセンスアンプ
回路４５は、プリチャージされた電圧ＶＣＣ／２と信号
電極Ｘ１の電位との差を増幅し、反転出力を導出する。
このとき信号電極Ｘ１はセンスアンプ回路４５では駆動
されない。時刻ｔ３で、センスアンプイネーブル信号Ｓ
ＡＥがローレベルに戻って、センスアンプ４５への電源
の供給が切断される。時刻ｔ４で、Ｘセレクト信号ＸＳ
がハイレベル、データ反転信号ＲＥＶがハイレベル、外
部イネーブル信号がローレベルとなり、Ｎチャネルトラ
ンジスタ１４とＮチャネルトランジスタ１５とが導通状
態、Ｎチャネルトランジスタ１６が非導通状態となっ
て、センスアンプ回路４５の反転出力がバッファ１７と
Ｎチャネルトランジスタ１５とＮチャネルトランジスタ
１４とを介して信号電極Ｘ１に出力されるので、信号電
極Ｘ１の電位は反転され、さらにＴＦＴ３を介して画素
電極４の電位を反転し、画素電極４と対向電極１８とで
構成される静電容量を充電する。時刻ｔ５でＸセレクト
信号ＸＳがローレベルになり、Ｎチャネルトランジスタ
１４が非導通状態となるけれども、画素電極４の蓄積電
荷によって電位が保持される。時刻ｔ６で走査電極Ｙｉ
に与えられる走査パルスがローレベルとなり、ＴＦＴ３
が非導通状態となって、画素電極４に電荷が閉じ込めら
れる。対向電極１８の駆動による液晶としての交流駆動
については、図１の実施形態と同様である。データ書込
についても、図１の実施形態と同様に行われる。

【００３９】本実施形態では、センスアンプの出力Ｘ１
Ｂ〜ＸｎＢが液晶パネル上の配線ではなく、信号電極Ｘ
１〜Ｘｎも駆動しないため、センスアンプが液晶層の容
量分に充放電する必要がなく、画素電極４も駆動しな
い。さらに、画素電極４の電位を増幅せずに、反転書き
込みを行うため、画素電極４への充放電電流が少なくて
済む。そのため、さらに低消費電力を図ることができる
液晶表示装置４０を構成することができる。

【００４０】図１０は、本発明の実施のさらに他の形態
として液晶表示装置５０の主要部分を示す。本実施形態
では、パリティＲＡＭ５５を用い、図１の実施形態のコ
マンドインターフェース回路８に代えてコマンドインタ
ーフェース回路５８を用いる他は、図１の実施形態と基
本的に同一の構成を用いる。したがって、説明の便宜
上、パリティＲＡＭ５５およびコマンドインターフェー
ス回路５８のみを示す。対向電極１８による液晶の交流
駆動は、図１の実施形態と同様に行う。

【００４１】ＣＰＵからコマンドインターフェース回路
５８が書き込みコマンドを受取ると、該当する行に対応
する走査電極Ｙｉに対する走査パルスが出力されている
タイミングで、ライトイネーブル信号ＲＷＥを出力する
点は、図１および図８の実施形態と同様である。書き込
み動作がないとき、すなわち反転動作時には、データ信
号Ｄ１〜Ｄｎの値を読込み、パリティＲＡＭ５５上のパ
リティ情報を用いて誤り検出を行い、もし誤りが検出さ
れる場合には、誤り訂正を行って、再びＤ１〜Ｄｎへ正
しい値を書き直す。

【００４２】図１１は、図１０のコマンドインターフェ
ース回路５８が誤りを検出しなかったときのタイミング
を示す。図１の実施形態と同様に、時刻ｔ１で信号電極
Ｘ１〜Ｘｎに画素電極４の電荷に基づく電位が表れ、時
刻ｔ２から時刻ｔ３の期間にセンスアンプ５がアクティ
ブになり、画素電極４の電荷に基づく電圧が増幅され、
信号電極Ｘ１〜Ｘｎに表れる。時刻ｔ４から時刻ｔ８ま
での期間、コマンドインターフェース回路５８、ライト
イネーブル信号ＷＲＥをハイレベルとし、Ｘセレクト信
号ＸＳと外部データイネーブル信号ＤＴＥをハイレベル
とすることによって、データ信号Ｄ１〜Ｄｎにも信号電
極Ｘ１〜Ｘｎと同じ信号が表れる。コマンドインターフ
ェース回路５８は、時刻ｔ７のタイミングで、このデー
タ信号Ｄ１〜Ｄｎを読込む。さらにコマンドインターフ
ェース回路５８は、予め計算され、パリティＲＡＭ５５
に記憶されているパリティ情報を用いて、誤り検出およ
び誤り訂正を行う。もし誤りがなければ、時刻ｔ８でラ
イトイネーブル信号ＷＲＥをローレベルとし、外部デー
タイネーブル信号ＤＴＥがローレベル、データ反転信号
ＲＥＶがハイレベルとなり、センスアンプ５からの反転
出力で信号電極Ｘ１〜Ｘｎを反転させ、通常のデータ反
転を行う。

【００４３】図１２は、誤りが検出されるときのタイミ
ングを示す。図１１と同じように、時刻ｔ７のタイミン
グで、コマンドインターフェース回路５８がデータＤ１
〜Ｄｎを読込み、誤り検出および誤り訂正を行った結
果、静電気等によってデータが反転してしまっていたよ
うな場合には、時刻ｔ８でライトイネーブル信号ＷＲＥ
がローレベルとならず、外部データイネーブル信号ＤＴ
Ｅがハイレベル、データ反転信号ＲＥＶがローレベルの
ままとなる。同時に時刻ｔ８で、コマンドインターフェ
ース回路５８を誤り訂正を行った正しい値をデータ信号
Ｄ１〜Ｄｎへ出力し、この正しい値が画素電極４に再書
き込みされる。

【００４４】実際のパリティ計算は、各行のデータに対
してブロック符号を適用して行う。たとえば画面サイズ
を６４０×４８０画素、ドットピッチを０．２ｍｍとす
る。通常人間の指が液晶パネルに触れ、人間に帯電した
静電気によって画素電極の電位が反転してしまう場合、
接触面積は長さ１０ｍｍから２０ｍｍ程度となる。もし
上述のブロック符号が５０ビットのバースト誤りを訂正
することができる能力をもっていれば、０．２×５０＝
１０ｍｍまでの領域の連続した画素の誤りを訂正するこ
とができ、かなり信頼性を向上させることができる。

【００４５】バースト誤り符号としては、Ｆｉｒｅの符
号等が広く知られている。一般に、符号長をｎ、パリテ
ィビット数をｇ、訂正可能なバースト誤りの長さをｂと
すると、次の第１式が成り立つ必要がある。２^g−１≧ｎ・２^b-1 …（１）

【００４６】ここで、ｎ＝６４０＋ｇ、ｂ＝５０とする
と、次の第２式が成り立つ必要がある。ｇ≧５６ …（２）

【００４７】このような誤り訂正符号を各行のデータに
適用したとすると、５６×４８０ビット程度の容量のパ
リティＲＡＭ５５が必要となる。これは、全ての表示デ
ータを記憶させておく方式の場合に必要なＲＡＭ容量６
４０×４８０ビットに比較して、充分小さな記憶容量の
パリティＲＡＭ５５を用意すればよいことを示し、低コ
ストで信頼性の高い液晶表示装置５０を構成することが
できることが判る。

【００４８】以上説明した各実施形態の画像表示装置で
は、液晶表示装置１０，４０，５０について説明し、画
素電極４と対向電極１８とで構成する静電容量をメモリ
セルとして利用しているけれども、プラズマディスプレ
イやエレクトロルミネセンスディスプレイなどでも、ア
クティブマトリクスを利用して画像表示を行う場合に
は、本発明を同様に適用することができる。ただし、Ｔ
ＦＴ液晶パネル１も含めて階調表示を行う場合には、本
発明を適用することはできない。

【００４９】

【発明の効果】以上のように本発明によれば、画素電極
に保持される電圧で表示情報を記憶し、データ選択回路
の選択に従って画素電極に保持される電圧を増幅したセ
ンスアンプ回路の出力を信号電極に印加して、表示画像
の反転リフレッシュを行ったり、外部データ入力を選択
して、外部データを書き込んだりすることができる。外
部回路から表示データを外部データ入力として継続的に
転送する必要がなく、また表示データを外部に記憶して
おく必要もないので、低コストで低消費電力で動作可能
な画像表示装置を得ることができる。画像表示装置のア
クティブマトリクスには、メモリセルなどを形成する必
要がないので、従来から普及している一般的なアクティ
ブマトリクス方式の画像表示パネルなどを用いて、低コ
ストで画像表示装置を形成することができる。

【００５０】また本発明によれば、センスアンプ回路が
信号線に接続される画素電極の電圧を増幅した出力を用
いて、信号電極が駆動されるので、各画素電極に記憶さ
れる情報のリフレッシュを容易に行うことができる。

【００５１】また本発明によれば、センスアンプ回路か
らの反転出力はデータ選択回路を介して各画素電極に与
えられるので、各画素電極に蓄えられる情報のリフレッ
シュを容易に行うことができる。センスアンプ回路は反
転出力のみを増幅し、信号電極を直接駆動しないので、
センスアンプ回路の容量を小さくし、画素電極の電位を
増幅するために必要な電流や、再書き込みをするために
必要な電流を低減し、消費電力の低減を図ることができ
る。

【００５２】また本発明によれば、誤り訂正用データを
記憶するメモリを設け、誤り訂正を行って再書き込みを
実行するので、静電気等による画素電極の全反転を自動
的に形成することができる。また、誤り訂正用データ
は、画素電極をグループ化して各グループ毎に設けられ
るので、各画素毎の表示データを全て記憶させておく場
合に必要な記憶容量に比較して、充分小さな記憶容量で
記憶することができ、低コストで信頼性が高い画像表示
装置を構成することができる。

【００５３】また本発明によれば、ＴＦＴ基板と対向基
板との間で液晶層を挟んでＴＦＴ液晶パネルを形成し、
画素電極の極性反転動作を周期的に行いながら、誤り訂
正の再書き込みを行うので、低コストで信頼性が高い液
晶表示装置を構成することができる。

【図面の簡単な説明】

【図１】本発明の実施の一形態の液晶表示装置１０の概
略的な電気的構成を示すブロック図である。

【図２】図１のゲートドライバ２の動作波形図である。

【図３】図１のコマンドインターフェース回路８の出力
信号の動作タイミングを示す波形図である。

【図４】図１のタイミング生成回路７の電気的構成を示
すブロック図である。

【図５】図４のタイミング生成回路７で、データ書き込
みを行わないときの動作波形図である。

【図６】ＴＦＴ液晶パネル１で液晶を交流電圧で駆動す
るための電圧波形図である。

【図７】図４のタイミング生成回路７でデータ書き込み
を行うときの動作波形図である。

【図８】本発明の実施の他の形態の液晶表示装置４０の
概略的な電気的構成を示すブロック図である。

【図９】図８の液晶表示装置４０の動作波形図である。

【図１０】本発明の実施のさらに他の形態の液晶表示装
置５０の主要部分の電気的構成を示すブロック図であ
る。

【図１１】図１０の実施形態でデータ書き込みを行わ
ず、誤りも検出されないときの動作波形図である。

【図１２】図１０の実施形態で、データ書き込みを行わ
ず、誤りが検出されるときの動作波形図である。

【図１３】従来からの液晶表示装置の概略的な電気的構
成を示すブロック図である。

【符号の説明】

１ＴＦＴ液晶パネル２ゲートドライバ３ＴＦＴ４画素電極５，４５センスアンプ回路６データ選択回路７タイミング生成回路８，５８コマンドインターフェース回路９プリチャージ回路１０，４０，５０液晶表示装置１８対向電極１９，２０，２３単安定回路３０ＯＲゲート５５パリティＲＡＭ

フロントページの続きＦターム(参考） 2H093 NA16 NA33 NC21 NC34 ND39 ND49 ND54 5C006 AA02 AF71 BB16 BF15 BF25 BF26 BF27 BF29 BF37 FA41 FA47 FA51 5C080 AA10 BB05 DD22 DD26 DD27 EE17 FF11 JJ02 JJ03 JJ04

Claims

【特許請求の範囲】

【請求項１】複数の走査電極と複数の信号電極との交
点にスイッチング素子と画素電極とが形成され、走査電
極が１つずつ順次選択されてスイッチング素子を介する
画素電極と信号電極との接続が行われるアクティブマト
リクス方式の画像表示装置において、全ての信号電極に、予め定める電位を与えてプリチャー
ジするプリチャージ回路と、各信号電極毎に設けられ、各信号電極に接続される画素
電極に保持されている電圧を増幅して、反転出力を導出
するセンスアンプ回路と、各信号電極毎に設けられ、センスアンプ回路からの反転
出力と外部データ入力とを選択するデータ選択回路と、プリチャージ回路、センスアンプ回路およびデータ選択
回路を制御するタイミング生成回路とを含むことを特徴
とする画像表示装置。
【請求項２】前記センスアンプ回路は、前記画素電極
に保持されている電圧を増幅した非反転出力を前記反転
出力とともに導出し、該非反転出力によって前記信号電
極を駆動することを特徴とする請求項１記載の画像表示
装置。
【請求項３】前記データ選択回路は、前記センスアン
プ回路からの反転出力によって前記信号電極を駆動する
ことを特徴とする請求項１記載の画像表示装置。
【請求項４】前記画素電極をグループ化して各グルー
プ毎の誤り訂正用データを記憶するメモリと、前記タイミング生成回路によって制御されるタイミング
で、各グループの画素電極に保持されている電圧で表示
されるデータに対して、メモリに記憶されている誤り訂
正用データを用いて誤り訂正を行い、訂正結果の画素電
極への再書き込みを行う誤り訂正手段とを備えることを
特徴とする請求項１〜３のいずれかに記載の画像表示装
置。
【請求項５】前記スイッチング素子はＴＦＴであっ
て、ＴＦＴ基板上に前記走査電極、前記信号電極および
前記画素電極が設けられ、該ＴＦＴ基板と透明電極が形成される対向基板との間に
液晶層を挟んでＴＦＴ液晶パネルが形成され、前記誤り訂正手段は、該画素電極の極性反転動作を周期
的に行いながら、前記誤り訂正と前記再書き込みとを実
行することを特徴とする請求項１〜４のいずれかに記載
の画像表示装置。