KR100799692B1 - 리프레쉬 회로, 이를 포함하는 화상 표시 장치 및 픽셀전압의 리프레쉬 방법 - Google Patents

리프레쉬 회로, 이를 포함하는 화상 표시 장치 및 픽셀전압의 리프레쉬 방법 Download PDF

Info

Publication number
KR100799692B1
KR100799692B1 KR1020060069732A KR20060069732A KR100799692B1 KR 100799692 B1 KR100799692 B1 KR 100799692B1 KR 1020060069732 A KR1020060069732 A KR 1020060069732A KR 20060069732 A KR20060069732 A KR 20060069732A KR 100799692 B1 KR100799692 B1 KR 100799692B1
Authority
KR
South Korea
Prior art keywords
voltage
terminal
data line
pixel
digital
Prior art date
Application number
KR1020060069732A
Other languages
English (en)
Other versions
KR20080009921A (ko
Inventor
이재구
강임수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060069732A priority Critical patent/KR100799692B1/ko
Priority to US11/782,735 priority patent/US20080024481A1/en
Publication of KR20080009921A publication Critical patent/KR20080009921A/ko
Application granted granted Critical
Publication of KR100799692B1 publication Critical patent/KR100799692B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3618—Control of matrices with row and column drivers with automatic refresh of the display panel using sense/write circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

픽셀 전압을 유지하기 위한 리프레쉬 회로를 포함하는 화상 표시 장치가 개시된다. 화상 표시 장치는 복수의 스캔 라인들을 통하여 각각 활성화되고 복수의 데이터 라인들을 통하여 공급되는 화상 데이터 신호들을 픽셀 전압의 형태로 각각 저장하는 복수의 픽셀들로 구성된 디스플레이 패널, 상기 스캔 라인들을 선택적으로 활성화하는 스캔 드라이버, 상기 화상 데이터 신호들을 상기 데이터 라인들을 통하여 공급하는 데이터 드라이버, 프리차지된 상태에서 상기 데이터 라인을 통하여 상기 픽셀 전압을 감지하고, 상기 감지된 픽셀 전압을 증폭한 제 1 디지털 전압 및 상기 감지된 픽셀 전압을 반전 증폭한 제 2 디지털 전압 중 하나를 상기 각각의 데이터 라인으로 출력하여 상기 픽셀 전압을 갱신하는 리프레쉬 회로, 및 상기 스캔 드라이버, 상기 데이터 드라이버 및 상기 리프레쉬 회로를 제어하는 타이밍 컨트롤러를 포함한다.
화상 표시 장치, 디스플레이 패널, 픽셀 전압, 리프레쉬

Description

리프레쉬 회로, 이를 포함하는 화상 표시 장치 및 픽셀 전압의 리프레쉬 방법{Refresh circuit, display device including the same and method of refreshing pixel voltage}
도 1은 일반적인 화상 표시 장치를 나타내는 블록도이다.
도 2 및 도 3은 픽셀 전압의 감소를 방지하기 위한 종래의 픽셀 구조를 나타내는 회로도들이다.
도 4는 본 발명의 일 실시예에 따른 화상 표시 장치를 나타내는 블록도이다.
도 5는 본 발명의 일 실시예에 따른 리프레쉬 회로를 나타내는 블록도이다.
도 6은 본 발명의 일 실시예에 따른 리프레쉬 회로에 포함된 아날로그-디지털 컨버터를 나타내는 회로도이다.
도 7은 본 발명의 일 실시예에 따른 리프레쉬 회로의 동작을 설명하기 위한 제어 신호들의 타이밍도이다.
도 8은 본 발명의 다른 실시예에 따른 리프레쉬 회로의 동작을 설명하기 위한 제어 신호들의 타이밍도이다.
도 9는 본 발명의 다른 실시예에 따른 리프레쉬 회로에 포함된 아날로그-디지털 컨버터를 나타내는 회로도이다.
<도면의 주요 부분에 대한 부호의 설명>
500: 리프레쉬 회로 550, 550a: 아날로그-디지털 컨버터
510, 510a: 스위칭부 520, 520a: 센스 앰프부
530: 프리차지부 511, 512, 513: 스위치
CP: 프리차지 제어 신호 CSA: 센스 앰프 제어 신호
CS1, CS2, CS3: 스위치 제어 신호
본 발명은 화상 표시 장치에 관한 것으로, 더욱 상세하게는 디스플레이 패널에 저장된 픽셀 전압을 갱신하는 리프레쉬 회로, 이를 포함하는 화상 표시 장치 및 픽셀 전압의 갱신 방법에 관한 것이다.
일반적으로 화상 표시 장치는 CRT(Cathod Ray Tube) 디스플레이와 평판 디스플레이로 구분된다. 현재까지 개발되었거나 개발 중인 평판 디스플레이로는 액정 디스플레이(LCD;Liquid Crystal Display), 플라스마 디스플레이(PDP; Plasma Display Panel)가 대표적이며, 그 외에도 전계방출 디스플레이(Field Emission Display), 전계발광 디스플레이(Electro Luminescence Display), 진공 형광 디스플레이(Vacuum Fluorescent Display), 그리고 발광 다이오드(Light Emitting Diode)디스플레이 등이 있다.
LCD는 두 장의 얇은 유리판 사이에 액정을 주입하고, 상하 유리판의 전압차에 의해 액정의 분자 배열을 변화시킴으로써 명암을 발생시켜 도형이나 문자, 영상을 표시하는 장치를 말한다.
LCD는 구동방식에 따라 단순 매트릭스 방식(또는 수동 매트리스 방식)과 액티브 매트릭스 방식으로 구분할 수 있다. 단순 매트릭스 방식에는 TN(Twisted Nematic) LCD와 STN(Super Twisted Nematic) LCD가 속하는데, 주사전극과 신호전극을 xy형태로 배치하고 그 교차 부분을 화소 (또는, 픽셀)로 이용하기 때문에 소자구성이 단순하다. 액티브 매트릭스 방식에는 TFT-LCD가 해당하며, 액티브 매트리스 방식은 각각의 픽셀을 직접 구동하기 때문에 고품질의 화상 표시 및 컬러 표시에 주로 사용되고 있다.
단순 매트릭스 방식에서는 액정 셀이 단순한 구조로 되어 있다. X와 Y의 행렬 배열의 투명 전극을 갖는 2장의 유리 기판 사이의 좁은 틈에 액정층이 형성된다. 단순 매트릭스형에서는 전극에서 픽셀 액정을 직접 구동하므로 모든 픽셀이 전기적으로 결합되어 있다. 따라서 선택된 주사 전극에 전달된 표시 신호는 선택되지 않은 전극에 누설 전류를 발생시킨다. 이 누설 전류 등으로 인해 명암이나 화질의 열화가 발생한다. 이것은 인가 전압에 대한 액정 분자의 배열 변화를 급격하게 해야 감소된다. 따라서 TN형 액정 대신에 STN형 액정이 등장했으며, 현재는 단순 매트릭스형 액정 표시 장치에서는 STN형 액정이 주로 사용된다.
단순 매트릭스형 액정 표시 장치에서 발생하는 주사 전극 간의 간섭을 배제하기 위해 픽셀이 선택되지 않은 경우 신호를 완전히 차단하도록 능동 소자인 스위 치를 각 화소에 구비한 것을 능동 매트릭스라고 한다. 큰 유리 기판 위에 능동 매트릭스를 형성하기 위해 소자를 박막화하는데, 이 소자를 각각 박막 다이오드 또는 박막 트랜지스터(TFT: Thin Film Transistor)라고 한다. 박막 다이오드를 사용하는 패널은 TFT를 사용하는 패널보다 성능이 떨어진다. TFT 방식의 패널은 제조 공정이나 구조가 복잡하지만, 스위치 특성이 우수하여 TN형 액정과 조합해서 고화질의 표시를 안정적으로 실현할 수 있는 능동 매트릭스형 액정 표시 장치를 만들 수 있다.
도 1은 일반적인 화상 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 화상 표시 장치(100)는 디스플레이 패널(110), 스캔 드라이버(120), 데이터 드라이버(130), 프레임 메모리(140), 타이밍 컨트롤러(150) 및 호스트 인터페이스(160)를 포함한다.
디스플레이 패널(110)은 복수의 열(column)과 복수의 행(row)으로 형성되는 복수의 픽셀(화소, pixel)로 이루어진 어레이 구조를 갖는다. 각각의 픽셀은 상판 및 하판 사이에 액정을 주입하여 형성되는 액정 소자(liquid crystal element) 및 액정 소자를 데이터 라인과 연결하기 위한 박막 트랜지스터와 같은 스위칭 소자(switching element)를 포함한다. 컬러 LCD에서는 각 화상 데이터는 R, G, B의 데이터로 구성되므로, 액정 소자와 스위칭 소자와 이루어진 셀이 3개가 모여 하나의 픽셀을 형성한다.
스캔 드라이버(120)는 각 픽셀 내의 스위칭 소자의 제어 전극에 연결된다. 스캔 드라이버(120)는 복수의 스캔 라인(S1, S2, ..., Sm)을 활성화하기 위해 스캔 라인 구동 전압을 선택적으로 인가하여 해당 스캔 라인에 제어 전극이 연결된 스위 칭 소자들을 동시에 턴온 시킨다.
데이터 드라이버(130)는 행 단위로 동기된 화상 데이터 신호들을 복수의 데이터 라인들(D1, D2, ..., Dn)로 출력하고, 상기 데이터 라인으로 출력된 화상 데이터 신호들은 활성화된 스캔 라인에 연결된 스위칭 소자를 통하여 액정 소자에 픽셀 전압의 형태로 저장된다. 상기 픽셀 전압과 대향 전극의 공통 전압(VCOM)의 차이에 의해 액정 소자 내의 액정이 정렬되고, 액정의 정렬 상태에 따라 액정 소자의 광투과율이 결정되어 화상 데이터를 표시한다.
외부(예를 들어, 호스트)로부터 수신된 화상 데이터 및 제어 신호는 인터페이스(160)를 통하여 프레임 메모리(140) 및 타이밍 컨트롤러(150)에 제공된다. 타이밍 컨트롤러(150)는 수신된 제어 신호에 응답하여 스캔 드라이버(120), 데이터 드라이버(130) 및 프레임 메모리(140)의 동작 타이밍을 제어하기 위한 신호들을 발생한다. 프레임 메모리(140)는 인터페이스(160)를 통하여 수신되는 화상 데이터를 저장하며 저장된 화상 데이터는 행 단위로 상기 데이터 드라이버(130)를 거쳐 데이터 라인들(D1, D2, ..., Dn)로 출력된다. 프레임 메모리(140)는 통상 한 프레임의 화상 데이터를 저장할 수 있다.
디스플레이 패널(110)의 액정소자에 저장된 픽셀 전압은 시간이 경과함에 따라 누설 전류에 의해 변화한다. 그러므로, 비교적 장시간 동안 외부로부터의 화상 데이터의 입력이 없는 경우에는 프레임 메모리(140)에 저장된 화상 데이터를 디스플레이 패널에 주기적으로 인가하여 픽셀 전압을 리프레쉬할 필요가 있다. 이러한 리프레쉬를 위하여 데이터 드라이버(130)가 동작하여야 하며, 이는 소비 전력을 증 가시키는 요인이 된다.
이러한 문제를 해결하기 위하여, 일본 공개 공보 제2002-236477호에는 누설 전류 등에 의한 픽셀 전압의 감소를 방지하기 위한 수단이 개시되어 있다.
도 2 및 도 3은 픽셀 전압의 감소를 방지하기 위한 종래의 픽셀 구조를 나타내는 회로도이다.
도 2를 참조하면, 스캔 라인(Sk) 및 데이터 라인(Dk)의 교차점에 형성된 픽셀(10)은 스위칭 소자(TR), 액정 소자(CL)뿐만 아니라 스토리지 커패시터(CS)를 포함한다.
스캔 라인(Sk)이 스캔 라인 구동 신호(VS)에 의해 활성화되면 스위칭 소자(TR)이 턴온되고, 데이터 라인(Dk)을 통하여 화상 데이터 신호(DATA)가 픽셀 전극(NP)에 인가된다. 인가된 화상 데이터 신호의 전압은 스토리지 커패시터(CS)의 커패시턴스 및 액정소자(CL)의 커패시턴스에 의해 픽셀 전압(VP)으로서 저장된다.
스캔 라인(Sk)이 비활성화되어 스위칭 소자(TR)가 턴오프되면, 누설 전류 등에 의하여 픽셀 전압(VP)의 크기가 감소한다. 정확한 의미에서는 픽셀 전압과 대향 전극의 공통 전압(VCOM)의 전압차가 감소한다. 이러한 전압차의 감소를 방지하기 위하여 스토리지 커패시터(CS)가 픽셀 전극(NP)에 연결되어 있고, 스토리지 커패시터(CS)의 커패시턴스를 크게 할수록 픽셀 전압(VP)의 변화를 더욱 완화시킬 수 있다.
그러나, 이러한 스토리지 커패시터(CS)를 이용하더라도 픽셀 전압(VP)의 유지에는 일정한 한계가 있고, 각 픽셀마다 큰 커패시턴스를 갖는 스토리지 커패시터 를 설치하는 것은 픽셀의 개구율(aperture ratio)의 저하 및 스위칭 소자(TR)의 부하를 증가시키는 문제를 발생시킨다.
도 3을 참조하면, 스캔 라인(Sk) 및 데이터 라인(Dk)의 교차점에 형성된 픽셀(10a)은 스위칭 소자(TR), 액정 소자(CL) 뿐만 아니라 아날로그 앰프(15)를 포함한다.
상기 아날로그 앰프(15)를 통하여 상기 픽셀 전극(PN)에 소정의 전압이 계속하여 인가되므로 픽셀 전압의 변화를 방지할 수 있다, 그러나, 이러한 아날로그 앰프(15)를 설치한 경우에도, 픽셀의 개구율의 증가 및 소비 전력의 증가와 같은 문제가 발생한다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 프레임 메모리의 디스에이블 상태에서 디스플레이 패널에 저장된 픽셀 전압을 유지할 수 있는 리프레쉬 회로, 이를 포함하는 화상 표시 장치 및 픽셀 전압의 리프레쉬 방법을 제공하는 것을 일 목적으로 한다.
또한, 본 발명은 한 행에 상응하는 아날로그-디지털 컨버터들을 이용하여, 소비 전력의 증가 및 개구율의 감소를 방지할 수 있는 리프레쉬 회로, 이를 포함하는 화상 표시 장치 및 픽셀 전압의 리프레쉬 방법을 제공하는 것을 일 목적으로 한다.
나아가, 본 발명은 픽셀 전압을 증폭한 제 1 디지털 전압 및 픽셀 전압을 반전 증폭한 제 2 디지털 전압 중 하나를 선택적으로 제공할 수 있는 리프레쉬 회로, 이를 포함하는 화상 표시 장치 및 픽셀 전압의 리프레쉬 방법을 제공하는 것을 일 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 화상 표시 장치는 디스플레이 패널, 스캔 드라이버, 데이터 드라이버, 리프레쉬 회로 및 타이밍 컨트롤러를 포함한다.
상기 디스플레이 패널은 복수의 스캔 라인들을 통하여 각각 활성화되고 복수의 데이터 라인들을 통하여 공급되는 화상 데이터 신호들을 픽셀 전압의 형태로 각각 저장하는 복수의 픽셀들로 구성된다. 상기 스캔 드라이버는 상기 스캔 라인들을 선택적으로 활성화하고, 상기 데이터 드라이버는 상기 화상 데이터 신호들을 상기 데이터 라인들을 통하여 공급한다. 상기 리프레쉬 회로는 프리차지된 상태에서 상기 데이터 라인을 통하여 상기 픽셀 전압을 감지하고, 상기 감지된 픽셀 전압을 증폭한 제 1 디지털 전압 및 상기 감지된 픽셀 전압을 반전 증폭한 제 2 디지털 전압 중 하나를 상기 각각의 데이터 라인으로 출력하여 상기 픽셀 전압을 갱신한다. 상기 타이밍 컨트롤러는 상기 스캔 드라이버, 상기 데이터 드라이버 및 상기 리프레쉬 회로를 제어한다.
일 실시에에 있어서, 상기 리프레쉬 회로는 상기 각각의 데이터 라인에 연결된 복수의 아날로그-디지털 컨버터들을 포함하고, 상기 아날로그-디지털 컨버터들의 각각은, 센스 앰프부, 프리차지부 및 스위칭부를 포함할 수 있다.
상기 센스 앰프부는 제 1 단자를 통하여 상기 픽셀에 저장된 픽셀 전압을 감 지하고, 상기 감지된 픽셀 전압을 증폭하여 상기 제 1 단자 및 제 2 단자를 통하여 상기 제 1 디지털 전압 및 상기 제 2 디지털 전압을 각각 발생할 수 있다. 상기 프리차지부는 상기 데이터 라인 상의 픽셀 전압을 감지하기 전에, 상기 센스 앰프부의 상기 제 1 단자 및 상기 제 2 단자를 프리차지 전압으로 설정할 수 있다. 상기 스위칭부는 상기 데이터 라인 상의 픽셀 전압을 상기 제 1 단자에 인가하고 상기 제 1 디지털 전압 및 상기 제 2 디지털 전압 중 하나를 상기 데이터 라인으로 출력하기 위하여, 상기 데이터 라인과 상기 센스 앰프부를 연결하는 타이밍을 제어할 수 있다.
한편, 상기 프리차지부는, 상기 스캔 라인의 활성화 여부에 관계없이 상기 센스 앰프부와 상기 데이터 라인과 전기적으로 차단되어 있는 동안 상기 제 1 단자 및 상기 제 2 단자를 상기 프리차지 전압으로 설정할 수 있다.
상기 스위칭부는, 상기 데이터 라인 및 상기 제 1 단자를 연결하는 타이밍을 제어하는 제 1 스위치를 포함할 수 있으며, 이 경우, 상기 제 1 스위치는 상기 데이터 라인 상의 픽셀 전압을 상기 프리차지 전압으로 설정된 상기 제 1 단자에 인가하기 위하여 턴온되고, 상기 제 1 단자의 상기 제 1 디지털 전압을 상기 데이터 라인으로 출력하기 위하여 턴온될 수 있다.
또한, 상기 스위칭부는 상기 데이터 라인 및 상기 제 2 단자를 연결하는 타이밍을 제어하는 제 2 스위치를 더 포함할 수 있으며, 이 경우, 상기 제 1 스위치는 상기 데이터 라인 상의 픽셀 전압을 상기 프리차지 전압으로 설정된 상기 제 1 단자에 인가하기 위하여 턴온되고, 상기 제 2 스위치는 상기 제 2 단자의 상기 제 2 디지털 전압을 상기 데이터 라인으로 출력하기 위하여 턴온될 수 있다.
또한, 상기 스위칭부는 상기 데이터 라인과 상기 데이터 드라이버의 연결을 제어하기 위한 제 3 스위치를 더 포함할 수 있고, 상기 제 3 스위치는 상기 리프레쉬 회로의 동작 중에 턴오프될 수 있다.
상기 화상 표시 장치는, 상기 스캔 라인들이 모두 순차적으로 활성화되고, 상기 디스플레이 패널의 모든 픽셀 전압들이 주기적으로 리프레쉬될 수 있으며, 이와는 달리, 상기 스캔 라인들 중 일부만 순차적으로 활성화되고, 상기 활성화되는 스캔 라인에 상응하는 일부의 픽셀 전압들만 주기적으로 리프레쉬될 수 있다.
상기 디스플레이 패널은 박막 트랜지스터(TFT; Thin Film Transistor) 액정 패널일 수 있다.
본 발명의 일 실시예에 따른 리프레쉬 회로는, 복수의 데이터 라인에 각각 연결된 복수의 아날로그-디지털 컨버터들을 포함하고, 상기 아날로그-디지털 컨버터들의 각각은 센스 앰프부, 프리차지부 및 스위칭부를 포함한다.
상기 센스 앰프부는 제 1 단자를 통하여 상기 데이터 라인 상의 입력 전압을 감지하고, 상기 감지된 입력 전압을 증폭하여 상기 제 1 단자를 통하여 제 1 디지털 전압을 발생하고, 상기 감지된 입력 전압을 반전 증폭하여 제 2 단자를 통하여 제 2 디지털 전압을 발생한다. 상기 프리차지부는 상기 데이터 라인 상의 입력 전압을 감지하기 전에, 상기 센스 앰프부의 상기 제 1 단자 및 상기 제 2 단자를 프리차지 전압으로 설정한다. 상기 스위칭부는 상기 데이터 라인 상의 입력 전압을 상기 제 1 단자에 인가하고 상기 제 1 디지털 전압 및 상기 제 2 디지털 전압 중 하나를 상기 데이터 라인으로 출력하기 위하여, 상기 데이터 라인과 상기 센스 앰프부를 연결하는 타이밍을 제어한다.
상기 스위칭부는 상기 데이터 라인과 상기 센스 앰프부 사이에 연결된 적어도 하나의 전송 게이트를 포함할 수 있다.
상기 센스 앰프부는, 제 1 전원 전압과 제 1 노드 사이에 연결되고, 게이트 전극으로 센스 앰프 제어 신호의 반전 신호가 인가되는 제 1 PMOS 트랜지스터;
상기 제 1 노드와 상기 제 1 단자 사이에 연결되고, 게이트 전극이 상기 제 2 단자와 연결된 제 2 PMOS 트랜지스터; 상기 제 1 단자와 제 2 노드 사이에 연결되고, 게이트 전극이 상기 제 2 단자와 연결된 제 1 NMOS 트랜지스터; 상기 제 1 노드와 상기 제 2 단자 사이에 연결되고, 게이트 전극이 상기 제 1 단자와 연결된 제 3 PMOS 트랜지스터; 상기 제 2 단자와 상기 제 2 노드 사이에 연결되고, 게이트 전극이 상기 제 1 단자와 연결된 제 2 NMOS 트랜지스터; 및 상기 제 2 노드와 제 2 전원 전압 사이에 연결되고, 게이트 전극으로 상기 센스 앰프 제어신호가 인가되는 제 3 NMOS 트랜지스터를 포함할 수 있다. 이 경우, 상기 프리차지 전압은, 상기 제 1 전원 전압 및 상기 제 2 전원 전압의 중간값에 해당할 수 있다.
본 발명의 일 실시예에 따라, 복수의 스캔 라인들 및 복수의 데이터 라인들에 연결된 디스플레이 패널을 구성하는 복수의 픽셀들에 각각 저장된 픽셀 전압의 리프레쉬 방법이 제공된다.
상기 픽셀 전압의 리프레쉬 방법은, 상기 복수의 스캔 라인들을 선택적으로 활성화하여 상기 픽셀 전압을 상기 데이터 라인으로 인가하는 단계; 상기 데이터 라인 상의 픽셀 전압들을 감지하는 단계; 상기 감지된 픽셀 전압을 증폭한 제 1 디지털 전압 및 상기 감지된 픽셀 전압을 반전 증폭한 제 2 디지털 전압을 발생하는 단계; 및 상기 픽셀 전압을 갱신하기 위하여 상기 제 1 디지털 전압 및 상기 제 2 디지털 전압 중 하나를 상기 각각의 데이터 라인으로 출력하는 단계를 포함한다.
상기 픽셀 전압을 감지하는 단계는, 상기 픽셀 전압의 논리 레벨을 판별하기 위한 프리차지 전압을 제공하는 단계; 및 상기 데이터 라인에 인가된 픽셀 전압과 상기 제공된 프리차지 전압의 차이에 의하여 상기 픽셀 전압의 논리 레벨을 판별하는 단계를 포함할 수 있다.
상기 프리차지 전압을 제공하는 단계는, 상기 픽셀 전압을 상기 데이터 라인으로 인가하는 단계와 동시에 또는 그 이후에 수행될 수 있다.
상기 제 1 디지털 전압 및 상기 제 2 디지털 전압 중 하나를 상기 각각의 데이터 라인으로 출력하는 단계는, 상기 데이터 라인 상의 상기 픽셀 전압을 감지하는 경로와 동일한 경로를 통하여 상기 제 1 디지털 전압을 상기 데이터 라인으로 출력하는 단계일 수 있다.
실시예에 따라서는, 상기 제 1 디지털 전압 및 상기 제 2 디지털 전압 중 하나를 상기 각각의 데이터 라인으로 출력하는 단계는, 상기 데이터 라인 상의 상기 픽셀 전압을 감지하는 경로와 다른 경로를 통하여 상기 제 2 디지털 전압을 상기 데이터 라인으로 출력하는 단계일 수 있다.
따라서, 프레임 메모리가 디스에이블 상태에서 리프레쉬 동작을 수행함으로써 소비 전력을 감소할 수 있고, 한 행에 상응하는 아날로그-디지털 컨버터들을 이 용함으로써 소비 전력의 증가 및 개구율의 감소를 방지할 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접 속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 4는 본 발명의 일 실시예에 따른 화상 표시 장치를 나타내는 블록도이다.
도 4를 참조하면, 화상 표시 장치(400)는 디스플레이 패널(410), 스캔 드라이버(420), 데이터 드라이버(430), 타이밍 컨트롤러(450) 및 리프레쉬 회로(500)를 포함한다.
디스플레이 패널(410)은 복수의 픽셀들로 구성된다. 상기 복수의 픽셀들은 복수의 스캔 라인들(S1, S2, ..., Sm)을 통하여 각각 활성화되고 복수의 데이터 라인들(D1, D2, ..., Dn)을 통하여 공급되는 화상 데이터 신호들을 픽셀 전압의 형태로 각각 저장한다.
디스플레이 패널(410)은 복수의 열(column)과 복수의 행(row)으로 형성되는 복수의 픽셀(화소, pixel)로 이루어진 어레이 구조를 가질 수 있다. 각각의 픽셀은 상판 및 하판 사이에 액정을 주입하여 형성되는 액정 소자(liquid crystal element) 및 액정 소자를 데이터 라인과 연결하기 위한 박막 트랜지스터와 같은 스위칭 소자(switching element)를 포함할 수 있다. 컬러 LCD에서는 각 화상 데이터는 R, G, B의 데이터로 구성되므로, 액정 소자와 스위칭 소자와 이루어진 셀이 3개가 모여 하나의 픽셀을 형성한다. 픽셀은 도 2, 도 3 및 도 5에 나타낸 구성에 한하지 않으며, 임의의 스위칭 소자 및 액정 소자를 포함하는 것으로 충분하다. 스위칭 소자로는, 예를 들어, 박막 트랜지스터(TFT; Thin Film Transistor)가 이용될 수 있다.
스캔 드라이버(420)는 스캔 라인들(S1, S2, ..., Sm)을 선택적으로 활성화한다. 스캔 라인이 활성화된다는 것은, 스캔 라인 구동 신호에 의하여 스캔 라인에 제어 전극이 연결된 스위칭 소자들이 턴온되는 것을 의미한다.
즉, 스캔 라인이 활성화되면 상기 데이터 라인 상의 화상 데이터 신호들이 스위칭 소자를 통하여 액정 소자에 픽셀 전압의 형태로 저장될 수 있다. 상기 픽셀 전압과 대향 전극의 공통 전압(VCOM)의 차는 액정 소자 내의 액정을 정렬시키고, 액정의 정렬 상태에 따라 액정 소자의 광투과율이 결정되어 화상 데이터를 표시한다.
또한, 스캔 라인이 활성화되면 스위칭 소자들이 턴온되어 액정 소자의 픽셀 전압이 상응하는 데이터 라인으로 출력될 수 있다.
데이터 드라이버(430)는 데이터 라인들(D1, D2, ..., Dn)에 각각 연결된 픽셀들에 픽셀 전압의 형태로 저장될 화상 데이터 신호들을 상기 데이터 라인들로 출력한다. 상기 화상 데이터들은 외부(예를 들어, 호스트)로부터 수신되어 프레임 메모리에 저장된 후 데이터 드라이버(430)로 제공될 수 있다. 프레임 메모리에 저장된 화상 데이터는 행 단위로 상기 데이터 드라이버(430)를 거쳐 데이터 라인들(D1, D2, ..., Dn)로 출력될 수 있다.
데이터 드라이버(430)는 행 단위의 화상 데이터를 버퍼링하여 출력하는 출력 버퍼(또는 라인 레지스터)를 포함할 수 있다. 풀 컬러 모드(full color mode)에서 동작하는 화상 표시 장치의 경우에는, 데이터 드라이버(430)는 아날로그 계조 전압의 발생을 위한 디지털-아날로그 컨버터를 포함할 수 있다. 데이터 드라이버(430), 프레임 메모리, 및 그 밖의 주변 회로들은 하나의 집적 회로 칩으로 구성될 수 있다.
타이밍 컨트롤러(450)는 스캔 드라이버(420), 데이터 드라이버(430) 및 리프레쉬 회로(500)를 제어하기 위한 타이밍 제어 신호들을 발생한다. 타이밍 컨트롤러(430)는 외부(예를 들어, 호스트)로부터 수신된 제어 신호에 응답하여 상기 타이밍 제어 신호들을 발생할 수 있다.
리프레쉬 회로(500)는 데이터 라인들(D1, D2, ..., Dn)을 통하여 픽셀 전압들을 감지하고, 감지된 픽셀 전압들을 각각 증폭한 제 1 디지털 전압 및 감지된 픽셀 전압을 반전 증폭한 제 2 디지털 전압 중 하나를 각각의 데이터 라인으로 출력하여 상기 픽셀 전압을 갱신한다. 리프레쉬 회로(500)에 대한 구성 및 동작은 이하에서 더욱 상세히 설명한다.
도 5는 본 발명의 일 실시예에 따른 리프레쉬 회로를 나타내는 블록도이다.
도 5를 참조하면, 리프레쉬 회로(500)는 복수의 아날로그-디지털 컨버터를 포함하고, 아날로그-디지털 컨버터들의 각각은 스위칭부(510), 센스 앰프부(520) 및 프리차지부(530)를 포함한다.
센스 앰프부(520)는 제 1 단자를 통하여 픽셀에 저장된 픽셀 전압들(VP1, VP2, ..., VPn)을 각각 감지하고, 상기 감지된 픽셀 전압을 증폭한다. 센스 앰프부(520)는 상기 감지된 픽셀 전압을 증폭한 제 1 디지털 전압을 감지 경로인 상기 제 1 단자를 통하여 발생하고 상기 감지된 픽셀 전압을 반전 증폭한 제 2 디지털 전압을 제 2 단자를 통하여 발생한다.
한편, 프리차지부(530)는 상기 데이터 라인 상의 픽셀 전압을 정밀하게 감지하기 위하여, 상기 센스 앰프부(520)가 데이터 라인 상의 픽셀 전압을 감지하기 전에 센스 앰프부(520)의 상기 제 1 단자 및 상기 제 2 단자를 프리차지 전압으로 설정한다.
데이터 라인과 센스 앰프부를 연결하는 타이밍은 스위칭부(510)에 의하여 제어된다. 즉, 상기 데이터 라인 상의 픽셀 전압을 상기 제 1 단자에 인가하는 타이밍 및 상기 제 1 디지털 전압 및 상기 제 2 디지털 전압 중 하나를 상기 데이터 라인으로 출력하는 타이밍은 스위칭부(510)의 온/오프 동작에 의하여 제어된다.
도 6은 본 발명의 일 실시예에 따른 리프레쉬 회로에 포함된 아날로그-디지털 컨버터를 나타내는 회로도이다.
도 6을 참조하면, 각각의 아날로그-디지털 컨버터(550)는 스위칭부(510), 센스 앰프부(520) 및 프리차지부(530)를 포함한다.
센스 앰프부(520)는 제 1 내지 제 3 PMOS 트랜지스터들 및 제 1 내지 제 3 NMOS 트랜지스터들을 포함한다.
제 1 PMOS 트랜지스터(PM1)는 제 1 전원 전압(VDD)과 제 1 노드(N1) 사이에 연결되고, 게이트 전극으로 센스 앰프 제어 신호(CSA)의 반전 신호(CSAb)가 인가된다. 제 2 PMOS 트랜지스터(PM2)는 제 1 노드(N1)와 제 1 단자(NT1) 사이에 연결되고, 게이트 전극이 제 2 단자(NT2)와 연결된다. 제 1 NMOS 트랜지스터(NM1)는 제 1 단자(NT1)와 제 2 노드(N2) 사이에 연결되고, 게이트 전극이 제 2 단자(NT2)와 연결된다. 제 3 PMOS 트랜지스터(PM3)는 제 1 노드(N1)와 제 2 단자(NT2) 사이에 연결되고, 게이트 전극이 제 1 단자(NT1)와 연결된다. 제 2 NMOS 트랜지스터(NM2)는 제 2 단자(NT2)와 제 2 노드(N2) 사이에 연결되고, 게이트 전극이 제 1 단자(NT1) 와 연결된다. 제 3 NMOS 트랜지스터(NM3)는 제 2 노드(N2)와 제 2 전원 전압(VSS) 사이에 연결되고, 게이트 전극으로 상기 센스 앰프 제어신호(CSA)가 인가된다.
센스 앰프부(520)는 상기 센스 앰프 제어 신호(CSA) 및 그 반전 신호(CSAb)에 응답하여 제 1 단자(NT1)를 통하여 데이터 라인(Dk) 상의 픽셀 전압(VP)을 감지하고, 상기 감지된 픽셀 전압(VP)을 증폭한다. 센스 앰프부(520)는 상기 감지된 픽셀 전압(VP)을 증폭한 제 1 디지털 전압(VDG1)을 감지 경로인 상기 제 1 단자(NT1)를 통하여 발생하고 상기 감지된 픽셀 전압(VP)을 반전 증폭한 제 2 디지털 전압(VDG2)을 제 2 단자(NT2)를 통하여 발생한다.
이하에서는, 도 6에 도시된 센스 앰프부(520)의 동작을 더욱 자세히 설명한다.
데이터 라인(Dk) 상의 픽셀 전압(VP)이 하이 레벨인 경우, 센스 앰프부(520)는 제 1 단자(NT1)를 통하여 프리차지 전압(VPRE)보다 높아진 전압을 감지한다. 이 경우, 제 1 단자와 연결된 제 3 PMOS 트랜지스터(PM3) 및 제 2 NMOS 트랜지스터(NM2)의 게이트들에는 하이 레벨의 전압이 인가된다. 따라서, 제 3 PMOS 트랜지스터(PM3)는 턴오프되고 제 2 NMOS 트랜지스터(NM2)는 턴온되어 제 2 단자의 제 2 디지털 전압(VDG2)은 실질적으로 제 2 전원 전압(VSS)이 된다. 즉, 제 2 디지털 전압(VDG2)은 데이터 라인 상의 픽셀 전압(VP)을 반전 증폭한 전압에 해당한다. 또한, 제 2 단자와 연결된 제 2 PMOS 트랜지스터(PM2) 및 제 1 NMOS 트랜지스터(NM1)의 게이트 단자들에는 로우 레벨의 전압이 인가된다. 따라서, 제 2 PMOS 트랜지스터(PM2)는 턴온되고 제 1 NMOS 트랜지스터(NM1)는 턴오프되어 제 1 단자의 제 1 디지털 전압(VDG1)은 실질적으로 제 1 전원 전압(VDD)이된다. 즉, 제 1 디지털 전압(VDG1)은 데이터 라인 상의 픽셀 전압(VP)을 반전 없이 증폭한 전압에 해당한다.
반대로, 데이터 라인 상의 픽셀 전압(VP)이 로우 레벨이 경우, 센스 앰프부(520)는 제 1 단자(NT1)를 통하여 프리차지 전압(VPRE)보다 낮아진 전압을 감지한다. 이 경우, 제 1 단자와 연결된 제 3 PMOS 트랜지스터(PM3) 및 제 2 NMOS 트랜지스터(NM2)의 게이트들에는 로우 레벨의 전압이 인가된다. 따라서, 제 3 PMOS 트랜지스터(PM3)는 턴온되고 제 2 NMOS 트랜지스터(NM2)는 턴오프되어 제 2 단자의 제 2 디지털 전압(VDG2)은 실질적으로 제 1 전원 전원(VDD)이 된다. 즉, 제 2 디지털 전압(VDG2)은 데이터 라인 상의 픽셀 전압(VP)을 반전 증폭한 전압에 해당한다. 또한, 제 2 단자와 연결된 제 2 PMOS 트랜지스터(PM2) 및 제 1 NMOS 트랜지스터(NM1)의 게이트 단자들에는 하이 레벨의 전압이 인가된다. 따라서, 제 2 PMOS 트랜지스터(PM2)는 턴오프되고 제 1 NMOS 트랜지스터(NM1)는 턴온되어 제 1 단자의 제 1 디지털 전압(VDG1)은 실질적으로 제 2 전원 전압(VSS)이된다. 즉, 제 1 디지털 전압(VDG1)은 데이터 라인 상의 픽셀 전압(VP)을 반전 없이 증폭한 전압에 해당한다.
프리차지부(530)는, 예를 들어, 트랜지스터들(PMP1, PMP2)로 구성될 수 있다. 상기 트랜지스터들(PMP1, PMP2)은 프리차지 제어 신호(CP)에 의해 온/오프되고, 턴온시 프리차지 전압(VPRE)을 제 1 단자(NT1) 및 제 2 단자(NT2)에 제공한다. 프리차지부(530)는 상기 데이터 라인 상의 픽셀 전압을 정밀하게 감지하기 위하여, 상기 센스 앰프부(520)가 데이터 라인 상의 픽셀 전압을 감지하기 전에 센스 앰프부(520)의 상기 제 1 단자 및 상기 제 2 단자를 프리차지 전압으로 설정한다.
스위칭부(510)는 데이터 라인(Dk)과 센스 앰프부(520)를 연결하는 타이밍을 제어한다. 스위칭부(510)는 상기 데이터 라인(Dk) 상의 픽셀 전압(VP)을 상기 제 1 단자(NT1)에 인가하는 타이밍 및 상기 제 1 디지털 전압(VDG1) 및 상기 제 2 디지털 전압(VDG2) 중 하나를 상기 데이터 라인(Dk)으로 출력하는 타이밍을 스위치의 온/오프 동작에 의하여 제어한다.
이를 위하여, 스위칭부(510)는 데이터 라인(Dk) 및 제 1 단자(NT1)를 연결하는 타이밍을 제어하는 제 1 스위치(511)를 포함할 수 있다. 제 1 스위치(511)는 제 1 스위치 제어신호(CS1)에 응답하여 온/오프된다. 이 경우, 제 1 스위치(511)는 데이터 라인(Dk) 상의 픽셀 전압(VP)을 이미 프리차지 전압(VPRE)으로 설정된 제 1 단자(NT1)에 인가하기 위하여 턴온된다. 또한, 제 1 스위치(511)는 제 1 단자(NT1)를 통하여 발생된 제 1 디지털 전압(VDG1)을 데이터 라인(Dk)으로 출력하기 위하여 턴온된다. 여기서, 제 1 디지털 전압(VDG1)은 감지된 픽셀 전압(VP)을 증폭한 비반전 전압에 해당한다.
한편, 스위칭부(510)는 데이터 라인(Dk) 및 제 2 단자(NT2)를 연결하는 타이밍을 제어하는 제 2 스위치(512)를 더 포함할 수 있다. 제 2 스위치(512)는 제 2 스위치 제어신호(CS2)에 응답하여 온/오프된다. 이 경우, 상기 설명한 경우와 마찬가지로, 제 1 스위치(511)는 데이터 라인(Dk) 상의 픽셀 전압(VP)을 이미 프리차지 전압(VPRE)으로 설정된 제 1 단자(NT1)에 인가하기 위하여 턴온된다. 그러나, 상기 경우와는 달리, 제 2 스위치(512)가 제 2 단자(NT2)를 통하여 발생된 제 2 디지털 전압(VDG2)을 데이터 라인(Dk)으로 출력하기 위하여 턴온된다. 여기서, 제 2 디지털 전압(VDG1)은 감지된 픽셀 전압(VP)을 반전 증폭한 전압에 해당한다. 이와 같이, 제 1 스위치(511) 및 제 2 스위치(512)를 이용하여 반전된 전압을 교대로 출력하여 픽셀 전압의 리프레쉬 동작을 수행함으로써, 픽셀에 포함된 액정 소자의 열화를 방지할 수 있다.
또한, 스위칭부(510)는 데이터 라인(Dk)과 데이터 드라이버의 연결을 제어하기 위한 제 3 스위치(513)를 더 포함할 수 있으며, 제 3 스위치(513)는 제 3 스위치 제어 신호(CS3)에 응답하여 리프레쉬 회로의 동작 중에 턴오프될 수 있다. 한편, 타이밍 컨트롤러는 리프레쉬 회로(500)의 동작이 개시되는 것과 함께, 데이터 드라이버를 디스에이블시키는 제어 신호를 발생할 수 있다. 이 경우 데이터 드라이버와 연결된 데이터 라인은 플로팅(floating) 상태가 되고, 제 3 스위치(513)는 생략될 수 있다.
상기 스위치들(511, 512, 513)은 전송 게이트, 예를 들어, PMOS 트랜지스터와 NMOS 트랜지스터 결합하여 구성될 수 있고, 제어 신호 및 반전 제어 신호에 의해 온/오프될 수 있다.
도 4에서는 디스플레이 패널(410)과 데이터 드라이버(430) 사이에 리프레쉬 회로(500)가 위치하는 것으로 도시되어 있으나, 리프레쉬 회로(500)는 디스플레이 패널(410)을 사이에 두고 데이터 드라이버(430)의 반대쪽에 위치할 수도 있다. 이 경우, 상기 제 3 스위치(513)는 디스플레이 패널(410)과 데이터 드라이버(430) 사이의 데이터 라인 상에 위치할 수 있다.
이하에서는, 도 7 및 도 8을 참조하여 본 발명의 일 실시예에 따른 리프레쉬 회로의 동작을 설명한다.
도 7은 본 발명의 일 실시예에 따른 리프레쉬 회로의 동작을 설명하기 위한 제어 신호들의 타이밍도이다.
도 7에 도시된 바와 같이, 리프레쉬 회로(500)는 행 리프레쉬 주기(PHR)에 따라 행 단위로 디스플레이 패널(410)에 저장된 픽셀 전압에 대한 리프레쉬 동작을 수행한다. 수평 동기 신호(HSYNC)는 통상 화상 데이터 신호가 디스플레이 패널로 입력되는 타이밍을 제어하기 위한 신호로 이용되지만, 도 7에서는 행 단위의 리프레쉬 주기를 결정하는 신호로 이용되는 경우를 도시하였다. 행 리프레쉬 주기(PHR)는 행 단위로 화상 데이터를 디스플레이 패널에 기록하는 주기와 일치하여야 하는 것은 아니다. 예를 들어, 제 1 스캔 라인 구동 신호(HS1)에 의해 제 1 스캔 라인이 활성화되고 제 1 스캔 라인에 상응하는 픽셀 전압들이 리프레쉬 된다. 그 후, 제 2 스캔 라인 구동 신호(HS2)에 의해 제 2 스캔 라인이 활성화되고 제 2 스캔 라인에 상응하는 픽셀 전압들이 리프레쉬된다. 이와 같이, 스캔 라인이 순차적으로 활성화되고, 이에 따라 행 단위로 리프레쉬 동작이 수행된다. 상기 제 1 스캔 라인 구동 신호(HS1) 및 제 2 스캔 라인 구동 신호(HS2)는 제 1 스캔 라인 및 제 2 스캔 라인으로 각각 인가되는 별개의 신호이지만, 편의상 도 7에서는 하나의 신호로 표시하였다.
상기 스캔 라인들이 모두 순차적으로 활성화되고, 상기 디스플레이 패널의 모든 픽셀 전압들이 주기적으로 리프레쉬될 수 있다. 그러나, 실시예에 따라서는, 스캔 라인들 중 일부만 순차적으로 활성화되고, 상기 활성화되는 스캔 라인에 상응하는 일부의 픽셀 전압들만 주기적으로 리프레쉬될 수도 있다. 후자의 실시예는, 시각 정보, 배터리 잔량 정보 등을 표시하기 위하여 디스플레이 패널의 일부 행들만이 리프레쉬되고 나머지 행들의 픽셀 전압은 소거될 필요가 있는 경우에 해당한다.
하나의 행 리프레쉬 주기(PHR) 동안에 프리차지 동작(P1 구간), 데이터 라인 상의 픽셀전압을 센스 앰프부로 인가하기 위한 스위칭 동작(P2 구간), 센스 앰프 동작(P3 구간) 및 증폭 전압을 데이터 라인으로 출력하기 위한 스위칭 동작(P4)이 수행된다. 도 7에 나타낸 프리차지 제어 신호(CP), 제 1 스위치 제어 신호(CS1), 센스 앰프 제어 신호(CSA) 및 제 2 스위치 제어 신호(CS2)의 활성화 레벨(하이 또는 로우)은 도 6에 예시한 각각의 아날로그-디지털 컨버터의 구성에 상응하는 것이며, 아날로그-디지털 컨버터의 구성에 따라 변경될 수도 있다.
한편, 도 7에는, 스캔 라인 구동 신호(HS1)의 활성화 시점(T1)과 프리차지 제어 신호(CP)의 활성화 시점(T2)이 일치하는 것으로 도시되어 있다. 그러나, 프리차지 제어 신호(CP)의 활성화 시점(T2)은 스캔 라인 구동 신호(HS1)의 활성화 시점(T1)과 무관하게 결정될 수 있다. 즉, 차지 제어 신호(CP)의 활성화 시점(T2)이 스캔 라인 구동 신호(HS1)의 활성화 시점(T1)보다 선행할 수도 있으며, 그 반대의 경우도 가능하다. 이는 프리차지 동작이 데이터 라인에 대하여 수행되는 것이 아니라 제 1 스위치(511)의 턴오프에 의하여 데이터 라인과 센스 앰프부가 전기적으로 차단된 상태에서 센스 앰프부의 제 1 단자 및 제 2 단자에 대하여 프리차지 동작이 수행되기 때문이다. 따라서, 프리차지 동작의 타이밍 마진이 확보될 수 있다. 그러나, 제 1 스위치의 스위칭 동작(P2 구간)전에는 상기 스캔 라인 구동 신호가 활성화되어 픽셀 전압이 데이터 라인으로 출력되어야 한다.
도 7의 파형도는, 제 1 스위치(511)가 데이터 라인(Dk) 상의 픽셀 전압(VP)을 이미 프리차지 전압(VPRE)으로 설정된 제 1 단자(NT1)에 인가하기 위하여 턴온되고, 제 1 스위치(511)가 제 1 단자(NT1)를 통하여 발생된 제 1 디지털 전압(VDG1)을 데이터 라인(Dk)으로 출력하기 위하여 턴온되는 경우에 해당한다. 즉, 도 7의 제어신호들의 조합은 감지된 픽셀 전압(VP)을 증폭한 비반전 전압을 리프레쉬 전압으로 출력하는 경우에 해당한다.
도 8은 본 발명의 다른 실시예에 따른 리프레쉬 회로의 동작을 설명하기 위한 제어 신호들의 타이밍도이다.
도 7의 실시예와는 달리, 도 8의 파형도는 제 1 스위치가(511)가 데이터 라인(Dk) 상의 픽셀 전압(VP)을 이미 프리차지 전압(VPRE)으로 설정된 제 1 단자(NT1)에 인가하기 위하여 턴온되고, 제 2 스위치(512)가 제 2 단자(NT1)를 통하여 발생된 제 2 디지털 전압(VDG2)을 데이터 라인(Dk)으로 출력하기 위하여 턴온되는 경우에 해당된다. 즉, 도 8의 제어 신호들의 조합은 감지된 픽셀 전압(VP)을 반전 증폭한 전압을 리프레쉬 전압으로 출력하는 경우에 해당한다. 이와 같이, 제 1 스위치(511) 및 제 2 스위치(512)를 이용하여 반전된 전압을 교대로 출력하여 픽셀 전압의 리프레쉬 동작을 수행함으로써, 픽셀에 포함된 액정 소자의 열화를 방지할 수 있다.
도 9는 본 발명의 다른 실시예에 따른 리프레쉬 회로에 포함된 아날로그-디지털 컨버터를 나타내는 회로도이다.
도 6의 아날로그-디지털 컨버터(550)와 비교할 때, 도 9의 아날로그-디지털 컨버터(550a)는 제 2 스위치 회로(512) 및 이를 포함하는 데이터 라인(Dk)과 제 2 단자(NT2) 사이의 경로가 생략되어 있다. 즉, 아날로그-디지털 컨버터(550a)는 액정 소자의 열화가 심각하지 않는 경우에 더욱 간단한 구성으로 리프레쉬 회로를 구현하고자 하는 경우에 해당한다. 제 2 스위치 제어 신호(CS2)를 생략하고 8의 파형도를 참조하면, 아날로그-디지털 컨버터(550a)의 동작은 상기 도 8과 관련하여 설명한 바와 같다.
본 발명의 리프레쉬 회로 및 리프레쉬 방법은 능동 매트릭스 방식의 TFT-LCD 에 적용할 수 있다. 그러나, 반드시 TFT-LCD에 한정되지 않으며, 임의의 스위칭 소자 및 액정 소자를 포함하는 픽셀로 구성된 디스플레이 패널 및 유사한 장치에 적용될 수 있다.
상기와 같은 본 발명의 실시예에 따른 리프레쉬 회로, 이를 포함하는 화상 표시 장치 및 픽셀 전압의 리프레쉬 방법은 프레임 메모리의 디스에이블 상태에서디스플레이 패널에 저장된 픽셀 전압을 리프레쉬하여 소비 전력을 감소할 수 있다.
또한, 본 발명의 실시예에 따른 리프레쉬 회로, 이를 포함하는 화상 표시 장치 및 픽셀 전압의 리프레쉬 방법은 한 행에 상응하는 아날로그-디지털 컨버터들을 이용하여 소비 전력의 증가 및 개구율의 감소를 방지할 수 있다.
나아가, 본 발명의 실시예에 따른 리프레쉬 회로, 이를 포함하는 화상 표시 장치 및 픽셀 전압의 리프레쉬 방법은 화상 표시 장치에 따라 간단한 구성으로 리프레쉬 동작을 수행할 수 있고, 액정 소자의 열화를 방지할 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (27)

  1. 복수의 스캔 라인들을 통하여 각각 활성화되고 복수의 데이터 라인들을 통하여 공급되는 화상 데이터 신호들을 픽셀 전압의 형태로 각각 저장하는 복수의 픽셀들로 구성된 디스플레이 패널;
    상기 스캔 라인들을 선택적으로 활성화하는 스캔 드라이버;
    상기 화상 데이터 신호들을 상기 데이터 라인들을 통하여 공급하는 데이터 드라이버;
    프리차지된 상태에서 상기 데이터 라인을 통하여 상기 픽셀 전압을 감지하고, 상기 감지된 픽셀 전압을 증폭한 제 1 디지털 전압 및 상기 감지된 픽셀 전압을 반전 증폭한 제 2 디지털 전압 중 하나를 상기 각각의 데이터 라인으로 출력하여 상기 픽셀 전압을 갱신하는 리프레쉬 회로; 및
    상기 스캔 드라이버, 상기 데이터 드라이버 및 상기 리프레쉬 회로를 제어하는 타이밍 컨트롤러를 포함하는 화상 표시 장치.
  2. 제 1 항에 있어서, 상기 리프레쉬 회로는 상기 각각의 데이터 라인에 연결된 복수의 아날로그-디지털 컨버터들을 포함하고, 상기 아날로그-디지털 컨버터들의 각각은,
    제 1 단자를 통하여 상기 픽셀에 저장된 픽셀 전압을 감지하고, 상기 감지된 픽셀 전압을 증폭하여 상기 제 1 단자를 통하여 상기 제 1 디지털 전압을 발생하고, 제 2 단자를 통하여 상기 제 2 디지털 전압을 발생하는 센스 앰프부;
    상기 데이터 라인 상의 픽셀 전압을 감지하기 전에, 상기 센스 앰프부의 상기 제 1 단자 및 상기 제 2 단자를 프리차지 전압으로 설정하는 프리차지부; 및
    상기 데이터 라인 상의 픽셀 전압을 상기 제 1 단자에 인가하고 상기 제 1 디지털 전압 및 상기 제 2 디지털 전압 중 하나를 상기 데이터 라인으로 출력하기 위하여, 상기 데이터 라인과 상기 센스 앰프부를 연결하는 타이밍을 제어하는 스위칭부를 포함하는 것을 특징으로 하는 화상 표시 장치.
  3. 제 2 항에 있어서, 상기 프리차지부는,
    상기 스캔 라인의 활성화 여부에 관계없이 상기 센스 앰프부와 상기 데이터 라인이 전기적으로 차단되어 있는 동안 상기 제 1 단자 및 상기 제 2 단자를 상기 프리차지 전압으로 설정하는 것을 특징으로 하는 화상 표시 장치.
  4. 제 2 항에 있어서, 상기 스위칭부는,
    상기 데이터 라인 및 상기 제 1 단자를 연결하는 타이밍을 제어하는 제 1 스위치를 포함하는 것을 특징으로 하는 화상 표시 장치.
  5. 제 4 항에 있어서, 상기 제 1 스위치는,
    상기 데이터 라인 상의 픽셀 전압을 상기 프리차지 전압으로 설정된 상기 제 1 단자에 인가하기 위하여 턴온되고, 상기 제 1 단자의 상기 제 1 디지털 전압을 상기 데이터 라인으로 출력하기 위하여 턴온되는 것을 특징으로 하는 화상 표시 장치.
  6. 제 4 항에 있어서, 상기 스위칭부는,
    상기 데이터 라인 및 상기 제 2 단자를 연결하는 타이밍을 제어하는 제 2 스위치를 더 포함하는 것을 특징으로 하는 화상 표시 장치.
  7. 제 6 항에 있어서,
    상기 제 1 스위치는, 상기 데이터 라인 상의 픽셀 전압을 상기 프리차지 전압으로 설정된 상기 제 1 단자에 인가하기 위하여 턴온되고,
    상기 제 2 스위치는, 상기 제 2 단자의 상기 제 2 디지털 전압을 상기 데이터 라인으로 출력하기 위하여 턴온되는 것을 특징으로 하는 화상 표시 장치.
  8. 제 6 항에 있어서, 상기 스위칭부는
    상기 데이터 라인과 상기 데이터 드라이버의 연결을 제어하기 위한 제 3 스위치를 더 포함하고,
    상기 제 3 스위치는 상기 리프레쉬 회로의 동작 중에 턴오프되는 것을 특징으로 하는 화상 표시 장치.
  9. 제 1 항에 있어서,
    상기 스캔 라인들이 모두 순차적으로 활성화되고, 상기 디스플레이 패널의 모든 픽셀 전압들이 주기적으로 리프레쉬되는 것을 특징으로 하는 화상 표시 장치.
  10. 제 1 항에 있어서,
    상기 스캔 라인들 중 일부만 순차적으로 활성화되고, 상기 활성화되는 스캔 라인에 상응하는 일부의 픽셀 전압들만 주기적으로 리프레쉬되는 것을 특징으로 하는 화상 표시 장치.
  11. 제 1 항에 있어서,
    상기 디스플레이 패널은 박막 트랜지스터(TFT; Thin Film Transistor) 액정 패널인 것을 특징으로 하는 화상 표시 장치.
  12. 복수의 데이터 라인에 각각 연결된 복수의 아날로그-디지털 컨버터들을 포함하고, 상기 아날로그-디지털 컨버터들의 각각은,
    제 1 단자를 통하여 상기 데이터 라인 상의 입력 전압을 감지하고, 상기 감지된 입력 전압을 증폭하여 상기 제 1 단자를 통하여 제 1 디지털 전압을 발생하고, 상기 감지된 입력 전압을 반전 증폭하여 제 2 단자를 통하여 제 2 디지털 전압을 발생하는 센스 앰프부;
    상기 데이터 라인 상의 입력 전압을 감지하기 전에, 상기 센스 앰프부의 상기 제 1 단자 및 상기 제 2 단자를 프리차지 전압으로 설정하는 프리차지부; 및
    상기 데이터 라인 상의 입력 전압을 상기 제 1 단자에 인가하고 상기 제 1 디지털 전압 및 상기 제 2 디지털 전압 중 하나를 상기 데이터 라인으로 출력하기 위하여, 상기 데이터 라인과 상기 센스 앰프부를 연결하는 타이밍을 제어하는 스위칭부를 포함하는 것을 특징으로 하는 리프레쉬 회로.
  13. 제 12 항에 있어서, 상기 프리차지부는,
    상기 데이터 라인과 전기적으로 차단되어 있는 동안 상기 제 1 단자 및 상기 제 2 단자를 상기 프리차지 전압으로 설정하는 것을 특징으로 하는 리프레쉬 회로.
  14. 제 12 항에 있어서, 상기 스위칭부는,
    상기 데이터 라인 및 상기 제 1 단자를 연결하는 타이밍을 제어하는 제 1 스위치를 포함하는 것을 특징으로 하는 리프레쉬 회로.
  15. 제 14 항에 있어서, 상기 제 1 스위치는,
    상기 데이터 라인 상의 입력 전압을 상기 프리차지 전압으로 설정된 상기 제 1 단자에 인가하기 위하여 턴온되고, 상기 제 1 단자의 상기 제 1 디지털 전압을 상기 데이터 라인으로 출력하기 위하여 턴온되는 것을 특징으로 하는 리프레쉬 회로.
  16. 제 14 항에 있어서, 상기 스위칭부는,
    상기 데이터 라인 및 상기 제 2 단자를 연결하는 타이밍을 제어하는 제 2 스위치를 더 포함하는 것을 특징으로 하는 리프레쉬 회로.
  17. 제 16 항에 있어서,
    상기 제 1 스위치는, 상기 데이터 라인 상의 입력 전압을 상기 프리차지 전압으로 설정된 상기 제 1 단자에 인가하기 위하여 턴온되고,
    상기 제 2 스위치는, 상기 제 2 단자의 상기 제 2 디지털 전압을 상기 데이터 라인으로 출력하기 위하여 턴온되는 것을 특징으로 하는 리프레쉬 회로.
  18. 제 12 항에 있어서, 상기 스위칭부는
    상기 데이터 라인과 상기 센스 앰프부 사이에 연결된 적어도 하나의 전송 게이트를 포함하는 것을 특징으로 하는 리프레쉬 회로.
  19. 제 12 항에 있어서, 상기 센스 앰프부는,
    제 1 전원 전압과 제 1 노드 사이에 연결되고, 게이트 전극으로 센스 앰프 제어 신호의 반전 신호가 인가되는 제 1 PMOS 트랜지스터;
    상기 제 1 노드와 상기 제 1 단자 사이에 연결되고, 게이트 전극이 상기 제 2 단자와 연결된 제 2 PMOS 트랜지스터;
    상기 제 1 단자와 제 2 노드 사이에 연결되고, 게이트 전극이 상기 제 2 단자와 연결된 제 1 NMOS 트랜지스터;
    상기 제 1 노드와 상기 제 2 단자 사이에 연결되고, 게이트 전극이 상기 제 1 단자와 연결된 제 3 PMOS 트랜지스터;
    상기 제 2 단자와 상기 제 2 노드 사이에 연결되고, 게이트 전극이 상기 제 1 단자와 연결된 제 2 NMOS 트랜지스터; 및
    상기 제 2 노드와 제 2 전원 전압 사이에 연결되고, 게이트 전극으로 상기 센스 앰프 제어신호가 인가되는 제 3 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 리프레쉬 회로.
  20. 제 19 항에 있어서, 상기 프리차지 전압은,
    상기 제 1 전원 전압 및 상기 제 2 전원 전압의 중간값인 것을 특징으로 하는 리프레쉬 회로.
  21. 복수의 스캔 라인들 및 복수의 데이터 라인들에 연결된 디스플레이 패널을 구성하는 복수의 픽셀들에 각각 저장된 픽셀 전압의 리프레쉬 방법에 있어서,
    상기 복수의 스캔 라인들을 선택적으로 활성화하여 상기 픽셀 전압을 상기 데이터 라인으로 인가하는 단계;
    상기 데이터 라인 상의 픽셀 전압들을 감지하는 단계;
    상기 감지된 픽셀 전압을 증폭한 제 1 디지털 전압 및 상기 감지된 픽셀 전압을 반전 증폭한 제 2 디지털 전압을 발생하는 단계; 및
    상기 픽셀 전압을 갱신하기 위하여 상기 제 1 디지털 전압 및 상기 제 2 디 지털 전압 중 하나를 상기 각각의 데이터 라인으로 출력하는 단계를 포함하는 픽셀 전압의 리프레쉬 방법.
  22. 제 21 항에 있어서, 상기 픽셀 전압을 감지하는 단계는,
    상기 픽셀 전압의 논리 레벨을 판별하기 위한 프리차지 전압을 제공하는 단계; 및
    상기 데이터 라인에 인가된 픽셀 전압과 상기 제공된 프리차지 전압의 차이에 의하여 상기 픽셀 전압의 논리 레벨을 판별하는 단계를 포함하는 것을 특징으로 하는 픽셀 전압의 리프레쉬 방법.
  23. 제 22 항에 있어서, 상기 프리차지 전압을 제공하는 단계는, 상기 픽셀 전압을 상기 데이터 라인으로 인가하는 단계와 동시에 또는 그 이후에 수행되는 것을 특징으로 하는 픽셀 전압의 리프레쉬 방법.
  24. 제 21 항에 있어서, 상기 제 1 디지털 전압 및 상기 제 2 디지털 전압 중 하나를 상기 각각의 데이터 라인으로 출력하는 단계는,
    상기 데이터 라인 상의 상기 픽셀 전압을 감지하는 경로와 동일한 경로를 통하여 상기 제 1 디지털 전압을 상기 데이터 라인으로 출력하는 단계인 것을 특징으로 하는 픽셀 전압의 리프레쉬 방법.
  25. 제 21 항에 있어서, 상기 제 1 디지털 전압 및 상기 제 2 디지털 전압 중 하나를 상기 각각의 데이터 라인으로 출력하는 단계는,
    상기 데이터 라인 상의 상기 픽셀 전압을 감지하는 경로와 다른 경로를 통하여 상기 제 2 디지털 전압을 상기 데이터 라인으로 출력하는 단계인 것을 특징으로 하는 픽셀 전압의 리프레쉬 방법.
  26. 제 21 항에 있어서,
    상기 스캔 라인들이 모두 순차적으로 활성화되고, 상기 디스플레이 패널의 모든 픽셀 전압들이 주기적으로 리프레쉬되는 것을 특징으로 하는 픽셀 전압의 리프레쉬 방법.
  27. 제 21 항에 있어서,
    상기 스캔 라인들 중 일부만 순차적으로 활성화되고, 상기 활성화되는 스캔 라인에 상응하는 일부의 픽셀 전압들만 주기적으로 리프레쉬되는 것을 특징으로 하는 픽셀 전압의 리프레쉬 방법.
KR1020060069732A 2006-07-25 2006-07-25 리프레쉬 회로, 이를 포함하는 화상 표시 장치 및 픽셀전압의 리프레쉬 방법 KR100799692B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060069732A KR100799692B1 (ko) 2006-07-25 2006-07-25 리프레쉬 회로, 이를 포함하는 화상 표시 장치 및 픽셀전압의 리프레쉬 방법
US11/782,735 US20080024481A1 (en) 2006-07-25 2007-07-25 Refresh circuit, display device including the same and method of refreshing pixel voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060069732A KR100799692B1 (ko) 2006-07-25 2006-07-25 리프레쉬 회로, 이를 포함하는 화상 표시 장치 및 픽셀전압의 리프레쉬 방법

Publications (2)

Publication Number Publication Date
KR20080009921A KR20080009921A (ko) 2008-01-30
KR100799692B1 true KR100799692B1 (ko) 2008-02-01

Family

ID=38985703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060069732A KR100799692B1 (ko) 2006-07-25 2006-07-25 리프레쉬 회로, 이를 포함하는 화상 표시 장치 및 픽셀전압의 리프레쉬 방법

Country Status (2)

Country Link
US (1) US20080024481A1 (ko)
KR (1) KR100799692B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700016B1 (ko) * 2004-11-27 2007-03-26 삼성에스디아이 주식회사 액정 표시 장치 및 그 구동방법
JP4990761B2 (ja) * 2005-05-18 2012-08-01 ティーピーオー、ホンコン、ホールディング、リミテッド 表示装置
WO2010143613A1 (ja) * 2009-06-12 2010-12-16 シャープ株式会社 画素回路および表示装置
CN102460557B (zh) 2009-06-12 2014-07-30 夏普株式会社 像素电路和显示装置
US8836680B2 (en) * 2011-08-04 2014-09-16 Sharp Kabushiki Kaisha Display device for active storage pixel inversion and method of driving the same
US9558721B2 (en) * 2012-10-15 2017-01-31 Apple Inc. Content-based adaptive refresh schemes for low-power displays
US10235952B2 (en) 2016-07-18 2019-03-19 Samsung Display Co., Ltd. Display panel having self-refresh capability
US11244588B2 (en) 2018-04-24 2022-02-08 Hewlett-Packard Development Company, L.P. Controlling refreshes of pixels in display devices
CN112233607B (zh) * 2020-09-11 2021-12-07 成都辰显光电有限公司 数字像素驱动电路及其驱动方法、显示面板
CN114724490B (zh) * 2022-04-29 2023-03-24 北京奕斯伟计算技术股份有限公司 一种goa电路及显示设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970067078A (ko) * 1996-03-07 1997-10-13 니시무로 다이조 액정 표시 장치
KR20020072504A (ko) * 2001-03-10 2002-09-16 샤프 가부시키가이샤 프레임 레이트 제어기

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4339183B2 (ja) * 2004-06-01 2009-10-07 矢崎総業株式会社 モータの出力軸駆動ギア及びその製造方法
KR100916866B1 (ko) * 2005-12-01 2009-09-09 도시바 모바일 디스플레이 가부시키가이샤 Ｅｌ 표시 장치와 ｅｌ 표시 장치의 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970067078A (ko) * 1996-03-07 1997-10-13 니시무로 다이조 액정 표시 장치
KR20020072504A (ko) * 2001-03-10 2002-09-16 샤프 가부시키가이샤 프레임 레이트 제어기

Also Published As

Publication number Publication date
KR20080009921A (ko) 2008-01-30
US20080024481A1 (en) 2008-01-31

Similar Documents

Publication Publication Date Title
KR100799692B1 (ko) 리프레쉬 회로, 이를 포함하는 화상 표시 장치 및 픽셀전압의 리프레쉬 방법
KR100516238B1 (ko) 표시 장치
JP5351974B2 (ja) 表示装置
US8416176B2 (en) Data driver and liquid crystal display device using the same
JP5567118B2 (ja) ディスプレイ回路及びその動作方法
JP5452616B2 (ja) 画素回路及び表示装置
JP5346380B2 (ja) 画素回路及び表示装置
US20100231577A1 (en) Output voltage amplifier and driving device of liquid crystal display using the same
JP5346381B2 (ja) 画素回路及び表示装置
WO2011052272A1 (ja) 画素回路及び表示装置
KR20070013013A (ko) 표시 장치
JP5346379B2 (ja) 画素回路及び表示装置
JP5351975B2 (ja) 画素回路及び表示装置
JP2007279539A (ja) ドライバ回路、表示装置及びその駆動方法
WO2011052266A1 (ja) 画素回路及び表示装置
WO2010143612A1 (ja) 画素回路および表示装置
US8836688B2 (en) Display device
WO2011114580A1 (ja) 画素回路及び表示装置
WO2010143613A1 (ja) 画素回路および表示装置
US20120127142A1 (en) Liquid crystal display and inversion driving method
US20140009459A1 (en) Display device
KR102401064B1 (ko) 게이트 구동 회로 및 이를 이용한 평판 표시 장치
JP2009086170A (ja) 電気光学装置及び電気光学装置の駆動方法並びに電子機器
CN115188341B (zh) 阵列基板及其控制方法、显示面板
JP2009086171A (ja) 電気光学装置及び電気光学装置の駆動方法並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee