KR102545790B1 - 터치센서 내장형 표시장치 - Google Patents

터치센서 내장형 표시장치 Download PDF

Info

Publication number
KR102545790B1
KR102545790B1 KR1020160082698A KR20160082698A KR102545790B1 KR 102545790 B1 KR102545790 B1 KR 102545790B1 KR 1020160082698 A KR1020160082698 A KR 1020160082698A KR 20160082698 A KR20160082698 A KR 20160082698A KR 102545790 B1 KR102545790 B1 KR 102545790B1
Authority
KR
South Korea
Prior art keywords
node
potential voltage
low potential
voltage
display
Prior art date
Application number
KR1020160082698A
Other languages
English (en)
Other versions
KR20180003701A (ko
Inventor
김태훈
소병성
김규진
유승진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160082698A priority Critical patent/KR102545790B1/ko
Priority to US15/630,182 priority patent/US10248239B2/en
Priority to EP17178320.2A priority patent/EP3264417B1/en
Priority to CN201710520910.6A priority patent/CN107562255B/zh
Publication of KR20180003701A publication Critical patent/KR20180003701A/ko
Application granted granted Critical
Publication of KR102545790B1 publication Critical patent/KR102545790B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04106—Multi-sensing digitiser, i.e. digitiser using at least two different sensing technologies simultaneously or alternatively, e.g. for detecting pen and finger, for saving power or for improving position detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 의한 표시장치는 표시패널, 디스플레이 구동회로 및 터치 센싱회로를 포함한다. 표시패널은 데이터 라인들과 게이트 라인들에 연결되고 다수의 패널블록들로 분할 구동되는 픽셀들 및 픽셀들에 연결되는 다수의 터치 센서들을 포함한다. 디스플레이 구동회로는 1 프레임 기간 내에서 분할된 다수의 디스플레이 기간에 픽셀들에 입력 영상의 데이터를 기입한다. 터치 센싱회로는 1 프레임 기간 내에서 디스플레이 기간들 사이에 할당된 터치 센싱 기간에 터치 센서들을 구동하여 터치 입력을 센싱한다. 디스플레이 구동회로의 쉬프트레지스터에 배치되는 제i(i는 자연수) 스테이지는 제1 풀업 트랜지스터, 제1 풀다운 트랜지스터, 제1 트랜지스터 및 Q 노드 방전제어부를 포함한다. Q 노드 방전제어부는 Q 노드와 가변 저전위전압 라인 간의 전류 패스를 제어하는 적어도 하나 이상의 트랜지스터로 이루어진다. 가변 저전위전압 라인은 터치 센싱 기간 동안에 적어도 일부 구간에서 고전위전압을 인가받는다.

Description

터치센서 내장형 표시장치{Display Device Having Touch Sensor}
본 발명은 터치센서 내장형 표시장치에 관한 것이다.
최근, 멀티미디어의 발달과 함께 이를 적절하게 표시할 수 있는 표시장치의 필요성에 부합하여, 대형화가 가능하고, 가격이 저렴하면서, 높은 표시품질(동영상 표현력, 해상도, 밝기, 명암비, 및 색 재현력 등)을 갖는 평면형 표시장치(혹은, 표시장치)가 활발히 개발되고 있다. 이들 평면형 표시장치에는 키보드, 마우스, 트랙볼, 조이스틱, 디지타이저(digitizer) 등의 다양한 입력장치(Input Device)들이 사용자와 표시장치 사이의 인터페이스를 구성하기 위해 사용되고 있다. 그러나, 상술한 바와 같은 입력장치를 사용하는 것은 사용법을 익혀야 하고, 설치 및 작동 공간을 차지하는 등의 불편을 야기하여 제품의 완성도를 높이기 어려운 면이 있다. 따라서, 편리하면서도 간단하고 오작동을 감소시킬 수 있는 표시장치용 입력장치에 대한 요구가 날로 증가하고 있다. 이와 같은 요구에 따라 사용자가 표시장치를 보면서 손이나 펜 등으로 화면을 직접 터치하거나 근접시켜 정보를 입력하면 이를 인식할 수 있는 터치센서(touch sensor)가 제안되었다.
표시장치에 이용되는 터치센서는 표시패널 내부에 내장되는 인셀(In Cell) 방식으로 구현되기도 한다. 인셀 터치 방식의 표시장치는 터치센서의 터치전극과 표시패널의 공통전극을 공유하고, 표시기간과 터치 센싱 기간을 시분할 구동하는 방식을 이용하기도 한다. 특히, 표시패널은 도 1과 같이 복수의 블록(B1,B2)으로 분할되고, 분할된 블록 단위로 디스플레이 구동 및 터치 센싱 구동을 할 수 있다. 예컨대, 제1 디스플레이 기간(Td1) 동안 제1 패널블록(PB1)의 화소들에 입력 영상의 데이터들이 기입된 후, 제1 터치 센싱 기간(Tt1) 동안 터치 센서들을 구동하여 터치 입력을 센싱한다. 이어서, 제2 디스플레이 기간(Td2) 동안 제2 블록(B2)의 화소들에 입력 영상의 데이터들이 기입된 후, 제2 터치 센싱 기간(Tt2) 동안 터치 센서들을 구동하여 터치 입력을 센싱한다.
디스플레이 기간 동안, 게이트 구동부는 쉬프트레지스터(shift register)를 이용하여 게이트 라인들에 인가되는 게이트 펄스를 순차적으로 쉬프트(shift)한다. 게이트 펄스는 입력 영상의 데이터 신호에 동기되어 데이터 신호이 충전될 화소들을 1 라인씩 순차적으로 선택한다. 게이트 구동부의 쉬프트레지스터는 종속적으로 접속된 스테이지들을 포함한다. 쉬프트레지스터의 스테이지들은 종속적으로 접속되어 스타트 펄스 또는 앞단 스테이지의 출력을 입력 받아 Q 노드를 충전한다. 디스플레이 기간이 분할되지 않고 연속되면 쉬프트레지스터의 모든 스테이지들은 Q 노드 충전 기간(이하 "Q stanby 기간"이라 함)이 대략 2 수평 기간으로 같다.
그러나 도 2와 같이 블록 단위로 디스플레이 기간이 분할되고 그 사이에서 터치 센싱 기간이 할당되면, 터치 센싱 기간 직후 첫 번째 출력을 발생하는 스테이지의 Q 노드는 터치 센싱 기간 만큼 방전(decay)되어 낮은 출력을 발생한다. FHD(Full High Definition)의 경우에 1 수평 기간은 대략 6.0㎲ 이고 터치 센싱 기간은 100㎲ 이상이다. 따라서, 터치 센싱 기간 직후 첫 번째 출력을 발생하는 스테이지의 Q Stanby 기간은 100㎲ 이상인 반면에 그 이외의 다른 스테이지의 Q Stanby 기간은 12.0㎲ 정도이다. Q Stanby 기간이 길수록 Q 노드의 방전 시간(decay time)이 길어지기 때문에 터치 센싱 기간 직후 디스플레이 기간이 다시 시작하는 첫 번째 라인에서 라인 딤(Line Dim) 현상이 보이게 된다.
본 발명은 표시패널에 터치 센서들이 내장된 표시장치에서 터치 센싱 기간 직후 디스플레이 기간이 시작되는 첫 번째 라인에서 라인 딤 현상을 개선하기 위한 터치 센서 내장형 표시장치를 제공하기 위한 것이다.
상기 목적을 달성하기 위하여, 본 발명에 의한 터치 센서 내장형 표시장치는 표시패널, 디스플레이 구동회로 및 터치 센싱회로를 포함한다. 표시패널은 데이터 라인들과 게이트 라인들에 연결되고 다수의 패널블록들로 분할 구동되는 픽셀들 및 픽셀들에 연결되는 다수의 터치 센서들을 포함한다. 디스플레이 구동회로는 1 프레임 기간 내에서 분할된 다수의 디스플레이 기간에 픽셀들에 입력 영상의 데이터를 기입한다. 터치 센싱회로는 1 프레임 기간 내에서 디스플레이 기간들 사이에 할당된 터치 센싱 기간에 터치 센서들을 구동하여 터치 입력을 센싱한다. 디스플레이 구동회로의 쉬프트레지스터에 배치되는 제i(i는 자연수) 스테이지는 제1 풀업 트랜지스터, 제1 풀다운 트랜지스터, 제1 트랜지스터 및 Q 노드 방전제어부를 포함한다. Q 노드 방전제어부는 Q 노드와 가변 저전위전압 라인 간의 전류 패스를 제어하는 적어도 하나 이상의 트랜지스터로 이루어진다. 가변 저전위전압 라인은 터치 센싱 기간 동안에 적어도 일부 구간에서 고전위전압을 인가받는다.
본 발명은 패널블록별로 디스플레이와 터치 센싱을 반복하는 표시장치에서, 터치 센싱 기간 동안 Q 노드가 방전되는 것을 방지할 수 있다. 따라서, 본 발명은 Q 노드가 방전되어 게이트펄스가 원활히 출력되지 못하는 것을 방지할 수 있다.
특히, 본 발명은 터치 센싱 기간 동안에 게이트펄스를 출력하는 스테이지의 Q 노드가 방전되는 것을 방지하면서, 다른 스테이지의 Q 노드에는 고전위전압이 출력되는 것을 방지하여, 동시에 두 개 이상의 게이트펄스가 출력되는 오동작을 억제할 수 있다.
도 1 및 도 2는 패널블록 단위로 디스플레이 및 터치 센싱을 하는 방법을 나타내는 도면.
도 3은 본 발명에 의한 표시장치를 나타내는 도면이다.
도 4는 본 발명에 의한 화소 어레이의 일부를 나타내는 도면이다.
도 5는 본 발명에 의한 구동신호를 나타내는 도면이다.
도 6은 제1 실시 예에 의한 쉬프트레지스터의 구성을 나타내는 도면이다.
도 7은 비교 예에 의한 스테이지를 나타내는 도면이다.
도 8은 제1 실시 예에 의한 스테이지를 나타내는 도면이다.
도 9는 디스플레이 기간 동안, 스테이지에서 주요 노드의 전압 변화를 나타내는 타이밍도이다.
도 10은 터치 기간 동안, 스테이지에서 주요 노드의 전압 변화를 나타내는 타이밍도이다.
도 11은 제2 실시 예에 의한 스테이지를 나타내는 도면이다.
도 12는 제3 실시 예에 쉬프트레지스터를 나타내는 도면이다.
도 13은 제3 실시 예에 의한 스테이지를 나타내는 도면이다.
도 14는 도 13에 도시된 스테이지에서 주요 노드의 전압 변화를 나타내는 타이밍도이다.
도 15는 제4 실시 예에 의한 스테이지를 나타내는 도면이다.
도 16은 제5 실시 예에 의한 스테이지를 나타내는 도면이다.
도 17은 제6 실시 예에 의한 스테이지를 나타내는 도면이다.
도 18은 제2 실시 예에 의한 가변 저전위전압을 나타내는 타이밍도이다.
도 19는 Q 노드 방전제어부의 실시 예를 나타내는 도면이다.
도 20 및 도 21은 각각 쉬프트레지스터와 가변 저전위전압 라인의 연결관계를 나타내는 도면이다.
도 22는 도 21의 구조에서 패널블록을 가변하는 실시 예를 나타내는 도면이다.
이하 첨부된 도면을 참조하여 액정표시장치를 중심으로 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 이하의 설명에서 사용되는 구성요소들의 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 명칭과는 상이할 수 있다.
본 발명의 표시장치는 액정표시장치(Liquid Crystal Display, LCD), 유기발광 다이오드 표시장치(Organic Light Emitting Display, OLED Display) 등의 평판 표시장치로 구현될 수 있다. 이하의 실시예에서, 평판 표시소자의 일 예로서 액정표시장치를 중심으로 설명하지만, 본 발명은 이에 한정되지 않는다. 예컨대, 본 발명의 표시장치는 인셀 터치 센서 기술이 적용 가능한 어떠한 표시장치도 가능하다.
본 발명의 게이트 구동부에서 스위치 소자들은 n 타입 또는 p 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 트랜지스터로 구현될 수 있다. 이하의 실시예에서 n 타입 트랜지스터를 예시하였지만, 본 발명은 이에 한정되지 않는다는 것에 주의하여야 한다. 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 타입 MOSFET(NMOS)의 경우, 캐리어 가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 MOSFET에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 타입 MOSFET(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 MOSFET에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 이하의 실시예에서 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되어서는 안된다.
본 발명의 터치 센서는 픽셀 어레이에 내장 가능한 정전 용량 타입의 터치 센서 예를 들면, 상호 용량(mutual capacitance) 센서 또는 자기 용량(Self capacitance) 센서로 구현될 수 있다. 이하에서 터치 센서를 자기 용량 센서 중심으로 설명하지만 본 발명은 이에 한정되지 않는다.
도 3은 본 발명에 의한 터치센서 내장형 표시장치를 나타내는 도면이고, 도 2는 터치센서에 포함되는 화소들을 나타내는 도면이다. 그리고, 도 5는 구동회로부가 신호배선들에 출력하는 신호들을 나타내는 도면이다. 도 3 및 도 4에서, 각각의 터치센서들 및 센싱라인들은 개별적으로 도면부호를 표시하였지만, 상세한 설명에서 각 구성의 위치를 구분하지 않고 통칭할 때에는 터치센서(TS) 및 센싱라인(TW)으로 설명하기로 한다.
도 3 내지 도 5를 참조하면, 본 발명에 의한 터치센서 내장형 표시장치는 표시패널(100), 타이밍 콘트롤러(110), 데이터 구동부(120), 레벨 쉬프터(130), 쉬프트레지스터(140) 및 터치 센싱회로(150)를 포함한다.
표시패널(100)은 표시부(100A) 및 비표시부(100B)를 포함한다. 표시부(100A)에는 영상 정보를 표시하기 위한 화소(P)들 및 터치센서(TS)들이 배치된다. 비표시부(100B)는 표시부(100A) 외측에 배치된다.
표시부(100A)는 k개의 패널블록(PB1~PB[k])으로 분할되고, 각 패널블록(PB) 단위로 영상이 표시되고, 터치 센싱이 이루어진다. 패널블록들(PB1~PB[k]) 각각은 다수의 수평라인(HL)을 포함한다. 예를 들어, 제1 패널블록(PB1)은 제1 내지 제[i-1] 게이트라인(G1~G[i-1])를 포함한다.
표시패널(100)의 화소 어레이는 데이터 라인들(DL), 게이트 라인들(GL), 데이터 라인들(DL)과 게이트 라인들(GL)의 교차부에 형성된 박막트랜지스터(TFT), 박막트랜지스터(TFT)에 접속된 화소전극(5), 및 화소전극(5)에 접속된 스토리지 커패시터(Storage Capacitor,Cst) 등을 포함한다. 박막트랜지스터(TFT)는 게이트 라인(GL)으로부터의 게이트 펄스에 응답하여 턴-온되어서, 데이터 라인(DL)을 통해 인가되는 데이터 전압을 화소전극(5)에 공급한다. 액정층(LC)은 화소전극(5)에 충전되는 데이터전압과 터치 공통전극(7)에 인가되는 공통전압(Vcom) 간의 전압차에 의해 구동되어서, 빛이 투과되는 양을 조절한다.
터치센서(TS)는 다수의 화소들과 연결되고, 정전 용량(capacitance) 타입으로 구현되어 터치 입력을 감지한다. 각각의 터치센서(TS)에는 복수의 화소(P)들이 포함될 수 있다. 도 2는 3x3 행렬 방식으로 나열된 9개의 화소(P)들이 하나의 터치센서(TS)에 배정된 경우를 도시하고 있다. 터치 공통전극(7)은 터치센서(TS) 단위로 분할되고, 결국 터치 공통전극(7)이 차지하는 면적이 터치센서(TS)로 지칭될 수 있다. 각 터치센서(TS)에는 센싱 라인(TW)이 하나씩 배정되어 연결된다. 예를 들어, 1행1열의 터치센서(TS[1,1])에는 1행 1열의 센싱 라인(TW[1,1])이 연결되고, 1행 2열의 터치센서(TS[1,2])에는 1행 2열의 센싱 라인(TW[1,2])이 연결된다.
공통전극(7)은 디스플레이 기간 동안 화소들의 기준 전압인 공통 전압(Vcom)을 공급받고, 터치 센싱 기간 동안 터치 센싱 신호(LFD)를 공급받는다.
비표시부(NA)에는 표시부(AA)의 외측에 배치되며, 데이터라인(DL) 및 게이트라인(GL)을 구동하기 위한 구동회로부(IC)가 배치된다.
타이밍 콘트롤러(110)는 도시하지 않은 호스트 시스템으로부터 수신된 입력 영상의 데이터를 데이터 구동부(120)로 전송한다. 타이밍 콘트롤러(110)는 입력 영상의 데이터와 동기되어 호스트 시스템으로부터 수신된 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE) 등의 타이밍신호를 이용하여 데이터 구동부(120)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호와, 게이트 구동부(130,140)의 동작 타이밍을 동작 타이밍을 제어시키기 위한 게이트 타이밍 제어신호를 출력한다. 타이밍 콘트롤러(110)는 디스플레이 구동회로와 터치 센싱회로(150)를 동기시킨다.
디스플레이 구동회로는 데이터 구동부(120)와 게이트 구동부(130,140)를 포함하여 입력 영상의 데이터를 표시패널(100)의 화소(P)들에 기입한다. 디스플레이 구동회로는 1 프레임 기간을 다수의 디스플레이 기간과, 다수의 터치 센싱 기간으로 시분할하고 상기 디스플레이 기간에 상기 블록 단위로 화소들에 입력 영상의 데이터를 기입한다.
데이터 구동부(120)는 타이밍 콘트롤러로부터 영상 데이터를 입력 받아 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 데이터전압을 출력한다. 데이터 전압은 데이터 라인들(DL)에 공급된다.
게이트 구동부(130,140)는 타이밍 콘트롤러의 제어 하에 게이트 라인들(GL)에 게이트 펄스를 순차적으로 공급한다. 게이트 구동부로부터 출력된 게이트 펄스는 데이터 전압에 동기된다. 게이트 구동부(130,140)는 타이밍 콘트롤러(110)와 표시패널(100)의 스캔라인들 사이에 접속된 레벨 쉬프터(130), 및 게이트 쉬프트 레지스터(140)를 구비한다. 레벨 쉬프터(130)는 타이밍 콘트롤러(110)로부터 입력되는 게이트 클럭들(CLK)의 TTL(Transistor-Transistor- Logic) 로직 레벨 전압을 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)으로 레벨 쉬프팅한다. 쉬프트레지스터(140)는 스타트신호(VST)를 게이트클럭(CLK)에 맞추어 쉬프트시켜 순차적으로 게이트펄스(Gout)를 출력하는 스테이지들로 구성된다.
터치 센싱회로(150)는 타이밍 콘트롤러(110) 또는 호스트 시스템으로부터 입력되는 터치 인에이블 신호(Tsync)에 응답하여 터치 센싱 기간 동안 터치 센서들을 구동한다. 터치 센싱회로(150)는 터치 센싱 기간 동안 터치 구동 신호(Vac)를 센싱 라인들(TW)을 통해 터치 센서들(TC)에 공급하여 터치 입력을 센싱한다. 터치 센싱회로(150)는 터치 입력 유무에 따라 달라지는 터치 센서의 전하 변화량을 분석하여 터치 입력을 판단하고, 터치 입력 위치의 좌표를 계산한다. 터치 입력 위치의 좌표 정보는 호스트 시스템으로 전송된다.
도 5는 본 발명에 의한 터치 센싱 내장형 표시장치의 구동신호를 나타내는 타이밍도이다.
도 3 내지 도 5를 참조하면, 1 프레임은 k 번의 디스플레이 기간(Td) 및 k 번의 터치 센싱 기간(Tt)을 포함한다. 디스플레이 기간과 터치 센싱 기간은 교번된다. 제1 디스플레이 기간(Td1) 동안에는 제1 패널블록(PB1)에 영상데이터가 기입된다. 제1 터치 센싱 기간(Tt1) 동안에는 제1 패널블록(PB1) 내의 터치 센서들을 구동한다.
디스플레이 구동회로(120,130,140)는 제1 디스플레이 구간(Td1) 동안 제1 패널블록(PB1)의 픽셀들에 현재 프레임 데이터를 기입하여 제1 패널블록(PB1)에서 재현되는 영상을 현재 프레임 데이터로 업데이트한다.
제1 디스플레이 구간(Td1) 동안 제1 패널블록(PB1)을 제외한 나머지 블록(PB2~PBk)은 이전 프레임 데이터를 유지하고, 터치 센싱회로(150)는 터치 센서들을 구동하지 않는다. 이어서, 터치 센싱회로(150)는 제1 터치 센싱 구간(Tt1) 동안 모든 터치 센서들을 순차적으로 구동하여 터치 입력을 센싱하고, 그 센싱 결과 터치 입력 각각에 대한 좌표 정보와 식별 정보를 포함한 터치 리포트(Touch report)를 발생하여 호스트 시스템으로 전송한다.
디스플레이 구동회로(120,130,140)는 제2 디스플레이 구간(Td2) 동안 제2 패널블록(PB2)의 픽셀들에 현재 프레임 데이터를 기입하여 제2 패널블록(PB2)에서 재현되는 영상을 현재 프레임 데이터로 업데이트한다. 제2 디스플레이 구간(Td2) 동안 제1 패널블록(PB1)은 현재 프레임 데이터를 유지하고, 터치 센싱회로(150)는 터치 센서들을 구동하지 않는다. 이어서, 터치 센싱회로(150)는 제2 터치 센싱 구간(Tt2) 동안 모든 터치 센서들을 순차적으로 구동하여 터치 입력을 센싱하여 터치 입력 각각에 대한 좌표 정보와 식별 정보를 포함한 터치 리포트를 발생하여 호스트 시스템으로 전송한다.
터치 센싱회로(150)는 터치 센싱 구간(Tt) 동안 센싱라인(Tw)들을 통해 터치 센서에 센서 구동신호를 공급하여 터치 입력 전후 터치 센서의 전하량을 검출하고 그 전하량을 문턱전압과 비교하여 터치 입력을 판정한다.
터치 센싱회로(150)는 매 터치 센싱 구간(Tt) 마다 터치 입력의 좌표 정보를 호스트 시스템으로 전송한다. 따라서, 프레임 레이트(Frame rate) 보다 터치 리포트 레이트(Touch report rate)가 더 빠르다. 프레임 레이트는 1 프레임 이미지가 픽셀 어레이에 기입되는 프레임 주파수이다. 터치 리포트 레이트는 터치 입력의 좌표 정보가 발생되는 속도이다. 터치 리포트 레이트가 높을수록 터치 입력의 좌표 인식 속도가 빨라지므로 터치 감도가 좋아진다.
데이터 구동부(120)는 픽셀과 터치 센서들 사이의 기생 용량을 줄이기 위하여 터치 센싱 구간(Tt) 동안 센서 구동 신호와 동일한 위상과 동일한 전압의 교류 신호(LFD)를 데이터 라인들(DL)에 공급할 수 있다. 데이터 라인(DL)과 터치 센서(TS) 사이의 기생 용량은 그 기생 용량의 양단간 전압차가 없으면 최소화된다. 따라서, 센서 구동 신호가 터치 센서에 공급될 때 데이터 라인들(DL)에 센서 구동 신호와 같은 위상과 같은 전압의 교류 신호(LFD)를 인가하면 데이터 라인들(DL)과 터치 센서 사이의 기생 용량을 최소화할 수 있다.
마찬가지로, 게이트 구동부(130,140)는 픽셀들(11)과 터치 센서들 사이의 기생 용량을 줄이기 위하여 터치 센싱 구간(Tt) 동안 센서 구동신호와 같은 위상과 같은 전압의 교류 신호(LFD)를 공급할 수 있다. 게이트 라인과 터치 센서 사이의 기생 용량은 그 기생 용량의 양단간 전압차가 없으면 최소화된다. 따라서, 센서 구동 신호가 터치 센서에 공급될 때 게이트 라인들(GL1~GLn)에 센서 구동 신호와 같은 위상과 같은 전압의 교류 신호(LFD)를 인가하면 게이트 라인들(GL1~GLn)과 터치 센서 사이의 기생 용량을 최소화할 수 있다.
터치 센싱회로(150)는 현재 터치 입력을 센싱하는 터치 센서들과 연결되는 센서 배선 이외의 다른 센서 배선들에 교류 신호(LFD)를 공급하여 이웃한 터치 센서들 간의 기생 용량을 최소화할 수 있다.
터치 센싱 구간(Tt) 동안 표시패널(100)의 데이터 라인들(DL)과 게이트 라인들(GL1~GLn) 그리고 현재 연결되지 않는 터치 센서들에 센서 구동신호와 같은 위상의 교류 신호(LFD)를 공급하면, 표시패널(100)의 기생 용량의 전하양을 줄일 수 있다. 이는 기생 용량 양단의 전압 차를 최소화하여 기생 용량의 충전양을 최소화할 수 있기 때문이다. 터치 센서의 기생 용량을 줄이면 터치 센서 신호의 신호 대 잡음비(Signal to Noise Ratio, 이하 “SNR”이라 함)를 향상시켜 터치 센싱부의 동작 마진(margin)을 넓히고 터치 입력과 터치 감도를 개선할 수 있다.
도 6은 제1 실시 예에 의한 쉬프트 레지스터의 구성을 나타내는 도면이다.
본 명세서의 실시 예에서, 제(i-1) 스테이지(STG[i-1])는 제1 패널블록(PB1)의 마지막 스테이지를 지칭하고, 제i 스테이지(STG[i])는 제2 패널블록(PB2)의 첫 번째 스테이지를 지칭한다.
도 6을 참조하면, 쉬프트레지스터(140)는 게이트클럭(CLK)들 및 스타트펄스(VST)에 대응하여 게이트펄스를 출력한다. 쉬프트레지스터(140)는 서로 종속적으로 연결되는 다수의 스테이지를 포함한다. 이하의 설명에서 "전단 스테이지"는 기준이 되는 스테이지의 상부에 위치하는 것을 말한다. 예컨대, 제i(i는 자연수) 스테이지(STi)을 기준으로, 전단 스테이지는 제1 스테이지(ST1) 내지 제i-1 스테이지(ST[i-1]) 중 어느 하나를 지시한다. "후단 스테이지"는 기준이 되는 스테이지의 하부에 위치하는 것을 말한다. 예컨대, 제i(i는 자연수) 스테이지(STi)을 기준으로, 후단 스테이지는 제(i+1) 스테이지(ST[i+1]) 내지 제n 스테이지 중 어느 하나를 지시한다.
쉬프트레지스터(140)의 각 스테이지(STG)는 게이트펄스(Gout[1]~Gout[n])를 순차적으로 출력한다. 예컨대, 제i 스테이지(STGi)는 제i 게이트펄스(Gouti)를 출력한다. 이를 위하여, 각 스테이지(STG)는 순차적으로 지연되는 게이트클럭(CLK)들 중에서 한 개의 게이트클럭을 입력받는다. 제[i-1]게이트펄스(Gout[i-1])는 제[i-1]게이트라인에 인가됨과 동시에, 제i 스테이지(STGi)로 전달되는 캐리신호 역할을 겸한다. 제[i+1]게이트펄스(Gout[i+1])는 제[i+1]게이트라인에 인가됨과 동시에, 제i 스테이지(STGi)로 인가되는 후단신호(NEXT) 역할을 겸한다. 캐리신호 및 후단신호(NEXT)는 이에 한정되지 않고 다양한 실시 예로 구현될 수 있다.
도 6은 제1 패널블록(PB)에 속한 제[i-1] 스테이지(STG[i-1])와 제2 패널블록(PB)에 속한 제i 스테이지(STG[i]) 및 제[i+1] 스테이지(STG[i+1])를 도시하고 있다.
제[i-1] 스테이지(STG[i-1]) 및 제[i+1] 스테이지(STG[i+1])는 저전위전압 라인(VSS_L)을 통해서 스테이지의 노드를 방전시키는데에 반해서, 제i 스테이지(STG[i])는 가변 저전위전압 라인(A_VSS_L) 및 저전위전압 라인(VSS_L)과 연결된다. 제i 스테이지(STG[i])와 마찬가지로, 각각의 패널블록(PB)에서 첫 번째 스테이지는 가변 저전위전압 라인(A_VSS_L) 및 저전위전압 라인(VSS_L)과 연결된다.
도 7은 제[i-1] 스테이지를 나타내는 도면이고, 도 8은 제i 스테이지를 나타내는 도면이다.
본 발명은 터치 센싱 기간(Tt) 동안에 Q 노드가 방전되는 것을 방지하기 위한 스테이지에 관한 것으로, 도 8에 도시된 제i 스테이지는 제1 실시 예를 나타내고 있다. 따라서 본 명세서는 패널블록의 첫 번째 스테이지를 제i 스테이지라고 지칭하고, 제i 스테이지를 중심으로 실시 예들을 설명하기로 한다.
도 6 및 도 8을 참조하면, 제1 실시 예에 의한 제i 스테이지(STG[i])는 풀업 트랜지스터(Pull-up transistor, Tpu), 풀다운 프랜지스터(Pull-down transistor, Tpd), 제1 트랜지스터(T1), Q 노드 방전제어부(T2,T4), 제3 트랜지스터(T3) 및 노드 제어회로(NCON)를 포함한다.
풀업 트랜지스터(Tpu)는 Q 노드 전압에 따라 제i 게이트 펄스(Gouti)을 출력한다. 풀다운 트랜지스터(Tpd)는 QB 노드가 충전될 때 출력단(Nout)의 전압을 저전위 전압(VSS)으로 방전시킨다.
제1 트랜지스터(T1)는 스타트신호 입력단(VST_P)에 연결되는 게이트 전극, 고전위전압 라인(VDD_L)에 연결되는 드레인전극 및 Q 노드에 연결되는 소스전극을 포함한다. 스타트신호 입력단(VST_P)은 스타트펄스(VST) 또는 제[i-1] 게이트펄스(Gout[i-1])를 입력받는다. 제1 트랜지스터(T1)는 스타트신호 입력단(VST_P)에 대응하여 Q 노드를 충전한다.
Q 노드 방전제어부(T2,T4)는 Q 노드와 가변 저전위전압 라인 간의 전류 패스를 제어하는 적어도 하나 이상의 트랜지스터를 포함한다. 제1 실시 예에 의한 Q 노드 방전제어부(T2,T4)는 제1 방전제어부(T2) 및 제2 방전제어부(T4)를 포함한다.
제1 방전제어부(T2)는 후단신호 입력단(VNEXT_P)에 연결되는 게이트전극, Q 노드에 연결되는 드레인전극 및 가변 저전위전압 라인에 연결되는 소스전극을 포함한다. 후단신호 입력단(VNEXT_P)은 제[i+1] 게이트펄스(Gout[i+1]) 또는 후단신호(VNEXT)를 입력받는다. 제1 방전제어부(T2)는 후단신호 입력단(VNEXT_P)의 전압에 대응하여, Q 노드와 가변 저전위전압 라인(A_VSS_L)의 전류 패스를 연결한다.
제2 방전제어부(T4)는 리셋 라인(RESET_L)에 연결되는 게이트전극, Q 노드에 연결되는 드레인전극 및 가변 저전위전압 라인(A_VSS_L)에 연결되는 소스전극을 포함한다. 제2 방전제어부는 리셋신호(RESET)에 응답하여 Q 노드와 가변 저전위전압 라인(A_VSS_L)의 전류 패스를 연결한다. 리셋신호(RESET)는 타이밍 콘트롤러(110) 등과 같이 표시패널(100)의 외부에 위치한 구동회로에서 인가될 수 있다. 리셋신호(RESET)와 후단신호(VNEXT)의 타이밍은 동일할 수 있다.
제3 트랜지스터(T3)는 QB 노드에 연결되는 게이트전극, Q 노드에 연결되는 드레인 전극 및 저전위전압 라인(VSS_L)에 연결되는 소스전극을 포함한다. 제3 트랜지스터(T3)는 QB 노드가 충전되었을 때에, Q 노드의 전압을 저전위전압(VSS)으로 방전시킨다.
노드 제어회로(NCON)는 Q 노드 또는 QB 노드의 전압을 안정화하거나 제어하는 것이며, 공지된 어떠한 구성을 이용하여도 무방하다.
도 9는 표시기간 동안 스테이지의 주요 노드 전압 변화를 나타내는 타이밍도이다. 도 10은 터치 센싱 기간 동안 스테이지의 주요 노드 전압 변화를 나타내는 타이밍도이다. 도 7에 도시된 제[i-1] 스테이지 및 도 8에 도시된 제i 스테이지의 노드의 변화는 모두 도 9 및 도 10으로 나타난다.
도 6 내지 도 9를 참조하여, 제[i-1] 스테이지 및 제i 스테이지의 동작을 살펴보면 다음과 같다.
제[i-1] 스테이지(STG[i-1])의 제1 트랜지스터(T1)는 스타트펄스(VST)에 응답하여 Q 노드를 프리챠징(precharging)한다.
스타트펄스(VST)가 종료된 이후에, 제[i-1] 스테이지(STG[i-1])의 풀업 트랜지스터(Tpu)는 게이트 클럭(CLK)을 입력받는다. 풀업 트랜지스터(Tpu)의 드레인전극의 전압은 게이트클럭(CLK)에 의해서 상승하고, 이에 따라 풀업 트랜지스터(Tpu)의 게이트전극인 Q 노드는 부트스트래핑(bootstrapping) 된다. Q 노드가 부트스트래핑되는 과정에서 풀업 트랜지스터(Tpu)의 게이트-소스 전위가 문턱전압(Vth)에 도달할 경우에 풀업 트랜지스터(Tpu)는 턴-온된다. 그 결과 출력단(Nout)의 전압은 상승하고, 출력단(Nout)과 연결된 제[i-1] 게이트라인에는 제[i-1] 게이트펄스(Gout[i-1])가 인가된다.
제1 게이트클럭(CLK1)이 저전위전압으로 반전되면, 출력단(Nout)의 전압레벨도 낮아진다. 이후에, 리셋신호(RESET)가 인가되면, 제2 방전제어부(T4)는 리셋신호(RESET)에 응답하여 턴-온되어 Q 노드의 전압을 저전위전압으로 방전시킨다.
제1 디스플레이 기간(Td1)에 출력된 제(i-1) 게이트펄스(Gout[i-1])는 제i 스테이지(STG[i])의 스타트신호 입력단(VST_P)에 인가된다. 제i 스테이지(STG[i])의 제1 트랜지스터(T1)는 제(i-1) 게이트펄스(Gout[i-1])에 응답하여 Q 노드를 충전한다. 제i 스테이지(STG[i])가 제i 게이트펄스(Gout[i])를 출력하기 이전에, 터치 센싱회로(150)는 제1 터치 센싱 기간(Tt1) 동안 터치 센서(TS)들을 구동한다. 제i 스테이지(STG[i])는 제1 터치 센싱 기간(Tt1)이 종료된 이후에 게이트클럭(CLK)을 입력받고, 제i 게이트펄스(Gout[i])를 출력한다.
이와 같이, 제i 스테이지(STG[i])는 Q 노드가 프리챠징 된 상태로부터 제1 터치 센싱 기간(Tt1)이 경과한 이후에 게이트클럭(CLK)을 입력받는다. 제1 터치 센싱 기간(Tt1) 동안에 제i 스테이지(STG[i])의 Q 노드가 플로팅 상태가 되면, Q 노드는 제1 및 제2 방전제어부(T2,T4)를 경유하여 방전될 수 있다.
이를 설명하면 다음과 같다. 트랜지스터의 게이트-소스간 전압(Vgs)이 문턱 전압(Vth) 보다 낮으면 그 트랜지스터는 턴-오프(turn-off)된다. 트랜지스터가 턴-오프 된다고 할지라도 드레인-소스 간의 전류 패스가 완전히 단절되지는 않고, 미세하게 전류가 흐르기도 한다. 이처럼 트랜지스터의 게이트-소스 간의 전압이 문턱 전압 이하인 상태에서 흐르는 전류를 누설 전류라고 지칭한다. 누설 전류(leakage current) 역시 트랜지스터의 드레인-소스 간의 전압 차이(Vds) 클수록 증가한다.
이를 방지하기 위해서, 제1 실시 예에 의한 가변 저전위전압 라인(A_VSS)은 제1 터치 센싱 기간(Tt1) 동안 고전위전압을 입력받는다. 예를 들어 가변 저전위전압 라인(A_VSS)은 제1 터치 센싱 기간(Tt1) 동안 게이트 하이전압(VGH)을 입력받을 수 있다.
제1 터치 센싱 기간(Tt1) 동안, 가변 저전위전압 라인(A_VSS)에 게이트 하이전압(VGH)이 인가되면, 제1 방전제어부(T2) 및 제2 방전제어부(T4)의 소스 전압은 게이트 하이전압(VGH)이 된다. 그 결과, Q 노드의 전압이 제1 방전제어부(T2) 및 제2 방전제어부(T4)를 경유하여 방전되지 않고, 제1 방전제어부(T2) 및 제2 방전제어부(T4)의 누설전류 방향이 Q 노드를 충전하는 방향으로 형성된다. 이와 같이, 제1 실시 예의 쉬프트레지스터는 제1 터치 센싱 기간(Tt1) 동안, 제1 방전제어부(T2) 및 제2 방전제어부(T4)을 경유하여 Q 노드의 전압이 방전되는 것을 방지할 수 있다.
제i 스테이지(STG[i])의 Q 노드는 제1 터치 센싱 기간(Tt1) 동안에 프리 챠징된 상태를 유지하고, 제2 디스플레이 기간(Td2)이 시작할 때 게이트클럭(CLK)을 입력받는다. 제i 스테이지(STG[i])의 풀업 트랜지스터 게이트클럭(CLK)을 입력받아서, 출력단(Nout)의 전압은 상승시키고 제i 게이트펄스(Gouti)를 출력한다.
제1 실시 예의 쉬프트레지스터는 터치 센싱 기간(Tt) 동안에 Q 노드가 방전되는 것을 방지하기 위한 것이다. 따라서, 가변 저전위전압 라인(A_VSS_L)은 도 6에서 보는 바와 같이, 각 패널블록(PB)의 첫 번째 스테이지에만 연결될 수 있다.
도 11은 제2 실시 예에 의한 제i 스테이지를 나타내는 도면이다.
도 11을 참조하면, 제2 실시 예에 의한 쉬프트레지스터(140)는 게이트클럭(CLK)들 및 스타트펄스(VST)에 대응하여 게이트펄스를 출력한다. 쉬프트레지스터(140)는 서로 종속적으로 연결되는 다수의 스테이지를 포함한다. 제2 실시 예에서 전술한 제1 실시 예와 실질적으로 동일한 구성에 대해서는 동일한 도면부호를 사용하고 자세한 설명을 생략하기로 한다.
제i 스테이지(STG[i])는 풀업 트랜지스터(Pull-up transistor, Tpu), 풀다운 프랜지스터(Pull-down transistor, Tpd), 제1 트랜지스터(T1), Q 노드 방전제어부(T2,T4,T3) 및 노드 제어회로(NCON)를 포함한다.
Q 노드 방전제어부(T2,T4,T3)는 제1 방전제어부(T2), 제2 방전제어부(T4) 및 제3 방전제어부(T3)를 포함한다. 제3 방전제어부(T3)는 QB 노드의 전압에 대응하여 Q 노드와 가변 저전위전압 라인(A_VSS) 간의 전류 패스를 형성한다. 제3 방전제어부(T3)는 다이오드(Di)를 통해서 가변 저전위전압 라인(A_VSS_L)과 연결된다. 다이오드(T3)의 애도느 전극은 제3 방전제어부(T3)의 소스전극과 연결되고, 캐소드 전극은 가변 저전위전압 라인(A_VSS_L)과 연결된다.
제i 스테이지(STG[i]) 이외의 스테이지(STG)에 배치되는 다이오드(Di)는 디스플레이 기간(Td) 동안에 Q 노드를 방전시킨다. 이를 설명하면 다음과 같다. 제2 실시 예에서, 가변 저전위전압 라인(A_VSS_L)은 각각의 패널블록(PB)들의 첫 번째 스테이지에 연결된다. 따라서, 터치 센싱 기간(Tt) 동안에는, 정상적으로 게이트펄스를 출력하는 제i 스테이지(STG[i]) 뿐만 아니라, 가변 저전위전압 라인(A_VSS_L)과 연결된 스테이지들의 Q 노드는 모두 충전된다. 그 결과 터치 센싱 기간(Tt)이 종료되고, 디스플레이 기간(Td)이 시작하는 시점에서 제i 스테이지(STG[i] STG[i]) 이외의 스테이지들도 게이트클럭이 입력되는 순간에 게이트펄스를 출력할 수 있다. 제i 게이트펄스(Gouti) 이외에 원치 않는 게이트펄스가 출력되는 오동작이 발생하기도 한다.
이에 반해서, 다이오드(Di)는 디스플레이 기간(Td)에 가변 저전위전압(A_VSS)이 저전위전압(VSS)으로 반전되면, Q 노드의 전압을 방전시키는 전류 패스를 형성한다. 즉, 제3 트랜지스터(T3)의 누설전류가 다이오드(Di)를 경유하여 가변 저전위전압 라인(A_VSS_L)으로 흐르면서 Q 노드의 고전압은 방전된다. 그 결과 다이오드(Di)는 제i 스테이지(STG[i]) 이외의 다른 스테이지에서 비정상적인 게이트펄스가 출력되는 것을 방지할 수 있다.
제2 실시 예의 쉬프트레지스터가 게이트펄스를 출력하는 동작은 전술한 제1 실시 예와 동일하다.
도 13은 제3 실시 예에 의한 쉬프트레지스터를 나타내는 도면이고, 도 14는 도 13에서 제i 스테이지를 나타내는 도면이다. 도 15는 제3 실시 예에 의한 쉬프트레지스터의 구동신호 및 주요 노드의 전압 변화를 나타내는 타이밍도이다.
도 13 내지 도 15를 참조하면, 제3 실시 예에 의한 쉬프트레지스터(140)는 게이트클럭(CLK)들 및 스타트펄스(VST)에 대응하여 게이트펄스를 출력한다. 쉬프트레지스터(140)는 서로 종속적으로 연결되는 다수의 스테이지를 포함한다. 제3 실시 예에서 전술한 제1 및 제2 실시 예와 실질적으로 동일한 구성에 대해서는 동일한 도면부호를 사용하고 자세한 설명을 생략하기로 한다.
제3 실시 예에 의한 쉬프트레지스터(140)는 제1 QB 노드(QB_ODD) 및 제2 QB 노드(QB_EVEN)를 교대로 충전하기 위한 제1 고전위전압 라인(VDD_O_L) 및 제2 고전위전압 라인(VDD_E_L)과 연결된다. 제1 고전위전압 라인(VDD_O_L)은 기수 번째 프레임(ODD FRAME) 동안에 고전위전압을 인가하고, 우수 번째 프레임(EVEN FRAME) 동안에는 저전위전압을 유지한다. 제2 고전위전압 라인(VDD_E_L)은 우수 번째 프레임(EVEN FRAME) 동안에 고전위전압을 인가하고, 기수 번째 프레임(ODD FRAME) 동안에는 저전위전압을 유지한다.
제i 스테이지(STG[i])는 풀업 트랜지스터(Tpu), 기수 풀다운 프랜지스터(Tpd_ODD) 및 우수 풀다운 트랜지스터(Tpd_EVEN), 제1 트랜지스터(T1), Q 노드 방전제어부(T2,T4), 제3a 트랜지스터(T3a), 제3b 트랜지스터(T3b) 및 노드 제어회로(NCON)를 포함한다.
기수 풀다운 트랜지스터(Tpd_ODD)는 제1 QB 노드(QB_ODD)에 연결되는 게이트 전극, 출력단에 연결되는 드레인전극 및 저전위전압 라인(VSS_L)에 연결되는 소스전극을 포함한다. 우수 풀다운 트랜지스터(Tpd_EVEN)는 제2 QB 노드(QB_EVEN)에 연결되는 게이트 전극, 출력단에 연결되는 드레인전극 및 저전위전압 라인(VSS_L)에 연결되는 소스전극을 포함한다.
제 1 및 제2 실시 예에서, 풀다운 트랜지스터는 Q 노드가 충전되는 구간을 제외하고는 거의 모든 구간에서 고전위전압을 유지한다. 이처럼 풀다운 트랜지스터의 직류 게이트 바이어스 스트레스(DC gate bias stress)가 심해지면, 문턱 전압이 시프트(shift)될 수 있다. 이러한 문제를 해결하기 위하여, 제3 실시 예의 쉬프트레지스터는 두 개의 QB 노드들(QB_ODD, QB_EVEN)을 배치하고, 제1 및 제2 QB 노드들(QB_ODD, QB_EVEN)을 교대로 충전한다. 예컨대, 노드 제어회로(NCON)는 기수 번째 프레임 기간(ODD FRAME)에는 제1 QB 노드(QB_ODD)를 충전하고, 우수 번째 프레임 기간(EVEN FRAME)에는 제2 QB 노드(QB_EVEN)를 충전한다. 각각의 프레임에서의 쉬프트레지스터의 동작은 전술한 제1 실시 예의 쉬프트레지스터의 동작과 동일하다.
또한, 제3 실시 예의 스테이지는 제1 실시 예와 마찬가지로, 터치 센싱 기간(Tt) 동안 가변 저전위전압 라인(A_VSS_L)에 고전위전압을 인가하여 Q 노드가 방전되는 것을 방지한다.
도 15은 제4 실시 예에 의한 스테이지를 나타내는 도면이다. 도 15은 전술한 제3 실시 예의 스테이지의 변형 예이고, 도 15에 도시된 스테이지의 연결관계는 도 12에 도시된 제3 실시 예의 쉬프트레지스터와 동일하다. 그리고 제4 실시 예의 스테이지를 구동하기 위한 구동신호 역시 제3 실시 예와 동일하다. 제4 실시 예에서 전술한 제1 내지 제3 실시 예와 실질적으로 동일한 구성에 대해서는 동일한 도면부호를 사용하고 자세한 설명을 생략하기로 한다.
제4 실시 예의 제i 스테이지(STG[i])는 풀업 트랜지스터(Tpu), 기수 풀다운 프랜지스터(Tpd_ODD), 우수 풀다운 프랜지스터(Tpd_EVEN), 제1 트랜지스터(T1), Q 노드 방전제어부(T2,T3a,,T3b,T4) 및 노드 제어회로(NCON)를 포함한다.
Q 노드 방전제어부(T2,T3a,T3b,T4)는 제1 방전제어부(T2), 제2 방전제어부(T4), 제3 방전제어부(T3a) 및 제4 방전제어부(T3b)를 포함한다.
제4 실시 예의 제3 방전제어부(T3a) 및 제4 방전제어부(T3b)는 다이오드(Di)를 통해서 가변 저전위전압 라인(A_VSS_L)과 연결된다. 다이오드(Di)의 애도느 전극은 제3 방전제어부(T3a)의 소스전극 및 제4 방전제어부(T3b)의 소스전극과 연결되고, 캐소드 전극은 가변 저전위전압 라인(A_VSS_L)과 연결된다.
제4 실시 예의 다이오드(Di)는 제2 실시 예와 마찬가지로 게이트펄스를 출력하는 제i 스테이지(STG[i]) 이외의 스테이지의 Q 노드가 충전되는 것을 방지한다.
도 16은 제5 실시 예에 의한 제i 스테이지를 나타내는 도면이다.
도 16을 참조하면, 제5 실시 예에 의한 제i 스테이지(STG[i])는 제1 및 제2 풀업 트랜지스터(Tpu), 제1 기수 풀다운 프랜지스터(Tpd1_ODD), 제1 우수 풀다운 프랜지스터(Tpd1_EVEN), 제2 기수 풀다운 프랜지스터(Tpd2_ODD), 제2 우수 풀다운 프랜지스터(Tpd2_EVEN), 제1 트랜지스터(T1), Q 노드 방전제어부(T2,T4), 제3a 트랜지스터(T3a), 제3b 트랜지스터(T3b) 및 노드 제어회로(NCON)를 포함한다. 제5 실시 예에서 전술한 실시 예들과 실질적으로 동일한 구성에 대해서는 동일한 도면부호를 사용하고 자세한 설명을 생략하기로 한다.
Q 노드 방전제어부(T2,T4)는 제1 방전제어부(T2) 및 제2 방전제어부(T4)를 포함한다.
제1 풀업 트랜지스터(Tpu1)는 Q 노드에 연결되는 게이트전극, 게이트클럭 라인(CLK_L)에 연결되는 드레인전극, 제1 출력단(Nout1)에 연결되는 소스전극을 포함한다. 제2 풀업 트랜지스터(Tpu2)는 Q 노드에 연결되는 게이트전극, 게이트클럭 라인(CLK_L)에 연결되는 드레인전극, 제2 출력단(Nout2)에 연결되는 소스전극을 포함한다.
제1 기수 풀다운 프랜지스터(Tpd1_ODD)는 제1 QB 노드(QB_ODD)에 연결되는 게이트전극, 제1 출력단(Nout1)에 연결되는 드레인전극 및 제2 저전위전압 라인(VSS_L)에 연결되는 소스전극을 포함한다. 제1 우수 풀다운 프랜지스터(Tpd1_EVEN)는 제2 QB 노드(QB_EVEN)에 연결되는 게이트전극, 제1 출력단(Nout1)에 연결되는 드레인전극 및 제2 저전위전압 라인(VSS_L)에 연결되는 소스전극을 포함한다.
제2 기수 풀다운 프랜지스터(Tpd2_ODD)는 제1 QB 노드(QB_ODD)에 연결되는 게이트전극, 제2 출력단(Nout2)에 연결되는 드레인전극 및 제1 저전위전압 라인(VSS_L)에 연결되는 소스전극을 포함한다. 제2 우수 풀다운 프랜지스터(Tpd2_EVEN)는 제2 QB 노드(QB_EVEN)에 연결되는 게이트전극, 제2 출력단(Nout2)에 연결되는 드레인전극 및 제1 저전위전압 라인(VSS_L)에 연결되는 소스전극을 포함한다.
제1 출력단(Nout1)은 캐리신호(Cout)를 출력하고, 캐리신호(Cout)는 후단 스테이지로 인가된다. 제2 출력단(Nout2)은 게이트펄스(Gout)를 출력하고, 게이트펄스(Gout)는 게이트라인(GL)에 인가된다. 동일한 스테이지에서 출력하는 캐리신호(Cout)와 게이트펄스(Gout)는 출력 타이밍이 동일하다. 이와 같이, 제5 실시 예의 쉬프트레지스터는 두 개의 출력단을 통해서 게이트펄스(Gout)와 캐리신호(Cout)를 분리한다.
제5 실시 예의 쉬프트레지스터(140)에 인가되는 게이트클럭(CLK)의 게이트로우전압은 제2 저전위전압(VSS2)과 동일하다. 제2 저전위전압(VSS2)은 제1 저전위전압(VSS1) 보다 낮은 전압레벨로 설정된다. 제5 실시 예는 게이트클럭(CLK)의 전압레벨을 낮추어서 언더 드라이빙(Under Driving) 효과로 인하여 게이트펄스(Gout) 및 캐리신호(Cout)의 폴링 타임을 낮출수 있다. 제2 출력단(Nout2)의 전압은 게이트펄스(Gout)의 폴링 시점에 순간적으로 제1 저전위전압(VSS1)으로 낮아지지만, 제2 기수 풀다운 트랜지스터(Tpd2_ODD) 또는 제2 우수 풀다운 트랜지스터(Tpd2_EVEN)가 동작함에 따라서 제1 저전위전압(VSS)으로 유지된다. 표시패널(100)에 인가되는 게이트펄스(Gout)의 게이트로우전압이 매우 낮은 전압을 유지하면, 표시패널(100)의 트랜지스터는 오동작이 일어날 수 있다. 이처럼, 제5 실시 예는 언더 드라이빙의 효과를 얻으면서, 게이트펄스(Gout)의 게이트로우전압이 낮아져서 발생하는 오동작을 방지할 수 있다.
제5 실시 예에 의한 Q 노드 방전제어부(T2,T4)는 터치 센싱 기간(Tt) 동안 Q 노드가 방전되는 것을 방지한다.
도 17은 제6 실시 예에 의한 제i 스테이지를 나타내는 도면이다. 도 17은 전술한 제5 실시 예의 스테이지의 변형 예이다. 제5 실시 예에서 전술한 실시 예들과 실질적으로 동일한 구성에 대해서는 동일한 도면부호를 사용하고 자세한 설명을 생략하기로 한다.
제6 실시 예에 의한 제i 스테이지(STG[i])는 제1 및 제2 풀업 트랜지스터(Tpu), 제1 기수 풀다운 프랜지스터(Tpd1_ODD), 제1 우수 풀다운 프랜지스터(Tpd1_EVEN), 제2 기수 풀다운 프랜지스터(Tpd2_ODD), 제2 우수 풀다운 프랜지스터(Tpd2_EVEN), 제1 트랜지스터(T1), Q 노드 방전부(T2,T4,T3a,T3b) 및 노드 제어회로(NCON)를 포함한다. 제5 실시 예에서 전술한 실시 예들과 실질적으로 동일한 구성에 대해서는 동일한 도면부호를 사용하고 자세한 설명을 생략하기로 한다.
Q 노드 방전제어부(T2,T4,T3a,T3b)는 제1 방전제어부(T2), 제2 방전제어부(T4), 제3 방전제어부(T3a), 제4 방전제어부(T3b) 및 다이오드(Di)를 포함한다.
제3 방전제어부(T3a) 및 제4 방전제어부(T3b)는 다이오드(Di)를 통해서 가변 저전위전압 라인(A_VSS_L)과 연결된다. 다이오드(Di)의 애도느 전극은 제3 방전제어부(T3a)의 소스전극 및 제4 방전제어부(T3b)의 소스전극과 연결되고, 캐소드 전극은 가변 저전위전압 라인(A_VSS_L)과 연결된다.
제6 실시 예의 Q 노드 방전제어부(T2,T4,T3a,T3b)는 터치 센싱 기간(Tt) 동안 Q 노드의 전압이 방전되는 것을 방지한다. 특히, 다이오드(Di)는 게이트펄스를 출력하는 스테이지 이외에서 게이트펄스가 출력되는 것을 방지한다.
도 18은 다른 실시 예에 의한 가변 저전위전압(A_VSS)을 나타내는 도면이다.
도 10에 도시된 가변 저전위전압(A_VSS)은 터치 센싱 기간(Tt) 동안에 게이트 하이전압(VGH)을 유지하는 실시 예를 도시하고 있다. 도 10에서와 같이 터치 센싱 기간(Tt) 동안에 가변 저전위전압(A_VSS)을 게이트 하이전압(VGH)으로 유지하면, 제i 스테이지(STG[i])의 Q 노드가 방전되는 것을 효율적으로 방지할 수 있다.
게이트펄스를 출력하는 제i 스테이지(STG[i])가 구동하는 동안에, 그 이외의 스테이지들의 Q 노드는 저전위전압을 유지하는 것이 바람직하다. 하지만, 가변 저전위전압 라인(A_VSS_L)은 제i 스테이지(STG[i]) 뿐만 아니라 각 패널블록(PB)들의 첫 번째 스테이지들에 연결된다. 이러한 쉬프트레지스터의 구조로 인해서 가변 저전위전압 라인(A_VSS_L)에 게이트 하이전압(VGH)이 인가되면 제i 스테이지(STG[i]) 이외의 다른 스테이지에 형성된 Q 노드가 충전되어서 둘 이상의 게이트펄스가 출력될 수 있다.
이처럼 게이트펄스가 멀티 출력되는 것을 방지하기 위해서, 도 11, 도 15 및 도 17에 도시된 실시 예는 다이오드를 이용하여 디스플레이 기간 동안에 Q 노드를 방전시키는 실시 예를 나타내고 있다.
도 18에 도시된 실시 예는 게이트펄스의 멀티 출력을 방지하기 위한 다른 방법으로 가변 저전위전압 라인(A_VSS_L)의 출력을 일정 주기로 저전위전압(VSS)으로 폴링시킨다. 이와 같이, 터치 센싱 기간(Tt) 내에서 가변 저전위전압(A_VSS)의 전압이 낮아지는 휴지기간(Dh)으로 인해서 Q 노드 방전제어부를 경유하여 Q 노드가 충전되는 양이 조절된다. 그 결과, 각 스테이지들의 Q 노드와 연결되는 풀업 트랜지스터가 동작하는 것을 억제하여, 게이트펄스가 멀티 출력되는 것을 방지한다.
도 19는 다른 실시 예에 의한 Q 노드 방전 제어부를 나타내는 도면이다.
도 19를 참조하면, 다른 실시 예에 의한 Q 노드 방전제어부(T2,T4,T3a,T3b)는 제1 방전제어부(T2), 제2 방전제어부(T4), 제3 방전제어부(T3a), 제4 방전제어부(T3b) 및 다이오드(Di)를 포함한다. 도 19에 도시된 Q 노드 방전제어부의 다이오드(Di)는 캐소드 전극이 가변 저전위전압 라인(A_VSS_L)에 연결되고, 애노드 전극이 Q 노드와 연결되는 모든 트랜지스터들의 소스전극에 연결된다.
그 결과, 터치 센싱 기간(Tt) 동안에, Q 노드 방전제어부(T2,T4,T3a,T3b)의 누설전류는 가변 저전위전압 라인(A_VSS_L)으로부터 Q 노드로 흐르고, 그 결과 Q 노드는 충전된다.
그리고 가변 저전위전압(A_VSS)이 저전위전압(VSS)일 경우에는 터치 센싱 기간(Tt)과는 반대 방향으로 흐르는 Q 노드 방전제어부(T2,T4,T3a,T3b)의 누설전류를 이용하여 Q 노드의 전압을 방전시킴으로써게이트펄스가 멀티 출력되는 것을 방지한다.
도 19에 도시된 실시 예는 QB 노드를 교대로 구동하는 스테이지를 중심으로 도시되어 있다. 하지만 도 19에 도시된 다이오드는 하나의 QB 노드를 이용하는 스테이지에도 적용될 수 있는 것은 자명하다. 도 19의 Q 노드 방전제어부의 다이오드(Di)는 도 8에 도시된 제1 실시 예에도 적용될 수 있다. 즉, Q 노드 방전제어부에 포함되는 트랜지스터가 제1 방전제어부(T2) 및 제2 방전제어부(T4)일 경우에, 다이오드(Di)는 제1 방전제어부(T2) 및 제2 방전제어부(T4)들 각각의 소스전극에 연결될 수 있다.
또한, 도 19에 도시된 실시 예에는 도 11, 도 15 및 도 17에 도시된 다이오드가 추가될 수 있다.
도 20은 제1 실시 예에 의한 가변 저전위전압 라인의 연결구조를 나타내는 도면이다.
도 20을 참조하면, 가변 저전위전압 라인(A_VSS_L)에 연결되는 Q 노드 방전제어부는 각 패널블록(PB)의 첫 번째 스테이지에만 배치되어도 무방하다. 다만, 도 20에서와 같이 가변 저전위전압 라인(A_VSS_L)이 연결되는 스테이지들이 한정되어 있으면, 패널블록(PB)들의 가변할 수 없다.
도 21은 제2 실시 예에 의한 가변 저전위전압 라인의 연결구조를 나타내는 도면이다.
도 21을 참조하면, 가변 저전위전압 라인은 모든 스테이지에 연결될 수 있다. 즉, 모든 스테이지들은 Q 노드 방전제어부를 이용하여 터치 센싱 기간(Tt) 동안 Q 노드가 방전되는 것을 방지할 수 있다. 이와 같이, 모드 스테이지들에 본 발명의 실시 예에 의한 스테이지 구조 및 가변 저전위전압 라인을 적용하면, 패널블록을 가변할 수 있다. 따라서, 터치 센싱 기간 및 디스플레이 기간이 특정 타이밍에 한정되지 않기때문에 패널블록의 라인 크기가 다른 표시장치에도 적용가능하다. 또한, 도 22에서와 같이, 패널블록을 수시로 가변하여 구동하는 실시 예를 적용할 수도 있다. 도 22에서와 같이, 패널블록을 수시로 가변하여 구동할 경우에는 패널블록의 경계마다 발생하는 라인 딤의 위치를 수시로 가변하여 영상의 표시품질을 높일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 표시패널 PB: 패널블록
110: 타이밍 콘트롤러 120: 데이터 구동부
130: 레벨 쉬프터 140: 쉬프트레지스터
A_VSS: 가변 저전위전압

Claims (9)

  1. 데이터 라인들과 게이트 라인들에 연결되고 다수의 패널블록들로 분할 구동되는 픽셀들, 및 상기 픽셀들에 연결되는 다수의 터치 센서들을 갖는 표시패널;
    1 프레임 기간 내에서 분할된 다수의 디스플레이 기간에 상기 픽셀들에 입력 영상의 데이터를 기입하는 디스플레이 구동회로; 및
    상기 1 프레임 기간 내에서 상기 디스플레이 기간들 사이에 할당된 터치 센싱 기간에 상기 터치 센서들을 구동하여 터치 입력을 센싱하는 터치 센싱회로를 포함하고,
    상기 표시패널에서 서로 이웃한 패널블록들은 터치 센서들이 구동되는 터치 센싱 기간을 사이에 두고 분리된 디스플레이 기간에 분할 구동되고,
    상기 디스플레이 구동회로는 시프트 클럭 타이밍에 맞추어 게이트 펄스를 시프트하여 상기 게이트 라인들에 게이트 펄스를 순차적으로 공급하는 쉬프트레지스터를 포함하고,
    상기 쉬프트레지스터의 제i(i는 자연수) 스테이지는
    Q 노드 전압에 응답하여 제1 출력단의 전압을 상승시키는 제1 풀업 트랜지스터;
    QB 노드 전압에 응답하여 상기 출력단의 전압을 제1 저전위전압으로 방전시키는 제2 풀다운 트랜지스터;
    스타트펄스 입력단의 전압에 응답하여, 상기 Q 노드를 충전시키는 제1 트랜지스터; 및
    상기 Q 노드와 가변 저전위전압 라인 간의 전류 패스를 제어하는 적어도 하나 이상의 트랜지스터로 이루어지는 Q 노드 방전제어부를 포함하고,
    상기 가변 저전위전압 라인은 상기 터치 센싱 기간 동안에 적어도 일부 구간에서 고전위전압을 인가받으며,
    상기 Q 노드 방전제어부는 상기 방전제어부에 속한 상기 트랜지스터의 소스전극에 연결되는 애노드 전극 및 상기 가변 저전위전압 라인에 연결되는 캐소드 전극으로 이루어지는 다이오드를 더 포함하는 터치 센서 내장형 표시장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 가변 저전위전압 라인은 상기 디스플레이 기간 동안에 저전위전압을 유지하고,
    상기 Q 노드 방전제어부는
    상기 디스플레이 기간 내에서, 후단신호에 응답하여 상기 Q 노드를 방전시키는 제1 방전제어부; 및
    상기 디스플레이 기간 내에서, 상기 표시패널 외부의 구동회로에서 입력받는 리셋신호에 응답하여 상기 Q 노드를 방전시키는 제2 방전제어부를 포함하는 터치 센서 내장형 표시장치.
  4. 제 3 항에 있어서,
    상기 Q 노드 방전제어부는
    애노드 전극이 상기 가변 저전위전압 라인에 연결되는 다이오드; 및
    상기 QB 노드에 연결되는 게이트전극, 상기 Q 노드에 연결되는 드레인전극 및 상기 다이오드의 캐소드 전극에 연결되는 제3 방전제어부를 더 포함하는 터치 센서 내장형 표시장치.
  5. 제 4 항에 있어서,
    상기 Q 노드의 전압에 응답하여 제2 출력단의 전압을 상승시키는 제2 풀업 트랜지스터;
    상기 QB 노드의 전압에 응답하여 제2 출력단의 전압을 제2 저전위전압으로 방전시키는 제2 풀다운 트랜지스터;
    상기 제1 및 제2 풀업 트랜지스터의 드레인전극에 인가되는 게이트클럭의 게이트 로우전압은 상기 제1 저전위전압과 동일한 터치 센서 내장형 표시장치.
  6. 제 5 항에 있어서,
    상기 제2 저전위전압은 상기 제1 저전위전압의 전압값 보다 낮은 전압인 터치 센서 내장형 표시장치.
  7. 제 6 항에 있어서,
    상기 가변 저전위전압 라인은 상기 디스플레이 기간 동안 상기 제2 저전위전압을 유지하는 터치 센서 내장형 표시장치.
  8. 제 1 항에 있어서,
    상기 가변 저전위전압 라인은
    상기 터치 센싱 기간 내에서, 소정의 휴지기간 동안 저전위전압을 인가받는 터치 센서 내장형 표시장치.
  9. 제 1 항에 있어서,
    상기 가변 저전위전압 라인은 상기 패널블록 내의 모든 스테이지들에 연결되는 터치 센서 내장형 표시장치.
KR1020160082698A 2016-06-30 2016-06-30 터치센서 내장형 표시장치 KR102545790B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160082698A KR102545790B1 (ko) 2016-06-30 2016-06-30 터치센서 내장형 표시장치
US15/630,182 US10248239B2 (en) 2016-06-30 2017-06-22 Touch sensor integrated type display device and method of operating the same
EP17178320.2A EP3264417B1 (en) 2016-06-30 2017-06-28 Shift register for touch sensor integrated type display device
CN201710520910.6A CN107562255B (zh) 2016-06-30 2017-06-30 触摸传感器集成型显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160082698A KR102545790B1 (ko) 2016-06-30 2016-06-30 터치센서 내장형 표시장치

Publications (2)

Publication Number Publication Date
KR20180003701A KR20180003701A (ko) 2018-01-10
KR102545790B1 true KR102545790B1 (ko) 2023-06-21

Family

ID=59298197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160082698A KR102545790B1 (ko) 2016-06-30 2016-06-30 터치센서 내장형 표시장치

Country Status (4)

Country Link
US (1) US10248239B2 (ko)
EP (1) EP3264417B1 (ko)
KR (1) KR102545790B1 (ko)
CN (1) CN107562255B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106205521B (zh) * 2016-07-08 2018-10-23 武汉华星光电技术有限公司 一种显示面板的驱动方法及驱动装置
WO2018088315A1 (ja) * 2016-11-11 2018-05-17 シャープ株式会社 タッチセンサ付き表示装置およびその駆動方法
CN109656397B (zh) * 2017-10-12 2022-04-12 群创光电股份有限公司 触控显示装置
KR102435943B1 (ko) * 2017-11-08 2022-08-23 엘지디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
CN108320720B (zh) * 2018-03-27 2024-04-09 北京集创北方科技股份有限公司 触摸显示控制装置及触摸显示装置
KR102029188B1 (ko) * 2018-05-06 2019-10-07 주식회사 스포컴 광 투과율 조절 아이웨어
US10768744B2 (en) * 2018-06-15 2020-09-08 Himax Technologies Limited Touch panel and controlling method of touch panel
CN108682381A (zh) * 2018-08-30 2018-10-19 上海中航光电子有限公司 移位寄存器、栅极电路、显示装置及其驱动方法
CN111508402B (zh) * 2019-01-30 2023-08-01 瀚宇彩晶股份有限公司 一种栅极驱动电路和触控显示装置
CN110335572B (zh) 2019-06-27 2021-10-01 重庆惠科金渝光电科技有限公司 阵列基板行驱动电路单元与其驱动电路及液晶显示面板
KR20210085914A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 시프트 레지스터 회로부 및 이를 포함하는 발광표시장치
CN114450743B (zh) * 2020-09-02 2023-07-25 京东方科技集团股份有限公司 驱动方法、驱动电路和显示装置
CN115602125A (zh) * 2021-07-08 2023-01-13 乐金显示有限公司（Kr） 选通驱动器和使用其的显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014182203A (ja) * 2013-03-18 2014-09-29 Japan Display Inc 表示装置および電子機器
KR101572378B1 (ko) * 2014-08-04 2015-11-27 엘지디스플레이 주식회사 터치 센서들을 가지는 표시장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957882B2 (en) 2010-12-02 2015-02-17 Samsung Display Co., Ltd. Gate drive circuit and display apparatus having the same
KR101951940B1 (ko) * 2012-09-27 2019-02-25 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 포함한 표시장치
CN103559867A (zh) * 2013-10-12 2014-02-05 深圳市华星光电技术有限公司 一种栅极驱动电路及其阵列基板和显示面板
CN104036738B (zh) 2014-03-27 2016-06-01 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN103996370B (zh) * 2014-05-30 2017-01-25 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
WO2016018105A1 (ko) * 2014-07-31 2016-02-04 엘지디스플레이 주식회사 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014182203A (ja) * 2013-03-18 2014-09-29 Japan Display Inc 表示装置および電子機器
KR101572378B1 (ko) * 2014-08-04 2015-11-27 엘지디스플레이 주식회사 터치 센서들을 가지는 표시장치

Also Published As

Publication number Publication date
EP3264417A1 (en) 2018-01-03
EP3264417B1 (en) 2019-09-25
CN107562255B (zh) 2020-06-26
US10248239B2 (en) 2019-04-02
US20180004329A1 (en) 2018-01-04
CN107562255A (zh) 2018-01-09
KR20180003701A (ko) 2018-01-10

Similar Documents

Publication Publication Date Title
KR102545790B1 (ko) 터치센서 내장형 표시장치
US10216319B2 (en) Display device having touch sensor
CN110262696B (zh) 栅极驱动器电路和触摸屏集成式显示装置
KR102563969B1 (ko) 표시장치와 그 게이트 구동 회로
CN108022562B (zh) 栅极驱动器和使用其的显示装置
CN108021275B (zh) 栅极驱动器和使用其的具有内嵌式触摸传感器的显示装置
KR102390982B1 (ko) 표시장치와 그 구동 장치 및 방법
KR102562947B1 (ko) 게이트 구동 회로와 이를 이용한 표시장치
JP6527924B2 (ja) タッチセンサ内蔵型表示装置
CN116386530A (zh) 栅极驱动器电路、显示面板和包括其的显示设备
KR20190047304A (ko) 디스플레이 장치
KR20130115907A (ko) 표시장치
KR20180062185A (ko) 시프트 레지스터 및 이를 이용한 표시장치
KR102393725B1 (ko) 게이트 구동 회로와 이를 이용한 표시장치
KR102555058B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
KR20210086239A (ko) 게이트 구동 회로 및 이를 포함하는 터치 표시 장치, 게이트 구동 회로의 동작 방법
KR20180049376A (ko) 게이트 구동 회로와 이를 이용한 인셀 터치 센서를 갖는 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant