CN111508402B - 一种栅极驱动电路和触控显示装置 - Google Patents

一种栅极驱动电路和触控显示装置 Download PDF

Info

Publication number
CN111508402B
CN111508402B CN201910090396.6A CN201910090396A CN111508402B CN 111508402 B CN111508402 B CN 111508402B CN 201910090396 A CN201910090396 A CN 201910090396A CN 111508402 B CN111508402 B CN 111508402B
Authority
CN
China
Prior art keywords
control signal
pixel row
transistor
shift register
touch sensing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910090396.6A
Other languages
English (en)
Other versions
CN111508402A (zh
Inventor
游家华
林松君
林侑正
李雅雯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hannstar Display Corp
Original Assignee
Hannstar Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hannstar Display Corp filed Critical Hannstar Display Corp
Priority to CN201910090396.6A priority Critical patent/CN111508402B/zh
Publication of CN111508402A publication Critical patent/CN111508402A/zh
Application granted granted Critical
Publication of CN111508402B publication Critical patent/CN111508402B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

本发明公开了一种栅极驱动电路和触控显示装置。栅极驱动电路用于触控显示面板且包含多个移位寄存器，其用以在触控显示面板的帧周期中分别且依序提供多个扫描信号至触控显示面板的多个像素行。帧周期包含多个显示阶段和多个触控感测阶段，显示阶段与触控感测阶段为交替切换，触控感测阶段中的一个介于触控显示面板的第i和第(i+1)像素行的数据写入时间之间，对应第(i‑1)和第i像素行的移位寄存器中的预充电单元用以接收第一控制信号，其在进入第i和第(i+1)像素行的数据写入时间之间的触控感测阶段时由低电位升为高电位，且在触控感测阶段结束时由高电位降为低电位。本发明可确保栅极驱动信号的波形在触控感测阶段中为正常，避免画面显示问题产生。

Description

一种栅极驱动电路和触控显示装置
技术领域
本发明涉及一种栅极驱动电路和触控显示装置。
背景技术
随着电子产品生产技术的进步，大部分的行动显示装置，例如智能手机和平板电脑等，均已具备触控操作的功能，可使用户在对行动显示装置的操作上更为便利。另一方面，在目前用于显示装置的主要触控技术中，内嵌式(in-cell)触控技术是将触控感测电极的制作集成在显示面板的工艺中，故其具有轻薄化显示面板厚度的优点。然而，对于应用内嵌式触控技术的触控显示装置来说，显示阶段与触控感测阶段需在帧周期(frame period)中的不同的时段下进行；若是驱动电路的设计不良，则驱动信号的输出将会影响显示阶段中的影像显示，故如何设计驱动电路以避免显示阶段中的影像显示问题，已为相关业者所致力的目标之一。
发明内容
本发明的目的是在于提供一种栅极驱动电路和应用此栅极驱动电路的触控显示装置，其可在触控显示装置进入至触控感测阶段时，重设栅极驱动电路中的移位寄存器中的节点电位，确保栅极驱动信号的波形在触控感测阶段中为正常，故可有效避免例如横纹不良等画面显示问题产生，进而提升显示品质。
根据上述目的，本发明提出一种栅极驱动电路，其用于触控显示面板且包含多个移位寄存器。此些移位寄存器用以在触控显示面板的帧周期中分别且依序提供多个扫描信号至触控显示面板的多个像素行，每个移位寄存器包含预充电单元和上拉单元。预充电单元耦接至第一节点且用以输出预充电信号至第一节点。上拉单元耦接至第一节点且用以依据预充电信号和时钟信号产生且输出这些扫描信号中的一个至触控显示面板的对应的像素行。帧周期包含多个显示阶段和多个触控感测阶段，这些显示阶段与这些触控感测阶段为交替切换，这些触控感测阶段中的一个介于触控显示面板的第i像素行和第(i+1)像素行的数据写入时间之间，对应第(i-1)像素行和第i像素行的移位寄存器中的预充电单元用以接收第一控制信号，此第一控制信号在进入第i像素行和第(i+1)像素行的数据写入时间之间的触控感测阶段时由低电位升为高电位，且此第一控制信号在触控感测阶段结束时由高电位降为低电位。
依据本发明的一实施例，对应第(i+2)像素行的移位寄存器中的预充电单元用以接收第二控制信号，对应第(i+1)像素行的移位寄存器中的预充电单元用以接收第二控制信号和第三控制信号。第二控制信号在所述触控感测阶段中的第一时间点由低电位升为高电位，第三控制信号在所述触控感测阶段中的一第二时间点由低电位升为高电位，且第二控制信号和第三控制信号均在所述触控感测阶段结束时由高电位降为低电位。
依据本发明的又一实施例，对应第(i-1)像素行和第i像素行的移位寄存器中的每一个的预充电单元包含第一晶体管和第二晶体管，其中第一晶体管的控制端和第一端用以接收所述移位寄存器的前二级移位寄存器输出的扫描信号，第一晶体管的第二端耦接至所述第一节点，第二晶体管的控制端用以接收所述第一控制信号，第二晶体管的第一端用以接收参考电位，且第二晶体管的第二端耦接至所述第一节点。
依据本发明的又一实施例，对应第(i+1)像素行的移位寄存器的预充电单元包含第一至第四晶体管，其中第一晶体管的第一端用以接收所述第二控制信号，第一晶体管的第二端耦接至所述第一节点，第二晶体管的控制端用以接收所述移位寄存器的后二级移位寄存器输出的扫描信号，第二晶体管的第一端用以接收参考电位，第二晶体管的第二端耦接至所述第一节点，第三晶体管的控制端和第一端用以接收第四控制信号，第三晶体管的第二端耦接至第一晶体管的控制端，第四晶体管的控制端用以接收所述第三控制信号，第四晶体管的第一端用以接收参考电位，且第四晶体管的第二端耦接至第一晶体管的控制端。
依据本发明的又一实施例，所述第四控制信号为对应第i像素行、第(i-1)像素行或第(i-2)像素行的移位寄存器输出的扫描信号。
依据本发明的又一实施例，对应第(i+2)像素行的移位寄存器的预充电单元包含第一晶体管和第二晶体管，其中第一晶体管的控制端耦接至对应第(i+1)像素行的移位寄存器的第一晶体管的控制端，第一晶体管的第一端用以接收所述第二控制信号，第一晶体管的第二端耦接至所述第一节点，第二晶体管的控制端用以接收移位寄存器的后二级移位寄存器输出的扫描信号，第二晶体管的第一端用以接收所述参考电位，且第二晶体管的第二端耦接至所述第一节点。
依据本发明的又一实施例，所述第二控制信号的高电位持续时间大于所述第三控制信号的高电位持续时间。
依据本发明的又一实施例，对应第(i+2)像素行的移位寄存器输入的时钟信号在进入所述触控感测阶段时为低电位，且所述时钟信号在所述第一时间点和所述第二时间点后的第三时间点由低电位升为高电位。
依据本发明的又一实施例，所述这些触控感测阶段的时间长度实质相同。
根据上述目的，本发明另提出一种触控显示装置，其包含触控显示面板和栅极驱动电路。栅极驱动电路用以驱动触控显示面板且包含多个移位寄存器。这些移位寄存器用以在触控显示面板的帧周期中分别且依序提供多个扫描信号至触控显示面板的多个像素行，每个移位寄存器包含预充电单元和上拉单元。预充电单元耦接至第一节点且用以输出预充电信号至第一节点。上拉单元耦接至第一节点且用以依据预充电信号和时钟信号产生且输出这些扫描信号中的一个至触控显示面板的对应的像素行。帧周期包含多个显示阶段和多个触控感测阶段，这些显示阶段与这些触控感测阶段为交替切换，这些触控感测阶段中的一个介于触控显示面板的第i像素行和第(i+1)像素行的数据写入时间之间，对应第(i-1)像素行和第i像素行的移位寄存器中的预充电单元用以接收第一控制信号，此第一控制信号在进入第i像素行和第(i+1)像素行的数据写入时间之间的触控感测阶段时由低电位升为高电位，且此第一控制信号在触控感测阶段结束时由高电位降为低电位。
本发明的优点至少在于，在触控显示装置进入至触控感测阶段时，重设栅极驱动电路中的移位寄存器中的节点电位，确保栅极驱动信号的波形在触控感测阶段中为正常，故可有效避免例如横纹不良等画面显示问题产生，进而提升显示品质。
附图说明
为了更完整了解实施例及其优点，现参照并结合附图做下列描述，其中：
图1为依据本发明实施例的触控显示装置的示意图；
图2为图1的栅极驱动电路的示意图；
图3为图1的触控显示面板的操作时序的一个示例。；
图4为图2的移位寄存器的电路方块图；
图5至图9分别为图2的移位寄存器的等效电路示意图；以及
图10为图2的栅极驱动电路的部分信号时序图。
具体实施方式
以下仔细讨论本发明的实施例。然而，可以理解的是，实施例提供许多可应用的概念，其可实施于各式各样的特定内容中。所讨论、揭示的实施例仅供说明，并非用以限定本发明的范围。
可被理解的是，虽然在本文可使用“第一”、“第二”、“第三”…等等用语来描述各种元件、零件、区域和/或部分，但这些用语不应限制这些元件、零件、区域和/或部分。这些用语仅用以区别一个元件、零件、区域和/或部分与另一个元件、零件、区域和/或部分。
在本文中所使用的“耦接”一词，可指二个或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，而“耦接”还可指二个或多个元件相互操作或动作。
请参照图1，其绘示显示装置100的示意图。触控显示装置100包括触控显示面板110、源极和触控驱动电路120和栅极驱动电路130。触控显示面板110可以是例如扭转向列(twisted nematic；TN)型、水平切换(in-plane switching；IPS)型、边缘电场切换(fringe-field switching；FFS)型或垂直配向(vertical alignment；VA)型等各种类型的液晶显示面板，或是有机发光二极管(organic light-emitting diode；OLED)显示面板等。此外，触控显示面板110为内嵌式(in-cell)触控显示面板；在触控显示面板110中的共同电极(common electrode)亦可作为触控感测电极，但本发明实施例不限于此。
源极和触控驱动电路120电性连接至触控显示面板110，其用以将图像数据转换为源极驱动信号并将源极驱动信号传输至触控显示面板110，且提供触控感测信号至触控显示面板110中的触控感测电极(图未绘示)。在其他实施例中，源极和触控驱动电路120可分为源极驱动电路和触控驱动电路。
栅极驱动电路130用以产生栅极驱动信号，且将栅极驱动信号传输至触控显示面板110。触控显示面板110具有显示区110A和周边区110B，其中显示区110A具有形成在触控显示面板110的下基板112上的多个数据线DL、多个栅极线SL和多个排列成阵列的像素PX，这些像素PX共同受到源极驱动信号和栅极驱动信号的驱动而显示图像，而周边区110B具有多个布线(图未绘示)，其分别耦接源极和触控驱动电路120和栅极驱动电路130且分别耦接显示区110A中的多个数据线DL和栅极线SL，以分别将源极驱动信号和栅极驱动信号送至在下基板112上且位于对应像素PX的薄膜晶体管TFT，使得像素PX受到薄膜晶体管TFT的开关控制而在特定时间显示对应的灰阶。
在一些实施例中，栅极驱动电路130是制作在触控显示面板110中，且栅极驱动电路130中的电子元件和触控显示面板110中的其他电子元件可使用相同工艺来同时制作。举例来说，栅极驱动电路130中的薄膜晶体管可与触控显示面板110中位于显示区110A内的薄膜晶体管使用相同工艺来同时制作。在其他实施例中，源极和触控驱动电路120亦可制作在显示面板110的周边区110B中，且显示面板110、源极和触控驱动电路120和栅极驱动电路130中的电子元件和布线可使用相同工艺来同时制作。
图2为图1的栅极驱动电路130的示意图。如图1所示，栅极驱动电路130位于显示面板100的左侧边缘且设置在周边区110B中。栅极驱动电路130包含时钟信号走线L1～L4、参考信号走线VL、控制信号走线PL1、PL2和第1级至第M级移位寄存器132(1)～132(M)，其用以分别且依序输出扫描信号OUT(1)～OUT(M)至显示区110A中对应的栅极线SL，其中M为大于或等于5的正整数。举例而言，在同一帧周期(frame period)中，首先由第1级移位寄存器132(1)输出第1级扫描信号OUT(1)至第1栅极线，接着经过时间t后，由第2级移位寄存器132(2)输出第2级扫描信号OUT(2)至第2栅极线，接着再经过时间t后，由第3级移位寄存器132(3)输出第3级扫描信号OUT(3)至第3栅极线，依此类推，直到第M级移位寄存器132(M)输出第M级扫描信号OUT(M)至第M栅极线。在一些实施例中，如图2所示，M为4的多倍数，而时钟信号走线L1提供时钟信号C1至第1级移位寄存器132(1)、第5级移位寄存器132(5)、…和第(M-3)级移位寄存器132(M-3)，时钟信号走线L2提供时钟信号C2至第2级移位寄存器132(2)、第6级移位寄存器132(6)、…和第(M-2)级移位寄存器132(M-2)，时钟信号走线L3提供时钟信号C3至第3级移位寄存器132(3)、第7级移位寄存器132(7)、…和第(M-1)级移位寄存器132(M-1)，且时钟信号走线L4提供时钟信号C4至第4级移位寄存器132(4)、第8级移位寄存器132(8)、…和第M级移位寄存器132(M)。时钟信号C1～C4均为周期信号，其周期时间均相同，且时钟信号C2～C4分别落后时钟信号C1～C3有1/4个周期时间。此外，起始信号STV1输入至第1级和第2级移位寄存器132(1)、132(2)，且结束信号STV2输入至第(M-1)级和第M级移位寄存器132(M-1)、132(M)。控制信号走线PL1、PL2和参考信号走线VL分别提供下拉控制信号GPW1、GPW2和参考信号VSS至第1级至第M级移位寄存器132(1)～132(M)。时钟信号走线L1～L4、参考信号走线VL和控制信号走线PL1、PL2可耦接一个或多个芯片，即时钟信号C1～C4、起始信号STV1、结束信号STV2和下拉控制信号GPW1、GPW2可由此一个或多个芯片提供，例如驱动芯片和/或时序控制芯片等，但不限于此。
图3为图1的触控显示面板110的操作时序的一个示例。触控显示面板110的每个帧周期(frame period)包含相互交错的显示阶段和触控感测阶段，在开始新的帧周期时，同步信号会产生一个向下的脉波信号，接着正式进入帧周期，而在帧周期中，在显示阶段时，栅极驱动电路130中的部分移位寄存器依据输出扫描信号至显示区110A中的部分像素行，使得对应的像素单元显示对应灰阶。接着，在触控感测阶段时，栅极驱动电路130暂停输出扫描信号，且源极和触控驱动电路120输出触控感测信号至显示区110A中的触控感测电极，使得触控感测电极进行触控感测功能。之后，从触控感测阶段进入至显示阶段时，源极和触控驱动电路120停止输出触控感测信号，以暂停触控感测，且栅极驱动电路130中接续已输出扫描信号的移位寄存器后的部分移位寄存器依据输出扫描信号至显示区110A中的部分像素行，使得对应的像素单元显示对应灰阶。后续触控感测阶段和显示阶段亦依据上述方式进行，直到帧周期结束。应注意的是，本发明的触控显示面板110的操作时序并不以图3所绘示为限。在每个帧周期中，显示阶段的个数可以是2个、3个或其他多个，且触控感测阶段的个数可少于、等于或大于显示阶段的个数。此外，在同一帧周期中的所有触控感测阶段可具有实质相同的时间长度。
图4为图2的栅极驱动电路130中第i级移位寄存器电路132(i)的电路方块图，其中i为1至M的正整数。第i级移位寄存器电路132(i)包括预充电单元210(i)、上拉单元220(i)和下拉单元230(i)、240(i)，其中预充电单元210(i)用以输出预充电信号PC(i)，下拉单元230(i)用以输出扫描信号OUT(i)，预充电单元210(i)、上拉单元220(i)和下拉单元230(i)、240(i)电性连接于对应预充电信号PC(i)的节点X1(i)，而上拉单元220(i)和下拉单元230(i)、240(i)另电性连接于对应扫描信号OUT(i)的节点X2(i)。
在本发明实施例中，由于在帧周期中的显示阶段个数超过一个，且显示阶段与触控感测阶段为交替切换，为了确保显示阶段与触控感测阶段的切换时间为正常，需有额外的控制信号来控制栅极控制器，且移位寄存器电路132(1)～132(M)中的部分移位寄存器的电路和/或输入信号亦须对应调整，即移位寄存器电路132(1)～132(M)的等效电路图和/或输入及扫描信号不完全对同或相似。
具体而言，在从显示阶段进入至触控感测阶段的时间点前，最后两个输入至显示区110A的扫描信号所对应的移位寄存器，以及在从触控感测阶段进入至显示阶段的时间点后，最先两个输入至显示区110A的扫描信号所对应的移位寄存器，具有与其他移位寄存器相异电路结构和/或相似的输入及扫描信号关系。
在下文中，以下列配置为例来说明本案所有移位寄存器的电路结构和输出信号的时序：从显示阶段进入至触控感测阶段的时间点前，最后两个输入至显示区110A的扫描信号分别为扫描信号OUT(k-1)和OUT(k)，且其所对应的移位寄存器分别为第(k-1)级移位寄存器132(k-1)和第k级移位寄存器132(k)，以及接着从此触控感测阶段进入至下一个显示阶段后，最先两个输入至显示区110A的扫描信号分别为扫描信号OUT(k+1)和OUT(k+2)，且其所对应的移位寄存器分别为第(k+1)级移位寄存器132(k+1)和第(k+2)级移位寄存器132(k+2)，其中k为正整数。
图5绘示第j级移位寄存器132(j)的等效电路图，其中j为正整数且不为(k-1)至(k+2)中的任一正整数。如图5所示，第j级移位寄存器132(j)包括预充电单元210(j)、上拉单元220(j)和下拉单元230(j)、240(j)。
预充电单元210(j)接收输入信号IN1、IN2，且根据输入信号IN1、IN2而输出预充电信号PC(j)至节点X1。预充电单元210(j)包含晶体管M1、M2。在预充电单元210(j)中，晶体管M1的控制端和第一端接收输入信号IN1，且晶体管M1的第二端耦接至节点X1(j)。晶体管M2的控制端接收输入信号IN2，晶体管M2的第一端接收参考信号VSS，且晶体管M2的第二端耦接至节点X1(j)。在本文中，晶体管的“控制端”、“第一端”和“第二端”分别是指晶体管的栅极、源极和漏极，或者分别是指晶体管的栅极、漏极和源极。
若移位寄存器132(j)为第1级或第2级移位寄存器(即j为1或2)，则输入信号IN1为起始信号STV1，且输入信号IN2为第(j+2)级移位寄存器132(j+2)输出的扫描信号OUT(j+2)(即第3级扫描信号OUT(3)或第4级扫描信号OUT(4))。若移位寄存器132(j)为第3级至第(M-2)级移位寄存器中的任一移位寄存器(即j为3至(M-2)中的任一正整数)，则输入信号IN1、IN2分别为第(j-2)级移位寄存器132(j-2)输出的第(j-2)级扫描信号OUT(j-2)和第(j+2)级移位寄存器132(j+2)输出的第(j+2)级扫描信号OUT(j+2)。若移位寄存器132(j)为第(M-1)级或第M级移位寄存器(即j为(M-1)或M)，则输入信号IN1为第(j-2)级移位寄存器132(j-2)输出的扫描信号OUT(j-2)(即第(M-3)级扫描信号OUT(M-3)或第(M-2)级扫描信号OUT(M-2))，且输入信号IN2为结束信号STV2。
上拉单元220(j)耦接预充电单元210(j)，其接收预充电信号PC(j)和时钟信号CN，且根据预充电信号PC(j)和时钟信号CN而输出扫描信号OUT(j)至节点X2(j)，其中时钟信号CN为时钟信号C1～C4中的任一个。在M为4的多倍数的实施例中，若i为1、5、…、(M-3)，则时钟信号CN为时钟信号C1；若i为2、6、…、(M-2)，则时钟信号CN为时钟信号C2；若i为3、7、…、(M-1)，则时钟信号CN为时钟信号C3；若i为4、8、…、M，则时钟信号CN为时钟信号C4。上拉单元220包括晶体管M3和电容Cx。晶体管M3的控制端接收预充电信号PC(j)，晶体管M3的第一端接收时钟信号CN，且晶体管M3的第二端输出扫描信号OUT(j)。电容Cx的第一端耦接晶体管M3的控制端，且电容Cx的第二端耦接晶体管M3的第二端。
下拉单元230(j)耦接预充电单元210(j)、上拉单元220(j)和下拉单元240(j)，其接收预充电信号PC(j)和下拉控制信号GPW1、GPW2，且根据预充电信号PC(j)和下拉控制信号GPW1、GPW2来控制是否将扫描信号OUT(j)下拉至且维持在参考电位。参考电位VSS可以是为栅极低电压(gate low voltage；VGL)，但本发明实施例不以此为限。在帧周期中，下拉控制信号GPW1、GPW2互为反相，也就是下拉控制信号GPW1、GPW2的其中一个为高电位，而另一个为低电位。下拉单元230(j)包含晶体管M4～M8。晶体管M4的控制端和第一端输入下拉控制信号GPW1，且晶体管M4的第二端耦接节点P(j)。晶体管M5的控制端输入下拉控制信号GPW2，晶体管M5的第一端耦接参考电位VSS，晶体管M5的第二端耦接节点P(j)。晶体管M6的控制端耦接节点X1(j)，晶体管M6的第一端耦接参考电位VSS，且晶体管M6的第二端耦接节点P(j)。晶体管M7的控制端耦接晶体管M6的第二端，晶体管M7的第一端耦接参考电位VSS，且晶体管M7的第二端耦接节点X1(j)。晶体管M8的控制端耦接晶体管M6的第二端，晶体管M8的第一端耦接参考电位VSS，且晶体管M8的第二端耦接节点X2(j)。当移位寄存器132(j)输出扫描信号OUT(j)以启动对应的像素行后，也就是扫描信号OUT(j)升至高电位且维持一段时间后再降为低电位后，节点X1(j)由高电位降为低电位，并且下拉单元230(j)开始动作。在下拉控制信号GPW1为低电位且下拉控制信号GPW2为高电位时，节点P(j)处在低电位状态，使得晶体管M7与M8关闭；而在下拉控制信号GPW1为高电位且下拉控制信号GPW2为低电位时，节点P(j)处在高电位状态，使得晶体管M7与M8导通，以将节点X1(j)、X2(j)的电位设定为参考电位VSS。在帧周期中，当移位寄存器132(j)输出扫描信号OUT(j)以启动对应的像素行后，也就是扫描信号OUT(j)升至高电位且维持一段时间后再降为低电位后，若是杂讯信号耦合至节点X1(j)和/或节点X2(j)而造成节点X1(j)和/或节点X2(j)的电位产生涟波，导通的晶体管M7与M8会将节点X1(j)与X2(j)下拉至低电位(例如参考电位VSS)，也就是将扫描信号OUT(j)下拉至且维持在低电位，而不使扫描信号OUT(j)受到杂讯的干扰。
下拉单元240(j)耦接预充电单元210(j)、上拉单元220(j)和下拉单元230(j)，其接收预充电信号和下拉控制信号GPW1、GPW2，且根据预充电信号和下拉控制信号GPW1、GPW2来控制是否将扫描信号OUT(j)下拉至且维持在参考电位VSS。下拉单元240(j)包含晶体管M9～M13。晶体管M9的控制端和第一端输入下拉控制信号GPW2，且晶体管M9的第二端耦接节点Q(j)。晶体管M10的控制端输入下拉控制信号GPW1，晶体管M10的第一端耦接参考电位VSS，且晶体管M10的第二端耦接节点Q(j)。晶体管M11的控制端耦接节点X1(j)，晶体管M11的第一端耦接参考电位VSS，且晶体管M11的第二端耦接晶体管M9的第二端。晶体管M12的控制端耦接晶体管M11的第二端，晶体管M12的第一端耦接参考电位VSS，且晶体管M12的第二端耦接节点X1(j)。晶体管M13的控制端耦接晶体管M11的第二端，晶体管M13的第一端耦接参考电位VSS，且晶体管M13的第二端耦接节点X2(j)。当移位寄存器132(j)输出扫描信号OUT(j)以启动对应的像素行后，也就是扫描信号OUT(j)升至高电位且维持一段时间后再降为低电位后，节点X1(j)由高电位降为低电位，并且下拉单元240(j)开始动作。在下拉控制信号GPW1为低电位且下拉控制信号GPW2为高电位时，节点Q(j)处在高电位状态，使得晶体管M12与M13导通，以将节点X1(j)、X2(j)的电位设定为参考电位VSS；而在下拉控制信号GPW1为高电位且下拉控制信号GPW2为低电位时，节点Q(j)处在低电位状态，使得晶体管M12与M13关闭。在一个帧周期中，当移位寄存器132(j)输出扫描信号OUT(j)以启动对应的像素行后，也就是扫描信号OUT(j)升至高电位且维持一段时间后再降为低电位后，若是杂讯信号耦合至节点X1(j)和/或节点X2(j)，导通的晶体管M12、M13将节点X1(j)、X2(j)下拉至低电位，也就是将扫描信号OUT(j)下拉至且维持在低电位，而不使扫描信号OUT(j)受到杂讯的干扰。
图6和图7分别绘示第(k-1)级和第k级移位寄存器132(k-1)、132(k)的等效电路图。如图6、图7所示，第(k-1)级移位寄存器132(k-1)包括预充电单元210(k-1)、上拉单元220(k-1)和下拉单元230(k-1)、240(k-1)，而第k级移位寄存器132(k)包括预充电单元210(k)、上拉单元220(k)和下拉单元230(k)、240(k)。
预充电单元210(k-1)接收第(k-3)级预充电单元210(k-3)输出的扫描信号OUT(k-3)和控制信号TP1，且根据扫描信号OUT(k-3)和控制信号TP1而输出预充电信号PC(k-1)至节点X1(k-1)。预充电单元210(k)接收第(k-2)级预充电单元210(k-2)输出的扫描信号OUT(k-2)和控制信号TP1，且根据扫描信号OUT(k-2)和控制信号TP1而输出预充电信号PC(k)至节点X1(k)。预充电单元210(k-1)、210(k)均包含晶体管M1、M2。在预充电单元210(k-1)中，晶体管M1的控制端和第一端接收扫描信号OUT(k-3)，且晶体管M1的第二端耦接至节点X1(k-1)；晶体管M2的控制端接收控制信号TP1，晶体管M2的第一端接收参考信号VSS，且晶体管M2的第二端耦接至节点X1(k-1)。在预充电单元210(k)中，晶体管M1的控制端和第一端接收扫描信号OUT(k-2)，且晶体管M1的第二端耦接至节点X1(k)；晶体管M2的控制端接收控制信号TP1，晶体管M2的第一端接收参考信号VSS，且晶体管M2的第二端耦接至节点X1(k)。
图6的上拉单元220(k-1)和下拉单元230(k-1)、240(k-1)的等效电路结构和图7的上拉单元220(k)和下拉单元230(k)、240(k)的等效电路结构分别同于图5的上拉单元220(j)和下拉单元230(j)、240(j)，且图6的上拉单元220(k-1)和下拉单元230(k-1)、240(k-1)和图7的上拉单元220(k)和下拉单元230(k)、240(k)中各元件所输入和输出的信号均分别与图5的上拉单元220(j)和下拉单元230(j)、240(j)有相似的输入及输出信号关系，故相关说明请参照图5的说明，在此不赘述。
图8绘示第(k+1)级移位寄存器132(k+1)的等效电路图。如图8所示，第(k+1)级移位寄存器132(k+1)包括预充电单元210(k+1)、上拉单元220(k+1)和下拉单元230(k+1)、240(k+1)。
预充电单元210(k+1)接收第(k-2)级至第k级预充电单元输出的扫描信号OUT(k-2)～OUT(k)中的一个、第(k+3)级预充电单元210(k+3)输出的扫描信号OUT(k+3)和控制信号TP2、TP3，且根据扫描信号OUT(k-2)～OUT(k)中的一个、扫描信号OUT(k+3)和控制信号TP2、TP3而输出预充电信号PC(k+1)至节点X1(k+1)。预充电单元210(k+1)包含晶体管M1、M2、M14、M15。在预充电单元210(k+1)中，晶体管M1的控制端耦接至节点A(k+1)，晶体管M1的第一端接收输入信号TP2，且晶体管M1的第二端耦接至节点X1(k+1)；晶体管M2的控制端接收扫描信号OUT(k+3)，晶体管M2的第一端接收参考信号VSS，且晶体管M2的第二端耦接至节点X1(k+1)；晶体管M14的控制端和第一端接收控制信号TP’，且晶体管M14的第二端耦接至节点A(k+1)；晶体管M15的控制端接收控制信号TP3，晶体管M15的第一端接收参考信号VSS，且晶体管M15的第二端耦接至节点A(k+1)。在本发明实施例中，第(k+1)级预充电单元210(k+1)的晶体管M14所接收的控制信号TP’可以是扫描信号OUT(k-2)～OUT(k)中的任何一个。
上拉单元220(k+1)和下拉单元230(k+1)、240(k+1)的等效电路结构分别同于图5的上拉单元220(j)和下拉单元230(j)、240(j)，且上拉单元220(k+1)和下拉单元230(k+1)、240(k+1)中各元件所输入和输出的信号分别与图5的上拉单元220(j)和下拉单元230(j)、240(j)有相似的输入及输出信号关系，故相关说明请参照图5的说明，在此不赘述。
图9绘示第(k+2)级移位寄存器132(k+2)的等效电路图。如图9所示，第(k+2)级移位寄存器132(k+2)包括预充电单元210(k+2)、上拉单元220(k+2)和下拉单元230(k+2)、240(k+2)。
预充电单元210(k+2)接收第(k+4)级预充电单元210(k+4)输出的扫描信号OUT(k+4)和控制信号TP2，且根据扫描信号OUT(k+4)和控制信号、TP2而输出预充电信号PC(k+2)至节点X1(k+2)。预充电单元210(k+2)包含晶体管M1、M2。在预充电单元210(k+2)中，晶体管M1的控制端耦接至第(k+1)级移位寄存器132(k+1)中的节点A(k+1)，晶体管M1的第一端接收输入信号TP2，且晶体管M1的第二端耦接至节点X1(k+2)；晶体管M2的控制端接收扫描信号OUT(k+4)，晶体管M2的第一端接收参考信号VSS，且晶体管M2的第二端耦接至节点X1(k+2)。
上拉单元220(k+2)和下拉单元230(k+2)、240(k+2)的等效电路结构分别同于图5的上拉单元220(j)和下拉单元230(j)、240(j)，且上拉单元220(k+2)和下拉单元230(k+2)、240(k+2)中各元件所输入和输出的信号分别与图5的上拉单元220(j)和下拉单元230(j)、240(j)有相似的输入及输出信号关系，故相关说明请参照图5的说明，在此不赘述。
在移位寄存器132(1)～132(M)中的晶体管M1～M15可以是非晶硅(amorphoussilicon)薄膜晶体管、低温多晶硅(low temperature polysilicon；LTPS)薄膜晶体管、氧化铟镓锌(Indium Gallium Zinc Oxide；IGZO)薄膜晶体管或其他合适的薄膜晶体管。
图10为栅极驱动电路130的部分信号时序图。图10的信号部分时序图包含帧周期的第一个显示阶段、第一个触控感测阶段和第二个显示阶段，且以k等于8为例。
如图10所示，在帧周期开始时，首先起始信号STV1从低电位升为高电位，使得节点X1(1)和节点X1(2)由低电位升至第一高电位，且在起始信号STV1从高电位降为低电位后，时钟信号C1～C4依序升为高电位，使得节点X1(3)～X1(6)依序由低电位升至第一高电位，且节点X1(1)～X1(6)依序由第一高电位升至第二高电位且依序由第二高电位降至低电位。
时钟信号C1～C4的周期相同，且时钟信号C2～C4分别落后时钟信号C1～C3有1/4个时钟周期。在节点X1(i)的电位为第二高电位的期间，节点X2(i)输出扫描信号OUT(i)，如斜线处所示。举例而言，在节点X1(1)的电位为第二高电位时，第1级移位寄存器输出扫描信号OUT(1)至显示区110A中对应的栅极线SL。此外，在扫描信号OUT(i)中的填色部分为对应第i级移位寄存器的第(i)像素行的数据写入时间。所有像素行的数据写入时间均相同，其具有时间长度H。由图10可知，时钟信号C1～C4的时钟周期均为8个时间长度H，且每个像素行的数据写入时间在对应的扫描信号的最后一个时间长度H，例如第1像素行的数据写入时间在对应第1级移位寄存器输出的扫描信号OUT(1)的最后一个时间长度H。
节点X1(9)、X1(10)并未在从显示阶段进入至触控感测阶段前的时间点t1、t2时由低电位升至第一高电位，而是维持在低电位，而第9级移位寄存器132(9)中的节点A(9)在时间点t2时由低电位升至高电位。在从显示阶段进入至触控感测阶段前的时间点t3时，节点X1(7)并未由第二高电位直接降至低电位，而是先降至第一高电位，且节点X1(8)仍然维持在第二高电位。在从显示阶段进入至触控感测阶段时的时间点t4时，节点X1(7)由第一高电位降至低电位，且节点X1(8)直接由第二高电位降至低电位，使得对应第8级移位寄存器的第8像素行的数据写入时间结束，而节点X1(9)、X1(10)均维持在低电位。
在触控感测阶段的期间，控制信号TP1维持在高电位，且时钟信号C1～C4在控制信号TP2、TP3升至高电位前均暂停周期性高低电位切换。在从触控感测阶段进入至显示阶段前，首先在时间点t5时，控制信号TP2由低电位升至高电位，使得节点X1(9)、X1(10)均由低电位升至第一高电位。接着，在时间点t6时，控制信号TP3由低电位升至高电位，使得第9级移位寄存器132(9)中的节点A(9)由高电位降至低电位。
在控制信号TP2、TP3升至高电位后，重启时钟信号C1～C4的周期性高低电位切换。在本实施例中，因为在进入触控感测阶段前产生的最后一个扫描信号为扫描信号OUT(8)，其对应时钟信号C4，故在控制信号TP2、TP3升至高电位后，首先由时钟信号C1从低电位升至高电位，使得节点X1(9)的电位由第一高电位升至第二高电位，且第9级移位寄存器132(9)据以输出扫描信号OUT(9)，接着再由时钟信号C2从低电位升至高电位，使得节点X1(10)的电位由第一高电位升至第二高电位，且第10级移位寄存器132(10)据以输出扫描信号OUT(10)，依此类推。
在其他实施例中，举例而言，若是在进入触控感测阶段前产生的最后一个扫描信号对应时钟信号C1，故在控制信号TP2、TP3升至高电位后，首先由时钟信号C2从低电位升至高电位，接着由时钟信号C3从低电位升至高电位，依此类推。
在时钟信号C1从低电位升至高电位后，经过三个时间长度H，也就是在时间点t7时，控制信号TP1、TP2、TP3均从高电位降至低电位，触控显示面板110的触控感测阶段结束且进入至下一个显示阶段，且对应第9级移位寄存器的第9像素行的数据写入时间开始。由图10可知，控制信号TP1的高电位持续时间大于控制信号TP2的高电位持续时间，且控制信号TP2的高电位持续时间大于控制信号TP3的高电位持续时间，其中控制信号TP2至少在时间点t7前的五个时间长度时(即t7-5H)从低电位升至高电位，而控制信号TP3至少在时间点t7前的四个时间长度时(即t7-4H)从低电位升至高电位。
应注意的是，虽然图10仅绘示帧周期的第一个显示阶段、第一个触控感测阶段和第二个显示阶段的信号时序关系，但本领域技术人员应可从本文内容直接得知在同一帧周期中的其他触控感测阶段和显示阶段以及在其他帧周期中的触控感测阶段和显示阶段的信号时序关系。此外，依据移位寄存器132(1)～132(M)的电路设计和控制信号TP1～TP3的电位切换时序，在同一帧周期中所有显示阶段的时间长度可不完全相同，且在同一帧周期中所有触控感测阶段的时间长度亦可不完全相同。举例而言，图10的第一显示阶段包含第1至第8像素行的数据写入时间，而第二显示阶段包含第9至第m像素行的数据写入时间，其中m可等于、大于或小于16。
综上所述，依据本发明实施例，在触控显示装置进入至触控感测阶段时，重设栅极驱动电路中的移位寄存器中的节点电位，确保栅极驱动信号的波形在触控感测阶段中为正常，故可有效避免例如横纹不良等画面显示问题产生，进而提升显示品质。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (8)

1.一种栅极驱动电路，其特征在于，所述栅极驱动电路用于触控显示面板，且所述栅极驱动电路包含：
多个移位寄存器，用以在所述触控显示面板的帧周期中分别且依序提供多个扫描信号至所述触控显示面板的多个像素行，每个所述移位寄存器包含：
预充电单元，耦接至第一节点，所述预充电单元用以输出预充电信号至所述第一节点；以及
上拉单元，耦接至所述第一节点，所述上拉单元用以依据所述预充电信号和时钟信号产生且输出所述多个扫描信号中的一个至所述触控显示面板的对应的像素行；
其中所述帧周期包含多个显示阶段和多个触控感测阶段，所述多个显示阶段与所述多个触控感测阶段为交替切换，所述多个触控感测阶段中的一个介于所述触控显示面板的第i像素行和第(i+1)像素行的数据写入时间之间，对应第(i-1)像素行和第i像素行的移位寄存器中的预充电单元用以接收第一控制信号，所述第一控制信号在进入所述第i像素行和第(i+1)像素行的数据写入时间之间的触控感测阶段时由低电位升为高电位，且所述第一控制信号在所述触控感测阶段结束时由高电位降为低电位；
其中对应第(i+2)像素行的移位寄存器中的预充电单元用以接收第二控制信号，对应第(i+1)像素行的移位寄存器中的预充电单元用以接收所述第二控制信号和第三控制信号，所述第二控制信号在所述触控感测阶段中的第一时间点由低电位升为高电位，所述第三控制信号在所述触控感测阶段中的第二时间点由低电位升为高电位，且所述第二控制信号和所述第三控制信号均在所述触控感测阶段结束时由高电位降为低电位；
其中对应第(i+2)像素行的移位寄存器输入的时钟信号在进入所述触控感测阶段时为低电位，且所述时钟信号在所述第一时间点和所述第二时间点后的第三时间点由低电位升为高电位。
2.如权利要求1所述的栅极驱动电路，其特征在于，对应第(i-1)像素行和第i像素行的移位寄存器中的每一个的预充电单元包含：
第一晶体管，其控制端和第一端用以接收所述移位寄存器的前二级移位寄存器输出的扫描信号，且其第二端耦接至所述第一节点；以及
第二晶体管，其控制端用以接收所述第一控制信号，其第一端用以接收参考电位，且其第二端耦接至所述第一节点。
3.如权利要求1所述的栅极驱动电路，其特征在于，对应第(i+1)像素行的移位寄存器的预充电单元包含：
第一晶体管，其第一端用以接收所述第二控制信号，且其第二端耦接至所述第一节点；
第二晶体管，其控制端用以接收所述移位寄存器的后二级移位寄存器输出的扫描信号，其第一端用以接收参考电位，且其第二端耦接至所述第一节点；
第三晶体管，其控制端和第一端用以接收第四控制信号，且其第二端耦接至所述第一晶体管的控制端；以及
第四晶体管，其控制端用以接收所述第三控制信号，其第一端用以接收所述参考电位，且其第二端耦接至所述第一晶体管的控制端。
4.如权利要求3所述的栅极驱动电路，其特征在于，所述第四控制信号为对应第i像素行、第(i-1)像素行或第(i-2)像素行的移位寄存器输出的扫描信号。
5.如权利要求3所述的栅极驱动电路，其特征在于，对应第(i+2)像素行的移位寄存器的预充电单元包含：
第一晶体管，其控制端耦接至对应第(i+1)像素行的移位寄存器的第一晶体管的控制端，其第一端用以接收所述第二控制信号，且其第二端耦接至所述第一节点；
第二晶体管，其控制端用以接收所述移位寄存器的后二级移位寄存器输出的扫描信号，其第一端用以接收所述参考电位，且其第二端耦接至所述第一节点。
6.如权利要求3所述的栅极驱动电路，其特征在于，所述第二控制信号的高电位持续时间大于所述第三控制信号的高电位持续时间。
7.如权利要求1所述的栅极驱动电路，其特征在于，所述多个触控感测阶段的时间长度实质相同。
8.一种触控显示装置，其特征在于，包含：
触控显示面板；
栅极驱动电路，用以驱动触控显示面板，且所述栅极驱动电路包含多个移位寄存器，所述多个移位寄存器用以在所述触控显示面板的帧周期中分别且依序提供多个扫描信号至所述触控显示面板的多个像素行，每个所述移位寄存器包含：
预充电单元，耦接至第一节点，所述预充电单元用以输出预充电信号至所述第一节点；以及
上拉单元，耦接至所述第一节点，所述上拉单元用以依据所述预充电信号和时钟信号产生且输出所述多个扫描信号中的一个至所述触控显示面板的对应的像素行；
其中所述帧周期包含多个显示阶段和多个触控感测阶段，所述多个显示阶段与所述多个触控感测阶段为交替切换，所述多个触控感测阶段中的一个介于所述触控显示面板的第i像素行和第(i+1)像素行的数据写入时间之间，对应第(i-1)像素行和第i像素行的移位寄存器中的预充电单元用以接收第一控制信号，所述第一控制信号在进入所述第i像素行和第(i+1)像素行的数据写入时间之间的触控感测阶段时由低电位升为高电位，且所述第一控制信号在所述触控感测阶段结束时由高电位降为低电位；
其中对应第(i+2)像素行的移位寄存器中的预充电单元用以接收第二控制信号，对应第(i+1)像素行的移位寄存器中的预充电单元用以接收所述第二控制信号和第三控制信号，所述第二控制信号在所述触控感测阶段中的第一时间点由低电位升为高电位，所述第三控制信号在所述触控感测阶段中的第二时间点由低电位升为高电位，且所述第二控制信号和所述第三控制信号均在所述触控感测阶段结束时由高电位降为低电位；
其中对应第(i+2)像素行的移位寄存器输入的时钟信号在进入所述触控感测阶段时为低电位，且所述时钟信号在所述第一时间点和所述第二时间点后的第三时间点由低电位升为高电位。
CN201910090396.6A 2019-01-30 2019-01-30 一种栅极驱动电路和触控显示装置 Active CN111508402B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910090396.6A CN111508402B (zh) 2019-01-30 2019-01-30 一种栅极驱动电路和触控显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910090396.6A CN111508402B (zh) 2019-01-30 2019-01-30 一种栅极驱动电路和触控显示装置

Publications (2)

Publication Number Publication Date
CN111508402A CN111508402A (zh) 2020-08-07
CN111508402B true CN111508402B (zh) 2023-08-01

Family

ID=71868948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910090396.6A Active CN111508402B (zh) 2019-01-30 2019-01-30 一种栅极驱动电路和触控显示装置

Country Status (1)

Country Link
CN (1) CN111508402B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022047672A1 (zh) * 2020-09-02 2022-03-10 京东方科技集团股份有限公司 驱动方法、驱动电路和显示装置
CN114283716A (zh) * 2020-09-28 2022-04-05 瀚宇彩晶股份有限公司 测试双栅极显示面板的方法
CN112201193B (zh) * 2020-10-21 2023-07-21 武汉天马微电子有限公司 显示面板的驱动方法、驱动电路和显示装置
CN112527144B (zh) * 2020-11-30 2024-01-23 厦门天马微电子有限公司 一种触控显示装置的驱动方法和触控显示装置
CN114546172A (zh) * 2022-02-28 2022-05-27 厦门天马微电子有限公司 触控显示面板以及其驱动方法、触控显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104021769A (zh) * 2014-05-30 2014-09-03 京东方科技集团股份有限公司 一种移位寄存器、栅极集成驱动电路及显示屏
CN105280134A (zh) * 2015-07-02 2016-01-27 友达光电股份有限公司 移位寄存器电路及其操作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4855652B2 (ja) * 2004-05-17 2012-01-18 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
CN104049796B (zh) * 2014-05-19 2017-02-15 京东方科技集团股份有限公司 触摸显示屏及其分时驱动方法
CN103996370B (zh) * 2014-05-30 2017-01-25 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN104318885B (zh) * 2014-10-29 2017-02-15 京东方科技集团股份有限公司 一种触控显示屏及其分时驱动方法
KR102278812B1 (ko) * 2014-12-18 2021-07-19 엘지디스플레이 주식회사 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
CN106340273B (zh) * 2015-07-16 2019-02-15 南京瀚宇彩欣科技有限责任公司 移位寄存器和显示装置
CN105630234B (zh) * 2015-12-21 2021-01-05 上海天马微电子有限公司 一种触控显示装置及触控检测方法
KR102545790B1 (ko) * 2016-06-30 2023-06-21 엘지디스플레이 주식회사 터치센서 내장형 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104021769A (zh) * 2014-05-30 2014-09-03 京东方科技集团股份有限公司 一种移位寄存器、栅极集成驱动电路及显示屏
CN105280134A (zh) * 2015-07-02 2016-01-27 友达光电股份有限公司 移位寄存器电路及其操作方法

Also Published As

Publication number Publication date
CN111508402A (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
CN111508402B (zh) 一种栅极驱动电路和触控显示装置
US9875708B2 (en) Driving circuit, array substrate and display apparatus
US9786242B2 (en) Gate driver on array circuit and display using the same
US10204582B2 (en) Shift register and driving method thereof, gate electrode driving circuit, and display device
US10490133B2 (en) Shift register module and display driving circuit thereof
US7924967B2 (en) Shift register
US20210020091A1 (en) Display panel and driving method
WO2016206271A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN109461411B (zh) 栅极驱动电路及显示面板
KR102607402B1 (ko) 게이트 구동 회로와 이를 이용한 표시장치
US11443682B2 (en) Display device, gate drive circuit, shift register including two shift register units and control method thereof
TWI576849B (zh) 影像顯示系統與閘極驅動電路
WO2017117895A1 (en) Shift register, driving method, and gate electrode drive circuit
US20170316730A1 (en) Display panels with a gate driver circuit disposed in the active area thereof
CN106935168B (zh) 移位寄存器和显示装置
CN110444138B (zh) 栅极驱动电路及显示面板
US20200098311A1 (en) Drive circuit, display panel, display device, and method for driving the display panel
US10388203B2 (en) GOA unit circuits, methods for driving the same, and GOA circuits
JP2017016400A (ja) 表示装置
JP7092279B2 (ja) アレイ基板行駆動回路
US20190130806A1 (en) Shift register, driving method thereof, gate line integrated driving circuit and display device
CN107689217B (zh) 栅极驱动电路和显示装置
KR20160142432A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
US9727165B2 (en) Display with driver circuitry having intraframe pause capabilities
JP2009181612A (ja) シフトレジスタ回路及び液晶表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant