JP6527924B2 - タッチセンサ内蔵型表示装置 - Google Patents

Description

本発明は、タッチセンサ内蔵型表示装置に関する。

近年、マルチメディアの発達とともに、これを適宜表示できる表示装置の必要性に符合して、大型化が可能であり、値段が安いながら、高い表示品質（動映像表現力、解像度、明暗比、及び色再現力等）を有する平面型表示装置（あるいは、表示装置）が活発に開発されている。これらの平面型表示装置には、キーボード、マウス、トラックボール、ジョイスティック、デジタイザ（ｄｉｇｉｔｉｚｅｒ）などの様々な入力装置（Ｉｎｐｕｔ Ｄｅｖｉｃｅ）がユーザと表示装置との間のインターフェースを構成するために使用されている。しかし、上述したような入力装置を使用することは、使用法を習わなければならず、設置及び作動空間を占めるなどの不便を引き起こして、製品の完成度を高め難いという面がある。したがって、便利かつ簡単で、誤作動を減少させることができる表示装置用入力装置に対する要求が日増しに増えている。このような要求にしたがって、ユーザが表示装置を見ながら手やペン等で画面を直接タッチしたり近接させて情報を入力すれば、これを認識できるタッチセンサ（ｔｏｕｃｈ ｓｅｎｓｏｒ）が提案された。

表示装置に用いられるタッチセンサは、表示パネル内部に内蔵されるインセル（Ｉｎ Ｃｅｌｌ）方式で実現されることもある。インセルタッチ方式の表示装置は、タッチセンサのタッチ電極と表示パネルの共通電極とを共有し、表示期間とタッチセンシング期間とを時分割駆動する方式を利用することもある。特に、表示パネルは、図１のように、複数のブロックＢ１、Ｂ２に分割され、分割されたブロック単位でディスプレイ駆動及びタッチセンシング駆動を行うことができる。例えば、第１のディスプレイ期間Ｔｄ１の間、第１のブロックＢ１のピクセルに入力映像のデータが書き込まれた後、第１のタッチセンシング期間Ｔｔ１の間、タッチセンサを駆動してタッチ入力をセンシングする。次いで、第２のディスプレイ期間Ｔｄ２の間、第２のブロックＢ２のピクセルに入力映像のデータが書き込まれた後、第２のタッチセンシング期間Ｔｔ２の間、タッチセンサを駆動してタッチ入力をセンシングする。

ディスプレイ期間の間、ゲート駆動部は、シフトレジスタ（ｓｈｉｆｔ ｒｅｇｉｓｔｅｒ）を用いてゲートラインに印加されるゲートパルスを順次シフト（ｓｈｉｆｔ）する。ゲートパルスは、入力映像のデータ信号に同期してデータ信号が充電されるピクセルを１ラインずつ順次選択する。ゲート駆動部のシフトレジスタは、従属的に接続されたステージを備える。シフトレジスタのステージは、従属的に接続されて、スタートパルスまたは前段ステージの出力を受信してＱノードを充電する。ディスプレイ期間が分割されずに連続されれば、シフトレジスタの全てのステージは、Ｑノード充電期間（以下、「Ｑ ｓｔａｎｂｙ期間」という）がほぼ２水平期間であって、同一である。

しかし、図２のように、ブロック単位でディスプレイ期間が分割され、その間でタッチセンシング期間が割り当てられれば、タッチセンシング期間直後、最初の出力を発生するステージのＱノードは、タッチセンシング期間の分だけ放電（ｄｅｃａｙ）されて、低い出力を発生する。ＦＨＤ（Ｆｕｌｌ Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）の場合、１水平期間は、ほぼ６．０μｓであり、タッチセンシング期間は、１００μｓ以上である。したがって、タッチセンシング期間直後、最初の出力を発生するステージのＱ Ｓｔａｎｂｙ期間は、１００μｓ以上であることに対し、それ以外の他のステージのＱ Ｓｔａｎｂｙ期間は、１２．０μｓ程度である。Ｑ Ｓｔａｎｂｙ期間が長いほど、Ｑノードの放電時間（ｄｅｃａｙ ｔｉｍｅ）が長くなるので、タッチセンシング期間直後、ディスプレイ期間が再び始まる最初のラインでラインディム（Ｌｉｎｅ Ｄｉｍ）現象が見えるようになる。

本発明に係るタッチセンサ内蔵型表示装置は、表示パネル、ディスプレイ駆動回路、タッチセンシング回路、及びシフトレジスタを備える。表示パネルは、第１及び第２のパネルブロックを備え、第１及び第２のパネルブロックは、各々タッチセンサが内蔵されたピクセルアレイからなる。ディスプレイ駆動回路は、ディスプレイ期間の間、第１及び第２のパネルブロック単位でピクセルに映像データを書き込む。タッチセンシング回路は、タッチセンシング期間の間、第１及び第２のパネルブロック単位でタッチセンサを駆動する。シフトレジスタは、ゲートラインに印加されるゲートパルスを順次出力する。シフトレジスタは、第１のパネルブロックに配列されるゲートラインにゲートパルスを印加する第１のステージグループ、第１のステージグループの最後のステージに従属的に連結されて、第１のキャリー信号を出力するブリッジステージ、及び第２のパネルブロックに配列されるゲートラインにゲートパルスを印加する第２のステージグループを備える。第２のステージグループの最初のステージは、第１のキャリー信号に応答して動作する。

本発明の利点及び特徴、そして、それらを達成する方法は、添付の図面とともに詳しく後述されている実施形態を参照すれば明らかになるであろう。しかし、本発明は、ここに説明される実施形態等に限定されるものではなく、他の形態として具体化されることもできる。

パネルブロック単位でディスプレイ及びタッチセンシングをする方法を示す図である。 パネルブロック単位でディスプレイ及びタッチセンシングをする方法を示す図である。 本発明に係る表示装置を示す図である。 本発明に係るピクセルアレイの平面を示す図である。 タッチ同期信号及び共通電圧のタイミングを示す図である。 本発明に係るシフトレジスタの構成を示す図である。 シフトレジスタのステージを示す図である。 第１実施形態に係るブリッジステージを示す図である。 図８に示されたステージの出力信号を示すタイミング図である。 比較例によるシフトレジスタを示す図である。 図１０に示されたシフトレジスタの出力信号を示すタイミング図である。 第２実施形態に係るブリッジステージを示す図である。 図１２のブリッジステージが適用されたシフトレジスタを示す図である。 図１２に示されたステージの出力信号を示すタイミング図である。

以下、添付された図面を参照して本発明の好ましい実施形態を説明する。明細書全体にわたって同じ参照符号は、実質的に同じ構成要素を意味する。以下の説明において、本発明と関連した公知技術あるいは構成に対する具体的な説明が本発明の要旨を不必要にあいまいにすると判断される場合、その詳細な説明を省略する。また、以下の説明において使用される構成要素の名称は、明細書作成の容易さを考慮して選択されたものでありうるし、実際、製品の部品名称とは相違することができる。

本発明のゲート駆動回路においてスイッチ素子は、ｎタイプまたはｐタイプＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）構造のトランジスタで実現されることができる。以下の実施形態においてｎタイプトランジスタを例示したが、本発明は、これに限定されないということに注意すべきである。トランジスタは、ゲート（ｇａｔｅ）、ソース（ｓｏｕｒｃｅ）、及びドレイン（ｄｒａｉｎ）を含む３電極素子である。ソースは、キャリア（ｃａｒｒｉｅｒ）をトランジスタに供給する電極である。トランジスタ内でキャリアは、ソースから流れ始める。ドレインは、トランジスタでキャリアが外部に出る電極である。すなわち、ＭＯＳＦＥＴにおけるキャリアの流れは、ソースからドレインへ流れる。ｎタイプＭＯＳＦＥＴ（ＮＭＯＳ）の場合、キャリアが電子（ｅｌｅｃｔｒｏｎ）であるため、ソースからドレインへ電子が流れ得るように、ソース電圧がドレイン電圧より低い電圧を有する。ｎタイプＭＯＳＦＥＴにおいて電子がソースからドレイン側へ流れるので、電流の方向は、ドレインからソース側へ流れる。ｐタイプＭＯＳＦＥＴ（ＰＭＯＳ）の場合、キャリアが正孔（ｈｏｌｅ）であるので、ソースからドレインへ正孔が流れ得るように、ソース電圧がドレイン電圧より高い。ｐタイプＭＯＳＦＥＴにおいて正孔がソースからドレイン側へ流れるので、電流がソースからドレイン側へ流れる。ＭＯＳＦＥＴのソースとドレインとは、固定されたものではないということに注意すべきである。例えば、ＭＯＳＦＥＴのソースとドレインとは、印加電圧によって変更されることができる。以下の実施形態においてトランジスタのソースとドレインとによって発明が制限されてはならない。

図３は、本発明に係るタッチセンサ内蔵型表示装置を示す図であり、図４は、タッチセンサに含まれるピクセルを示す図である。そして、図５は、駆動回路部が信号配線に出力する信号を示す図である。図３及び図４において、それぞれのタッチセンサ及びセンシングラインは、個別的に図面符号を表示したが、詳細な説明において各構成の位置を区分せずに通称するときは、タッチセンサＴＣ及びセンシングラインＴＷとして説明する。

図３〜図５に示すように、本発明に係るタッチセンサ内蔵型表示装置は、表示パネル１００、タイミングコントローラ１１０、データ駆動回路１２０、レベルシフタ１３０、ステージグループＳＧ、及びタッチセンシング回路１５０を備える。

表示パネル１００は、表示部１００Ａ及び非表示部１００Ｂを備える。表示部１００Ａには、映像情報を表示するためのピクセルＰ及びタッチセンサＴＣが配置される。非表示部１００Ｂは、表示部１００Ａの外側に配置される。

表示部１００Ａは、Ｎ個のパネルブロックＰＢ１〜ＰＢ［Ｎ］に分割され、各パネルブロックＰＢ単位で映像が表示され、タッチセンシングがなされる。パネルブロックＰＢ１〜ＰＢ［Ｎ］の各々は、ｋ（ｋは、自然数）個のピクセルラインを含み、それぞれのピクセルラインは、第１〜第ｋのゲートラインＧ１〜Ｇ［ｋ］と連結される。

表示パネル１００のピクセルアレイは、データラインＤＬ、ゲートラインＧＬ、データラインＤＬとゲートラインＧＬとの交差部に形成された薄膜トランジスタＴＦＴ、薄膜トランジスタＴＦＴに接続されたピクセル電極５、及びピクセル電極５に接続されたストレージキャパシタ（Ｓｔｏｒａｇｅ Ｃａｐａｃｉｔｏｒ、Ｃｓｔ）などを含む。薄膜トランジスタＴＦＴは、ゲートラインＧＬからのゲートパルスに応答してターンオンされて、データラインＤＬを介して印加されるデータ電圧をピクセル電極５に供給する。液晶層ＬＣは、ピクセル電極５に充電されるデータ電圧と共通電極７に印加される共通電圧Ｖｃｏｍとの間の電圧差により駆動されて、光が透過される量を調節する。

タッチセンサＴＣは、複数のピクセルと連結され、静電容量（ｃａｐａｃｉｔａｎｃｅ）タイプで実現されてタッチ入力を感知する。それぞれのタッチセンサＴＣには、複数のピクセルＰが含まれ得る。図４は、３×３行列方式で並べられた９個のピクセルＰが１つのタッチセンサＴＣに割り当てられた場合を図示している。共通電極７は、タッチセンサＴＣ単位で分割されるので、共通電極７が占める面積をタッチセンサＴＣと呼ぶことができる。各タッチセンサＴＣは、センシングラインＴＷが１つずつ割り当てられて連結される。例えば、１行１列のタッチセンサＴＣ［１、１］には、１行１列のセンシングラインＴＷ［１、１］が連結され、１行２列のタッチセンサＴＣ［１、２］には、１行２列のセンシングラインＴＷ［１、２］が連結される。

共通電極７は、ディスプレイ期間の間、ピクセルの基準電圧である共通電圧Ｖｃｏｍを受信し、タッチセンシング期間の間、タッチセンシング信号Ｖａｃを受信する。

非表示部ＮＡには、表示部ＡＡの外側に配置され、データラインＤＬ及びゲートラインＧＬを駆動するための駆動回路部ＩＣが配置される。

ディスプレイ駆動回路は、データ駆動部１２０とゲート駆動部１３０、１４０とを備えて入力映像のデータを表示パネル１００のピクセルＰに書き込む。ディスプレイ駆動回路は、１フレーム期間を複数のディスプレイ期間と、複数のタッチセンシング期間とに時分割し、前記ディスプレイ期間に前記ブロック単位でピクセルに入力映像のデータを書き込む。図５のように、１フレームは、Ｎ番のディスプレイ期間Ｔｄ１〜Ｔｄ［Ｎ］及びＮ番のタッチセンシング期間Ｔｔ１〜Ｔｔ［Ｎ］を含む。ディスプレイ期間とタッチセンシング期間とは互い違いになる。第１のディスプレイ期間Ｔｄ１の間には、第１のパネルブロックＰＢ１に映像データが書き込まれる。第１のタッチセンシング期間Ｔｔ１の間には、第１のパネルブロックＰＢ１内のタッチセンサを駆動する。

データ駆動部１２０は、タイミングコントローラから映像データを受信して正極性／負極性ガンマ補償電圧に変換して、正極性／負極性データ電圧を出力する。データ電圧は、データラインＤＬに供給される。

ゲート駆動部１３０、１４０は、タイミングコントローラの制御下にゲートラインＧＬにゲートパルスを順次供給する。ゲート駆動部から出力されたゲートパルスは、データ電圧に同期する。ゲート駆動部１３０、１４０は、タイミングコントローラ１１０と表示パネル１００のスキャンライン間に接続されたレベルシフタ（ｌｅｖｅｌ ｓｈｉｆｔｅｒ）１３０、及びステージグループＳＧを備える。レベルシフタ１３０は、タイミングコントローラ１１０から入力されるゲートクロックＣＬＫのＴＴＬ（Ｔｒａｎｓｉｓｔｏｒ−Ｔｒａｎｓｉｓｔｏｒ−Ｌｏｇｉｃ）ロジックレベル電圧をゲートハイ電圧ＶＧＨとゲートロー電圧ＶＧＬとでレベルシフティングする。ステージグループＳＧは、スタート信号ＶＳＴをゲートクロックＣＬＫに合わせてシフトさせ、順次ゲートパルスＧｏｕｔを出力するステージで構成される。

タイミングコントローラ１１０は、図示しないホストシステムから受信された入力映像のデータをデータ駆動部１２０に送信する。タイミングコントローラ１１０は、入力映像のデータと同期してホストシステムから受信された垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、データイネーブル信号Ｄａｔａ Ｅｎａｂｌｅ、ＤＥ、メインクロックＭＣＬＫなどのタイミング信号を用いてデータ駆動部１２０の動作タイミングを制御するためのデータタイミング制御信号と、ゲート駆動部１３０、１４０の動作タイミングを制御させるためのゲートタイミング制御信号とを出力する。タイミングコントローラ１１０は、ディスプレイ駆動回路とタッチセンシング回路１５０とを同期させる。

タッチセンシング回路１５０は、タイミングコントローラ１１０またはホストシステムから入力されるタッチイネーブル信号ＴＥＮに応答してタッチセンシング期間の間、タッチセンサを駆動する。タッチセンシング回路１５０は、タッチセンシング期間の間、タッチ駆動信号ＶａｃをセンシングラインＴＷを介してタッチセンサＴＣに供給してタッチ入力をセンシングする。タッチセンシング回路１５０は、タッチ入力有無によって変わるタッチセンサの電荷変化量を分析してタッチ入力を判断し、タッチ入力位置の座標を計算する。タッチ入力位置の座標情報は、ホストシステムに送信される。

図６は、本発明に係るシフトレジスタの構成を示す図であり、図７は、図６において第１のシフトレジスタのステージを示す図である。以下の説明において、「前段ステージ」は、基準になるステージの上部に位置することをいう。例えば、第ｉ（ｉは、Ｎ×ｋ未満の自然数）のステージＳＴｉを基準に、前段ステージは、第１のステージＳＴ１ないし第ｉ−１のステージＳＴ［ｉ−１］のうち、いずれか１つを指示する。「後段ステージ」は、基準になるステージの下部に位置することをいう。

図６及び図７に示すように、本発明に係るシフトレジスタは、第１〜第ＮのステージグループＳＧ１〜ＳＧ［Ｎ］及び第１〜第（Ｎ−１）のブリッジステージＢＳ１〜ＢＳ［Ｎ−１］を備える。

第ｊ（ｊは、Ｎ以下の自然数）のステージグループＳＧ［ｊ］は、第ｊのパネルブロックＰＢｊに属するゲートラインにゲートパルスを印加する。第１〜第ＮのステージグループＳＧ１〜ＳＧ［Ｎ］は、各々ｋ個のゲートパルスを出力するためのｋ個のステージを含む。例えば、第１のステージグループＳＧ１は、第１〜第ｋのステージＳＴＧ［１］〜ＳＴＧ［ｋ］を含む。

第１のステージグループＳＧ［１］において、第１〜第ｋのステージＳＴＧ［１］〜ＳＴＧ［ｋ］の出力信号は、後段ステージに印加されるキャリー信号となる。例えば、第１のゲートパルスＧｏｕｔ１は、第２のステージＳＴＧ２に印加され、第（ｋ−１）のゲートパルスＧｏｕｔ［ｋ−１］は、第ｋのステージＳＴＧ［ｋ］に印加される。そして、第ｋのゲートパルスＧｏｕｔ［ｋ］は、第１のブリッジステージＢＳ１に印加される。

ブリッジステージＢＳ１〜ＢＳ［Ｎ−１］の各々は、第１〜第ＮのステージグループＳＧ１〜ＳＧ［Ｎ］間に位置し、第１のキャリー信号ｃａｒｒｙ１を出力する。第１のキャリー信号ｃａｒｒｙ１は、後段ステージの第１のトランジスタＴ１に印加される。例えば、第１のブリッジステージＢＳ１が出力する第１のキャリー信号ｃａｒｒｙ１は、第２のステージグループＳＧ［２］の最初のステージＳＴＧ［ｋ＋１］に印加される。

図８は、各ステージの構成を示す図である。第１及び第２のステージグループのステージと第１実施形態に係るブリッジステージとは、同じ回路で実現されることができる。本明細書において、第１及び第２のステージグループのステージの構成を示す図面符号は、第１のステージの構成と区分するために、括弧内に表示された図面符号を使用する。そして、第１及び第２のステージグループの第１のトランジスタは、スタート制御トランジスタ、第２のトランジスタは、Ｑノード制御トランジスタと命名する。

図８に示すように、ブリッジステージＢＳは、プルアップトランジスタ（Ｐｕｌｌ−ｕｐ ｔｒａｎｓｉｓｔｏｒ、Ｔｐｕ）、プルダウントランジスタ（Ｐｕｌｌ−ｄｏｗｎ ｔｒａｎｓｉｓｔｏｒ、Ｔｐｄ）、第１〜第６のトランジスタＴ１〜Ｔ６を備える。

プルアップトランジスタＴｐｕは、Ｑノードに連結されるゲート電極、ブリッジクロックＢＣＬＫを印加されるドレイン電極、出力端Ｎｏｕｔに連結されるソース電極を備える。その結果、プルアップトランジスタＴｐｕは、Ｑノード電圧に応答して、ブリッジクロックＢＣＬＫが印加される間に第１のキャリー信号Ｃａｒｒｙ１を出力する。

プルダウントランジスタＴｐｄは、ＱＢノードに連結されるゲート電極、出力端Ｎｏｕｔに連結されるドレイン電極、及び低電位電圧ＶＳＳ入力端に連結されるソース電極を備える。プルダウントランジスタＴｐｄは、ＱＢノード電圧に応答して、出力端Ｎｏｕｔの電圧を低電位電圧ＶＳＳで放電させる。

第１のトランジスタＴ１は、スタート信号入力端ＶＳＴに連結されるゲート電極、高電位電圧ＶＤＤ入力端に連結されるドレイン電極、及びＱノードに連結されるソース電極を備える。スタート信号入力端ＶＳＴは、前段ステージのゲートパルスＧｏｕｔ［ｉ−１］を受信する。例えば、第１のブリッジステージＢＳ１のスタート信号入力端ＶＳＴは、第ｋのゲートパルスＧｏｕｔ［ｋ］を受信する。第１のトランジスタＴ１は、スタート信号入力端ＶＳＴの電圧に対応してＱノードを充電する。

第２のトランジスタＴ２は、後段信号入力端ＶＮＥＸＴに連結されるゲート電極、Ｑノードに連結されるドレイン電極、及び低電位電圧ＶＳＳ入力端に連結されるソース電極を備える。後段信号入力端ＶＮＥＸＴは、後段ステージのゲートパルスを受信する。例えば、第１のブリッジステージＢＳ１の後段信号入力端ＶＮＥＸＴは、第（ｋ＋１）のゲートパルスＧｏｕｔ［ｋ＋１］を受信する。第２のトランジスタＴ２は、後段信号入力端ＶＮＥＸＴの電圧に応答して、Ｑノードを低電位電圧ＶＳＳで放電させる。

第３のトランジスタＴ３は、ＱＢノードに連結されるゲート電極、Ｑノードに連結されるドレイン電極、及び低電位電圧ＶＳＳ入力端に連結されるソース電極を備える。第３のトランジスタＴ３は、ＱＢノードが充電されたときに、Ｑノードの電圧を低電位電圧ＶＳＳで放電させる。

第４のトランジスタＴ４は、後段信号入力端ＶＮＥＸＴに連結されるゲート電極、高電位電圧ＶＤＤ入力端に連結されるドレイン電極、及びＱＢノードに連結されるソース電極を備える。第４のトランジスタＴ４は、後段信号入力端ＶＮＥＸＴの電圧に応答して、ＱＢノードを高電位電圧ＶＤＤで充電させる。

第５のトランジスタＴ５は、スタート信号入力端ＶＳＴに連結されるゲート電極、ＱＢノードに連結されるドレイン電極、及び低電位電圧ＶＳＳ入力端に連結されるソース電極を備える。第５のトランジスタＴ５は、スタート信号入力端ＶＳＴの電圧に応答して、ＱＢノードを低電位電圧ＶＳＳで放電させる。

第６のトランジスタＴ６は、Ｑノードに連結されるゲート電極、ＱＢノードに連結されるドレイン電極、及び低電位電圧ＶＳＳ入力端に連結されるソース電極を備える。第６のトランジスタＴ６は、ＱＢノードの電圧に応答して、ＱＢノードを低電位電圧ＶＳＳで放電させる。

図９は、ブリッジステージの駆動信号及び主なノードの電圧変化を示すタイミング図である。

図９を参照して、ブリッジステージの動作を説明すれば、次のとおりである。

第１のディスプレイ期間Ｔｄ１が終了される前に、第ｋのステージＳＴＧ［ｋ］は、第ｋのゲートパルスＧｏｕｔ［ｋ］を出力する。第ｋのゲートパルスＧｏｕｔ［ｋ］は、第１のブリッジステージＢＳ１に配置された第１のトランジスタＴ１のゲート電極に印加される。

第１のブリッジステージＢＳ１の第１のトランジスタＴ１は、第ｋのゲートパルスＧｏｕｔ［ｋ］に応答して、Ｑノードを高電位電圧ＶＤＤでプリチャージング（ｐｒｅｃｈａｒｇｉｎｇ）させる。

第１のタッチセンシング期間Ｔｔ１の間、Ｑノードは、プリチャージングされた状態を維持する。

第１のタッチセンシング期間Ｔｔ１が終了された後に、第２のディスプレイ期間Ｔｄ２の開始時点で、プルアップトランジスタＴｐｕのドレイン電極は、ブリッジクロックＢＣＬＫを印加される。ブリッジクロックＢＣＬＫによってプルアップトランジスタＴｐｕのゲート電極であるＱノードは、ブートストラッピング（ｂｏｏｔｓｔｒａｐｐｉｎｇ）される。Ｑノードがブートストラッピングされる過程でプルアップトランジスタＴｐｕのゲート・ソース電位がしきい電圧Ｖｔｈに到達する場合、プルアップトランジスタＴｐｕは、ターンオンされる。ブリッジクロックＢＣＬＫは、第２のディスプレイ期間Ｔｄ２内で第（ｋ＋１）のゲートパルスＧｏｕｔ［ｋ＋１］が出力される前に印加される。第１のブリッジステージＢＳ１のプルアップトランジスタＴｐｕは、出力端Ｎｏｕｔを介して第１のキャリー信号Ｃａｒｒｙ１を出力する。

第１のキャリー信号Ｃａｒｒｙ１は、第（ｋ＋１）のステージＳＴＧ［ｋ＋１］のスタート制御トランジスタＴｖｓｔに印加される。第（ｋ＋１）のステージＳＴＧ［ｋ＋１］のスタート制御トランジスタＴｖｓｔは、第１のキャリー信号Ｃａｒｒｙ１に応答して、Ｑ１ノードをプリチャージさせる。Ｑ１ノードがプリチャージされた第（ｋ＋１）のステージＳＴＧ［ｋ＋１］は、プルアップトランジスタＴｐｕ＿Ｇに印加されるゲートクロックＣＬＫを用いて出力端Ｎｏｕｔ＿Ｇを充電させ、第（ｋ＋１）のゲートパルスＧｏｕｔ［ｋ＋１］を出力する。

前述したように、本発明に係るシフトレジスタは、タッチセンシング期間Ｔｔが終了された後に、最初のゲートパルスを出力するステージのＱノードを充電するためのブリッジステージＢＳを備える。その結果、パネルブロックの最初のステージのＱノードがタッチセンシング期間Ｔｔの間、放電されてゲートパルスＧｏｕｔが円滑に出力されないという問題点を改善できる。

図１０は、比較例によるシフトレジスタの構成を示す図であり、図１１は、図１０に示されたステージのタイミング図を示す図である。図１０に示されたそれぞれのステージＧＩＰは、第１実施形態のステージグループのステージと同じ回路で実現されることができる。

図１０及び図１１に示すように、比較例のステージは、前段ステージの出力をスタート信号ＶＳＴで受信してゲートパルスを出力する。第１のステージグループＢｌｏｃｋ＿１を駆動する期間と第２のステージグループＢｌｏｃｋ＿２を駆動する期間の間には、第１のタッチセンシング期間Ｔｔ１が存在する。

第９のステージＧＩＰ９は、第８のステージＧＩＰ８の出力をスタート信号ＧＩＰ＿ＶＳＴで受信してＱノードＧＩＰ９＿Ｑを充電する。そして、第９のステージＧＩＰ９は、ゲートクロックＧＩＰ９＿ＣＬＫが入力されれば、第９のゲートパルスＧｏｕｔ９を出力する。第９のステージＧＩＰ９は、ＱノードＧＩＰ９＿Ｑが充電された後から第１のタッチセンシング期間Ｔｔ１が経過した時点でゲートクロックＧＩＰ９＿ＣＬＫを受信する。その結果、第９のステージＧＩＰ９のＱノードＧＩＰ９＿Ｑは、第１のタッチセンシング期間Ｔｔ１の間放電されて、ゲートクロックＧＩＰ９＿ＣＬＫを受信してもブートストラッピングが円滑になされず、ゲートパルスＧｏｕｔ９を出力できないこともある。

これに対し、第１実施形態に係る表示装置においてパネルブロックの最初のステージ、例えば、ＳＴＧ［ｋ＋１］は、タッチセンシング期間Ｔｔが終了された後に、第１のブリッジステージＢＳ１が出力する第１のキャリー信号を用いて動作する。したがって、タッチセンシング期間Ｔｔの間、パネルブロックの最初のステージのＱノードが放電されてゲートパルスが出力されない現象を改善できる。

図１２は、第２実施形態に係るブリッジステージを示す図であり、図１３は、ブリッジステージの前段ステージ及び後段ステージを示す図である。図１４は、第２実施形態に係るブリッジステージの駆動信号及び主なノード電圧を示すタイミング図である。第２実施形態に係るシフトレジスタは、第１実施形態と同じ構成からなり、同じ動作でゲートパルスを出力する。以下、シフトレジスタの構成及び動作についての詳細な説明を省略する。

図１２に示されたステージは、ブリッジステージに限定される。すなわち、パネルブロックにゲートパルスを印加するステージの回路構成は、図８に示されたステージに基づいて説明する。

図１２〜図１４を参照して、第２実施形態に係るブリッジステージ及びその動作を説明すれば、次のとおりである。

第２実施形態に係るブリッジステージＢＳは、第１及び第２のプルアップトランジスタＴｐｕ１、Ｔｐｕ２、プルダウントランジスタＴｐｄ、第１〜第６のトランジスタＴ１〜Ｔ６を備える。

第１のプルアップトランジスタＴｐｕ１は、Ｑノードに連結されるゲート電極、第１のブリッジクロックＢＣＬＫ１を印加されるドレイン電極、第１の出力端Ｎｏｕｔに連結されるソース電極を備える。その結果、第１のプルアップトランジスタＴｐｕ１は、Ｑノード電圧に応答して、第１のブリッジクロックＢＣＬＫ１が印加される間に第１のキャリー信号Ｃａｒｒｙ１を出力する。

第２のプルアップトランジスタＴｐｕ２は、Ｑノードに連結されるゲート電極、第２のブリッジクロックＢＣＬＫ２を印加されるドレイン電極、第２の出力端Ｎｏｕｔ２に連結されるソース電極を備える。その結果、第２のプルアップトランジスタＴｐｕ２は、Ｑノード電圧に応答して、第２のブリッジクロックＢＣＬＫ２が印加される間に第２のキャリー信号Ｃａｒｒｙ１を出力する。

第１のディスプレイ期間Ｔｄ１が終了される前に、第ｋのステージＳＴＧ［ｋ］は、第ｋのゲートパルスＧｏｕｔ［ｋ］を出力する。第ｋのゲートパルスＧｏｕｔ［ｋ］は、第１のブリッジステージＢＳ１に配置された第１のトランジスタＴ１のゲート電極に印加される。

第１のブリッジステージＢＳ１の第１のトランジスタＴ１は、第ｋのゲートパルスＧｏｕｔ［ｋ］に応答して、Ｑノードを高電位電圧ＶＤＤでプリチャージング（ｐｒｅｃｈａｒｇｉｎｇ）させる。

第１のディスプレイ期間Ｔｄ１内で、第ｋのゲートパルスＧｏｕｔ［ｋ］が終了された後に、第１のブリッジステージＢＳ１のプルアップトランジスタＴｐｕのドレイン電極は、ブリッジクロックＢＣＬＫ２を印加される。ブリッジクロックＢＣＬＫによってプルアップトランジスタＴｐｕのゲート電極であるＱノードは、ブートストラッピング（ｂｏｏｔｓｔｒａｐｐｉｎｇ）される。Ｑノードがブートストラッピングされる過程でプルアップトランジスタＴｐｕのゲート・ソース電位がしきい電圧Ｖｔｈに到達する場合、プルアップトランジスタＴｐｕは、ターンオンされる。その結果、第１のブリッジステージＢＳ１の第２のプルアップトランジスタＴｐｕ２は、第２の出力端Ｎｏｕｔを介して第２のキャリー信号Ｃａｒｒｙ２を出力する。

第２のキャリー信号Ｃａｒｒｙ２は、前段ステージ、例えば、第ｋのステージＳＴＧ［ｋ］に配置されるＱノード制御トランジスタＴｎに印加される。第ｋのステージＳＴＧ［ｋ］のＱノード制御トランジスタＴｎは、第２のキャリー信号Ｃａｒｒｙ２に応答して、Ｑノードを放電させる。その結果、パネルブロックの最後のステージ、例えば、第ｋのステージＳＴＧ［ｋ］のプルダウントランジスタＴｐｄ＿Ｇは、ターン−オフ状態を維持する。

前述した第１実施形態において、パネルブロックＰＢの最後のステージに配置されたプルアップトランジスタＴｐｕは、タッチセンシングＴｔ１期間の間、高電位電圧を印加されるので、劣化が加速される。

これに対し、第２実施形態に係るブリッジステージＢＳは、タッチセンシング期間Ｔｔ前に出力される第２のキャリー信号Ｃａｒｒｙ２を用いて前段ステージのＱノードを放電させる。その結果、第２実施形態において、パネルブロックＢＰの最後のステージに配置されたプルアップトランジスタＴｐｕは、タッチセンシングＴｔ期間の間、低電位電圧を印加されるので、劣化が加速される現象を改善できる。

第１のブリッジクロックＢＣＬＫ１は、第２のディスプレイ期間Ｔｄ２内で第（ｋ＋１）のゲートパルスＧｏｕｔ［ｋ＋１］が出力される前に印加される。第１のブリッジステージＢＳ１の第１のプルアップトランジスタＴｐｕ１は、第１の出力端Ｎｏｕｔを介して第１のキャリー信号Ｃａｒｒｙ１を出力する。

第１のキャリー信号Ｃａｒｒｙ１は、後段ステージ、例えば、第（ｋ＋１）のステージＳＴＧ［ｋ＋１］の第１のトランジスタＴ１に印加される。第（ｋ＋１）のステージＳＴＧ［ｋ＋１］の第１のトランジスタＴ１は、第１のキャリー信号Ｃａｒｒｙ１に応答して、Ｑノードをプリチャージさせる。Ｑノードがプリチャージされた第（ｋ＋１）のステージＳＴＧ［ｋ＋１］は、プルアップトランジスタＴｐｕに印加されるゲートクロックＣＬＫを用いて出力端Ｎｏｕｔを充電させ、第（ｋ＋１）のゲートパルスＧｏｕｔ［ｋ＋１］を出力する。

以上、添付された図面を参照して本発明の好ましい一実施形態を説明したが、本発明の属する技術分野における通常の知識を有する者であれば、本発明がその技術的思想や必須的な特徴を変更せずに、他の具体的な形態で実施され得るということが理解できるであろう。したがって、以上で記述した一実施形態は、あらゆる面において例示的なものであり、限定的でないものと理解しなければならない。

Claims (3)

1. タッチセンシング回路を備える表示パネルのためのシフトレジスタ（１４０）であって、前記シフトレジスタは、
   最後のステージ（ＳＴＧ（ｋ））を備える第１のステージグループ（ＳＧ１）であって、前記最後のステージ（ＳＴＧ（ｋ））が、前記最後のステージ（ＳＴＧ（ｋ））のＱノードの電位およびゲートクロック（ＣＬＫ）に応答して、前記表示パネルの第ｋのゲートライン（ＧＬ（Ｋ））にゲートパルス（Ｇｏｕｔ（ｋ））を出力するように構成された、第１のステージグループ（ＳＧ１）と、
   前記最後のステージ（ＳＴＧ（ｋ））から前記ゲートパルス（Ｇｏｕｔ（ｋ））を受信ように、また、第１のキャリー信号（Ｃａｒｒｙ１）および第２のキャリー信号（Ｃａｒｒｙ２）を出力するように構成されたブリッジステージ（ＢＳ１）と、
   第１のステージ（ＳＴＧ（ｋ＋１））を備える第２のステージグループ（ＳＧ２）であって、前記第１のステージが、前記第１のキャリー信号（Ｃａｒｒｙ１）を受信するように、また、前記第１のステージ（ＳＴＧ（ｋ＋１））のＱノードの電位および前記ゲートクロック（ＣＬＫ）に応答して、前記第ｋのゲートラインに隣接する、前記表示パネルの第（ｋ＋１）のゲートライン（ＧＬ（Ｋ＋１））にゲートパルス（Ｇｏｕｔ（ｋ＋１））を出力するように構成された、第２のステージグループ（ＳＧ２）と、
   を備えており、
   前記ブリッジステージ（ＢＳ１）が、
   前記第１のステージ（ＳＴＧ（ｋ＋１））に前記第１のキャリー信号（Ｃａｒｒｙ１）を出力するように構成された第１のプルアップトランジスタ（Ｔｐｕ１）と、
   前記最後のステージ（ＳＴＧ（ｋ））に前記第２のキャリー信号（Ｃａｒｒｙ２）を出力するように構成された第２のプルアップトランジスタ（Ｔｐｕ２）と、
   プルダウントランジスタ（Ｔｐｄ）と、
   第１のトランジスタ（Ｔ１）と、
   第３のトランジスタ（Ｔ３）と、
   第５のトランジスタ（Ｔ５）と、
   第６のトランジスタ（Ｔ６）と、
   を備えており、
   前記第１のトランジスタ（Ｔ１）のドレイン電極は、高電位電圧（ＶＤＤ）に接続されており、
   前記第１のトランジスタ（Ｔ１）のソース電極は、前記ブリッジステージのＱノード（Ｑ）に接続されており、
   前記第１のトランジスタ（Ｔ１）のゲート電極は、前記最後のステージ（ＳＴＧ（ｋ））から前記ゲートパルス（Ｇｏｕｔ（ｋ））を受信するように構成されたスタート信号入力端（Ｖｓｔ）に接続されており、
   前記第３のトランジスタ（Ｔ３）のドレイン電極は、前記Ｑノード（Ｑ）に接続されており、
   前記第３のトランジスタ（Ｔ３）のソース電極は、低電位電圧（ＶＳＳ）に接続されており、
   前記第３のトランジスタ（Ｔ３）のゲート電極は、前記第６のトランジスタ（Ｔ６）のドレインに接続されており、
   前記第５のトランジスタ（Ｔ５）のソースは、前記低電位電圧（ＶＳＳ）に接続されており、
   前記第５のトランジスタ（Ｔ５）のゲートは、前記スタート信号入力端（Ｖｓｔ）に接続されており、
   前記第６のトランジスタ（Ｔ６）のソースは、前記低電位電圧（ＶＳＳ）に接続されており、
   前記第６のトランジスタ（Ｔ６）のゲートは、前記Ｑノード（Ｑ）に接続されており、
   前記第１のプルアップトランジスタ（Ｔｐｕ１）のドレインは、第１のブリッジクロック（ＢＣＬＫ１）に接続されており、
   前記第１のプルアップトランジスタ（Ｔｐｕ１）のソースは、前記プルダウントランジスタ（Ｔｐｄ）のドレインに接続されており、
   前記第１のプルアップトランジスタ（Ｔｐｕ１）のゲートは、前記Ｑノード（Ｑ）に接続されており、
   前記プルダウントランジスタ（Ｔｐｄ）のソースは、前記低電位電圧（ＶＳＳ）に接続されており、
   前記プルダウントランジスタ（Ｔｐｄ）の前記ゲートは、前記第３のトランジスタ（Ｔ３）の前記ゲートに接続されており、
   前記第５のトランジスタ（Ｔ５）の前記ドレインは、前記Ｑノード（Ｑ）に接続されており、
   前記第２のプルアップトランジスタ（Ｔｐｕ２）の前記ドレインは、第２のブリッジクロック（ＢＣＬＫ２）に接続されており、
   前記第２のプルアップトランジスタ（Ｔｐｕ２）の前記ソースは、前記プルダウントランジスタ（Ｔｐｄ）の前記ドレインに接続されており、
   前記第２のプルアップトランジスタ（Ｔｐｕ２）の前記ゲートは、前記Ｑノード（Ｑ）に接続されており、
   前記第１のステージグループ（ＳＧ１）の前記最後のステージ（ＳＴＧ（ｋ））は、前記第２のキャリー信号（Ｃａｒｒｙ２）に応答して、前記最後のステージ（ＳＴＧ（ｋ））のＱノードを放電するように構成されており、
   前記第２のステージグループ（ＳＧ２）の前記第１のステージ（ＳＴＧ（ｋ＋１））は、前記第１のキャリー信号（Ｃａｒｒｙ１）に応答して、前記第１のステージ（ＳＴＧ（ｋ＋１））のＱノードをプリチャージするように構成されている、
   シフトレジスタ。
2. 請求項１に記載のシフトレジスタ （１４０）と、
   ゲートクロック（ＣＬＫ）のＴＴＬ（Ｔｒａｎｓｉｓｔｏｒ−Ｔｒａｎｓｉｓｔｏｒ−Ｌｏｇｉｃ）電圧をゲートハイ電圧（ＶＧＨ）とゲートロー電圧（ＶＧＬ）とでシフトさせるレベルシフタ（１３０）と、
   を備えるゲート駆動部。
3. 複数のピクセル（Ｐ）および少なくとも１つのタッチセンサ（ＴＣ）を含む表示部 （１００Ａ）と、
   前記表示部のゲートラインにゲートパルスを出力するための、請求項２に記載のゲート駆動部と、
   タッチセンシング回路（１５０）と、
   を備える表示パネル（１００）。