JP5072489B2 - 表示装置およびその駆動方法、電子機器 - Google Patents
表示装置およびその駆動方法、電子機器 Download PDFInfo
- Publication number
- JP5072489B2 JP5072489B2 JP2007224924A JP2007224924A JP5072489B2 JP 5072489 B2 JP5072489 B2 JP 5072489B2 JP 2007224924 A JP2007224924 A JP 2007224924A JP 2007224924 A JP2007224924 A JP 2007224924A JP 5072489 B2 JP5072489 B2 JP 5072489B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- monitor
- circuit
- potential
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Description
液晶表示装置1は、図1に示すように、有効画素部2、垂直駆動回路(VDRV)3、および水平駆動回路(HDRV)4を有している。
各画素回路21は、スイッチング素子としての薄膜トランジスタ(TFT;thin film transistor)21と、TFT21のドレイン電極(またはソース電極)に画素電極が接続された液晶セルLC21と、TFT21のドレイン電極に一方の電極が接続された保持容量Cs21により構成されている。
これら画素回路21の各々に対して、走査ライン(ゲートライン)5−1〜5−mが各行ごとにその画素配列方向に沿って配線され信号ライン6−1〜6−nが各列ごとにその画素配列方向に沿って配線されている。
そして、各画素回路21のTFT21のゲート電極は、各行単位で同一の走査ライン5−1〜5−mにそれぞれ接続されている。また、各画素回路21のソース電極(または、ドレイン電極)は、各列単位で同一の信号ライン6−1〜6−nに各々接続されている。
そして、各画素回路21の液晶セルLC21の第2電極は、たとえば1水平走査期間(1H)毎に極性が反転するコモン電圧Vcomの供給ライン7に共通に接続されている。
すなわち、垂直駆動回路3から走査ライン5−1に対して走査パルスGP1が与えられたときには第1行目の各列の画素が選択され、走査ライン5−2に対して走査パルスGP2が与えられたときには第2行目の各列の画素が選択される。以下同様にして、走査ライン5−3,…,5−m対して走査パルスGP3,…,GPmが順に与えられる。
しかし、液晶電圧を0〜3.5Vで受けると、液晶の階調表示にダイナミックレンジを得ることができるが、これでは消費電流が多くなり、低消費電力化を図ることが困難となっている。
また、単純に電圧を低くすることも考えられるが、これでは、液晶の階調表示に十分なダイナミックレンジを得ることができない場合もある。
また、黒輝度を最適化しようとした際、白輝度が黒くなる(沈んでしまう)という不利益がある。
ΔVpix1=Vsig+(Ccs/Ccs+Clc)*ΔVcs−Vcom …(1)
図5は、図4の回路の有効画素部の具体的な構成例を示す回路図である。
また、有効画素部101に隣接して水平駆動回路103および垂直駆動回路102が形成されている。図4においては、有効画素部101の上側に水平駆動回路103が形成され、有効画素部101の左側に垂直駆動回路102が形成されている。
電源回路130は、外部からの液晶電圧VDD1を0〜3.5Vで受けると、液晶の階調表示にダイナミックレンジを得ることができるが、これでは消費電流が多くなることから、外部からの液晶電圧VDD1を0〜2.9Vで受けて低消費電力化を図っている。
電源回路130は、DC−DCコンバータを含み、たとえば図6に示すように、外部から液晶電圧VDD1(たとえば2.9V)が供給され、この電圧を図示しないインタフェース回路から供給されるマスタクロックMCKや水平同期信号Hsyncに同期して、5V系のパネル電圧VDD2(たとえば5.0V)に昇圧し、パネル内部の各回路に供給する。また、電源回路130は、パネル電圧VDD2(たとえば5.0V)をパネル外部のレギュレータRegに出力する。レギュレータRegはパネル内部の所定の回路で用いられる3.5V系電圧を生成し、パネル内部に供給する。
また、電源回路130は、内部パネル電圧として負電圧であるVSS2(たとえば−1.9V)、VSS3(たとえば−3.8V)を生成してパネル内部の所定回路(インタフェース回路等)に供給する。
このリファレンスドライバ140の構成については後で詳述する。
そして、この駆動方式による実駆動中において、モニタ回路における第1モニタ画素部107−1と第2モニタ画素部107−2の正負極性のモニタ画素電位(モニタ画素において、画素回路PXLCの接続ノードND201の電位に相当する)を平均化した電位を検出し、その結果を最適コモン電圧Vcom値、またはリファレンスドライバにフィードバックすることでコモン電圧Vcomのセンター値を自動調整するように構成されている。
また、本実施形態においては、後述するように、第1および第2モニタ画素部107−1,107−2から検出したモニタ画素電位に応じて有効画素部101の画素電位が任意の電位になるように、CSドライバから出力するストレージ信号CSを補正する。
このモニタ回路に構成機能、ストレージ信号CSの補正システムについては、後で詳述する。
なお、図5においては、図面の簡単化のために、4×4のマトリクス配列として示している。
なお、TFT201のドレインと、液晶セルLC201の第1画素電極と、保持容量Cs201の第1電極との接続点によりノードND201が形成されている。
各画素回路PXLCの保持容量Cs201の第2電極は、各行単位で同一のストレージライン105−1〜105−mにそれぞれ接続されている。
また、各画素回路PXLCのソース電極(または、ドレイン電極)は、各列単位で同一の信号ライン106−1〜106−nに各々接続されている。
そして、各画素回路PXLCの液晶セルLC201の第2画素電極は、1水平走査期間(1H)に極性が反転する、たとえば小振幅のコモン電圧VCOM(Vcom)の供給ライン112に共通に接続されている。
このコモン電圧Vcomについては後で更に詳述する。
すなわち、垂直駆動回路102は、ゲートライン104−1に対してゲートパルスGP1を与えて第1行目の各列の画素が選択し、ゲートライン104−2に対してゲートパルスGP2を与えて第2行目の各列の画素を選択する。以下同様にして、ゲートライン104−3,…,104−m対してゲートパルスGP3,…,GPmを順に与える。
たとえば、垂直駆動回路102は、第1行目のストレージライン105−1に第1レベルCSHを選択してストレージ信号CS1を印加した場合、第2行目のストレージライン105−2には第2レベルCSLを選択してストレージ信号CS2を印加し、第3行目のストレージライン105−3には第1レベルCSHを選択してストレージ信号CS3を印加し、第4行目のストレージライン105−4には第2レベルCSLを選択してストレージ信号CS4を印加し、以下同様にして交互に第1レベルCSHと第2レベルCSLを選択してストレージ信号CS5〜CSmをストレージライン105−5〜105−mに印加する。
また、第1行目のストレージライン105−1に第2レベルCSlを選択してストレージ信号CS1を印加した場合、第2行目のストレージライン105−2には第1レベルCSHを選択してストレージ信号CS2を印加し、第3行目のストレージライン105−3には第2レベルCSLを選択してストレージ信号CS3を印加し、第4行目のストレージライン105−4には第1レベルCSHを選択してストレージ信号CS4を印加し、以下同様にして交互に第2レベルCSLと第1レベルCSHを選択してストレージ信号CS5〜CSmをストレージライン105−5〜105−mに印加する。
そして、この駆動方式による実駆動中において、後述するように、モニタ回路における第1モニタ画素部107−1と第2モニタ画素部107−2の正負極性のモニタ画素電位(モニタ画素において、画素回路PXLCの接続ノードND201の電位に相当する)を平均化した電位を検出し、その結果を最適コモン電圧Vcom値、またはリファレンスドライバにフィードバックすることでコモン電圧Vcomのセンター値を自動調整するように構成されている。
また、本実施形態においては、第1および第2モニタ画素部107−1,107−2から検出したモニタ画素電位に応じて有効画素部101の画素電位が任意の電位になるように、CSドライバから出力するストレージ信号CSが補正される。
CSドライバ1020は、可変電源部1021と、電源部1021の正極側に接続された第1レベル供給ライン1022と、電源部1021の負極側に接続された第2レベル供給ライン1023と、第1レベル供給ライン1022または第2レベル供給ライン1023とを画素配列の各行毎に配線したストレージライン105−1〜105−mとを選択的に接続するスイッチSW1〜SWmを含んで構成されている。
後で詳述するように、このΔVcsと小振幅の交流のコモン電圧Vcomの振幅ΔVcomは、黒輝度および白輝度をともに最適化できるような値に選定される。
たとえば後述するように、白表示のときに液晶に印加される実効画素電位ΔVpix Wが0.5V以下の値となるようにΔVcsとΔVcomの値が決定される。
たとえばシフトレジスタは、垂直スタ−トパルスVSTを、垂直クロックVCKに同期にてシフト動作を行い、対応するゲートバッファに供給する。
また、垂直スタートパルスVSTは、有効画素部101の上部側から、または下部側から伝搬され、各シフトレジスタに順番にシフトインされていく。
したがって、基本的には、シフトレジスタVSRにより供給された垂直クロックにより各ゲートバッファを通して各ゲートライン104−1〜104−mが順番に駆動されていく。
映像信号Vsigのレベルは階調レベルに応じた電圧としてリファレンスドライバ140により形成される。
すなわち、0階調のみ容量カップリングによる昇圧処理を行わない。
たとえば階調表現を8ビットの64階調で表現しようとすると、図10(A)に示すように、0階調のみ昇圧部142の機能を用いず、1〜63階調の場合に昇圧部142の機能を用いる。
そして、リファレンスドライバ140のアナログバッファの入力電圧は、[0階調:0V],[1階調:0.72V],[63階調: 3.69V],[D-range:3.69V]となる。
このように、本実施形態においては、2.9Vで供給されても、電源電圧以上のダイナミックレンジを確保することができる。
すなわち、低電圧化におけるダイナミックレンジ確保を実現することができる。
図12は、図11の回路のタイミングチャートである。また、図13(A),(B)は昇圧処理がない場合とある場合の電圧波形を示す図である。
スイッチSW1−1の固定接点aがノードND2に接続され、作動接点bがノードND3に接続されている。
スイッチSW1−2の固定接点aが基準電位(たとえば接地電位GND)に接続され、作動接点bがノードND4に接続されている。
スイッチSW1−3の固定接点aがノードND5に接続され、作動接点bがノードND1に接続されている。
スイッチSW2−1の固定接点aがノードND3に接続され、作動接点bがノードND5に接続されている。
スイッチSW2−2の固定接点aがノードND4に接続され、作動接点bがノードND6に接続されている。
キャパシタC1の第1電極がノードND3に接続され、第2電極がノードND4に接続されている。
キャパシタC2の第1電極がノードND5に接続され、第2電極がノードND6に接続されている。
そして、NMOSトランジスタNT1のドレインが電源電圧BVDD2の供給ラインに接続され、ソースが接地電位GNDに接続され、その接続点によりノードND7が形成されている。NMOSトランジスタNT1のゲートがノードND5に接続されている。
しかし、そのまま駆動電圧を抑えてしまうと液晶への印加電圧も低くなってしまい望むべくダイナミックレンジを確保できない。それを避けるため昇圧回路で液晶の印加圧を昇圧させ望むべくダイナミックレンジを確保する。
そこで、図11の回路の昇圧回路をもって液晶への印加電圧を確保する。
動作としてはスイッチSW1−1〜SW1−3がオン(ON)の期間、スイッチSW2−1,SW2−2はオフ(OFF)である。その逆も然りでスイッチSW1−1〜SW1−3がOFFならばスイッチSW2−1,SW2−2はONである。
スイッチSW1−1〜SW1−3のON期間が終わると、次にスイッチSW2−1,SW2−2をONすることでキャパシタC1とC2が容量結合をおこし、その結果ΔVが発生する。
ここで、キャパシタC1の電荷をQ、C1,C2の合成容量の電荷をQ’とすれば下記の式が成立する。
Q = C1*Vin
Q’= (C1+C2)*ΔV
ここで、Vinは入力電圧、ΔVは底上げ電圧、C1は充電用キャパシタの容量、C2はチャージポンプ用キャパシタの容量を示している。
ΔV=Vin*C1/(C1+C2)となる。
Vg=Vin+ΔV
トランジスタNT1のソース電圧がVinのときは,すなわちスイッチSW1−1〜SW1−3がONのときにはスイッチSW3をOFFにし、Voutの電位がVinとならないように(ダイナミックレンジが狭まらないように)スイッチSW3を制御する必要がある。
しかし、ΔVを大きくしてしまうと階調表現の際、階調間の電圧差が大きくなってしまい色調に不良をきたす懸念点があるので注意が必要となる。
この回路を用いれば、低い電源電圧においても、液晶へは高電圧が印加でき、ダイナミックレンジの縮小を避けることができ、なおかつ低消費電力化が見込まれる。
図15は、図14の回路のタイミングチャートである。
図14の回路140Bは、図11の回路の構成要素に、オフセットキャンセル回路等が付加され、さらにスイッチSW4−1,SW4−2、スイッチSW5〜SW8、キャパシタC3,C4、電流源I1、ノードND8〜ND11が付加されている。
スイッチSW1−2は、PnMOSトランジスタにより構成され、パルスout1がゲートに供給され、オンオフ制御される。
スイッチSW1−3は、NMOSトランジスタとPMOSトランジスタのソース、ドレイン同士を接続した転送ゲートにより構成され、パルスout1その反転パルスxout1が各ゲートに供給され、オンオフ制御される。
スイッチSW2−1は、NMOSトランジスタとPMOSトランジスタのソース、ドレイン同士を接続した転送ゲートにより構成され、パルスout2その反転パルスxout2が各ゲートに供給され、オンオフ制御される。
スイッチSW2−2は、NMOSトランジスタとPMOSトランジスタのソース、ドレイン同士を接続した転送ゲートにより構成され、パルスout2その反転パルスxout2が各ゲートに供給され、オンオフ制御される。
このパルス発生回路は、2入力NANDゲートNA1、2入力ANDゲートAN1、およびインバータINV1,INV2により構成されている。
NANDゲートNA1は、第1入力に信号xPulse1が入力され、第2入力に信号PulseXが入力され、パルスout1を出力する。また、インバータINV1を介してパルスxout1が出力される。
ANDゲートAN1は、第1入力に信号Pulse2が入力され、第2入力に信号PulseXが入力され、パルスout2を出力する。また、インバータINV2を介してパルスxout2が出力される。
信号PulseXはハイ(High)レベルもしくはロー(Low)レベルの信号であり、ハイレベルの場合には昇圧動作が行われ、ローレベルの場合には通常動作が行われる。
スイッチSW4−2は、NMOSトランジスタとPMOSトランジスタのソース、ドレイン同士を接続した転送ゲートにより構成され、ノードND7とND8との間に接続され、パルスn1とその反転パルスxn1が各ゲートに供給され、オンオフ制御される。
スイッチSW5は、NMOSトランジスタとPMOSトランジスタのソース、ドレイン同士を接続した転送ゲートにより構成され、ノードND5とND8との間に接続され、パルスn2とその反転パルスxn2が各ゲートに供給され、オンオフ制御される。
スイッチSW6は、NMOSトランジスタとPMOSトランジスタのソース、ドレイン同士を接続した転送ゲートにより構成され、ノードND5とND9との間に接続され、パルスn3とその反転パルスxn3が各ゲートに供給され、オンオフ制御される。
スイッチSW7は、NMOSトランジスタとPMOSトランジスタのソース、ドレイン同士を接続した転送ゲートにより構成され、ノードND7とND9との間に接続され、パルスn4とその反転パルスxn4が各ゲートに供給され、オンオフ制御される。
スイッチSW8は、PMOSトランジスタにより構成され、ドレインがソースフォロワーであるトランジスタNT1のドレインに接続され、ソースが電源電圧BVDD2の供給ラインに接続され、ゲートに信号Nactが供給され、オンオフ制御される。
そして、オフセットキャンセル用キャパシタC3の第1電極がノードND10に接続され、第2電極がノードND8に接続されている。キャパシタC4の第1電極がノードND10に接続され、第2電極がノードND9に接続されている。
電流源I1はノードND7、すなわちトランジスタNT1のソースに接続されている。
その結果、スイッチSW1−1〜SW1−3がオンし、スイッチSW2−1,SW2−2がオフとなり、電荷QがキャパシタC1に充電される
また、時刻t1ではパルスn1とn4がハイレベルに切り替えられ、スイッチSW4−1,SW4−2、スイッチSW7がオンし、リファレンス電圧VrerfがキャパシタC3,C4に印加され、トランジスタNT1のゲート・ソース間に所定の電圧が供給され、トランジスタの閾値のオフセットキャンセル処理が行われる。
次に、時刻t2でパルスn1がローレベルに切り替えられ、スイッチSW4−1,SW4−2がオフとされた後、所定のタイミングでパルスn2がハイレベルに切り替えられる。これによりスイッチSW5がオンする。これにより、電圧VinがスイッチSW1−3、SW5、ノードND8、キャパシタC3に伝達され、キャパシタC4、スイッチSW7を通して、ノードND7に伝達される。
次に、時刻t3でパルスn2とn4がローレベルに切り替えられる。その結果、スイッチSW5とスイッチSW7がオフとなる。
以上でオフセットキャンセル動作が終了する。
次に、所定のタイミングでパルスn3とn5がハイレベルに切り替えられ、スイッチSW6とスイッチSW3がオンとなる。
この状態で、時刻t4で信号xPulse1がローレベルからハイレベルに切替えられる。その後、所定のタイミングで信号Pulse2がハイレベルに切り替えられる。その結果、スイッチSW1−1〜SW1−3がオフし、続いてスイッチSW2−1,SW2−2がオンとなる。これにより、キャパシタC1とC2が容量結合をおこし、その結果ΔVが発生する。このメカニズムは等価回路に関連付けて説明した通りである。
3.5V系で駆動した場合の電力7.5mWからおよそ5.5mWとなり、約33.3%の電力削減効果を実現できた。
図17(A),(B)に、第1モニタ画素部107−1および第2モニタ画素部107−2の1つのモニタ画素の構成例を示す。
なお、TFT301のドレインと、液晶セルLC301の第1画素電極と、保持容量Cs301の第1電極との接続点によりノードND301が形成されている。
第1モニタ画素回路PXLCM1の保持容量Cs301の第2電極は、各行単位で同一のストレージライン303に接続されている。
また、第1モニタ画素回路PXLCM1のソース電極(または、ドレイン電極)は、信号ライン304に接続されている。
そして、第1モニタ画素回路PXLCM1の液晶セルLC301の第2画素電極は、1水平走査期間(1H)に極性が反転する、たとえば小振幅のコモン電圧VCOM(Vcom)の供給ライン112に接続されている。
なお、TFT311のドレインと、液晶セルLC311の第1画素電極と、保持容量Cs311の第1電極との接続点によりノードND311が形成されている。
第2モニタ画素回路PXLCM2の保持容量Cs311の第2電極は、各行単位で同一のストレージライン313に接続されている。
また、第2モニタ画素回路PXLCM2のソース電極(または、ドレイン電極)は、信号ライン314に接続されている。
そして、第2モニタ画素回路PXLCM2の液晶セルLC311の第2画素電極は、1水平走査期間(1H)に極性が反転する、たとえば小振幅のコモン電圧VCOM(Vcom)の供給ライン112に接続されている。
また、第1モニタ水平駆動回路109−1および第2モニタ水平駆動回路109−2の基本的な機能は有効画素部101を駆動する水平駆動回路103と同様の機能を有している。
第1モニタ画素回路PXLCM1と第2モニタ画素回路PXLCM2は、たとえば1水平走査期間(1H)ごとに、交互に正極性画素と負極性画素となるよう駆動制御される。
そして、モニタ回路120は、この駆動方式による実駆動中において正極性(または負極性)の第1モニタ画素部107−1と負極性(まはは正極性)の第2モニタ画素部107−2の正負極性のモニタ画素電位(モニタ画素において、接続ノードND301,ND311の電位に相当する)を、検出出力回路110において平均化した中間電位を検出する。
モニタ回路120は、その結果を検出出力回路110の出力回路により出力し、コモン電圧Vcomのセンター値を自動調整する。
図18においては、図面の簡単化のために、モニタ垂直駆動回路108、第1モニタ水平駆動回路109−1および第2モニタ水平駆動回路109−2は省略してある。
また、図18においては、第1モニタ画素部107−1が正極性画素として駆動され、第2モニタ画素部107−2が負極性画素として駆動されている場合を例として示している。
また、液晶表示パネル(図4の液晶表示装置100)の外部には、出力端子TOおよび入力端子TIに接続されたコモン電圧Vcomの平滑用キャパシタC120が配置されている。
そして、モニタ回路120において、第1モニタ画素部107−1、第2モニタ画素部107−2、スイッチ121、およびスイッチ122により中間電位検出回路124が構成され、比較出力部123により出力回路125が構成されている。
スイッチ122の固定接点aが第2モニタ画素部107−2の検出電位の出力に接続され、作動接点bが比較出力部123の第1入力に接続されている。
すなわち、スイッチ121およびスイッチ122の作動接点bの出力側が接続され、その接続点(ノードND121)が比較出力部123の第1入力に接続されている。
比較出力部123は、センター値を自動調整したコモン電圧Vcomを出力端子TOに出力する。
PMOSトランジスタPT121のゲートとNMOSトランジスタNT121のゲートが比較器1231の出力に共通に接続されている。また、PMOSトランジスタPT121のドレインとNMOSトランジスタNT121のドレイン同士が接続され、その接続点(ノードND123)がソースフォロワー1233の入力に接続されている。
PMOSトランジスタPT121のソースが定電流源I121に接続され、定電流源I121が電源電位VDD2に接続されている。
NMOSトランジスタNT121のソースが定電流源I122に接続され、定電流源I122が基準電位VSS(たとえば接地電位GND)に接続されている。
定電流源付きインバータ1232は、CMOSインバータを形成し、その電源電位側(ソース側)および基準電位側(ソース側)に、たとえば500nA程度の定電流を供給する定電流源I121,I122が接続されている。
NMOSトランジスタNT122のゲートが定電流源付きインバータ1232の出力であるノードND123に接続されている。NMOSトランジスタNT122のドレインが電源電位VDD2に接続され、ソースが定電流源I123に接続され、その接続点(ノードND124)が比較器1231の第2入力と出力端子TOとの接続点であるノードND122に接続されている。
また、定電流源I123が基準電位VSS(たとえば接地電位GND)に接続されている。
そして、時刻t3で各行に独立して配線されているストレージライン105−1〜105−mから保持容量Cs201を介してカップリングを与えることにより画素電位を変化させ、液晶印加電圧を変調する。
所定時間電位を保持させた後、時刻t4で中間電位検出回路124のスイッチ121,122がオンにされると、ノードND121において両電位がショートされ、結果として平均化される。
図18および図19の例では、正極性画素である第1モニタ画素部107−1の第1モニタ画素回路PXLCM1の画素電位VpixlHが5.9Vで、負極性画素である第2モニタ画素部107−2の第2モニタ画素回路PXLCM2の画素電位Vpixlが−2.8Vである。
したがって、中間電位VMHLとして1.55Vが検出され、時刻t4において比較出力部123に入力される。
そして、比較出力部123により、中間電位検出回路124で検出した中間電位VMHLに追従するように、コモン電圧Vcomのセンター値が自動調整される。
これらの対策として、出荷時の検査工程において、最適なコモン電圧Vcomのセンター値を調整し出荷を行う必要がある。この検査工程においては調整回路等を別途設ける必要もあり、煩雑な手間を要する。
また、検査工程において、コモン電圧Vcomセンター値を最適に調整したとしても、使用中の温度、駆動方式、駆動周波数、バックライト(B/L)輝度、外光輝度の変化により、また連続使用により、コモン電圧Vcomのセンター値が最適値からシフトし、同様の問題が発生する。
しかし、本実施形態のように、コモン電圧Vcomのセンター値を最適値に調整することにより、実効画素電位変動に伴う画質への影響を抑止できる。
なお、図21中に示す電圧値等は理解を容易にするために示してあるものであり、実際の駆動時とは異なる場合もある。
正(+)極性と負(−)極性で画素電位Pix対Vcom電位差が均等なら輝度差が生じずフリッカが見えなくなる。
すなわち、Pix対Vcom電位が+/−極性とも等しくなり、映像信号Sigのセンター値が最適Vcom値となるはずである。
しかし、実際の最適なVcom値は映像信号Sigのセンター値より低い。これは、ゲートラインの立ち下がり時のカップリングにより、あるいは画素トランジスタであるTFT201における電流リークによるものと考えられる。
図22(A),(B)は、本実施形態に係る駆動方式において正(+)極性と負(−)極性で画素電位Pix対Vcom電位差の関係を示す図である。
TFT201のゲート(Gate)の+方向のカップリングは画素トランジスタTFT201がオンの期間であることから打ち消されるが、−方向のカップリングは打ち消せず画素電位がドロップする。
そうするとVcom電位=Sigセンター電位であると、Pix対Vcom電位が+/−極性で不均一となってしまい、最適なコモン電圧Vcomではなくなってしまう。
図23は、画素トランジスタのリーク要因を模式的に示す図である。
画素トランジスタのリークには、信号ラインへのリーク(TFTのソース(S)‐ドレイン(D)間のリーク)とゲートラインへの充放電によるリーク(TFTのソース(S)‐ゲート(G)間のリーク)が存在する。
S-D間リークとS-G間リークが複合された結果、画素電位(Pix電位)がドロップする。
これらによって、光による電流Ioffの増大や周波数による保持期間の変動などの影響を画素電位(Pix電位)が受けることになる。
図24(A),(B)において、破線はゲートカップリングおよび画素トランジスタのリークがない場合の波形を示し、実線はゲートカップリングおよび画素トランジスタのリークがある場合の波形を示している。
−極性側はS-D間リークとS-G間リークの方向が逆なので実際の方向はどちらのリークが多いかによる。
+極性側はS-D間リークとS-G間リークとも同じ方向で画素電位がドロップする方向へ向かう。
このように、ゲートカップリング、および、または画素トランジスタのリークにより画素電位がドロップ(降下)し、最適Vcom値が下方向にシフトする。
本実施形態によれば、検査工程においても、抑止できない画素トランジスタのオフリークによる実使用時の駆動周波数変動、温度、エージングによる影響を抑止できる。
また、本実施形態によれば、検査工程においても、抑止できない画素トランジスタの光リークによる実使用時の駆動周波数変動、温度、バックライト輝度、外光輝度による影響を抑止できる。
次に、本実施形態に係るモニタ画素部の画素配置について考察する。
この理由を以下に示す。
しかし、この構成では、モニタ画素は表示画素と同等の電位が必要なためモニタ画素部の構成を大きく変えることができず、有効画素部(有効表示領域)の上端もしくは下端にしか配置(横置き配置)できない。
また、表示画素と同じ駆動信号(制御信号)を使うことになるため制御信号の自由度が低い。また信号ラインも表示領域と共有しているので、信号ラインからのカップリングの影響も無視できないという問題もある。
本実施形態の駆動方式によれば、モニタ画素への書き込み後、1フレーム期間の中間にて検出を行うことで最適な補正を行うことが可能である。
しかし、図27に示すように、1フレーム期間の中間では表示画素により変動する信号ラインの影響を受けてモニタ画素電位が変動してしまうため、映像信号のブランキング期間の補正にせざるを得ない。
そして、上述したコモン電圧Vcomのセンター値の自動調整化システムのために必要な+極性、−極性の両極性画素の配置も困難である。
そこで、本実施形態においては、有効画素部101に隣接して独立に、第1モニタ画素部107−1、第2モニタ画素部107−2、モニタ垂直駆動回路108、モニタ水平駆動回路109−1、109−2を含むモニタ回路120が形成されている。
図28(A)に示すように、モニタ画素配置を横置きとしてゲートラインを共有するように構成した場合、隣接画素のゲートカップリングの影響を受ける。
また、図28(B)に示すように、モニタ画素配置を縦置きとしてゲートラインを共有した場合、自画素だけでなく隣接画素のゲートカップリングも同時に受けるので、画素電位がドロップする量が大きい。
そこで、本実施形態においては、以下に示すように、ゲートラインの配置をいわゆる入れ子に配置することにより、モニタ画素を縦置きとしても自ライン分のみのゲートカップリングとするように構成されることが好ましい。
画素配列の各行において、実際のモニタには用いない空駆動用の第1モニタ画素回路(図中、pixAで示している)領域ARA11と、実際のモニタ画素として用いる第2モニタ画素(図中、pixBで示している)領域ARA21が形成されている。
そして、各2分領域ARA1,ARA2においては、列方向において、第1モニタ画素領域ARA11と第2モニタ画素領域ARA21が行ごとに交互に配置されている。
したがって、第1モニタ画素pixAと第2モニタ画素pixBは、画素配列の列方向においてはジグザグに配置されることになる。
なお、TFT321のドレインと、液晶セルLC321の第1画素電極と、保持容量Cs321の第1電極との接続点によりノードND321が形成されている。
そして、第2モニタ画素pixBのノードND321が、導電性配線たとえばITOにより接続されている。そして、4行2列目の第2モニタ画素回路PXLCM42のノードND321が検出出力回路110に接続される。
図29の例では、実際のモニタ画素として、画素回路PXLCM13、PXLCM22、PXLCM33、およびPXLCM42が割り当てられている。
また、同一列に配列された第1モニタ画素pixAおよび第2モニタ画素pixBのソース電極(または、ドレイン電極)は、それぞれ信号ラインL322−1〜L322−4に接続されている。
そして、第1モニタ画素pixAおよび第2モニタ画素pixBの第2画素電極は、1水平走査期間(1H)に極性が反転する、たとえば小振幅のコモン電圧VCOM(Vcom)の供給ラインに接続されている。
次に、第2ゲートラインGT2を駆動して第2モニタ画素pixBが本駆動される。この場合、ゲートカップリングは自画素分だけで、隣接画素のゲートカップリングを受けることがない。したがって、画素電位がドロップする量を有効画素部101の画素回路PXLCと同等にすることが可能となる。
このように、本実施形態においては、ゲートラインの配置をいわゆる入れ子に配置することにより、モニタ画素のゲートカップリングを自ライン分のみとすることができる。
これにより、モニタ回路120の構成回路、すなわち第1モニタ画素部107−1、第2モニタ画素部107−2、モニタ垂直駆動回路108、モニタ水平駆動回路109−1、109−2の配置も容易となる。
図4のように、有効画素部101に隣接して図中右側にモニタ回路120の全ての構成回路を配置することも可能な他、種々の態様で配置することが可能である。
たとえば図31(A)に示すように、有効画素部101の図中の右側および上側に分けて配置することも可能である。また、図31(B)に示すように、第1モニタ画素部107−1、第2モニタ画素部107−2を並列に配置し、モニタ水平駆動回路を並列に配置することも可能である。
そこで、本実施形態では、このモニタ電位の目的電位からのシフトを調整する回路を採用している。
この電位が有効画素のVcom電位と一致するはずであるが、モニタ画素と表示画素(有効画素)を独立に配置していると、たとえば図32に示すように、液晶セルギャップ、層間絶縁膜などのパネル面内バラツキによって表示画素と物性値の差異ができてしまう可能性がある。
たとえば、液晶セルギャップのバラツキによって液晶容量に影響があり、層間絶縁膜のバラツキによって、たとえば保持容量、TFTのゲート寄生容量、トランジスタ特性に影響がある。
このような場合、モニタ回路で誤差が生じ目標値からシフトするおそれがある。
この問題は、たとえば以下に示す、二通りの異なる方法およびそれらの組み合わせにより解決することが可能である。
第1は、このモニタ画素にそれぞれ異なる振幅の信号を書き込み検出画素電位のオフセットを行い補正する方法である。
第2は、モニタ画素に容量を付与し検出画素電位をオフセットさせて補正する方法である。
これらに第1の方法または第2の方法、あるいは両方法の組み合わせによってシフト分をキャンセルすることが可能となる。
書き込み回路1091−1,1091−2は、デジタルアナログコンバータDACと増幅器ampを有する。
図35の例では、分割抵抗群DRG1、DRG2の各分割抵抗はスイッチSWによって切り替えるように構成されているが、この他にもたとえばレーザリペアによって抵抗を切り離して制御する方法も採用することが可能である。
正極性モニタ画素、負極性モニタ画素の両方に容量COFをつけ、レーザリペアやスイッチングにより、付加容量を調整することにより、検出画素オフセットが可能となる。
図37の例は、オフセットスイッチSWOFのスイッチングにより容量を付加する例を示している。
そして、スイッチSW107−1のゲート電極(制御電極)がインバータINV107を介してオフセット信号SOFSTの供給ラインに接続され、スイッチSW107−2のゲート電極(制御電極)がオフセット信号SOFSTの供給ラインに接続されている。
図28の例では、第1モニタ画素部107−1が正極性画素、第2モニタ画素部107−2が負極性画素として示している。また、図38の例では、検出画素電位をショートさせ平均化させるためのスイッチ121,122はトランジスタにより形成されている。
一方、未検出期間はオフセット信号SOFSTがハイレベルに設定されてノードND301、ND311に対して付加容量はCOF107−1、COF107−2が接続されない。
また、付加容量接続期間は、付加容量が接続されているので、CSカップリング量が減少する。
図41(1),(2)は、付加容量値を変更した場合の画素電位波形を示す図である。
次式に上記(2)式を用いて図33の[1],[2]の条件に付加容量を変更した場合のコモン電圧Vcomのセンター値comを示す。
あるいは、レーザによって物理的に切り離し付加容量COFの定数を設定することも可能である。
この構成において、ショートする動作後、モニタ画素の検出画素電位をショートさせる処理を行う場合と行わない場合では、電位の偏りが生じ、焼きつきなど画素機能が劣化するおそれがある。
そこで、本実施形態では、検出画素電位のショート処理後再書き込みを行うように構成して電位の偏りを是正し、電気的保護を行うようにする。
通常液晶の駆動は、図43(A)に示すように、交流で行い電位の偏りを生じさせないようにする。
しかし、交互にモニタ画素電位検出を行うようなスイッチのショート、オープン状態を繰り返すようなシステムでは、図43(B)に示すように、電位の偏りが生じる懸念がある。
ショートすると−極性にかかっている期間が短くなってしまうので電位が偏る。
図43の例では負極性側が短い状況だが対になる検出画素では逆に正極性が短いケースとなる。
そのため、検出完了後に再びショート前と同じ電位を書き込む。
この再書き込みを行う前に一旦再書き込み準備を行う必要がある。このシステムについて後述する。
初回書き込み時に一旦カップリングをしてしまうため再書き込み時にはこのCSカップリングを与えるためには工夫が必要である。
そのため、準備動作として一旦CSカップリング方向とは逆方向に振る(画素極性によってH/Lの方向は変わる)。すなわち、準備動作として一旦CSカップリング方向とは逆方向にCSカップリングを行う。
無論、逆方向に振ることにより画素電位も影響を受けるが、再書き込み用のゲートパルスが来る直前の位置で行うと正規の信号で書き直されるので影響をキャンセルできる。
また、図47(A),(B)は、図46の回路のタイミングチャートである。
このCSリセット回路407は、ストレージ信号CSの極性を認識し現在と逆の方向にリセット(再書き込み準備)を行う。その際に再書き込み直前に準備できるように前段のシフトレジスタ403のパルスV2を使う。
また、逆方向に振るために現在の極性を判定する必要がある。そのために極性に同期した極性認識パルスPOLを入力している。
また、マスク中はCSリセット信号Cs resetは出力されないように構成されている。
この例では、パルスV3のタイミングで画素書き込みが行われる。
また、図49(A),(B)は、図48の回路のタイミングチャートである。
図48の電位偏り抑止回路400Aは、リセットされている期間が長くなるが無視できるほどの期間であれば有用である。
そこで、時定数の小さいモニタ画素側に調整用抵抗を設ける。より具体的には、モニタ画素のゲートラインの形状を工夫し抵抗となるようにする。それにより有効画素と時定数が一致させて上記課題を解決する。
図50(A)〜(C)に示すように、ゲート波形のなまりにより、液晶容量Cclより電荷再注入が起こり、画素電位がずれる。
ゲート波形のなまり方が違うとモニタ画素(検出画素)電位のずれが生じる。その結果、補正機能が正常に動作しない場合が発生するおそれがある。
次に、本実施形態に係るコモン電圧Vcomの値について説明する。
たとえば後述するように、白表示のときに液晶に印加される実効画素電位ΔVpix Wが0.5V以下の値となるようにΔVcsとΔVcomの値が決定される。
小振幅ΔVcomの値は、極力小さい振幅、たとえば10mV〜1.0V程度の振幅が良い。理由は、それ以外であるとオーバドライブによる応答速度の改善、音響のノイズ低減などの効果が小さくなってしまうためである。
たとえば、白表示のときに液晶に印加される実効画素電位ΔVpix Wが0.5Vより低い値となるようにΔVcsとΔVcomの値が決定される。
以下、本実施形態に関わる容量結合駆動方式についてさらに詳細に説明する。
図54(A)がゲートパルスGP Nを、図54(B)がコモン電圧Vcomを、図54(C)がストレージ信号CS Nを、図54(D)が映像信号Vsigを、図54(E)が液晶セルに印加される信号Pix Nをそれぞれ示している。
また、ストレージ信号CS Nは、有効画素部101の各ゲートライン毎に対応して独立に配線された各ストレージライン105−1〜105−m毎に第1レベル(CSH、たとえば3V〜4V)または第2レベル(CSL、たとえば0V)のいずれかに選択して与える。
このように駆動された場合の、液晶に印加される実効画素電位ΔVpixは次式で与えられる。
数(7)において、近似式の第2項{(Ccs/Ccs+Clc)*ΔVcs}が液晶誘電率の非線形性により白輝度側が黒くなる(沈む)要因となる項であり、近似式の第3項{(Ccl/Ccs+Clc)*ΔVcom/2}が液晶誘電率の非線形性により白輝度側を白くする(浮かせる)項である。
すなわち、近似式の第2項の低電位(白輝度側)が黒くなる(沈む)傾向部分が第3項により低電位側を白くする(浮かせる)機能により補償するように動作する。
そして、黒輝度および白輝度をともに最適化できるような値に選定することで、最適なコントラストを得ることができる。
そのため、白輝度を最適化するためには、白表示のときに液晶に印加される実効画素電位ΔVpix Wが0.5V以下とする必要がある。したがって、実効画素電位ΔVpix Wが0.5V以下となるようにΔVcsとΔVcomの値が決定される。
図57において、横軸が映像信号電圧Vsigを、縦軸が実効画素電位ΔVpixをそれぞれ示している。また、図57中、Aで示す線が本発明の実施形態に係る駆動方式の特性を、Cで示す線が関連する容量結合駆動方式の特性を、Bで示す線が通常の1HVcom駆動方式の特性を示している。
図58において、横軸が映像信号電圧Vsigを、縦軸が輝度をそれぞれ示している。また、図58中、Aで示す線が本発明の実施形態に係る駆動方式の特性を、Bで示す線が関連する容量結合駆動方式の特性を示している。
また、数(9)に関連する容量結合駆動方式の上記数(1)に具体的な数値を設定した場合の黒表示のときと、黒表示のときの実効画素電位ΔVpix Bと実効画素電位ΔVpix Wの値を示す。
白表示のときは、数(9)に示すように、関連する駆動方式の実効画素電位ΔVpix Wは0.5V以上の0.8Vとなり、図56(B)に関連付けて説明したように白輝度が沈んでしまう。
これに対して、本実施形態に係る駆動方式の実効画素電位ΔVpix Wは0.5V以下の0.4Vとなり、図56(B)に関連付けて説明したように白輝度が最適化される。
すなわち、モニタ回路120の正極性または負極性の第1モニタ画素部107−1、および、負極性または正極性の第2モニタ画素部107−2の検出画素電位に応じてリファレンスドライバに補正をかけるシステムは、映像信号Sigの電位Vsigの補正系として機能する。
Vcom補正系110Aは、主構成要素として比較器(Cmp)1101、アンプ(Amp)1102を含む。
Vcs補正系111Aは、主構成要素として比較器(Cmp)1111、アンプ(Amp)1112を含む。
Vsig補正系113は、主構成要素として比較器(Cmp)1131、アンプを含むリファレンスドライバ1132を含む。
なお、図59に示す検出画素部(モニタ画素部)107A,107B,107Cは、モニタ回路120の正極性または負極性の第1モニタ画素部107−1、および、負極性または正極性の第2モニタ画素部107−2と同等の機能構成を含む。
しかし、これでは回路面積の増大を招く。
そこで、本実施形態においては、図60に示すように、1つの検出画素部107を形成し、この検出画素電位出力をスイッチ回路114によりスイッチングして各Vcom補正系110A、Vcs補正系111A、およびVsig補正系113に選択的に入力させる。
なお、図60は、本実施形態に係る複数の補正系で一つの検出画素部(モニタ画素部)を共用する構成例を示す図である。
これにより、一系統の検出画素部107のみで複数系統の補正を行うことが可能となり、各補正系の独立配置が可能となる。
図61(B)は、任意に重み付けを行ってスイッチングする例を示し、この例はVcomを重み付けした場合である。
この場合、検出画素部の検出画素電位をVcom補正系110Aに2回続けて、あるいは3回続けて入力させた後、スイッチングしてVcs補正系111A、Vsig補正系113に入力させる。
図61(C)は1フィールドごとにスイッチングする例を示している。
図61(D)は1/2フィールドごとにスイッチングする例を示している。
図62には、各Vcom補正系110A、Vcs補正系111A、およびVsig補正系113を外付けIC130に搭載した例を示している。
図63(A)〜(C)は、補正系を二系統ずつ選択する構成例を示す図である。
図63(B)の例は、Vcom補正系110AとVcs補正系111Aの二系統の補正系を設け、各補正系にスイッチ回路114Aにより検出画素部107の検出画素電位を選択的に入力させる。
図63(C)の例は、Vcom補正系110AとVsig補正系113の二系統の補正系を設け、各補正系にスイッチ回路114Aにより検出画素部107の検出画素電位を選択的に入力させる。
図65は、図64の回路のスイッチングのタイミング例を示す図である。
なお、図64においては、第1モニタ画素部107−1が正極性画素として駆動され、第2モニタ画素部107−2が負極性画素として駆動されている場合を例として示している。
スイッチSW10−1とSW20−1をVcom調整用画素(pix)電位処理部115に接続し、この画素電位処理部115の出力がVcom補正系110Aの比較器1101に供給される。
また、スイッチSW10−2とSW20−2をVcs調整用画素(pix)電位処理部116に接続し、この画素電位処理部116の出力がVcs補正系111Aの比較器1111に供給される。
そして、スイッチSW10−1,SW20−1とスイッチSW10−2とSW20−2は交互にオンオフされる。
このような構成において、両極性の検出画素電位からVcom用検出、Vcs用検出を1フィールド(F)ごとに交互に行い、それぞれの比較結果を見てVcom補正系110A、Vcs補正系111Aに入力させる。
シフトレジスタにおいては、垂直クロックのレベルシフト動作が行われ、かつ、それぞれ異なる遅延時間で遅延される。たとえばシフトレジスタにおいては、垂直スタ−トパルスVSTが、垂直クロックVCKに同期にてシフト動作が行われ、対応するゲートバッファに供給される。
また、垂直スタートパルスVSTは、有効画素部101の上部側から、または下部側から伝搬され、各シフトレジスタに順番にシフトインされていく。
したがって、基本的には、シフトレジスタVSRにより供給された垂直クロックにより各ゲートバッファを通して各ゲートライン104−1〜104−mが順番に駆動されていく。
たとえば、第1行目のストレージライン105−1に第1レベルCSHを選択してストレージ信号CS1が印加された場合、第2行目のストレージライン105−2には第2レベルCSLが選択されてストレージ信号CS2が印加され、第3行目のストレージライン105−3に第1レベルCSHが選択されてストレージ信号CS3が印加され、第4行目のストレージライン105−4には第2レベルCSLが選択されストレージ信号CS4が印加され、以下同様にして交互に第1レベルCSHと第2レベルCSLが選択されストレージ信号CS5〜CSmがストレージライン105−5〜105−mに印加される。
このストレージ信号は、モニタ回路120のモニタ画素部107−1,107−2の画素電位が検出されて、この検出電位に基づいてVcs補正系111Aにおいて、任意の電位になるように補正される。
このコモン電圧Vcomのセンター値がモニタ回路路120のモニタ画素部107−1,107−2の検出画素電位に基づいてVcom補正系110Aにおいて最適値に調整される.
たとえば、まず、R対応のセレクタスイッチが導通状態に駆動制御されてRデータが各信号ラインに出力されてRデータが書き込まれる。Rデータの書き込みが終了すると、G対応のセレクタスイッチのみが導通状態に駆動制御されてGデータが各信号ラインに出力されて書き込まれる。Gデータの書き込みが終了すると、B対応のセレクタスイッチのみが導通状態に駆動制御されてBデータが各信号ラインに出力されて書き込まれる。
このとき、コモン電圧Vcomは一定値ではなく小振幅ΔVcom(10mV〜1.0V)で交番信号として供給される。
これにより、黒輝度のみならず白輝度も最適化されている。
また、コモン電圧Vcomのセンター値を最適値に調整することにより、実効画素電位変動に伴う画質への影響を抑止できる。
これにより、モニタ回路120の構成回路、すなわち第1モニタ画素部107−1、第2モニタ画素部107−2、モニタ垂直駆動回路108、モニタ水平駆動回路109−1、109−2の配置も容易となる。
また、モニタ画素部専用の垂直および水平駆動回路を有効画素部101とは別個に持つことが可能となり、前述した信号ラインの振幅の問題でブランキング期間中しか検出できないという問題も解決することができる。
これにより、ショートする動作後、モニタ画素の検出画素電位をショートさせる処理を行う場合と行わない場合とで、電位の偏りが生じことがなくなり、焼きつきなどの画素機能が劣化するおそれがなくなる。
すなわち、本実施形態の前後段の信号に依存せず、自段の信号のみで制御可能となっている。
本発明のコモン電圧Vcomのセンター値の自動調整システムは、この容量結合駆動方式のみならず、通常の1HVcom反転駆動方式にも適用可能である。
この場合、対向共通電極(Vcom)が1H反転に同期してTFT側画素電極がカップリングを受けるため、正(+)極性と負(−)極性が同時に存在しない。
そのため、モニタ画素の画素電位の検出に工夫が必要となる。
また、図68は図67の回路の波形例を示す図である。
検出回路500においては、まず、スイッチSW505、SW506をオンにして、比較増幅器501の入出力を接続してリセットして、リファレンス電圧VrefをキャパシタC503にチャージさせる。そして、スイッチSW505、SW506をオフする。
次に、正(+)極性と負(−)極性のモニタ画素部にそれぞれ(1/2)Sig電圧を入れ、1Hずらしたタイミングで容量結合させ、その後、その2つの容量を再度容量結合させることで、VcomDC値を決定する。
スイッチSW501をオンにして画素PIXAの容量C1Aをある1H期間にキャパシタC501に溜める。次のスイッチSW502をオンにして1Hにて画素PIXBも同様の動作を行い、その容量C1BをキャパシタC502に溜める。
その後、スイッチSW503〜SW504をオンにしてキャパシタC501とC502に蓄えられた電荷を結合させることで平均化を行う。
この場合も、煩雑な手間を要する出荷時の検査工程が不要で、使用中の温度、駆動方式、駆動周波数、バックライト(B/L)輝度、外光輝度の変化により、コモン電圧Vcomのセンター値が最適値からシフトしたとしても、コモン電圧Vcomのセンター値を使用状況に応じた最適な値に保持することが可能となり、フリッカの発生を適応的に抑止できる利点がある。
また、コモン電圧Vcomのセンター値を最適値に調整することにより、実効画素電位変動に伴う画質への影響を抑止できる。
以上説明した実施形態に係る表示装置は、直視型映像表示装置(液晶モニタ、液晶ビューファインダ)、投射型液晶表示装置(液晶プロジェクタ)の表示パネル、すなわちLCD(liquid crystal display)パネルとして用いることが可能である。
このような構成の携帯電話機において、表示部630にはたとえば液晶表示装置が用いられ、この液晶表示装置として、先述した実施形態に係るアクティブマトリクス型液晶表示装置が用いられる。
また、狭ピッチ化が可能で、狭額縁化を実現でき、また表示装置の低消費電力化を図ることができ、よって端末本体の低消費電力化が可能になる。
電圧
Claims (6)
- スイッチング素子を通して映像用画素データを書き込む複数の画素回路がマトリクス状に配置された有効画素部と、
上記有効画素部の上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための複数の走査ラインと、
上記画素回路の行配列に対応するように配置された複数の容量配線と、
上記画素回路の列配列に対応するように配置され、上記映像用画素データを伝搬する複数の信号ラインと、
上記複数の走査ライン、および上記複数の容量配線を選択的に駆動する第1駆動回路と、
上記信号ラインを駆動する第2駆動回路と、を有し、
上記第2駆動回路は、
昇圧機能を有し、階調表現にはダイナミックレンジが不十分なレベルの入力電圧を昇圧した電圧または昇圧していない電圧を上記信号ラインへの信号として出力する電圧駆動回路を含み、当該回路は、所定の階調のみ上記昇圧機能を作動させず、他の階調は当該レベルに応じた電圧に昇圧して出力する機能を有する
表示装置。 - 上記電圧駆動回路は、電圧変化の大きい黒側のみ上記昇圧機能を作動させない
請求項1記載の表示装置。 - 上記電圧駆動回路は、
容量のカップリングによる昇圧機能を有し、0階調時に当該カップリングを行わない
請求項2記載の表示装置。 - 上記有効画素部と別個に形成された正極性、負極性のモニタ画素の検出電位を平均化した電位を検出して所定の周期でレベルが切り替わるコモン電圧信号のセンター値を修正可能なモニタ回路、を有し、
上記有効画素部に配列された各画素回路は、
第1画素電極および第2画素電極を有する表示エレメントと、
第1電極および第2電極を有する保持容量と、を含み、
上記表示エレメントの第1画素電極と上記保持容量の第1電極と上記スイッチング素子の一端子が接続され、
上記保持容量の第2電極が対応する行に配列された上記容量配線に接続され、
上記表示エレメントの第2画素電極には所定の周期でレベルが切り替わるコモン電圧信号が印加される
請求項1記載の表示装置。 - スイッチング素子を通して映像用画素データを書き込む複数の画素回路がマトリクス状に配置された有効画素部と、
上記有効画素部の上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための複数の走査ラインと、
上記画素回路の行配列に対応するように配置された複数の容量配線と、
上記画素回路の列配列に対応するように配置され、上記画素データを伝搬する複数の信号ラインと、
上記複数の走査ライン、および上記複数の容量配線を選択的に駆動する第1駆動回路と、
上記信号ラインを駆動する第2駆動回路と、
を有する表示装置の駆動方法であって、
上記第2駆動回路で、上記信号ラインに階調表現に応じたレベルの信号を出力するに際し、階調表現にはダイナミックレンジが不十分なレベルの入力電圧を供給し、当該入力電圧を、所定の階調のみ昇圧機能を作動させず、他の階調は当該レベルに応じた電圧に昇圧して出力する
表示装置の駆動方法。 - 表示装置を備えた電子機器であって、
上記表示装置は、
スイッチング素子を通して映像用画素データを書き込む複数の画素回路がマトリクス状に配置された有効画素部と、
上記有効画素部の上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための複数の走査ラインと、
上記画素回路の行配列に対応するように配置された複数の容量配線と、
上記画素回路の列配列に対応するように配置され、上記画素データを伝搬する複数の信号ラインと、
上記複数の走査ライン、および上記複数の容量配線を選択的に駆動する第1駆動回路と、
上記信号ラインを駆動する第2駆動回路と、を有し、
上記第2駆動回路は、
昇圧機能を有し、階調表現にはダイナミックレンジが不十分なレベルの入力電圧を昇圧した電圧または昇圧していない電圧を上記信号ラインへの信号として出力する電圧駆動回路を含み、当該回路は、所定の階調のみ上記昇圧機能を作動させず、他の階調は当該レベルに応じた電圧に昇圧して出力する機能を有する
電子機器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007224924A JP5072489B2 (ja) | 2007-08-30 | 2007-08-30 | 表示装置およびその駆動方法、電子機器 |
TW097131020A TWI398692B (zh) | 2007-08-30 | 2008-08-14 | 顯示裝置、其驅動方法及電子設備 |
US12/230,099 US8477123B2 (en) | 2007-08-30 | 2008-08-22 | Display apparatus, driving method thereof and electronic equipment including a drive circuit selectively driving scan lines and capacitor lines |
CN2008102151072A CN101377913B (zh) | 2007-08-30 | 2008-09-01 | 显示装置、其驱动方法和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007224924A JP5072489B2 (ja) | 2007-08-30 | 2007-08-30 | 表示装置およびその駆動方法、電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009058692A JP2009058692A (ja) | 2009-03-19 |
JP2009058692A5 JP2009058692A5 (ja) | 2009-11-12 |
JP5072489B2 true JP5072489B2 (ja) | 2012-11-14 |
Family
ID=40406659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007224924A Active JP5072489B2 (ja) | 2007-08-30 | 2007-08-30 | 表示装置およびその駆動方法、電子機器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8477123B2 (ja) |
JP (1) | JP5072489B2 (ja) |
CN (1) | CN101377913B (ja) |
TW (1) | TWI398692B (ja) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4779167B2 (ja) * | 2008-03-19 | 2011-09-28 | 奇美電子股▲ふん▼有限公司 | 液晶表示装置の駆動方法、オーバードライブ補正装置、オーバードライブ補正装置のデータ作成方法、液晶表示装置及び電子装置 |
TWI397262B (zh) * | 2008-09-18 | 2013-05-21 | Realtek Semiconductor Corp | 直流電位重建方法及裝置 |
TWI423230B (zh) * | 2009-05-18 | 2014-01-11 | Innolux Corp | 液晶顯示器及其驅動方法 |
JP5519349B2 (ja) * | 2009-05-19 | 2014-06-11 | 株式会社ジャパンディスプレイ | 表示装置および接触検出装置 |
US8810268B2 (en) * | 2010-04-21 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Built-in self-test circuit for liquid crystal display source driver |
WO2013046626A1 (ja) * | 2011-09-30 | 2013-04-04 | シャープ株式会社 | 液晶表示装置の駆動回路、および液晶表示装置 |
KR101965258B1 (ko) * | 2012-02-17 | 2019-04-04 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
US8730081B2 (en) * | 2012-03-19 | 2014-05-20 | Omnivision Technologies, Inc. | Calibration in multiple slope column parallel analog-to-digital conversion for image sensors |
WO2014012247A1 (en) * | 2012-07-20 | 2014-01-23 | Shenzhen Yunyinggu Technology Co., Ltd. | Field sequential color display and driving method thereof |
CN102881256B (zh) * | 2012-10-12 | 2015-04-29 | 京东方科技集团股份有限公司 | 像素驱动电路、显示面板、显示装置和像素驱动方法 |
TWI478142B (zh) * | 2012-11-01 | 2015-03-21 | Au Optronics Corp | 顯示裝置與其驅動模組、電壓控制電路和方法 |
JP2015005878A (ja) | 2013-06-20 | 2015-01-08 | ソニー株式会社 | 再生装置、再生方法、および記録媒体 |
CN110867198B (zh) | 2013-06-20 | 2022-02-25 | 索尼公司 | 显示装置 |
JP2015008360A (ja) | 2013-06-24 | 2015-01-15 | ソニー株式会社 | 再生装置、再生方法、および記録媒体 |
JP6528682B2 (ja) | 2013-06-24 | 2019-06-12 | ソニー株式会社 | 再生装置、再生方法 |
JP2015008361A (ja) | 2013-06-24 | 2015-01-15 | ソニー株式会社 | 再生装置、再生方法、および記録媒体 |
CN105359507B (zh) | 2013-07-12 | 2019-08-09 | 索尼公司 | 再现装置、再现方法和记录介质 |
KR102198673B1 (ko) | 2013-08-20 | 2021-01-05 | 소니 주식회사 | 재생 장치, 재생 방법 및 기록 매체 |
JP6459969B2 (ja) | 2013-09-27 | 2019-01-30 | ソニー株式会社 | 再生装置、再生方法 |
TWI514343B (zh) | 2014-07-30 | 2015-12-21 | E Ink Holdings Inc | 背光顯示裝置 |
WO2016039172A1 (ja) | 2014-09-12 | 2016-03-17 | ソニー株式会社 | 再生装置、再生方法、情報処理装置、情報処理方法、プログラム、および記録媒体 |
WO2016039169A1 (ja) | 2014-09-12 | 2016-03-17 | ソニー株式会社 | 再生装置、再生方法、情報処理装置、情報処理方法、プログラム、および記録媒体 |
US10554944B2 (en) | 2015-01-09 | 2020-02-04 | Sony Corporation | Playing apparatus, playing method, information processing apparatus, and information processing method |
KR102191406B1 (ko) | 2015-03-04 | 2020-12-16 | 애플 인크. | 유도 전력 전송기 |
US9761188B2 (en) * | 2015-03-06 | 2017-09-12 | Apple Inc. | Content-based VCOM driving |
EP3285261A4 (en) | 2015-04-15 | 2018-12-19 | Sony Corporation | Playback device, playback method, and program |
CN104766870B (zh) * | 2015-04-21 | 2018-10-30 | 京东方科技集团股份有限公司 | 一种显示面板及其制备方法、显示装置 |
EP3709470A1 (en) | 2015-11-19 | 2020-09-16 | Apple Inc. | Inductive power transmitter |
KR20180124103A (ko) | 2016-04-04 | 2018-11-20 | 애플 인크. | 유도 전력 송신기 |
KR102612735B1 (ko) * | 2016-09-30 | 2023-12-13 | 엘지디스플레이 주식회사 | 터치센서 내장형 표시장치 |
TWI608276B (zh) * | 2017-05-31 | 2017-12-11 | 友達光電股份有限公司 | 顯示裝置 |
US11302278B2 (en) | 2017-09-15 | 2022-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device including pixel and electronic device |
JP6920978B2 (ja) * | 2017-12-18 | 2021-08-18 | 浜松ホトニクス株式会社 | 画像取得装置及び画像取得方法 |
CN110728950B (zh) * | 2018-07-16 | 2021-10-08 | 联咏科技股份有限公司 | 源极驱动器 |
CN110196657B (zh) * | 2019-05-22 | 2022-07-19 | 南京京东方显示技术有限公司 | 公共电压生成电路、公共电压生成方法及触控显示面板 |
CN110376810A (zh) * | 2019-06-10 | 2019-10-25 | 惠科股份有限公司 | 显示面板、显示面板亮点修复方法和显示装置 |
JP7232739B2 (ja) * | 2019-08-30 | 2023-03-03 | ラピスセミコンダクタ株式会社 | 表示ドライバ、表示装置及び半導体装置 |
KR20210032613A (ko) * | 2019-09-16 | 2021-03-25 | 삼성전자주식회사 | 이미지 센서 |
DE102020120595A1 (de) | 2019-09-16 | 2021-03-18 | Samsung Electronics Co., Ltd. | Bildsensor |
CN111024223A (zh) * | 2019-12-16 | 2020-04-17 | 广州视源电子科技股份有限公司 | 显示装置、其光衰的补偿方法和补偿装置及显示系统 |
CN112382226B (zh) * | 2020-11-27 | 2022-04-26 | Tcl华星光电技术有限公司 | 数据驱动芯片以及显示装置 |
CN113380182B (zh) * | 2021-04-21 | 2022-05-03 | 电子科技大学 | 一种栅控类mos发光led像素驱动电路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2568659B2 (ja) | 1988-12-12 | 1997-01-08 | 松下電器産業株式会社 | 表示装置の駆動方法 |
US6014122A (en) * | 1997-01-16 | 2000-01-11 | Nec Corporation | Liquid crystal driving circuit for driving a liquid crystal display panel |
JPH1114961A (ja) * | 1997-04-28 | 1999-01-22 | Toshiba Microelectron Corp | 液晶駆動用回路 |
JP3704911B2 (ja) | 1997-10-20 | 2005-10-12 | セイコーエプソン株式会社 | 駆動回路、表示装置および電子機器 |
JP2000298459A (ja) | 1999-04-15 | 2000-10-24 | Toshiba Corp | 信号線駆動回路、タイミング調整回路、および信号線駆動回路検査方法 |
US6909413B2 (en) * | 2000-10-27 | 2005-06-21 | Matsushita Electric Industrial Co., Ltd. | Display device |
JP4079873B2 (ja) * | 2003-12-25 | 2008-04-23 | Necエレクトロニクス株式会社 | 表示装置用の駆動回路 |
JP2006201734A (ja) * | 2004-12-24 | 2006-08-03 | Optrex Corp | 液晶表示装置 |
TWI327720B (en) * | 2005-03-11 | 2010-07-21 | Sanyo Electric Co | Active matrix type display device and driving method thereof |
US7362293B2 (en) * | 2005-03-17 | 2008-04-22 | Himax Technologies, Inc. | Low power multi-phase driving method for liquid crystal display |
JP4492491B2 (ja) * | 2005-08-29 | 2010-06-30 | ソニー株式会社 | 表示装置 |
-
2007
- 2007-08-30 JP JP2007224924A patent/JP5072489B2/ja active Active
-
2008
- 2008-08-14 TW TW097131020A patent/TWI398692B/zh active
- 2008-08-22 US US12/230,099 patent/US8477123B2/en active Active
- 2008-09-01 CN CN2008102151072A patent/CN101377913B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009058692A (ja) | 2009-03-19 |
TW200919000A (en) | 2009-05-01 |
US20090058776A1 (en) | 2009-03-05 |
TWI398692B (zh) | 2013-06-11 |
CN101377913A (zh) | 2009-03-04 |
CN101377913B (zh) | 2011-06-08 |
US8477123B2 (en) | 2013-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5072489B2 (ja) | 表示装置およびその駆動方法、電子機器 | |
JP5072775B2 (ja) | 表示装置および電子機器 | |
JP5137744B2 (ja) | 表示装置およびその駆動方法、電子機器 | |
US8866717B2 (en) | Display device and drive method providing improved signal linearity | |
US7825885B2 (en) | Display device | |
JP4577143B2 (ja) | 表示装置 | |
KR101413776B1 (ko) | 표시 장치 및 표시 방법 | |
JP4492491B2 (ja) | 表示装置 | |
JP5111021B2 (ja) | 表示装置および電子機器 | |
JP4492483B2 (ja) | 液晶表示装置およびその駆動方法 | |
JP2010145738A (ja) | ドライバic、電気光学装置及び電子機器 | |
JP2007047221A (ja) | 表示装置 | |
JP2010176028A (ja) | 表示装置および電子機器 | |
JP2010175857A (ja) | 表示装置および電子機器 | |
KR20070017051A (ko) | 표시 장치 | |
KR101232583B1 (ko) | 액정표시소자 및 그의 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090918 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120821 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5072489 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |