JP7232739B2 - 表示ドライバ、表示装置及び半導体装置 - Google Patents

表示ドライバ、表示装置及び半導体装置 Download PDF

Info

Publication number
JP7232739B2
JP7232739B2 JP2019158264A JP2019158264A JP7232739B2 JP 7232739 B2 JP7232739 B2 JP 7232739B2 JP 2019158264 A JP2019158264 A JP 2019158264A JP 2019158264 A JP2019158264 A JP 2019158264A JP 7232739 B2 JP7232739 B2 JP 7232739B2
Authority
JP
Japan
Prior art keywords
signal
pixel
failure
pixel data
failure detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019158264A
Other languages
English (en)
Other versions
JP2021039139A (ja
Inventor
宏明 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2019158264A priority Critical patent/JP7232739B2/ja
Priority to US16/997,222 priority patent/US11367407B2/en
Priority to CN202010841432.0A priority patent/CN112447149B/zh
Publication of JP2021039139A publication Critical patent/JP2021039139A/ja
Application granted granted Critical
Publication of JP7232739B2 publication Critical patent/JP7232739B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Description

本発明は、映像信号に応じて表示パネルを駆動する表示ドライバ、表示装置及び表示ドライバを含む半導体装置に関する。
表示パネルとしての液晶表示パネル等を駆動するソースドライバは、当該液晶表示パネルの焼き付きを抑制する為に、この液晶表示パネルの複数のソース線に印加する駆動電圧の極性を画素毎、又は表示ライン毎、或いは１フレーム期間毎に反転させている。具体的には、ソースドライバでは、制御部から送出された極性反転信号を受け、当該極性反転信号に応じて液晶表示パネルのソース線に印加する駆動電圧の極性を反転させている。
ところで、近年、このような液晶表示パネルを車載用の電子ミラーとして採用した車両が登場している。よって、走行の安全を確保する為に、当該液晶表示パネルを駆動するソースドライバに故障が生じた場合には、その故障を迅速に検知して車両の搭乗者に知らせる必要がある。
そこで、上記した極性反転信号の故障を検知する機能を備えた表示ドライバが提案されている（例えば、特許文献１参照）。かかる表示ドライバには、極性反転信号がＮフレーム期間に亘り一定極性となるときに、極性反転信号を伝送する配線に異常が生じていると判断し、その旨を通知する極性反転異常検知部が設けられている。
特開２０１８－４０９６３号公報
特許文献１に記載の表示ドライバによれば、極性反転信号自体の故障を検知できるものの、極性反転信号に応じた処理を行う回路及びその後段の回路、例えば各ソース線に印加する駆動電圧を生成するＤ／Ａ変換部及び出力アンプの故障を検知することはできない。
つまり、かかる表示ドライバでは、動画像を表す映像信号が供給されているにも拘わらず、各ソース線に印加する駆動電圧の電圧値が固定化されてしまうという故障を検知することはできなかった。
そこで、本発明は、表示パネルの各ソース線に印加する駆動電圧が固定化されてしまう故障を検知する機能を備えた表示ドライバ、表示装置及び半導体装置を提供することを目的とする。
本発明に係る表示ドライバは、各画素の輝度レベルを表す画素データ片の系列を含む映像信号を受け、前記画素データ片に対応した画素駆動電圧を生成して表示パネルに出力する表示ドライバであって、前記映像信号の非表示期間に、故障検知用の第１の画素データ片及び第２の画素データ片を順に含ませる制御部と、前記第１の画素データ片に応じて出力された第１の画素駆動電圧、及び前記第２の画素データ片に応じて出力された第２の画素駆動電圧を夫々所定の閾値電圧で２値化して第１及び第２の信号を得て、前記第１の信号と前記第２の信号とが一致しているか否かを判定し、一致している場合に故障有りを示す故障検知信号を出力する故障検知回路と、を有し、前記故障検知回路は、前記第１の画素駆動電圧と前記第２の画素駆動電圧を夫々前記所定の閾値電圧で２値化して第１の２値化信号と第２の２値化信号をそれぞれ出力する２値化回路と、前記第１の２値化信号と前記第２の２値化信号に基づいて前記第１の信号と前記第２の信号をそれぞれ生成する第１の論理回路と、前記第１の信号と前記第２の信号とが一致しているか否かを判定し、一致している場合に故障有りを示す故障検知信号を出力する第２の論理回路と、を有することを特徴とする。
本発明に係る表示装置は、各画素の輝度レベルを表す画素データ片の系列を含む映像信号を受け、前記画素データ片に対応した画素駆動電圧を生成して表示パネルに出力する表示ドライバであって、前記映像信号の非表示期間に、故障検知用の第１の画素データ片及び第２の画素データ片を順に含ませる制御部と、前記第１の画素データ片に応じて出力された第１の画素駆動電圧、及び前記第２の画素データ片に応じて出力された第２の画素駆動電圧を夫々所定の閾値電圧で２値化して第１及び第２の信号を得て、前記第１の信号と前記第２の信号とが一致しているか否かを判定し、一致している場合に故障有りを示す故障検知信号を出力する故障検知回路と、前記画素駆動電圧が入力される表示パネルと、を有し、前記故障検知回路は、前記第１の画素駆動電圧と前記第２の画素駆動電圧を夫々前記所定の閾値電圧で２値化して第１の２値化信号と第２の２値化信号をそれぞれ出力する２値化回路と、前記第１の２値化信号と前記第２の２値化信号に基づいて前記第１の信号と前記第２の信号をそれぞれ生成する第１の論理回路と、前記第１の信号と前記第２の信号とが一致しているか否かを判定し、一致している場合に故障有りを示す故障検知信号を出力する第２の論理回路と、を有することを特徴とする。
本発明に係る半導体装置は、各画素の輝度レベルを表す画素データ片の系列を含む映像信号を受け、前記画素データ片に対応した画素駆動電圧を生成して表示パネルに出力する表示ドライバを含む半導体装置であって、前記表示ドライバは、前記映像信号の非表示期間に、故障検知用の第１の画素データ片及び第２の画素データ片を順に含ませる制御部と、前記第１の画素データ片に応じて出力された第１の画素駆動電圧、及び前記第２の画素データ片に応じて出力された第２の画素駆動電圧を夫々所定の閾値電圧で２値化して第１及び第２の信号を得て、前記第１の信号と前記第２の信号とが一致しているか否かを判定し、一致している場合に故障有りを示す故障検知信号を出力する故障検知回路と、を有し、前記故障検知回路は、前記第１の画素駆動電圧と前記第２の画素駆動電圧を夫々前記所定の閾値電圧で２値化して第１の２値化信号と第２の２値化信号をそれぞれ出力する２値化回路と、前記第１の２値化信号と前記第２の２値化信号に基づいて前記第１の信号と前記第２の信号をそれぞれ生成する第１の論理回路と、前記第１の信号と前記第２の信号とが一致しているか否かを判定し、一致している場合に故障有りを示す故障検知信号を出力する第２の論理回路と、を有することを特徴とする。
本発明では、先ず、映像信号の非表示期間に故障検知用の第１及び第２の画素データ片を順に含ませる。ここで、当該非表示期間にて第１の画素データ片に応じて出力された第１の画素駆動電圧、及び第２の画素データ片に応じて出力された第２の画素駆動電圧を夫々所定の閾値電圧で２値化して第１及び第２の信号を得る。この際、画素駆動電圧の電圧値が固定化されてしまう故障が生じていれば、第１及び第２の信号は同一となる。そこで、表示ドライバに設けた故障検知回路により、これら第１の信号と第２の信号とが一致しているか否かを判定し、一致している場合に故障有りを示す故障検知信号を出力する。
これにより、通常の表示動作を実行しつつ、表示パネルの各ソース線に印加する画素駆動電圧の電圧値が固定化されてしまう故障を検知することが可能となる。
本発明に係る表示ドライバを含む表示装置の構成を示すブロック図である。 表示コントローラによって生成される垂直同期信号、水平同期信号、極性反転信号、及びフレーム開始信号の波形の一例を示すタイムチャートである。 本発明に係る表示ドライバとしてのソースドライバの内部構成を示すブロック図である。 故障検知回路の一例を示す回路図である。 故障が生じていない場合でのソースドライバ及び故障検知回路内の各種信号波形の一例を示すタイムチャートである。 極性反転信号が論理レベル０に固定されてしまう故障が生じている場合でのソースドライバ及び故障検知回路内の各種信号波形の一例を示すタイムチャートである。 極性反転信号が論理レベル１に固定されてしまう故障が生じている場合でのソースドライバ及び故障検知回路内の各種信号波形の一例を示すタイムチャートである。 画素駆動電圧の電圧値が負極性の一定値に固定されてしまう故障が生じている場合でのソースドライバ及び故障検知回路内の各種信号波形の一例を示すタイムチャートである。 画素駆動電圧の電圧値が正極性の一定値に固定されてしまう故障が生じている場合でのソースドライバ及び故障検知回路内の各種信号波形の一例を示すタイムチャートである。 ソースドライバの他の内部構成を示すブロック図である。 図１０に示されるソースドライバにおける、故障が生じていない場合でのソースドライバ及び故障検知回路内の各種信号波形の他の一例を示すタイムチャートである。 図１０に示されるソースドライバにおける、画素駆動電圧の電圧値が正極性の一定値に固定されてしまう故障が生じている場合でのソースドライバ及び故障検知回路内の各種信号波形の一例を示すタイムチャートである。 図１０に示されるソースドライバにおける、画素駆動電圧の電圧値が負極性の一定値に固定されてしまう故障が生じている場合でのソースドライバ及び故障検知回路内の各種信号波形の一例を示すタイムチャートである。 ２値化回路としてのコンパレータを表す図である。 ２値化回路としてのインバータを表す図である。 ソースドライバ及び表示パネルの他の内部構成を示すブロック図である。
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図１は、本発明に係る表示ドライバとしてのソースドライバを含む表示装置１００の構成を示すブロック図である。図１に示すように表示装置１００は、表示コントローラ１１、ゲートドライバ１２、ソースドライバ１３及び表示パネル２０を有する。
表示パネル２０は、例えば液晶表示パネルからなる画像表示パネルである。表示パネル２０には、２次元画面の水平方向に伸張する水平走査ラインＳ１～Ｓｍ（ｍは２以上の自然数）と、２次元画面の垂直方向に伸張するソース線Ｄ１～Ｄｎ（ｎは２以上の自然数）とが形成されている。水平走査ライン及びソース線の各交叉部の領域、つまり図１において破線にて囲まれた領域には、画素を担う表示セルＰＣが形成されている。
表示コントローラ１１は、入力映像信号ＶＳに基づき各画素の輝度レベルを例えば８ビットの輝度階調で表す画素データＰＤの系列を生成し、この画素データＰＤの系列を含む映像データ信号ＶＤをソースドライバ１３に供給する。
また、表示コントローラ１１は、入力映像信号ＶＳから水平同期信号及び垂直同期信号を抽出する。この際、表示コントローラ１１は、抽出した水平同期信号に同期させて１水平走査周期の水平同期信号ＣＬＫ１を生成して、ゲートドライバ１２及びソースドライバ１３に供給する。また、表示コントローラ１１は、抽出した垂直同期信号に同期した、当該垂直同期信号と同一周期の垂直同期信号ＳＦＣ、及び各フレーム期間での先頭の画素データＰＤの取り込み開始タイミングを示すフレーム開始信号ＶＳＴを、ソースドライバ１３に供給する。
また、表示コントローラ１１は、上記したように抽出した垂直同期信号に同期させて、当該垂直同期信号の１周期毎に負極性を示す状態から正極性を示す状態（又はその逆）に信号レベルが変化する２値の極性反転信号ＰＯＬを、ソースドライバ１３に供給する。
図２は、表示コントローラ１１からソースドライバ１３に送出される映像データ信号ＶＤ、垂直同期信号ＳＦＣ、水平同期信号ＣＬＫ１、極性反転信号ＰＯＬ、及びフレーム開始信号ＶＳＴの波形の一例を示すタイムチャートである。
図２に示すように、表示コントローラ１１から送出された映像データ信号ＶＤは、各フレーム期間における垂直ブランキング期間を除く表示期間内において、１フレーム分の画像を担う画素データＰＤの系列を含む。
垂直同期信号ＳＦＣは、各フレーム期間内の垂直ブランキング期間に、垂直同期タイミングを示すパルス、例えば論理レベル１の状態から論理レベル０に遷移し、再び論理レベル１の状態に戻る１パルスを含む２値信号である。
水平同期信号ＣＬＫ１は、垂直同期信号ＳＦＣが論理レベル０を維持している期間を除き、１水平走査期間Ｈ毎に論理レベル０の状態から論理レベル１の状態（又はその逆）に遷移する２値信号である。
極性反転信号ＰＯＬは、各垂直ブランキング期間内において１度だけ論理レベル０の状態から論理レベル１、又は論理レベル１の状態から論理レベル０に遷移する２値信号である。
フレーム開始信号ＶＳＴは、各垂直ブランキング期間において極性反転信号ＰＯＬのレベルが反転した後で、所定期間の間だけ論理レベル１の状態となり、その他の期間では論理レベル０の状態を維持する２値信号である。
また、表示コントローラ１１は、ソースドライバ１３から故障検知信号ＥＲＲが供給された場合には、表示パネル２０の表示動作を停止させる、又は故障発生を知らせる表示を行わせる制御をソースドライバ１３に施す。
ゲートドライバ１２は、表示コントローラ１１から供給された水平同期信号ＣＬＫ１に同期させて、水平走査パルスを生成し、これを表示パネル２０の水平走査ラインＳ１～Ｓｍの各々に順次印加する。
ソースドライバ１３は、単一の半導体ＩＣチップ、或いは複数の半導体ＩＣチップに分散して形成されている。ソースドライバ１３は、水平同期信号ＣＬＫ１及びフレーム開始信号ＶＳＴに応じて、映像データ信号ＶＤに含まれる画素データＰＤをｎ個毎に、夫々が示す輝度レベルに対応した電圧値を有する階調電圧に変換する。そして、ソースドライバ１３は、ｎ個の階調電圧各々の極性を極性反転信号ＰＯＬに応じて１フレーム期間毎に反転させ、夫々を個別に増幅したものを画素駆動電圧Ｇ１～Ｇｎとして、表示パネル２０のソース線Ｄ１～Ｄｎに供給する。
また、ソースドライバ１３は、自身の内部に故障が生じている場合にはこれを検知して故障検知信号ＥＲＲを生成し、これを表示コントローラ１１に供給する。
図３は、ソースドライバ１３の内部構成を示すブロック図である。
図３に示すように、ソースドライバ１３は、ラッチ部１３１、階調電圧変換部１３２、出力部１３３、制御部１４０及び故障検知回路１４１を含む。
ラッチ部１３１は、フレーム開始信号ＶＳＴに応じて、映像データ信号ＶＤに含まれる１フレーム分の画素データＰＤの各々を水平同期信号ＣＬＫ１に同期したタイミングで順次取り込む。ここで、ラッチ部１３１は、１水平走査ラインに対応したｎ個の画素データＰＤの取り込みが為される度に、ｎ個の画素データＰＤを画素データＱ１～Ｑｎとして階調電圧変換部１３２に供給する。
階調電圧変換部１３２は、画素データＱ１～Ｑｎの各々を、その画素データＱにて示される輝度レベルに対応した電圧値を有する階調電圧に変換する。そして、階調電圧変換部１３２は、画素データＱ１～Ｑｎの各々を上記したように変換して得られたｎ個の階調電圧を階調電圧Ａ１～Ａｎとする。この際、階調電圧変換部１３２は、極性反転信号ＰＯＬに応じて、階調電圧Ａ１～Ａｎ各々の極性を正極性から負極性、又は負極性から正極性に反転させる。
例えば論理レベル０の極性反転信号ＰＯＬが供給されている間は、階調電圧変換部１３２は、階調電圧Ａ１～Ａｎのうちの奇数番目の階調電圧の各々を正極性の電圧値を有する階調電圧とし、偶数番目の階調電圧の各々を負極性の電圧値を有する階調電圧とする。そして、極性反転信号ＰＯＬが論理レベル０から論理レベル１に遷移すると、階調電圧変換部１３２は、階調電圧Ａ１～Ａｎのうちの奇数番目の階調電圧各々の極性を負極性に反転させると共に、偶数番目の階調電圧各々の極性を正極性に反転させる。
階調電圧変換部１３２は、このような極性反転処理が施された階調電圧Ａ１～Ａｎを出力部１３３に供給する。
出力部１３３は、階調電圧Ａ１～Ａｎの夫々を個別に増幅する、例えばオペアンプ等からなるｎ個の出力アンプＡＰを含む。出力部１３３は、これらｎ個の出力アンプＡＰから出力された電圧を画素駆動電圧Ｇ１～Ｇｎとして、夫々外部端子ＴＭを介してソースドライバ１３の外部に出力する。
制御部１４０は、垂直同期信号ＳＦＣに応じて、図２に示すように、各垂直ブランキング期間中に、故障検知用の画素データＢｍａｘを含ませた映像データ信号ＶＤをラッチ部１３１に供給する。尚、画素データＢｍａｘは、例えば最大の輝度レベルを８ビットで表す画素データに相当する。
また、制御部１４０は、垂直同期信号ＳＦＣに同期させて、当該垂直同期信号と同一周期のクロック信号ＣＫを生成し、これを故障検知回路１４１に供給する。尚、制御部１４０は、各垂直ブランキング期間内において、画素データＢｍａｘに基づく画素駆動電圧Ｇ１が出力された後で、図２に示すように論理レベル０の状態から論理レベル１に遷移するパルス状の信号を上記したクロック信号ＣＫとして生成する。
更に、制御部１４０は、故障検知回路１４１から故障検知信号ＥＲを受けた場合には、これを一旦、内蔵レジスタ（図示せず）に保持する。そして、ソースドライバ１３の外部からの要求に応じて、制御部１４０は、当該内蔵レジスタに保持されている故障検知信号を故障検知信号ＥＲＲとしてソースドライバ１３の外部に出力する。尚、図１に示す構成では、当該故障検知信号ＥＲＲは、表示コントローラ１１に供給される。
故障検知回路１４１は、クロック信号ＣＫ、及び出力部１３３から出力された画素駆動電圧Ｇ１に基づき、階調電圧変換部１３２又は出力部１３３に生じている故障を検知し、その検知結果を示す故障検知信号ＥＲを制御部１４０に供給する。
図４は、故障検知回路１４１の内部構成の一例を示す回路図である。
図４に示すように、故障検知回路１４１は、２値化回路２１、Ｄ型のフリップフロップ２２及び２３（以下、ＦＦ２２及びＦＦ２３と称する）、アンドゲート２４、ノアゲート２５及びオアゲート２６を含む。
２値化回路２１は、画素駆動電圧Ｇ１と共に、この画素駆動電圧Ｇ１を２値化する際の閾値となる閾値電圧ＶＤＭを受ける。尚、閾値電圧ＶＤＭは、ソースドライバ１３が出力する画素駆動電圧（Ｇ１～Ｇｎ）として取り得る正極性の最大の電圧値と、負極性の最小の電圧値との中間の電圧値を有する。つまり、閾値電圧ＶＤＭは、正極性の電圧と、負極性の電圧との境界の電圧値に設定されている。
２値化回路２１は、画素駆動電圧Ｇ１の電圧値が閾値電圧ＶＤＭ以上であるか否かを判定し、閾値電圧ＶＤＭ以上である場合には論理レベル０、閾値電圧ＶＤＭ未満である場合には論理レベル１の２値化信号ＢＺをＦＦ２２に供給する。
ＦＦ２２は、当該２値化信号ＢＺをクロック信号ＣＫの立ち上がりエッジのタイミングで取り込んで保持する。ＦＦ２２は、保持した２値化信号ＢＺを、第１のフレームでの画素駆動電圧が閾値電圧ＶＤＭ以上であるか否かを示す第１信号ｆ１として、ＦＦ２３、アンドゲート２４及びノアゲート２５に供給する。
ＦＦ２３は、第１信号ｆ１をクロック信号ＣＫの立ち上がりエッジのタイミングで取り込んで保持する。ＦＦ２３は、保持した第１信号ｆ１を、上記した第１のフレームに後続する第２のフレームでの画素駆動電圧が閾値電圧ＶＤＭ以上であるか否かを示す第２信号ｆ２として、アンドゲート２４及びノアゲート２５に供給する。
アンドゲート２４は、第１信号ｆ１及び第２信号ｆ２が共に論理レベル１である場合には、「故障有り」を示す論理レベル１の第１の故障判定信号ａ１をオアゲート２６に供給する。また、アンドゲート２４は、第１信号ｆ１及び第２信号ｆ２のうちの少なくとも一方が論理レベル０である場合には論理レベル０の第１の故障判定信号ａ１をオアゲート２６に供給する。
ノアゲート２５は、第１信号ｆ１及び第２信号ｆ２が共に論理レベル０である場合には、「故障有り」を示す論理レベル１の第２の故障判定信号ａ２をオアゲート２６に供給する。また、ノアゲート２５は、第１信号ｆ１及び第２信号ｆ２のうちの少なくとも一方が論理レベル１である場合には論理レベル０の第２の故障判定信号ａ２をオアゲート２６に供給する。
オアゲート２６は、第１及び第２の故障判定信号ａ１及びａ２が共に論理レベル０である場合には「故障無し」を表す論理レベル０の故障検知信号ＥＲを出力する。一方、第１及び第２の故障判定信号ａ１及びａ２のうちの少なくとも一方が「故障有り」を示す論理レベル１である場合には、オアゲート２６は、「故障有り」を表す論理レベル１の故障検知信号ＥＲを出力する。
かかる構成により、故障検知回路１４１は、先ず、図２に示すように、連続する２つのフレーム期間内の各垂直ブランキング期間で、出力部１３３から出力された画素駆動電圧Ｇ１の電圧値（極性）が変化したか否かを判定する。ここで、故障検知回路１４１は、連続する２フレーム期間で画素駆動電圧Ｇ１の電圧値（極性）に変化がある場合には「故障無し」、２フレーム期間に亘って極性変化が無い場合には「故障有り」を示す故障検知信号ＥＲを生成し、これを制御部１４０に供給する。
以下に、制御部１４０及び故障検知回路１４１による故障検知処理について、極性反転信号ＰＯＬ及び出力部１３３に故障が生じていない場合、極性反転信号ＰＯＬに故障が生じている場合、出力部１３３に故障が生じている場合に分けて説明する。
図５は、極性反転信号ＰＯＬ及び出力部１３３に故障が生じていない場合でのソースドライバ１３及び故障検知回路１４１内の各信号波形の一例を示すタイムチャートである。
図５に示すように、極性反転信号ＰＯＬに故障が生じていない場合には、各垂直ブランキング期間内において、極性反転信号ＰＯＬの論理レベルが１度だけ反転する。また、出力部１３３に故障が生じていない場合には、極性反転信号ＰＯＬが例えば論理レベル０である間は、図５に示すように、出力部１３３から出力される画素駆動電圧Ｇ１は閾値電圧ＶＤＭよりも高い正極性の電圧となる。一方、極性反転信号ＰＯＬが論理レベル１である間は、図５に示すように、画素駆動電圧Ｇ１は閾値電圧ＶＤＭよりも低い負極性の電圧となる。
ここで、制御部１４０が、図５に示すように各垂直ブランキング期間内で、映像データ信号ＶＤとして最大の輝度レベルを示す故障検知用の画素データＢｍａｘをラッチ部１３１に供給する。
これにより、画素データＢｍａｘに基づく画素駆動電圧Ｇ１の値は、図５に示すように連続する第（Ｎ－１）（Ｎは２以上の整数）及び第Ｎのフレーム期間各々の垂直ブランキング期間（第１及び第２の垂直ブランキング期間と称する）の間で、負極性の最小の電圧値Ｖｍｉｎから正極性の最大の電圧値Ｖｍａｘに遷移する。よって、故障検知回路１４１の２値化回路２１が、当該画素駆動電圧Ｇ１を閾値電圧ＶＤＭで２値化した２値化信号ＢＺの論理レベルは、図５に示すように、第１及び第２の垂直ブランキング期間の各々内で反転する。
従って、故障検知回路１４１のＦＦ２２が２値化信号ＢＺを第２の垂直ブランキング期間内のクロック信号ＣＫのタイミングで取り込んで得た第１信号ｆ１と、ＦＦ２３が２値化信号ＢＺを第１の垂直ブランキング期間内のクロック信号ＣＫのタイミングで取り込んで得た第２信号ｆ２とは互いに異なる論理レベルとなる。よって、この際、アンドゲート２４及びノアゲート２５は共に論理レベル０を出力するので、故障検知回路１４１は、「故障無し」を示す論理レベル０の故障検知信号ＥＲを出力する。
図６は、極性反転信号ＰＯＬが論理レベル０に固定されてしまう故障が生じている場合でのソースドライバ１３及び故障検知回路１４１内の各信号波形の一例を示すタイムチャートである。
図６に示すように、極性反転信号ＰＯＬが論理レベル０に固定される故障が生じていると、階調電圧変換部１３２では、階調電圧Ａ１～Ａｎに対する極性反転処理が為されない。この際、図６に示すように、出力部１３３から出力される画素駆動電圧Ｇ１は、常に閾値電圧ＶＤＭよりも高い正極性の電圧値を有する。これにより、２値化回路２１が当該画素駆動電圧Ｇ１を閾値電圧ＶＤＭで２値化した２値化信号ＢＺの論理レベルは、図６に示すように、論理レベル０の状態に固定される。
従って、ＦＦ２２が２値化信号ＢＺを第２の垂直ブランキング期間内のクロック信号ＣＫのタイミングで取り込んで得た第１信号ｆ１は論理レベル０となる。一方、ＦＦ２３が２値化信号ＢＺを第１の垂直ブランキング期間内のクロック信号ＣＫのタイミングで取り込んで得た第２信号ｆ２も論理レベル０となる。つまり、第１信号ｆ１及び第２信号ｆ２は互いに同一の論理レベル０となる。よって、この際、ノアゲート２５が論理レベル１の故障判定信号ａ２を生成するので、故障検知回路１４１は、「故障有り」を示す論理レベル１の故障検知信号ＥＲを出力する。
図７は、極性反転信号ＰＯＬが論理レベル１に固定されてしまう故障が生じている場合でのソースドライバ１３及び故障検知回路１４１内の各信号波形の一例を示すタイムチャートである。
図７に示すように、極性反転信号ＰＯＬが論理レベル１に固定される故障が生じていると、階調電圧変換部１３２では、階調電圧Ａ１～Ａｎに対する極性反転処理が為されない。この際、図７に示すように、出力部１３３から出力される画素駆動電圧Ｇ１は閾値電圧ＶＤＭよりも低い負極性の電圧値を維持する。これにより、２値化回路２１が当該画素駆動電圧Ｇ１を閾値電圧ＶＤＭで２値化した２値化信号ＢＺの論理レベルは、図７に示すように、論理レベル１の状態に固定される。
従って、ＦＦ２２が２値化信号ＢＺを第２の垂直ブランキング期間内のクロック信号ＣＫのタイミングで取り込んで得た第１信号ｆ１は論理レベル１となる。一方、ＦＦ２３が２値化信号ＢＺを第１の垂直ブランキング期間内のクロック信号ＣＫのタイミングで取り込んで得た第２信号ｆ２も論理レベル１となる。つまり、第１信号ｆ１及び第２信号ｆ２は互いに同一の論理レベル１となる。よって、この際、アンドゲート２４が論理レベル１の故障判定信号ａ１を生成するので、故障検知回路１４１は、「故障有り」を示す論理レベル１の故障検知信号ＥＲを出力する。
図８は、出力部１３３で生成された画素駆動電圧Ｇ１の電圧値が負極性の一定値に固定されてしまう故障が生じている場合でのソースドライバ１３及び故障検知回路１４１内の各信号波形の一例を示すタイムチャートである。
図８に示すように、かかる故障が生じていると、画素駆動電圧Ｇ１は閾値電圧ＶＤＭよりも低い負極性の電圧値を維持する。これにより、２値化回路２１が当該画素駆動電圧Ｇ１を閾値電圧ＶＤＭで２値化した２値化信号ＢＺの論理レベルは、図８に示すように、論理レベル１の状態に固定される。
従って、ＦＦ２２が２値化信号ＢＺを第２の垂直ブランキング期間内のクロック信号ＣＫのタイミングで取り込んで得た第１信号ｆ１は論理レベル１となる。一方、ＦＦ２３が２値化信号ＢＺを第１の垂直ブランキング期間内のクロック信号ＣＫのタイミングで取り込んで得た第２信号ｆ２も論理レベル１となる。つまり、第１信号ｆ１及び第２信号ｆ２は互いに同一の論理レベル１となる。よって、この際、アンドゲート２４が論理レベル１の故障判定信号ａ１を生成するので、故障検知回路１４１は、「故障有り」を示す論理レベル１の故障検知信号ＥＲを出力する。
図９は、出力部１３３で生成された画素駆動電圧Ｇ１の電圧値が正極性の一定値に固定されてしまうという故障が生じている場合でのソースドライバ１３及び故障検知回路１４１内の各信号波形の一例を示すタイムチャートである。
図９に示すように、かかる故障が生じていると、画素駆動電圧Ｇ１は閾値電圧ＶＤＭよりも高い正極性の電圧値を維持する。これにより、２値化回路２１が当該画素駆動電圧Ｇ１を閾値電圧ＶＤＭで２値化した２値化信号ＢＺの論理レベルは、図９に示すように、論理レベル０の状態に固定される。
従って、ＦＦ２２が２値化信号ＢＺを第２の垂直ブランキング期間内のクロック信号ＣＫのタイミングで取り込んで得た第１信号ｆ１は論理レベル０となる。一方、ＦＦ２３が２値化信号ＢＺを第１の垂直ブランキング期間内のクロック信号ＣＫのタイミングで取り込んで得た第２信号ｆ２も論理レベル０となる。つまり、第１信号ｆ１及び第２信号ｆ２は互いに同一の論理レベル０となる。よって、この際、ノアゲート２５が論理レベル１の故障判定信号ａ２を生成するので、故障検知回路１４１は、「故障有り」を示す論理レベル１の故障検知信号ＥＲを出力する。
以上、詳述したように、ソースドライバ１３では、制御部１４０及び故障検知回路１４１により、通常の表示動作を行いつつ、極性反転信号の故障のみならず、ソースドライバ１３の出力、つまり画素駆動電圧が固定化してしまう故障を検知することが可能となる。
すなわち、制御部１４０は、映像データ信号ＶＤにおける第（Ｎ－１）フレーム期間内の垂直ブランキング期間（第１の垂直ブランキング期間と称する）で、故障検知用の第１の画素データ片としての画素データＢｍａｘを映像データ信号ＶＤに含ませる。そして、引き続き制御部１４０は、第（Ｎ－１）フレーム期間に後続する第Ｎフレーム期間内の垂直ブランキング期間（第２の垂直ブランキング期間と称する）で、故障検知用の第２の画素データ片としての画素データＢｍａｘを映像データ信号ＶＤに含ませる。これにより、ソースドライバ１３は、第１の垂直ブランキング期間において第１の画素データＢｍａｘに基づく第１の画素駆動電圧Ｇ１を生成し、第２の垂直ブランキング期間において第２の画素データＢｍａｘに基づく第２の画素駆動電圧Ｇ１を生成する。
この際、ソースドライバ１３で生成された画素駆動電圧は、極性反転信号ＰＯＬに応じて１フレーム期間毎にその電圧値の極性が反転している。よって、故障が生じていなければ、第１の垂直ブランキング期間で生成された画素駆動電圧Ｇ１の電圧値と、第２の垂直ブランキング期間で生成された画素駆動電圧Ｇ１の電圧値とは互いに異なる極性となるので、両者は同一とはならない。ところが、画素駆動電圧の電圧値が固定化する故障が生じている場合には、第１の垂直ブランキング期間で生成された画素駆動電圧Ｇ１、及び第２の垂直ブランキング期間で生成された画素駆動電圧Ｇ１は互いに同一となる。
そこで、故障検知回路１４１は、上記したように第１の垂直ブランキング期間で生成された第１の画素駆動電圧Ｇ１を閾値電圧ＶＤＭで２値化したものを第１信号ｆ１として得る。更に、故障検知回路１４１は、第２の垂直ブランキング期間において生成された第２の画素駆動電圧Ｇ１を閾値電圧ＶＤＭで２値化したものを第２信号ｆ２として得る。この際、ソースドライバ１３の出力、つまり画素駆動電圧の電圧値が固定化してしまう故障が生じていれば、第１信号ｆ１及び第２信号ｆ２は同一となる。そこで、故障検知回路１４１のアンドゲート２４、ノアゲート２５及びオアゲート２６により、これら第１信号ｆ１と第２信号ｆ２とが一致しているか否かを判定し、一致している場合に故障有りを示す論理レベル１の故障検知信号ＥＲを出力するようにしている。
よって、制御部１４０及び故障検知回路１４１によれば、極性反転信号ＰＯＬの故障のみならず、出力部１３３又は階調電圧変換部１３２の故障に起因して、表示パネル２０のソース線に印加される画素駆動電圧の電圧値が固定化してしまう故障を検知が可能となる。
尚、上記実施例では、液晶表示パネルを駆動する際に行われる、画素駆動電圧の極性反転を利用して故障検知を行っている。しかしながら、このような極性反転が行われない有機ＥＬ（electro luminescence）パネルを駆動する際にも、故障検知回路１４１を設けることで、当該有機ＥＬパネルに印加する画素駆動電圧の電圧値が固定化される故障を検知することが可能である。
図１０は、かかる点に鑑みて為されたソースドライバ１３の他の内部構成を示すブロック図である。尚、図１０に示す構成では、階調電圧変換部１３２に代えて階調電圧変換部１３２Ａを採用し、制御部１４０に代えて制御部１４０Ａを採用した点を除く他の構成は、図３に示すものと同一である。
階調電圧変換部１３２Ａは、極性反転信号ＰＯＬに応じて階調電圧の極性を反転させる極性反転機能を省いた点を除く他の動作は、前述した階調電圧変換部１３２の動作と同一である。
制御部１４０Ａは、図３に示す制御部１４０と同様に、故障検知回路１４１から故障検知信号ＥＲを受けた場合には、これを一旦、内蔵レジスタに保持する。そして、ソースドライバ１３の外部からの要求に応じて、制御部１４０Ａは、当該内蔵レジスタに保持されている故障検知信号を故障検知信号ＥＲＲとしてソースドライバ１３の外部に出力する。
また、制御部１４０Ａは、前述した垂直同期信号ＳＦＣに応じて、図１１に示すように、第（Ｎ－１）及び第Ｎフレーム期間各々の垂直ブランキング期間にて、故障検知用の画素データＢｍｉｎ、Ｂｍａｘを夫々含ませた映像データ信号ＶＤをラッチ部１３１に供給する。尚、画素データＢｍａｘは、例えば最大の輝度レベルを８ビットで表す画素データに相当し、画素データＢｍｉｎは、例えば最小の輝度レベルを８ビットで表す画素データに相当する。
また、制御部１４０Ａは、制御部１４０と同様に、垂直同期信号ＳＦＣに同期させて、図１１に示すようなクロック信号ＣＫを生成し、これを故障検知回路１４１に供給する。尚、制御部１４０Ａは、各垂直ブランキング期間内において、故障検知用の画素データＢｍｉｎ（Ｂｍａｘ）に基づく画素駆動電圧Ｇ１が出力された後で、図１１に示すように論理レベル０から論理レベル１に遷移するパルス状の信号をクロック信号ＣＫとして生成する。
尚、図１１は、出力部１３３に故障が生じていない場合における、図１０に示すソースドライバ１３及び故障検知回路１４１内の各信号波形の一例を示すタイムチャートである。
図１１に示すように、出力部１３３に故障が生じていない場合には、画素駆動電圧Ｇ１は、映像データ信号ＶＤに応じて、最小の輝度レベルに対応した電圧値Ｖｍｉｎから最大輝度レベルに対応した電圧値Ｖｍａｘの範囲内で変化する。
そこで、制御部１４０Ａが、先ず、図１１に示すように第（Ｎ－１）フレーム期間内の垂直ブランキング期間（第１の垂直ブランキング期間）内で、映像データ信号ＶＤとして、最小の輝度レベルを示す故障検知用の画素データＢｍｉｎをラッチ部１３１に供給する。そして、制御部１４０Ａは、第Ｎフレーム期間内の垂直ブランキング期間（第２の垂直ブランキング期間）内で、映像データ信号ＶＤとして、最大輝度レベルを示す故障検知用の画素データＢｍａｘをラッチ部１３１に供給する。
これにより、第１の垂直ブランキング期間内において、画素データＢｍｉｎに応じて生成された画素駆動電圧Ｇ１の値は、図１１に示すように、最小の電圧値Ｖｍｉｎとなる。また、第２の垂直ブランキング期間内において、画素データＢｍａｘに応じて生成された画素駆動電圧Ｇ１の値は、図１１に示すように、最大の電圧値Ｖｍａｘとなる。この際、故障検知回路１４１の２値化回路２１で用いる閾値電圧ＶＤＭは、画素駆動電圧として取り得る最小の電圧値Ｖｍｉｎと最大の電圧値Ｖｍａｘとの間の電圧値を有する。
よって、２値化回路２１が当該画素駆動電圧Ｇ１を閾値電圧ＶＤＭで２値化した２値化信号ＢＺの論理レベルは、図１１に示すように、第１の垂直ブランキング期間内では論理レベル１となり、第２の垂直ブランキング期間内では論理レベル０となる。これにより、ＦＦ２２が２値化信号ＢＺを第２の垂直ブランキング期間内のクロック信号ＣＫのタイミングで取り込んで得た第１信号ｆ１は論理レベル０となる。一方、ＦＦ２３が２値化信号ＢＺを第１の垂直ブランキング期間内のクロック信号ＣＫのタイミングで取り込んで得た第２信号ｆ２は論理レベル１となる。つまり、第１信号ｆ１及び第２信号ｆ２は互いに異なる論理レベルとなる。よって、この際、アンドゲート２４及びノアゲート２５は共に論理レベル０を出力するので、故障検知回路１４１は、「故障無し」を示す論理レベル０の故障検知信号ＥＲを出力する。
一方、図１２は、出力部１３３で生成された画素駆動電圧Ｇ１が閾値電圧ＶＤＭよりも高い一定の電圧値に固定されてしまう故障が生じている場合における、図１０に示すソースドライバ１３及び故障検知回路１４１内の信号波形の一例を示すタイムチャートである。
図１２に示すように、かかる故障が生じていると、画素駆動電圧Ｇ１は、映像データ信号ＶＤに拘わらず、閾値電圧ＶＤＭよりも高い電圧値となる。これにより、２値化回路２１が当該画素駆動電圧Ｇ１を閾値電圧ＶＤＭで２値化した２値化信号ＢＺの論理レベルは、図１２に示すように、論理レベル０の状態に固定される。
従って、ＦＦ２２により当該２値化信号ＢＺを第２の垂直ブランキング期間内のクロック信号ＣＫのタイミングで取り込んで得た第１信号ｆ１と、ＦＦ２３により当該２値化信号ＢＺを第１の垂直ブランキング期間内のクロック信号ＣＫのタイミングで取り込んで得た第２信号ｆ２とは互いに同一の論理レベル０となる。よって、この際、ノアゲート２５が論理レベル１の故障判定信号ａ２を生成するので、故障検知回路１４１は、「故障有り」を示す論理レベル１の故障検知信号ＥＲを出力する。
また、図１３は、出力部１３３で生成された画素駆動電圧Ｇ１が閾値電圧ＶＤＭよりも低い一定の電圧値に固定されてしまうという故障が生じている場合における、図１０に示すソースドライバ１３及び故障検知回路１４１内の信号波形の一例を示すタイムチャートである。
図１３に示すように、かかる故障が生じていると、画素駆動電圧Ｇ１は、映像データ信号ＶＤに拘わらず、閾値電圧ＶＤＭよりも低い電圧値となる。これにより、２値化回路２１が当該画素駆動電圧Ｇ１を閾値電圧ＶＤＭで２値化した２値化信号ＢＺの論理レベルは、図１３に示すように、論理レベル１の状態に固定される。
従って、ＦＦ２２が２値化信号ＢＺを第２の垂直ブランキング期間内のクロック信号ＣＫのタイミングで取り込んで得た第１信号ｆ１は論理レベル１となる。一方、ＦＦ２３が２値化信号ＢＺを第１の垂直ブランキング期間内のクロック信号ＣＫのタイミングで取り込んで得た第２信号ｆ２も論理レベル１となる。つまり、第１信号ｆ１及び第２信号ｆ２は互いに同一の論理レベル１となる。よって、この際、アンドゲート２４が論理レベル１の故障判定信号ａ１を生成するので、故障検知回路１４１は、「故障有り」を示す論理レベル１の故障検知信号ＥＲを出力する。
尚、上記実施例では、故障検知回路１４１は、画素駆動電圧Ｇ１を閾値電圧ＶＤＭで２値化する為に２値化回路２１を用いているが、当該２値化回路としては、例えば図１４Ａに示すようなコンパレータＣＭＰ、或いは図１４Ｂに示すように、インバータ回路ＩＶを用いても良い。
図１４Ａに示すコンパレータＣＭＰは、反転入力端子で受けた画素駆動電圧Ｇ１が、非反転入力端子で受けた閾値電圧ＶＤＭ未満である場合に論理レベル１、当該閾値電圧ＶＤＭ以上である場合には論理レベル０の２値化信号ＢＺを生成する。
図１４Ｂに示すインバータ回路ＩＶは、夫々のゲート端子同士、及びドレイン端子同士が接続されているｎチャネルＭＯＳ型のトランジスタと、ｐチャネルＭＯＳ型のトランジスタとを含む。この際、ｎチャネルＭＯＳ型のトランジスタは、自身のゲート端子で画素駆動電圧Ｇ１を受け、その電圧値が閾値電圧ＶＤＭ以上である場合にオン状態となって論理レベル０の２値化信号ＢＺを自身のドレイン端子から出力する。一方、ｐチャネルＭＯＳ型のトランジスタは、自身のゲート端子で画素駆動電圧Ｇ１を受け、その電圧値が閾値電圧ＶＤＭ未満である場合にオン状態となって論理レベル１の２値化信号ＢＺを自身のドレイン端子から出力する。
また、図３又は図１０に示す一例では、故障検知回路１４１は、出力部１３３から出力された画素駆動電圧Ｇ１を、ソースドライバ１３の内部で受けるようにしている。
しかしながら、表示パネル２０として図１５に示すように表示パネル内でソース線Ｄ１と接続されている配線ＬＣを有するものを採用し、当該配線ＬＣを介して故障検知回路１４１が画素駆動電圧Ｇ１を受けるようにしても良い。かかる構成によれば、階調電圧変換部１３２及び出力部１３３の故障のみならず、ソースドライバ１３及び表示パネル２０同士を接続する配線が断線する断線故障についても故障検知回路１４１で検知することが可能となる。
尚、上記実施例では、故障検知回路１４１は、画素駆動電圧Ｇ１～ＧｎのうちのＧ１に基づき故障検知を行うようにしているが、画素駆動電圧Ｇ１以外の他の画素駆動電圧に基づき故障検知を行うようにしても良い。また、画素駆動電圧Ｇ１～Ｇｎの全て、或いは２つ以上の複数の画素駆動電圧を夫々個別に受ける複数の故障検知回路１４１を設け、各故障検知回路から出力された故障検知信号ＥＲの論理和の結果を表示コントローラ１１に供給するようにしても良い。
また、上記実施例では、制御部１４０が、非表示期間としての垂直ブランキング期間内で、故障検知用の画素データ片（Ｂｍａｘ、Ｂｍｉｎ）に基づく画素駆動電圧を生成させる。そして、故障検知回路１４１が、垂直ブランキング期間内で生成された画素駆動電圧に基づき故障検知を行うようにしている。
しかしながら、垂直ブランキング期間以外の例えば電源投入直後の非表示期間内で、故障検知用データに基づく画素駆動電圧の生成、及び生成された画素駆動電圧に基づく故障検知を行うようにしても良い。
要するに、映像信号（ＶＤ）に基づき画素駆動電圧（Ｇ１～Ｇｎ）を生成して表示パネル２０に供給する表示ドライバ（１３）としては、以下の制御部（１４０）、及び故障検知回路（１４１）を含むものであれば良い。
つまり、制御部（１４０）は、映像信号の非表示期間（例えば垂直ブランキング期間）に故障検知用の第１の画素データ片（Ｂｍａｘ又はＢｍｉｎ）及び第２の画素データ片（Ｂｍａｘ）を順に含ませる。
故障検知回路（１４１）は、故障検知用の第１の画素データ片に応じて出力された第１の画素駆動電圧（Ｇ１）、及び故障検知用の第２の画素データ片に応じて出力された第２の画素駆動電圧（Ｇ１）を夫々所定の閾値電圧（ＶＤＭ）で２値化して第１及び第２の信号（ｆ１、ｆ２）を得る。そして、故障検知回路（１４１）は、第１の信号（ｆ１）と第２の信号（ｆ２）とが一致しているか否かを判定し（２４～２６）、一致している場合に故障有りを示す故障検知信号（ＥＲ）を出力する。
１３ ソースドライバ
２０ 表示パネル
２１ ２値化回路
２２、２３ Ｄ型フリップフロップ
２４ アンドゲート
２５ ノアゲート
２６ オアゲート
１４０ 制御部
１４１ 故障検知回路

Claims (8)

  1. 各画素の輝度レベルを表す画素データ片の系列を含む映像信号を受け、前記画素データ片に対応した画素駆動電圧を生成して表示パネルに出力する表示ドライバであって、
    前記映像信号の非表示期間に、故障検知用の第１の画素データ片及び第２の画素データ片を順に含ませる制御部と、
    前記第１の画素データ片に応じて出力された第１の画素駆動電圧、及び前記第２の画素データ片に応じて出力された第２の画素駆動電圧を夫々所定の閾値電圧で２値化して第１及び第２の信号を得て、前記第１の信号と前記第２の信号とが一致しているか否かを判定し、一致している場合に故障有りを示す故障検知信号を出力する故障検知回路と、を有し、
    前記故障検知回路は、
    前記第１の画素駆動電圧と前記第２の画素駆動電圧を夫々前記所定の閾値電圧で２値化して第１の２値化信号と第２の２値化信号をそれぞれ出力する２値化回路と、
    前記第１の２値化信号と前記第２の２値化信号に基づいて前記第１の信号と前記第２の信号をそれぞれ生成する第１の論理回路と、
    前記第１の信号と前記第２の信号とが一致しているか否かを判定し、一致している場合に故障有りを示す故障検知信号を出力する第２の論理回路と、
    を有することを特徴とする表示ドライバ。
  2. 前記第１の論理回路は、
    前記第１の２値化信号に基づいて前記第１の信号を生成する第１のフリップフロップと、
    前記第２の２値化信号に基づいて前記第２の信号を生成する第２のフリップフロップと、
    を有し、
    前記第２の論理回路は、
    前記第１の信号及び前記第２の信号が共に第１の論理レベルである場合には故障有りを示す第１の故障判定信号を出力するアンドゲートと、
    前記第１の信号及び前記第２の信号が共に第２の論理レベルである場合には故障有りを示す第２の故障判定信号を出力するノアゲートと、
    前記第１の故障判定信号及び前記第２の故障判定信号に基づいて前記故障検知信号を出力するオアゲートと、
    を有することを特徴とする請求項１に記載の表示ドライバ。
  3. 前記非表示期間は、前記映像信号に各フレーム期間に含まれる垂直ブランキング期間であり、
    前記制御部は、
    互いに隣り合う前記フレーム期間各々のうちの一方のフレーム期間に含まれる前記垂直ブランキング期間に前記第１の画素データ片を含ませ、他方のフレーム期間に含まれる前記垂直ブランキング期間に前記第２の画素データ片を含ませ、
    前記故障検知回路は、
    前記一方のフレーム期間の前記垂直ブランキング期間に含まれる前記第１の画素データ片に応じて出力された前記第１の画素駆動電圧、及び前記他方のフレーム期間の前記垂直ブランキング期間に含まれる前記第２の画素データ片に応じて出力された前記第２の画素駆動電圧を夫々前記閾値電圧で２値化することで前記第１の信号及び前記第２の信号を得ることを特徴とする請求項１又は２に記載の表示ドライバ。
  4. 前記画素駆動電圧は、その極性が１フレーム期間毎に正極性から負極性、又は負極性から正極性に反転され、
    前記閾値電圧は、正極性の電圧と負極性の電圧との境界の電圧値を有することを特徴とする請求項１～３のいずれか１に記載の表示ドライバ。
  5. 前記第１の画素データ片及び前記第２の画素データ片は共に最大の輝度レベルを表すデータであることを特徴とする請求項４に記載の表示ドライバ。
  6. 前記第１の画素データ片は最大及び最小の輝度レベルのうちの一方の輝度レベルを表すデータであり、前記第２の画素データ片は前記最大及び最小の輝度レベルのうちの他方の輝度レベルを表すデータであり、
    前記閾値電圧は、前記最大の輝度レベルと前記最小の輝度レベルとの間の輝度レベルに対応した電圧値を有することを特徴とする請求項１～３のいずれか１に記載の表示ドライバ。
  7. 請求項１～６のいずれか１に記載の表示ドライバと、
    前記画素駆動電圧が入力される表示パネルと、を有することを特徴とする表示装置。
  8. 各画素の輝度レベルを表す画素データ片の系列を含む映像信号を受け、前記画素データ片に対応した画素駆動電圧を生成して表示パネルに出力する表示ドライバを含む半導体装置であって、
    前記表示ドライバは、
    前記映像信号の非表示期間に、故障検知用の第１の画素データ片及び第２の画素データ片を順に含ませる制御部と、
    前記第１の画素データ片に応じて出力された第１の画素駆動電圧、及び前記第２の画素データ片に応じて出力された第２の画素駆動電圧を夫々所定の閾値電圧で２値化して第１
    及び第２の信号を得て、前記第１の信号と前記第２の信号とが一致しているか否かを判定し、一致している場合に故障有りを示す故障検知信号を出力する故障検知回路と、を有し、
    前記故障検知回路は、
    前記第１の画素駆動電圧と前記第２の画素駆動電圧を夫々前記所定の閾値電圧で２値化して第１の２値化信号と第２の２値化信号をそれぞれ出力する２値化回路と、
    前記第１の２値化信号と前記第２の２値化信号に基づいて前記第１の信号と前記第２の信号をそれぞれ生成する第１の論理回路と、
    前記第１の信号と前記第２の信号とが一致しているか否かを判定し、一致している場合に故障有りを示す故障検知信号を出力する第２の論理回路と、
    を有することを特徴とする半導体装置。
JP2019158264A 2019-08-30 2019-08-30 表示ドライバ、表示装置及び半導体装置 Active JP7232739B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019158264A JP7232739B2 (ja) 2019-08-30 2019-08-30 表示ドライバ、表示装置及び半導体装置
US16/997,222 US11367407B2 (en) 2019-08-30 2020-08-19 Display driver, display device, and semiconductor device to detect fault in fixed driving voltage applied to a display panel
CN202010841432.0A CN112447149B (zh) 2019-08-30 2020-08-20 显示驱动器、显示装置和半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019158264A JP7232739B2 (ja) 2019-08-30 2019-08-30 表示ドライバ、表示装置及び半導体装置

Publications (2)

Publication Number Publication Date
JP2021039139A JP2021039139A (ja) 2021-03-11
JP7232739B2 true JP7232739B2 (ja) 2023-03-03

Family

ID=74682677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019158264A Active JP7232739B2 (ja) 2019-08-30 2019-08-30 表示ドライバ、表示装置及び半導体装置

Country Status (3)

Country Link
US (1) US11367407B2 (ja)
JP (1) JP7232739B2 (ja)
CN (1) CN112447149B (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015197473A (ja) 2014-03-31 2015-11-09 ソニー株式会社 信号処理方法、表示装置、及び電子機器
WO2017150116A1 (ja) 2016-03-01 2017-09-08 ローム株式会社 液晶駆動装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3333138B2 (ja) * 1998-09-25 2002-10-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置の駆動方法
KR100653751B1 (ko) * 1998-10-27 2006-12-05 샤프 가부시키가이샤 표시 패널의 구동 방법, 표시 패널의 구동 회로 및 액정 표시 장치
JP2003167545A (ja) * 2001-11-30 2003-06-13 Sharp Corp 画像表示用信号の異常検出方法および画像表示装置
CN100573646C (zh) * 2006-06-30 2009-12-23 乐金显示有限公司 基准电压产生电路以及采用其的液晶显示器件
JP5072489B2 (ja) * 2007-08-30 2012-11-14 株式会社ジャパンディスプレイウェスト 表示装置およびその駆動方法、電子機器
JP4375463B2 (ja) * 2007-08-31 2009-12-02 ソニー株式会社 表示装置及び表示方法
WO2009063797A1 (en) * 2007-11-14 2009-05-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101341904B1 (ko) * 2009-02-20 2013-12-13 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
US10996258B2 (en) * 2009-11-30 2021-05-04 Ignis Innovation Inc. Defect detection and correction of pixel circuits for AMOLED displays
KR101276557B1 (ko) * 2010-12-14 2013-06-24 엘지디스플레이 주식회사 디스플레이 장치와 이의 구동방법
CN103299255B (zh) * 2011-04-15 2015-06-17 夏普株式会社 显示装置、显示装置的驱动方法以及电子设备
JP2015004945A (ja) * 2013-02-04 2015-01-08 ソニー株式会社 表示装置及びその駆動方法、並びに、制御パルス生成装置
JP6180318B2 (ja) * 2013-12-27 2017-08-16 ソニーセミコンダクタソリューションズ株式会社 コンパレータ回路
JP6367566B2 (ja) * 2014-01-31 2018-08-01 ラピスセミコンダクタ株式会社 表示デバイスのドライバ
JP6433716B2 (ja) * 2014-08-19 2018-12-05 ラピスセミコンダクタ株式会社 表示装置及び画像データ信号の伝送処理方法
JP2017181574A (ja) * 2016-03-28 2017-10-05 株式会社ジャパンディスプレイ 表示装置
JP2018040963A (ja) 2016-09-08 2018-03-15 ラピスセミコンダクタ株式会社 表示ドライバ及び表示装置
KR102417475B1 (ko) * 2017-07-21 2022-07-05 주식회사 엘엑스세미콘 표시장치, 센싱회로 및 소스드라이버집적회로
US11109017B2 (en) * 2018-09-12 2021-08-31 Semiconductor Components Industries, Llc Systems and methods for fault detection in image sensor processors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015197473A (ja) 2014-03-31 2015-11-09 ソニー株式会社 信号処理方法、表示装置、及び電子機器
WO2017150116A1 (ja) 2016-03-01 2017-09-08 ローム株式会社 液晶駆動装置

Also Published As

Publication number Publication date
US11367407B2 (en) 2022-06-21
US20210065639A1 (en) 2021-03-04
CN112447149B (zh) 2023-08-22
JP2021039139A (ja) 2021-03-11
CN112447149A (zh) 2021-03-05

Similar Documents

Publication Publication Date Title
JP6425115B2 (ja) タイミングコントローラ及び表示装置
JP4205120B2 (ja) 液晶表示装置及びその駆動方法
US10074339B2 (en) Receiver circuit and operating method of the same
US10388209B2 (en) Interface circuit
KR20080046330A (ko) 액정표시장치 및 이의 구동방법
US11605360B2 (en) Circuit and method for preventing screen flickering, drive circuit for display panel, and display apparatus
US20160217768A1 (en) Display device
KR20020004512A (ko) 액정표시장치 및 그 구동방법
JP2018109705A (ja) ドライバｉｃ、および、液晶表示装置
US9711074B2 (en) Apparatus and method for preventing image display defects in a display device
US9508321B2 (en) Source driver less sensitive to electrical noises for display
KR20170000897A (ko) 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
US20090040198A1 (en) Method for detecting pixel status of flat panel display and display driver thereof
JP7232739B2 (ja) 表示ドライバ、表示装置及び半導体装置
US10909906B2 (en) Display device
US20190371421A1 (en) Display driving circuit, driving method thereof, and display device
JP2006267452A (ja) 液晶表示装置、制御回路、及び液晶表示データ検査方法
CN107808622B (zh) 显示驱动器以及显示装置
KR102291255B1 (ko) 표시장치
CN111048032A (zh) 一种7t2c结构栅极驱动电路的驱动方法
JP2023066675A (ja) 表示ドライバ及び表示装置
US11967295B2 (en) Display driver and display device using independent test polarity inversion signal
US8362804B2 (en) Differential signal generating device with low power consumption
JP2005326836A (ja) 表示装置、表示ドライバ及びデータ転送方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230220

R150 Certificate of patent or registration of utility model

Ref document number: 7232739

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150