JP2023066675A - 表示ドライバ及び表示装置 - Google Patents

表示ドライバ及び表示装置 Download PDF

Info

Publication number
JP2023066675A
JP2023066675A JP2021177403A JP2021177403A JP2023066675A JP 2023066675 A JP2023066675 A JP 2023066675A JP 2021177403 A JP2021177403 A JP 2021177403A JP 2021177403 A JP2021177403 A JP 2021177403A JP 2023066675 A JP2023066675 A JP 2023066675A
Authority
JP
Japan
Prior art keywords
voltage
signal
disconnection
frame
external terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021177403A
Other languages
English (en)
Inventor
五常 渡部
Yukinobu Watabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Technology Co Ltd
Original Assignee
Lapis Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Technology Co Ltd filed Critical Lapis Technology Co Ltd
Priority to JP2021177403A priority Critical patent/JP2023066675A/ja
Priority to CN202211323984.8A priority patent/CN116072033A/zh
Priority to US17/976,443 priority patent/US11817024B2/en
Publication of JP2023066675A publication Critical patent/JP2023066675A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/10—Display system comprising arrangements, such as a coprocessor, specific for motion video images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/10—Automotive applications

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【目的】表示パネル及び表示ドライバ間を接続する配線の断線を検知することが可能な表示ドライバ及び表示装置を提供することを目的とする。【構成】本発明は、複数の外部端子に夫々対応して設けられており、夫々が複数の外部端子のうちの対応する１の外部端子に接続されている複数の出力回路の各々が、外部端子の電圧が入力端子で受けた階調電圧と等しくなるまで１の外部端子に電流を出力するオペアンプと、１の外部端子に接続されている配線が断線しているか否かを検出する断線検出回路と、を含む。ここで、断線検出回路は、映像信号のフレーム各々の非表示期間にて、階調電圧に代えてテスト電圧をオペアンプの入力端子に供給し、そこから１の外部端子の電圧が基準電圧を超えるまでに掛かる時間を立上り時間として測定する。そして、１のフレームで測定した立上り時間と他のフレームで測定した立上り時間とに基づき１の外部端子に接続されている配線が断線しているか否かを表す断線検出信号を出力する。【選択図】図３

Description

本発明は、映像信号に応じて表示パネルを駆動する表示ドライバ及び表示装置に関する。
近年、液晶表示パネルや有機ＥＬ（Electro Luminescence）表示パネル等の表示パネルを、車両の周囲の風景、車両の状態及び走行情報等の表示に用いるようにした車両が登場している。尚、車両の走行中に表示パネルが故障し、誤った表示がなされると運転に支障が生じる虞がある。
そこで、運用中の当該表示パネルに対して、表示ドライバ側で表示異常やパネル故障が生じているか否かを常に検知し、その検知結果をコントローラ側に知らせることで、表示パネルの故障に対応できるようにした表示装置が提案されている（例えば、特許文献１参照）。
当該特許文献１に記載の表示装置では、複数のゲート線及びソース線が交叉して並置されている表示パネルのガラス基板上に、その外縁に沿ってループ状の断線検知用配線が配線されている。更に、表示ドライバには、当該断線検知用配線に検知用電圧を印加することで断線検知用配線が断線しているか否かを検知し、断線していることを検知する断線検出回路が設けられている。つまり、当該表示装置では、表示パネルの外郭やガラス基板にクラック等の破損が生じると、その破損に伴い断線検知用配線が断線することから、この断線を検知した場合に、表示パネルに故障が生じていると判断する。
特開２０１６－２０６５７８号公報
しかしながら、特許文献１に記載の表示装置では、表示パネルの外郭やガラス基板の破損を故障として検知できるものの、表示ドライバと表示パネルとの間を接続する配線の断線を検知することはできない。
そこで、本願発明は、表示パネル及び表示ドライバ間を接続する配線の断線を検知することが可能な表示ドライバ及び表示装置を提供することを目的とする。
本発明に係る表示ドライバは、複数の外部端子と、前記複数の外部端子に夫々対応して設けられており且つ夫々が前記複数の外部端子のうちの対応する１の外部端子に接続されており、映像信号に基づく複数の階調電圧を増幅した複数の出力電圧を前記複数の外部端子から出力することで前記複数の外部端子に接続されている複数の配線を介して前記複数の出力電圧を表示パネルの複数のソース線に供給する複数の出力回路と、を含む表示ドライバであって、前記複数の出力回路の各々は、前記階調電圧を入力端子で受け、前記外部端子の電圧が前記入力端子で受けた電圧と等しくなるまで前記１の外部端子に電流を出力するオペアンプと、前記１の外部端子に接続されている前記配線が断線しているか否かを検出する断線検出回路と、を含み、前記断線検出回路は、前記映像信号におけるフレーム各々の非表示期間にて、前記階調電圧に代えてテスト電圧を前記オペアンプの前記入力端子に供給するテスト電圧供給部と、前記テスト電圧を前記オペアンプの前記入力端子に供給してから前記１の外部端子の電圧が基準電圧を超えるまでに掛かる時間を立上り時間として測定する測定部と、前記フレーム各々のうちの１のフレームで測定した前記立上り時間と他のフレームで測定した前記立上り時間とに基づき前記１の外部端子に接続されている前記配線が断線しているか否かを示す断線検出信号を出力する断線判定部と、を有する。
また、本発明に係る表示装置は、複数の外部端子と、前記複数の外部端子に夫々対応して設けられており且つ夫々が前記複数の外部端子のうちの対応する１の外部端子に接続されており、映像信号に基づく複数の階調電圧を増幅した複数の出力電圧を前記複数の外部端子から出力する表示ドライバと、複数のソース線を有する表示パネルと、前記複数の外部端子と前記複数のソース線とを接続する複数の配線と、を有する表示装置であって、前記複数の出力回路の各々は、前記階調電圧を入力端子で受け、前記外部端子の電圧が前記入力端子で受けた電圧と等しくなるまで前記１の外部端子に電流を出力するオペアンプと、前記１の外部端子に接続されている前記配線が断線しているか否かを検出する断線検出回路と、を含み、前記断線検出回路は、前記映像信号におけるフレーム各々の非表示期間にて、前記階調電圧に代えてテスト電圧を前記オペアンプの前記入力端子に供給するテスト電圧供給部と、前記テスト電圧を前記オペアンプの前記入力端子に供給してから前記１の外部端子の電圧が基準電圧を超えるまでに掛かる時間を立上り時間として測定する測定部と、前記フレーム各々のうちの１のフレームで測定した前記立上り時間と他のフレームで測定した前記立上り時間とが一致していない場合に、前記１の外部端子に接続されている前記配線が断線していると判定し断線していることを示す断線検出信号を出力する断線判定部と、を有する。
本発明によれば、表示装置の通常の表示動作時に、表示ドライバと表示パネルの複数のソース線の各々とを接続する複数の配線に対して、個別に断線が生じているか否かの検出を行うことが可能となる。
本発明に係る表示装置としての表示装置１００の構成を示すブロック図である。 ソースドライバ１３の内部構成の一例を示すブロック図である。 出力回路ＡＭ１の内部構成の一例を示す回路図である。 断線が生じていない場合での断線検出回路３１の動作波形の一例を示すタイムチャートである。 断線が生じている場合での断線検出回路３１の動作波形の一例を示すタイムチャートである。
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図１は、本発明に係る表示装置としての表示装置１００の構成を示すブロック図である。
表示装置１００は、駆動制御部１１、ゲートドライバ１２、ソースドライバ１３、及び容量性の表示パネル２０を有する。
表示パネル２０には、夫々が２次元画面の水平方向に伸張するゲート線Ｇ１～Ｇｍ（ｍは２以上の整数）と、夫々が２次元画面の垂直方向に伸張するソース線Ｓ１～Ｓｎ（ｎは２以上の整数）とが交叉して配置されている。ゲート線とソース線との交叉部には、例えば液晶素子又は有機ＥＬ素子としての表示セルＰＣが形成されている。
駆動制御部１１は、映像信号ＶＳを受け、当該映像信号ＶＳに含まれる水平同期信号に応じて走査信号を生成しこれをゲートドライバ１２に供給する。更に、駆動制御部１１は、映像信号ＶＳに含まれる水平同期信号及び垂直同期信号と共にデータ取込タイミングを表すデータロード信号及びクロック信号を含む各種制御信号、及び各画素の輝度レベルを例えば８ビットで表す表示データ片の系列ＰＤを含む映像データ信号ＶＰＤを生成し、これをソースドライバ１３に供給する。
尚、駆動制御部１１は、ソースドライバ１３から送出された断線情報信号ＢＫを受け、当該断線情報信号ＢＫが断線している配線（断線配線とも称する）を示している場合には、例えば「断線有り」の警告メッセージ及びその断線配線を文字情報等で表す表示データ片の系列を、映像信号ＶＳに基づく表示データ片の系列に含ませる。
ゲートドライバ１２は、駆動制御部１１から供給された走査信号に応じて走査パルスを生成し、これを表示パネル２０のゲート線Ｇ１～Ｇｎに順次択一的に印加する。
ソースドライバ１３は、表示パネル２０及びソースドライバ１３間を接続する配線Ｌ１～Ｌｎの各々が断線しているか否かを個別に検出し、断線配線がある場合には、その配線を示す信号を上記した断線情報信号ＢＫとして駆動制御部１１に供給する。
更に、ソースドライバ１３は、上記した映像データ信号ＶＰＤを取り込み、当該映像データ信号ＶＰＤに基づき、１水平走査期間毎にｎ個の出力電圧ＧＶ１～ＧＶｎを生成する。そして、ソースドライバ１３は、当該ソースドライバ１３と表示パネル２０のソース線Ｓ１～Ｓｎの各々とを接続する配線Ｌ１～Ｌｎを介して、出力電圧ＧＶ１～ＧＶｎを夫々表示パネル２０のソース線Ｓ１～Ｓｎに供給する。これにより、表示パネル２０には、映像データ信号ＶＰＤに基づく画像、又はこの画像中に、上記したような「断線有り」の警告メッセージ及びその断線配線を表す文字情報等が重畳された画像が表示される。
図２は、ソースドライバ１３の内部構成の一例を示すブロック図である。
図２に示すように、ソースドライバ１３は、信号抽出部１３０、データラッチ部１３１、デコーダ部１３２、及び出力部１３３を含む。
信号抽出部１３０は、映像データ信号ＶＰＤ中から、表示データ片の系列ＰＤ、及び上記した各種制御信号を抽出し、夫々をデータラッチ部１３１に供給する。また、信号抽出部１３０は、映像データ信号ＶＰＤに含まれる水平同期信号を水平同期信号Ｈｓとして出力部１３３に供給する。更に、信号抽出部１３０は、映像データ信号ＶＰＤに含まれる垂直同期信号に基づき、垂直ブランキング期間を論理レベル１、表示動作期間を論理レベル０で表す２値の信号を垂直ブランク信号Ｖｂｌｋとして生成し、これを出力部１３３に供給する。
データラッチ部１３１は、データロード信号のタイミングで、上記した表示データ片の系列ＰＤを取り込む。そして、データラッチ部１３１は、１水平走査期間分のｎ個の表示データ片を取り込む度に、夫々を表示データＪ１～Ｊｎとしてデコーダ部１３２に供給する。
デコーダ部１３２は、表示データＪ１～Ｊｎの各々毎に、互いに異なる電圧値を有する例えば２５６個の階調電圧のうちから、その表示データＪｑ（ｑは１～ｎの整数）にて示される輝度レベルに対応した階調電圧を選択する。そして、デコーダ部１３２は、表示データＪ１～Ｊｎに基づき上記したように選択したｎ個の階調電圧を、階調電圧Ｖ１～Ｖｎとして出力部１３３に供給する。
出力部１３３は、表示パネル２０のソース線Ｓ１～Ｓｎに夫々対応して設けられた出力回路ＡＭ１～ＡＭｎと、断線情報生成部ＤＩＧと、を含む。
出力回路ＡＭ１～ＡＭｎは、階調電圧Ｖ１～Ｖｎを受け、夫々を個別に増幅することで各階調電圧の電対値に対応した電圧値を有する出力電圧ＧＶ１～ＧＶｎを生成する。出力回路ＡＭ１～ＡＭｎは、生成した出力電圧ＧＶ１～ＧＶｎを、外部端子ＴＭ１～ＴＭｎから表示パネル２０に出力する。尚、外部端子ＴＭ１～ＴＭｎには表示パネル２０のソース線Ｓ１～Ｓｎが夫々接続されている。よって、ソースドライバ１３の外部端子ＴＭ１～ＴＭｎから出力された出力電圧ＧＶ１～ＧＶｎは、夫々配線Ｌ１～Ｌｎを介して表示パネル２０のソース線Ｓ１～Ｓｎに供給される。
更に、出力回路ＡＭ１～ＡＭｎは、配線Ｌ１～Ｌｎ毎にその配線が断線しているか否かを検出し、その検出結果を配線毎に示す断線検出信号ｆ１～ｆｎを生成して断線情報生成部ＤＩＧに供給する。断線情報生成部ＤＩＧは、断線検出信号ｆ１～ｆｎのうちで断線が生じていることを示す断線検出信号が存在する場合に、その断線が生じている配線（断線配線）を示す情報を断線情報信号ＢＫとして生成し、これを駆動制御部１１に供給する。
尚、上記した出力回路ＡＭ１～ＡＭｎは同一の内部構成を有する。
以下に、出力回路ＡＭ１～ＡＭｎのうちから出力回路ＡＭ１を抜粋してその内部構成について説明する。
図３は、出力回路ＡＭ１の内部構成の一例を示す回路図である。
出力回路ＡＭ１には、階調電圧Ｖ１を増幅した電圧を出力電圧ＧＶ１として生成する為に設けたオペアンプ３０の他に、断線検出回路３１が含まれている。
オペアンプ３０の出力端は外部端子ＴＭ１と接続されている。オペアンプ３０は、階調電圧Ｖ１を自身の非反転入力端子で受け、外部端子ＴＭ１上の電圧が非反転入力端子で受けた電圧と等しくなるまで電流を外部端子ＴＭ１に出力する。
断線検出回路３１は、アンドゲートＡＮ１、セレクタＳＥＬ、スイッチＳＷ１、比較器Ｑ１及びＱ２、カウンタＣＴＲ、ラッチＬＣ１及びＬＣ２を含む。
アンドゲートＡＮ１は、水平同期信号Ｈｓ及び垂直ブランク信号Ｖｂｌｋが共に論理レベル１を有する期間中は論理レベル１、両者のいずれか一方又は双方が論理レベル０を有する期間中は論理レベル０の選択信号をセレクタＳＥＬに供給する。すなわち、アンドゲートＡＮ１は、垂直ブランキング期間中の水平同期タイミング時にのみ論理レベル１の選択信号をセレクタＳＥＬに供給し、それ以外の期間中は論理レベル０の選択信号をセレクタＳＥＬに供給する。
セレクタＳＥＬは、階調電圧Ｖ１と、所定の電圧値を有するテスト電圧ＶＴＳＴと、を受け、これら階調電圧Ｖ１及びテスト電圧ＶＴＳＴのうちの一方を上記した選択信号に基づいて選択する。すなわち、セレクタＳＥＬは、垂直ブランキング期間中の水平同期タイミング時にはテスト電圧ＶＴＳＴを選択し、それ以外の期間中は階調電圧Ｖ１を選択する。そして、セレクタＳＥＬは、階調電圧Ｖ１及びテスト電圧ＶＴＳＴのうちから選択した方を、オペアンプ３０の非反転入力端に供給する。
スイッチＳＷ１は、垂直ブランク信号Ｖｂｌｋが論理レベル１を有する期間中、つまり垂直ブランキング期間中に限りオン状態となり、外部端子ＴＭ１の電圧を断線監視電圧ＦＢとして比較器Ｑ１に供給する。
比較器Ｑ１は、所定の基準電圧Ｖｒｅｆと断線監視電圧ＦＢとの大小比較を行い、断線監視電圧ＦＢが基準電圧Ｖｒｅｆより高い場合に、カウント停止を促す論理レベル１のカウント停止信号ＣＳをカウンタＣＴＲに供給する。
カウンタＣＴＲは、垂直ブランク信号Ｖｂｌｋが論理レベル１を有する期間、つまり垂直ブランキング期間中にだけイネーブル状態となり、以下の動作を行う。つまり、カウンタＣＴＲは、水平同期信号Ｈｓに応じて、クロック信号ＣＬＫのパルス数のカウント動作をゼロのカウント値からスタートし、そのカウント値をクロック信号ＣＬＫの１パルス毎に１ずつインクリメントする。ここで、比較器Ｑ１から論理レベル１のカウント停止信号ＣＳが供給された場合には、カウンタＣＴＲは、カウント動作を停止し、当該カウント停止後のカウント値を表すカウント信号ＣｏｕｔをラッチＬＣ１に供給する。
すなわち、カウンタＣＴＲは、当該カウント停止後のカウント値を、テスト電圧ＶＴＳＴをオペアンプ３０の非反転入力端子に供給してから、外部端子ＴＭ１上の電圧（ＦＢ）が基準電圧Ｖｒｅｆを超えるまでに掛かる時間（立上り時間）を表す情報として取得する。尚、カウンタＣＴＲは、垂直ブランク信号Ｖｂｌｋが論理レベル０を有する期間、つまり通常の表示動作期間中はディスエーブル状態となって上記したカウント動作を停止する。
ラッチＬＣ１は、垂直ブランク信号Ｖｂｌｋが論理レベル１から論理レベル０に遷移する時点、つまり、垂直ブランキング期間から表示動作期間に移行する時点で、カウント信号Ｃｏｕｔを取り込む。そして、ラッチＬＣ１は、取り込んだカウント信号Ｃｏｕｔによって示されるカウント値を表す信号を、第１フレームカウント信号Ｃ１としてラッチＬＣ２及び比較器Ｑ２に供給する。
ラッチＬＣ２は、垂直ブランク信号Ｖｂｌｋが論理レベル１から論理レベル０に遷移する時点で第１フレームカウント信号Ｃ１を取り込む。そして、ラッチＬＣ２は、取り込んだ第１フレームカウント信号Ｃ１によって示されるカウント値を表す信号を、第２フレームカウント信号Ｃ２として比較器Ｑ２に供給する。
比較器Ｑ２は、第１フレームカウント信号Ｃ１にて示されるカウント値と、第２フレームカウント信号Ｃ２にて示されるカウント値と、が一致しているか否かを判定する。ここで、両者が一致している場合には比較器Ｑ２は、配線Ｌ１には断線が生じていないと判定し、断線が生じていないことを示す例えば論理レベル０の断線検出信号ｆ１を出力する。一方、第１フレームカウント信号Ｃ１にて示されるカウント値と、第２フレームカウント信号Ｃ２にて示されるカウント値とが一致していない場合には、比較器Ｑ２は、配線Ｌ１に断線が生じていると判定し、断線が生じていることを示す論理レベル１の断線検出信号ｆ１を出力する。
尚、前述したように、出力回路ＡＭ１以外の出力回路ＡＭ２～ＡＭｎの各々にも、オペアンプ３０と共に、図３に示す断線検出回路３１（ＡＮ１、ＳＥＬ、ＳＷ１、Ｑ１、Ｑ２、ＣＴＲ、ＬＣ１及びＬＣ２）が含まれており、配線Ｌ２～Ｌｎの各々に断線が生じているか否かを個別に示す断線検出信号ｆ２～ｆｎが出力される。
以下に、図３に示す出力回路ＡＭ１を例にとって、断線検出回路３１が、ソースドライバ１３の外部端子ＴＭ１と表示パネル２０のソース線Ｓ１とを接続する配線Ｌ１に断線が生じているか否かを検出する断線検出動作について説明する。
尚、断線検出回路３１は、映像信号における各フレーム内の非表示期間である垂直ブランキング期間を利用して、当該垂直ブランキング期間毎に、断線が生じているか否かの検出を行う。そこで、連続する２つのフレーム（第１及び第２のフレーム）を抜粋し、第１及び第２のフレームに亘って断線が生じていない場合と、第２のフレームの直前で断線が生じた場合とに分けて、断線検出回路３１による断線検出動作について説明する。
［断線無しの場合］
図４は、配線Ｌ１に断線が生じていない場合における出力回路ＡＭ１の断線検出回路３１内の動作波形の一例を示すタイムチャートである。
図４に示すように、垂直ブランク信号Ｖｂｌｋが論理レベル１を維持している垂直ブランキング期間内ではスイッチＳＷ１がオン状態となり、外部端子ＴＭ１の電圧が断線監視電圧ＦＢとして比較器Ｑ１に供給される。
ここで、第１のフレームの垂直ブランキング期間内において最初に供給されるパルス状（論理レベル１）の水平同期信号Ｈｓに応じて、セレクタＳＥＬが階調電圧Ｖ１に代えてテスト電圧ＶＴＳＴをオペアンプ３０に供給する。
オペアンプ３０は、自身の出力電圧、つまり外部端子ＴＭ１の電圧がテスト電圧ＶＴＳＴと等しくなるまで、当該外部端子ＴＭ１に電流を出力する。この際、配線Ｌ１に断線が生じていないことから、断線監視電圧ＦＢの電圧値は、配線Ｌ１及び当該配線Ｌ１に接続されているソース線Ｓ１による配線容量に基づく速度で徐々に増加する。
また、上記した第１のフレームの垂直ブランキング期間内での最初のパルス状（論理レベル１）の水平同期信号Ｈｓに応じて、図４に示すように、カウンタＣＴＲがゼロからクロック信号ＣＬＫのパルス数のカウントを開始する。
ここで、配線Ｌ１に断線が生じていないことから、例えば図４に示すように、カウンタＣＴＲのカウント値（Ｃｏｕｔ）が「４」に到達した直後に、断線監視電圧ＦＢの電圧値が基準電圧Ｖｒｅｆを超える。よって、比較器Ｑ１は、断線監視電圧ＦＢの電圧値が基準電圧Ｖｒｅｆを超えた時点で、カウント動作の停止を促す論理レベル１のカウント停止信号ＣＳをカウンタＣＴＲに供給して、当該カウンタＣＴＲのカウント動作を停止させる。これにより、カウンタＣＴＲは、テスト電圧ＶＴＳＴをオペアンプ３０の非反転入力端子に供給してから、外部端子ＴＭ１上の断線監視電圧ＦＢが基準電圧Ｖｒｅｆを超えるまでに掛かる立上り時間を表す情報として、カウント値「４」を示すカウント信号ＣｏｕｔをラッチＬＣ１に供給する。
ラッチＬＣ１は、当該カウント値「４」を示すカウント信号Ｃｏｕｔを、垂直ブランク信号Ｖｂｌｋの立下りエッジのタイミングで取り込み、これを第１フレームカウント信号Ｃ１としてラッチＬＣ２及び比較器Ｑ２に供給する。
ところで、第２のフレームの垂直ブランキング期間の開始前に配線Ｌ１が断線していなければ、次の第２のフレームの垂直ブランキング期間内でも、断線検出回路３１は前述した動作と同様な動作を行う。
つまり、階調電圧Ｖ１に代えてテスト電圧ＶＴＳＴがオペアンプ３０に供給されることで、図４に示すように、断線監視電圧ＦＢの電圧値が、第１のフレームの垂直ブランキング期間での場合と同様な速度で増加する。そして、カウンタＣＴＲのカウント値（Ｃｏｕｔ）が「４」に到達した直後に、断線監視電圧ＦＢの電圧値が基準電圧Ｖｒｅｆを超える。そこで、カウンタＣＴＲは、テスト電圧ＶＴＳＴをオペアンプ３０の非反転入力端子に供給してから、外部端子ＴＭ１上の断線監視電圧ＦＢが基準電圧Ｖｒｅｆを超えるまでに掛かる立上り時間を表す情報として、カウント値「４」を示すカウント信号ＣｏｕｔをラッチＬＣ１に供給する。これにより、ラッチＬＣ１は、当該カウント値「４」を示すカウント信号Ｃｏｕｔを、垂直ブランク信号Ｖｂｌｋの立下りエッジのタイミングで取り込み、これを第１フレームカウント信号Ｃ１として比較器Ｑ２に供給する。
一方、ラッチＬＣ２は、第１のフレームの垂直ブランキング期間でラッチＬＣ１が取り込んだカウント値「４」を示す第１フレームカウント信号Ｃ１を、垂直ブランク信号Ｖｂｌｋの立下りエッジのタイミングで取り込み、これを第２フレームカウント信号Ｃ２として比較器Ｑ２に供給する。
この際、比較器Ｑ２は、第１フレームカウント信号Ｃ１にて示されるカウント値「４」と、第２フレームカウント信号Ｃ２にて示されるカウント値「４」と、が一致していることから、配線Ｌ１には断線が生じていないと判定し、断線が生じていないことを示す論理レベル０の断線検出信号ｆ１を出力する。
［断線有の場合］
図５は、第１のフレームの垂直ブランキング期間の段階では配線Ｌ１に断線が生じていないものの、次の第２のフレームの垂直ブランキング期間の直前で、配線Ｌ１が断線した場合での断線検出回路３１内の動作波形の一例を示すタイムチャートである。
尚、図５に示す第１のフレームの垂直ブランキング期間内での動作は、図４に示すものと同一であるので、その動作説明は省略する。
図５に示す第２のフレームの垂直ブランキング期間では、テスト電圧ＶＴＳＴがオペアンプ３０の非反転入力端子に供給されることで、図５に示すように、断線監視電圧ＦＢの電圧値が上昇する。
ただし、配線Ｌ１が断線してソース線Ｓ１との接続が遮断されていることから、このような断線が生じていない場合に比べて、外部端子ＴＭ１での配線容量が大幅に小となる。よって、その分だけ断線監視電圧ＦＢの電圧値が高速に増加し、例えば図５に示すようにカウンタＣＴＲのカウント値（Ｃｏｕｔ）が「３」の時点で、断線監視電圧ＦＢの電圧値が基準電圧Ｖｒｅｆを超える。したがって、カウンタＣＴＲはカウント動作を停止し、当該カウント動作停止後のカウント値「３」を、上記した立上り時間として表すカウント信号ＣｏｕｔをラッチＬＣ１に供給する。これにより、ラッチＬＣ１は、当該カウント値「３」を示すカウント信号Ｃｏｕｔを、垂直ブランク信号Ｖｂｌｋの立下りエッジのタイミングで取り込み、これを第１フレームカウント信号Ｃ１として比較器Ｑ２に供給する。
一方、ラッチＬＣ２は、第１のフレームの垂直ブランキング期間でラッチＬＣ１が取り込んだカウント値「４」を上記した立上り時間として表す第１フレームカウント信号Ｃ１を、垂直ブランク信号Ｖｂｌｋの立下りエッジのタイミングで取り込み、これを第２フレームカウント信号Ｃ２として比較器Ｑ２に供給する。
この際、比較器Ｑ２は、第１フレームカウント信号Ｃ１にて示されるカウント値「３」と、第２フレームカウント信号Ｃ２にて示されるカウント値「４」とが、一致していないことから、配線Ｌ１に断線が生じていると判定し、断線が生じていることを示す論理レベル１の断線検出信号ｆ１を出力する。
以上、詳述したように、ソースドライバ１３では、外部端子ＴＭ１～ＴＭｎと、ソース線Ｓ１～Ｓｎ各々との間を個別に接続する配線Ｌ１～Ｌｎ各々の断線を、出力回路ＡＭ１～ＡＭｎの各々に設けた断線検出回路３１によって以下のように検出している。
すなわち、断線検出回路３１は、各垂直ブランキング期間にて、階調電圧Ｖｔ（ｔは１～ｎの整数）に代えてテスト電圧ＶＴＳＴをオペアンプ３０の非反転入力端子に供給する。更に、このようなテスト電圧ＶＴＳＴの供給時点から、外部端子ＴＭｔ上の断線監視電圧ＦＢが基準電圧Ｖｒｅｆを超えるまでの間に亘りクロック信号ＣＬＫのパルスの数をカウントすることで、断線監視電圧ＦＢの立上り時間を測定する。
次に、断線検出回路３１は、連続する２つのフレームのうちの第１のフレームの垂直ブランキング期間で測定した立上り時間（Ｃ１）と、第２のフレームの垂直ブランキング期間で測定した立上り時間（Ｃ２）とが一致しているか否かの比較を行う（Ｑ２）。ここで、両立上り時間（Ｃ１、Ｃ２）が一致している場合には、断線検出回路３１は、配線Ｌｔ（ｔは１～ｎの整数）には断線が生じていないと判定し、その旨を示す例えば論理レベル０の断線検出信号ｆｔを出力する。一方、両立上り時間（Ｃ１、Ｃ２）が一致していない場合には、断線検出回路３１は、配線Ｌｔに断線が生じていると判定し、その旨を表す論理レベル１の断線検出信号ｆｔを出力する。
このように、断線検出回路３１では、配線Ｌｔが断線した場合には断線していない場合に比べて、外部端子ＴＭｔ上の電圧の変化速度が速くなることに鑑みて、２つのフレーム間で、外部端子ＴＭｔ上の電圧の立上り時間（Ｃ１、Ｃ２）が一致していない場合に、断線が生じていると判定する。
これにより、表示装置１００の通常使用中において、ソースドライバ１３側で、当該ソースドライバ１３の外部端子ＴＭ１～ＴＭｎと、表示パネル２０のソース線Ｓ１～Ｓｎとを接続する配線Ｌ１～Ｌｎに断線が生じているか否かを判定することが可能となる。
尚、上記実施例では、各フレーム内の非表示期間としての垂直ブランキング期間で断線検出処理を実施しているが、垂直ブランキング期間以外の非表示期間で前述したような断線検出処理を実施するようにしても良い。
また、上記実施例では、カウンタＣＴＲによるクロック信号のパルス数のカウント値を、テスト電圧ＶＴＳＴをオペアンプ３０の非反転入力端子に供給してから、外部端子の電圧（ＦＢ）が基準電圧Ｖｒｅｆを超えるまでに掛かる立上り時間としているが、カウンタを用いずにこの立上り時間そのものを測定するようにしても良い。
また、上記実施例では、２つのフレームで夫々測定した外部端子ＴＭｔの電圧の立上り時間（Ｃ１、Ｃ２）が一致していない場合に断線が生じていると判定している。しかしながら、クロック信号ＣＬＫの周波数として図３に示すクロック信号ＣＬＫよりも高い周波数を採用した場合には、例え断線が生じていなくても、２つのフレームで夫々測定した立上り時間（Ｃ１、Ｃ２）には微量な測定誤差が生じる場合がある。
そこで、比較器Ｑ２では、第１のフレームで測定された立上り時間（Ｃ１）と第２のフレームで測定された立上り時間（Ｃ１）との差が所定値（測定誤差分に相当）以上ある場合に、断線が生じていると判定するようにしても良い。
また、上記実施例では、連続する第１のフレーム及び第２のフレームで夫々測定した立上り時間同士を比較することで断線検出を行っているが、立上り時間の測定を行う２つのフレームは必ずしも連続したフレームでなくても良い。
また、上記実施例では、水平同期信号Ｈｓのタイミングでテスト電圧ＶＴＳＴをオペアンプ３０の非反転入力端子に供給すると共に、カウンタＣＴＲのカウント動作を開始させている。しかしながら、垂直同期信号に基づいて垂直ブランキング期間内で生成した１パルスのタイミング信号に応じて、テスト電圧ＶＴＳＴをオペアンプ３０の非反転入力端子に供給すると共に、カウンタＣＴＲのカウント動作を開始させるようにしても良い。
要するに、本発明に係る表示ドライバは、複数の外部端子（ＴＭ１～ＴＭｎ）と、各外部端子に対応して設けられており且つ夫々が対応する１の外部端子に接続されており、映像信号に基づく階調電圧（Ｖ１～Ｖｎ）を増幅した出力電圧（ＧＶ１～ＧＶｎ）を、外部端子（ＴＭ１～ＴＭｎ）から出力することで配線（Ｌ１～Ｌｎ）を介して表示パネル（２０）のソース線（Ｓ１～Ｓｎ）に当該出力電圧群を供給する複数の出力回路（ＡＭ１～ＡＭｎ）と、を含む。
ここで、複数の出力回路（ＡＭ１～ＡＭｎ）の各々としては、以下のオペアンプと、上記１の外部端子に接続されている配線が断線しているか否かを検出する断線検出回路と、を有するものであれば良い。
すなわち、オペアンプ（３０）は、階調電圧を入力端子で受け、上記１の外部端子の電圧が入力端子で受けた電圧と等しくなるまで当該１の外部端子に電流を出力する。
テスト電圧供給部（ＡＮ１、ＳＥＬ）は、映像信号におけるフレーム各々の非表示期間（例えば垂直ブランキング期間）にて、階調電圧に代えてテスト電圧（ＶＴＳＴ）をオペアンプの入力端子に供給する。測定部（Ｑ１、ＣＴＲ）は、テスト電圧をオペアンプの入力端子に供給してから上記１の外部端子の電圧（ＦＢ）が基準電圧（Ｖｒｅｆ）を超えるまでに掛かる時間を立上り時間（Ｃｏｕｔ）として測定する。断線判定部（ＬＣ１、ＬＣ２、Ｑ２）は、フレーム各々のうちの１のフレームで測定した立上り時間（Ｃ１）と他のフレームで測定した立上り時間（Ｃ２）とに基づき上記１の外部端子に接続されている配線が断線しているか否かを表す断線検出信号（ｆ１）を出力する。
１３ ソースドライバ
２０ 表示パネル
３０ オペアンプ
３１ 断線検出回路
１００ 表示装置
ＡＭ１～ＡＭｎ 出力回路
ＣＴＲ カウンタ
Ｌ１～Ｌｎ 配線
ＬＣ１、ＬＣ２ ラッチ
Ｑ１、Ｑ２ 比較器
ＳＥＬ セレクタ
Ｓ１～Ｓｎ ソース線

Claims (8)

  1. 複数の外部端子と、前記複数の外部端子に夫々対応して設けられており且つ夫々が前記複数の外部端子のうちの対応する１の外部端子に接続されており、映像信号に基づく複数の階調電圧を増幅した複数の出力電圧を前記複数の外部端子から出力することで前記複数の外部端子に接続されている複数の配線を介して前記複数の出力電圧を表示パネルの複数のソース線に供給する複数の出力回路と、を含む表示ドライバであって、
    前記複数の出力回路の各々は、
    前記階調電圧を入力端子で受け、前記外部端子の電圧が前記入力端子で受けた電圧と等しくなるまで前記１の外部端子に電流を出力するオペアンプと、
    前記１の外部端子に接続されている前記配線が断線しているか否かを検出する断線検出回路と、を含み、
    前記断線検出回路は、
    前記映像信号におけるフレーム各々の非表示期間にて、前記階調電圧に代えてテスト電圧を前記オペアンプの前記入力端子に供給するテスト電圧供給部と、
    前記テスト電圧を前記オペアンプの前記入力端子に供給してから前記１の外部端子の電圧が基準電圧を超えるまでに掛かる時間を立上り時間として測定する測定部と、
    前記フレーム各々のうちの１のフレームで測定した前記立上り時間と他のフレームで測定した前記立上り時間とに基づき前記１の外部端子に接続されている前記配線が断線しているか否かを示す断線検出信号を出力する断線判定部と、を有することを特徴とする表示ドライバ。
  2. 前記断線判定部は、前記１のフレームで測定した前記立上り時間と前記他のフレームで測定した前記立上り時間とが一致していない場合に、前記１の外部端子に接続されている前記配線が断線していると判定し、断線していることを示す前記断線検出信号を出力することを特徴とする請求項１に記載の表示ドライバ。
  3. 前記断線判定部は、前記１のフレームで測定した前記立上り時間と前記他のフレームで測定した前記立上り時間との差が所定値以上ある場合に、前記１の外部端子に接続されている前記配線が断線していると判定し、断線していることを示す前記断線検出信号を出力することを特徴とする請求項１に記載の表示ドライバ。
  4. 前記測定部は、
    前記テスト電圧が前記オペアンプの前記入力端子に供給されたタイミングで、クロック信号のパルスの数をカウントしてカウント値を得るカウント動作を開始するカウンタと、
    前記外部端子の電圧と前記基準電圧との大小比較を行い、前記外部端子の電圧が前記基準電圧より高くなったときに前記カウント動作を停止させるカウント停止信号を前記カウンタに供給する第１の比較器と、を含み、前記カウント動作停止後の前記カウンタのカウント値を前記立上り時間として出力することを特徴とする請求項１～３のいずれか１に記載の表示ドライバ。
  5. 前記１のフレーム及び前記他のフレームは互いに連続したフレームであり、
    前記断線判定部は、
    前記カウント動作停止後の前記カウンタのカウント値を前記非表示期間の終了時点のタイミングで取り込みこれを第１のフレームカウント信号として出力する第１のラッチと、
    前記第１のフレームカウント信号を前記非表示期間の終了時点のタイミングで取り込みこれを第２のフレームカウント信号として出力する第２のラッチと、
    前記第１のフレームカウント信号と前記第２のフレームカウント信号とが一致しているか否かの比較を行い、一致していない場合に断線していることを示す前記断線検出信号を出力する第２の比較器と、を含むことを特徴とする請求項４に記載の表示ドライバ。
  6. 前記非表示期間は垂直ブランキング期間であることを特徴とする請求項１～５のいずれか１に記載の表示ドライバ。
  7. 前記映像信号から水平同期信号及び垂直同期信号を抽出すると共に、前記垂直同期信号に応じて垂直ブランキング期間であるか否かを２値で表す垂直ブランク信号を生成する信号抽出部を含み、
    前記テスト電圧供給部は、前記垂直ブランク信号が前記垂直ブランキング期間を表している間に抽出された前記水平同期信号のタイミングで前記テスト電圧を前記オペアンプの前記入力端子に供給し、
    前記カウンタは、前記垂直ブランク信号が前記垂直ブランキング期間を表している間だけイネーブル状態となり、前記水平同期信号のタイミングで前記カウント動作を開始し、
    前記第１のラッチ及び前記第２のラッチは、前記垂直ブランク信号の縁部のタイミングで前記第１のフレームカウント信号及び前記第２のフレームカウント信号の取り込みを夫々行うことを特徴とする請求項５に記載の表示ドライバ。
  8. 複数の外部端子と、前記複数の外部端子に夫々対応して設けられており且つ夫々が前記複数の外部端子のうちの対応する１の外部端子に接続されており、映像信号に基づく複数の階調電圧を増幅した複数の出力電圧を前記複数の外部端子から出力する表示ドライバと、
    複数のソース線を有する表示パネルと、
    前記複数の外部端子と前記複数のソース線とを接続する複数の配線と、を有する表示装置であって、
    前記複数の出力回路の各々は、
    前記階調電圧を入力端子で受け、前記外部端子の電圧が前記入力端子で受けた電圧と等しくなるまで前記１の外部端子に電流を出力するオペアンプと、
    前記１の外部端子に接続されている前記配線が断線しているか否かを検出する断線検出回路と、を含み、
    前記断線検出回路は、
    前記映像信号におけるフレーム各々の非表示期間にて、前記階調電圧に代えてテスト電圧を前記オペアンプの前記入力端子に供給するテスト電圧供給部と、
    前記テスト電圧を前記オペアンプの前記入力端子に供給してから前記１の外部端子の電圧が基準電圧を超えるまでに掛かる時間を立上り時間として測定する測定部と、
    前記フレーム各々のうちの１のフレームで測定した前記立上り時間と他のフレームで測定した前記立上り時間とが一致していない場合に、前記１の外部端子に接続されている前記配線が断線していると判定し断線していることを示す断線検出信号を出力する断線判定部と、を有することを特徴とする表示装置。
JP2021177403A 2021-10-29 2021-10-29 表示ドライバ及び表示装置 Pending JP2023066675A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021177403A JP2023066675A (ja) 2021-10-29 2021-10-29 表示ドライバ及び表示装置
CN202211323984.8A CN116072033A (zh) 2021-10-29 2022-10-27 显示驱动器以及显示装置
US17/976,443 US11817024B2 (en) 2021-10-29 2022-10-28 Display driver and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021177403A JP2023066675A (ja) 2021-10-29 2021-10-29 表示ドライバ及び表示装置

Publications (1)

Publication Number Publication Date
JP2023066675A true JP2023066675A (ja) 2023-05-16

Family

ID=86146310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021177403A Pending JP2023066675A (ja) 2021-10-29 2021-10-29 表示ドライバ及び表示装置

Country Status (3)

Country Link
US (1) US11817024B2 (ja)
JP (1) JP2023066675A (ja)
CN (1) CN116072033A (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016206578A (ja) 2015-04-28 2016-12-08 シナプティクス・ジャパン合同会社 ドライバｉｃ及び電子機器
KR20230001614A (ko) * 2021-06-28 2023-01-05 삼성전자주식회사 소스 증폭기 및 그를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
US11817024B2 (en) 2023-11-14
CN116072033A (zh) 2023-05-05
US20230134769A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
US10096281B2 (en) Display device, driving method thereof, and timing controller thereof
JP6425115B2 (ja) タイミングコントローラ及び表示装置
US20140002438A1 (en) Source driver and liquid crystal display device
CN106875880B (zh) 一种公共电压补偿电路、补偿方法及显示装置
US20180090056A1 (en) Interface circuit
US20110260992A1 (en) Panel control device and operation method thereof
JP6637340B2 (ja) 液晶表示システム
KR20160091518A (ko) 표시장치
CN104183222B (zh) 显示装置
KR20180025428A (ko) 표시장치 및 파워 모니터링 회로
US20160118013A1 (en) Display driving apparatus and method for driving display apparatus
US20120127137A1 (en) Circuit for controlling non-signal of flat panel display device
JP2009058685A (ja) パネル表示装置、およびパネル異常検知方法
US20210065648A1 (en) Display apparatus and method of driving the same
US10643728B2 (en) Display driving circuit, driving method thereof, and display device
JP2023066675A (ja) 表示ドライバ及び表示装置
US11625125B2 (en) Display apparatus and method of detecting dropout of stabilization capacitor of touch driver using the same
CN110310608B (zh) 液晶显示面板的控制电路、测试设备和测试方法
KR20150047964A (ko) 표시 장치 및 그 구동 방법
JP7232739B2 (ja) 表示ドライバ、表示装置及び半導体装置
JP2007206231A (ja) 表示制御装置
JP6312101B2 (ja) 半導体デバイスおよび表示装置
CN216117885U (zh) 电平转换芯片测试电路
CN113053330B (zh) 源极驱动电路
US11508280B2 (en) Display device, display driver, and failure inspection method