JP6312101B2 - 半導体デバイスおよび表示装置 - Google Patents

半導体デバイスおよび表示装置 Download PDF

Info

Publication number
JP6312101B2
JP6312101B2 JP2016505946A JP2016505946A JP6312101B2 JP 6312101 B2 JP6312101 B2 JP 6312101B2 JP 2016505946 A JP2016505946 A JP 2016505946A JP 2016505946 A JP2016505946 A JP 2016505946A JP 6312101 B2 JP6312101 B2 JP 6312101B2
Authority
JP
Japan
Prior art keywords
circuit
operation state
semiconductor device
period
transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016505946A
Other languages
English (en)
Other versions
JPWO2015132833A1 (ja
Inventor
石井　宏明
宏明 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of JPWO2015132833A1 publication Critical patent/JPWO2015132833A1/ja
Application granted granted Critical
Publication of JP6312101B2 publication Critical patent/JP6312101B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

表示パネルの表示を制御する半導体デバイスおよび表示装置に関する。
液晶表示装置や有機ＥＬ表示装置などのフラットパネル表示装置は、ＴＣＯＮ（Timing Controller）と呼ばれる制御回路を備えている。表示装置は、行列状に配置された画素回路を有する表示パネル基板、複数の画素回路を行単位で駆動する行駆動回路、複数の画素回路を列単位で駆動する列駆動回路、およびＴＣＯＮ等により構成される。ＴＣＯＮは、入力される映像信号に基づいて、行駆動回路および列駆動回路に各種制御信号および映像信号を供給することにより表示パネル基板の表示を制御する。
表示パネルの大型化、高解像度化に伴って、表示パネルにおける表示画素数、表示フレームレート等が増加している。上記のＴＣＯＮとして用いられる半導体デバイスは、非圧縮の映像信号を入力するために数Ｇｂｐｓ〜数１０Ｇｂｐｓの高速伝送が要求される。
例えば、特許文献１（図３３）、に記載されているように、高速伝送に適したＬＶＤＳ（低電圧差動信号）が用いられている。また、特許文献２（図５２Ａ、図５２Ｂ）では、映像信号をＬＶＤＳによりＴＣＯＮに送信している。
特開２００２−１５６９５０号公報 特表２００４−５３８５２３号公報
しかしながら、従来技術によれば、受信側の半導体デバイスが映像信号を受信する動作モードに切り替わった直後に映像信号以外のデータを受信してしまう可能性がある。その結果、映像信号以外のデータを映像信号として処理してしまい、例えば、当該半導体デバイスにより表示制御される表示パネルにおいて画像が乱れという不具合が生じ得る。また、映像信号以外のデータを受信する動作モードに切り替わった直後に、映像信号を映像信号以外のデータとして処理してしまうことによる不具合も生じ得る。
本開示は、半導体デバイス間の通信においてそれぞれの状態遷移タイミングのずれによる不具合を防止する半導体デバイスおよび表示装置を提供することを目的とする。
上記課題を解決するため本開示における半導体デバイスは、表示パネルの表示を制御する半導体デバイスであって、互いに異なる第１の周期または第２の周期で送信され、同期コードとデータとを含む通信フレームを受信する受信回路と、前記受信回路によって受信された前記通信フレームをデジタル映像信号以外のデータとして処理する第１動作状態と、前記受信回路によって受信された前記通信フレームをデジタル映像信号として処理する第２動作状態とを有するロジック回路と、前記受信回路によって受信された前記通信フレームから同期コードを検出する検出回路と、複数の前記通信フレームにおいて検出された前記同期コードの周期を計測する計測回路と、計測された周期が前記第１の周期であるか前記第２の周期であるかを判定する判定回路とを備え、前記ロジック回路は、前記判定回路の判定結果に応じて前記第１動作状態または前記第２動作状態に実質的に移行する。
本開示によれば、半導体デバイス間の通信においてそれぞれの状態遷移タイミングのずれによる影響を防止する半導体デバイスおよび表示装置を提供する。
図１は、実施の形態における表示装置の構成例を示すブロック図である。 図２は、実施の形態における制御部の構成例を示すブロック図である。 図３は、実施の形態における伝送線に送信される通信フレームの構成例を示す図である。 図４は、マイコン、第１の半導体チップおよび第２の半導体チップの間の通信シーケンス例を示す図である。 図５は、マイコン、第１の半導体チップおよび第２の半導体チップの間の他の通信シーケンス例を示す図である。 図６は、送信側の半導体デバイスの状態遷移を示すフローチャートである。 図７は、受信側の半導体デバイスの状態遷移を伴う動作例を示すフローチャートである。 図８は、受信側の半導体デバイスの第１動作状態における処理例を示すフローチャートである。 図９は、受信側の半導体デバイスの第２動作状態における処理例を示すフローチャートである。
（本発明の基礎となった知見）
本発明者は、「背景技術」の欄において記載した従来の高速伝送に関し、以下の問題があることを見出した。
上述したように、受信側の半導体デバイスが映像信号を受信する動作モードに切り替わった直後に映像信号以外のデータを映像信号として受信してしまう可能性があり、画像が乱れる可能性がある。
このような動作モードの切り替え時に誤ったデータを受信してしまうことは、例えば、マイコンが、送信側の半導体デバイスおよび受信側の半導体デバイスのそれぞれに動作モードの切り替えを指示するシステムでは、それらの指示タイミングにずれがある場合に起こり得る。つまり、マイコンからの指示が、受信側の半導体デバイスに先に到着し、送信側の半導体デバイスに後で到着する場合に起こり得る。特に、半導体デバイス間の数Ｇｂｐｓの高速な伝送速度と比べると、マイコンの動作周波数は例えば数百ＭＨｚ程度であり格段に遅い。半導体デバイス間の伝送インターフェースは、マイコンからの指示のずれの間に多少のデータを伝送する高速さを持っている。
この問題の対処として、半導体デバイス間でハンドシェークしながら状態遷移を行うことが考えられる。すなわち、高速伝送インターフェースを持つ半導体デバイス間通信において、各半導体デバイスが同期確立信号をマイコンに送信する。この信号を受けてマイコンは、映像信号を受信する動作モードへの遷移を各半導体デバイスに指示する。この指示を受けて各半導体デバイスは、互いにハンドシェークしながら状態遷移を行う。こうすれば、指示が異なるタイミングで各半導体デバイス到達しても、２つの半導体デバイス間で状態遷移のタイミングを合わせることが可能である。しかしながら、この対処をするには別途、半導体デバイス間にハンドシェーク用の通信線を追加する必要があり、コスト増につながるという別の問題が生じる。
そこで、本開示は、コストを増加させることなく、半導体デバイス間の通信においてそれぞれの状態遷移タイミングのずれによる影響を防止する半導体デバイスおよび表示装置を提供する。
（実施の形態）
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
なお、発明者は、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。
以下、図面を用いて、実施の形態を説明する。
［１．表示装置の構成］
図１は、実施の形態１における表示装置の構成例を示すブロック図である。同図の表示装置１は、表示パネル基板２０、ゲート駆動回路１２ａ、１２ｂ、ソース駆動回路１４、制御部３３を備える。表示装置１は、フラットパネル表示装置であり、有機ＥＬ表示装置、液晶表示装置、プラズマ表示装置等である。以下では、表示装置１が有機ＥＬ表示装置であるものとして説明する。
表示パネル基板２０は、行列状に配置された複数の画素回路１６を備える。複数の画素回路１６は、半導体プロセスによって表示パネル基板２０に形成されている。表示パネル基板２０の素材は、ガラスまたは樹脂（例えばアクリル）である。
複数の画素回路１６は、ｎ行ｍ列に配置されている。ｎ、ｍは、表示画面のサイズおよび解像度により異なる。例えば、ＨＤ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）と呼ばれる解像度で、行内にＲＧＢ３原色に対応する画素回路１６が隣接する場合、ｎは少なくとも１０８０行であり、ｍは少なくとも１９２０×３列である。
各画素回路１６は、有機ＥＬ素子を発光素子として有し、ＲＧＢ三原色の何れかの色の発光画素を構成する。
ゲート駆動回路１２ａは、行駆動回路とも呼ばれ、画素回路１６の行単位にゲート信号を走査する。ここで、ゲート信号とは、画素回路１６内の各スイッチトランジスタのゲートに入力される信号であり、当該スイッチトランジスタのオンおよびオフを制御する信号である。
ゲート駆動回路１２ｂも、ゲート駆動回路１２ａと同じ構成である。
ゲート駆動回路１２ａ、１２ｂは、表示パネル基板２０の対向する左辺および右辺から同じゲート信号を同じタイミングで駆動する。これは、大型の表示装置における各信号線の配線容量による信号劣化を抑制するためである。小型の表示装置ではゲート駆動回路１２ａまたは１２ｂの１つだけでよい。
ソース駆動回路１４は、列駆動回路とも呼ばれ、制御部３３から入力される映像信号に基づいて、Ｄ（１）〜Ｄ（ｍ）信号線に、それぞれの列に属する画素の明るさを表す電圧を供給する。つまり、Ｄ（１）〜Ｄ（ｍ）信号線にそれぞれの画素の明るさを表す電圧を供給する。供給された電圧は、ゲート駆動回路１２ａ、１２ｂの走査において選択された行に属する画素回路１６に書き込まれる。また、制御部３３からソース駆動回路１４に入力される映像信号は、例えば、ＲＧＢ３原色の色毎のデジタルシリアルデータとして入力され、ソース駆動回路１４内部で行単位のパラレルデータに変換され、さらに行単位のアナログデータに変換され、Ｄ（１）〜Ｄ（ｍ）信号線に出力される。
なお、ソース駆動回路１４は、図１では１つだけ図示しているが、大型の表示装置では上下に２つのソース駆動回路を備え、同じ信号を同じタイミングで出力してもよい。
制御部３３は、表示装置１全体の動作を制御する。具体的には、外部からの映像信号の垂直同期信号、水平同期信号に従って、制御部３３は、ゲート駆動回路１２ａ、１２ｂに対して走査の開始を指示し、ソース駆動回路１４に対して上記のデジタルシリアルデータを供給する。
［１−１．制御部の構成］
次に、制御部３３の構成について説明する。
図２は、制御部３３の構成例を示すブロック図である。同図の上側に示すように制御部３３は、マイコン３０、第１の半導体チップである半導体デバイス４０、第２の半導体チップである半導体デバイス５０を備え、ＴＣＯＮ（Timing Controller）としての機能を有する。
さらに、本実施の形態では、第２の半導体チップである半導体デバイス５０から第１の半導体チップである半導体デバイス４０への一方向の通信において、半導体デバイス５０がそれ自身の動作状態に応じて異なる周期の通信フレームを送信し、半導体デバイス４０は受信した通信フレームの周期に応じて半導体デバイス４０の動作状態を遷移するように構成されている。
マイコン３０は、半導体デバイス４０、半導体デバイス５０の動作を制御する。具体的には、マイコン３０は、半導体デバイス４０および半導体デバイス５０は、動作状態（または動作モード）の遷移を指示する通知を送る。
半導体デバイス４０は、半導体チップであり、例えばＦＰＧＡ（Field Programmable Gate Array）またはＡＳＩＣ（Application Specific Integrated Circuit）として構成される。この半導体デバイス４０は、表示パネル基板２０の表示を制御するために、ゲート駆動回路１２ａ、１２ｂ、ソース駆動回路１４に各種の制御信号を供給する。また、半導体デバイス４０は、第１および第２動作状態の少なくとも２つの動作状態を有している。すなわち、半導体デバイス４０は、第１動作状態では、半導体デバイス５０から伝送線６０を介して受信した通信フレームをデジタル映像信号以外のデータとして処理する。また、半導体デバイス４０は、第２動作状態では、半導体デバイス５０から伝送線６０を介して受信した通信フレームをデジタル映像信号として処理する。半導体デバイス４０は、マイコン３０からの通知および受信した通信フレームの周期に応じて動作状態を遷移する。
半導体デバイス５０は、半導体チップであり、例えばＦＰＧＡ（Field Programmable Gate Array）またはＡＳＩＣ（Application Specific Integrated Circuit）として構成される。半導体デバイス５０は、半導体デバイス５０は、第１および第２動作状態の少なくとも２つの動作状態を有している。すなわち、半導体デバイス５０は、第１動作状態では、伝送線６０を介して半導体デバイス４０にデジタル映像信号以外のデータを周期Ｔ１の通信フレームとして送信する。また、半導体デバイス５０は、第２動作状態では、伝送線６０を介して半導体デバイス４０にデジタル映像信号を周期Ｔ２の通信フレームとして送信する。半導体デバイス５０は、マイコン３０からの通知に応じて動作状態を遷移する。
制御部３３は以上のように構成されている。
［１−２．受信側の半導体デバイスの構成］
図２の下側に示すように、半導体デバイス４０は、受信回路４２、検出回路４３、計測回路４４、判定回路４５、ロジック回路４６、伝送線６０を備える。
受信回路４２は、互いに異なる第１の周期Ｔ１または第２の周期Ｔ２で半導体デバイス５０から伝送線６０を介して送信される通信フレームを受信する。ここで、通信フレームは、同期コードとデータとを含む。また、伝送線６０は、ＬＶＤＳ（Low Voltage differential signal）によって高速伝送可能な信号線対６０ｐ、６０ｎを有する。
検出回路４３は、受信回路４２によって受信された通信フレームから同期コードを検出する。
計測回路４４は、複数の通信フレームにおいて検出された同期コードの周期を計測する。
判定回路４５は、計測された周期が第１の周期Ｔ１であるか第２の周期Ｔ２であるかを判定する。
ロジック回路４６は、受信回路４２によって受信された通信フレームをデジタル映像信号以外のデータとして処理する第１動作状態と、受信回路４２によって受信された通信フレームをデジタル映像信号として処理する第２動作状態とを有する。また、ロジック回路４６は、判定回路４５の判定結果に応じて第１動作状態または第２動作状態に遷移する。
このように、ロジック回路４６は、動作状態の遷移の条件として同期コードの周期を利用することにより、例えば、映像信号でないデータを映像信号として処理することを防止できる。
［１−３．通信フレームの構成］
続いて、通信フレームの構成について説明する。
図３は、伝送線６０に送信される通信フレームの構成例を示す図である。図３の（ａ）は、第１動作状態の半導体デバイス５０から伝送線６０を介して半導体デバイス４０に送信される通信フレーム１を示す。通信フレーム１は、同期コードとデータ（より正確にはデータを載せるペイロード）とを有する。複数の通信フレーム１における同期コードの周期は、第１の周期Ｔ１である。通信フレーム１のペイロードは、映像信号以外のデータ、例えば、半導体デバイス４０への制御データやダミーデータ等が載る。
図３の（ｂ）は、第２動作状態の半導体デバイス５０から伝送線６０を介して半導体デバイス４０に送信される通信フレーム２を示す。通信フレーム２は、同期コードとデータ（より正確にはデータを載せるペイロード）とを有する。複数の通信フレーム２における同期コードの周期は、第２の周期Ｔ２である。図３では、周期Ｔ２＞Ｔ１であるが、周期Ｔ２と周期Ｔ１は異なっていればよく、Ｔ２＜Ｔ１でもよい。通信フレーム２のペイロードには、映像信号が載る。映像信号には、例えば、ＲＧＢ三原色いずれかの色の画素値を表すデータ、水平同期信号を表すデータ、垂直同期信号を表すデータ等が含まれる。
以上のように構成された表示装置について、以下その動作を説明する。
［２．動作］
図４は、マイコン３０、第２の半導体チップ（つまり半導体デバイス５０）および第１の半導体チップ（つまり半導体デバイス４０）の間の通信シーケンス例を示す図である。
同図においてマイコン３０から下に伸びる線は、下方向が正の時間軸を表す。同図の半導体デバイス５０、受信回路４２、判定回路４５、ロジック回路４６のそれぞれから下に伸びる線についても同様に時間軸を表す。また、横方向の矢線は、マイコン３０からの通知、または、半導体デバイス５０からの通信フレームを表す。また、判定回路４５から下に伸びる線に付加されたＴ１またはＴ２は、判定回路４５の判定結果を表す。ロジック回路４６から下に伸びる線に付加された「ＯＫ」は、ロジック回路４６により通信フレームが受理され処理されることを表し、「ＮＧ」はロジック回路４６に通信フレームが受理されずに破棄されることを表す。
図４では、マイコン３０が、半導体デバイス４０に第１動作状態から第２動作状態に遷移することを指示する通知（Ｔ４０）と、半導体デバイス５０に第１動作状態から第２動作状態に遷移することを指示する通知（Ｔ５０）を送った場合の通信シーケンス例を示している。
通知Ｔ４０が送信されるまでの期間は、半導体デバイス５０、半導体デバイス４０はそれぞれ第１動作状態で動作している。この期間では、半導体デバイス５０からの複数の通信フレーム１（Ｓ４０）は、受信回路４２で受信され、判定回路４５で周期がＴ１であると判定され、ロジック回路４６で受理され、正常なデータとして処理される。
通知Ｔ４０から通知Ｔ５０までの期間は、半導体デバイス５０が第１動作状態であり、半導体デバイス４０が第２動作状態になっており、動作状態がずれている。この状態のズレ期間では、半導体デバイス５０からの複数の通信フレーム１（Ｓ４１、Ｓ４２）は、受信回路４２で受信され、判定回路４５で周期がＴ１であると判定され、ロジック回路４６で受理されずに破棄される。破棄されるのは、ロジック回路４６が第２動作状態では周期Ｔ２の通信フレームしか受理しないからである。したがって、この期間に、ロジック回路４６が、映像信号でないデータを映像信号として処理することを防止することができる。つまり、このように状態のズレ期間では、半導体デバイス５０と、半導体デバイス４０との動作状態の不一致による不具合を防止することができる。
通知Ｔ５０の後の期間は、半導体デバイス５０、半導体デバイス４０が共に第２動作状態である。この期間では、半導体デバイス５０からの複数の通信フレーム２（Ｓ４３〜Ｓ４５）は、受信回路４２で受信され、判定回路４５で周期がＴ２であると判定され、ロジック回路４６で受理され、映像信号として処理される。その結果、表示パネル基板２０に表示される。
さらに、他の通信シーケンス例について説明する。
図５は、マイコン３０、第１の半導体チップ（つまり半導体デバイス５０）および第２の半導体チップ（つまり半導体デバイス４０）の間の他の通信シーケンス例を示す図である。図５は、図４と比べて、マイコンからの通知Ｔ５０と通知Ｔ４０の順番が逆になっている点が異なっている。
通知Ｔ５０が送信されるまでの期間は、半導体デバイス５０、半導体デバイス４０はそれぞれ第１動作状態で動作している。この期間では、半導体デバイス５０からの複数の通信フレーム１（Ｓ５０）は、受信回路４２で受信され、判定回路４５で周期がＴ１であると判定され、ロジック回路４６で受理され、正常なデータとして処理される。
通知Ｔ５０から通知Ｔ４０が送信されるまでの期間は、半導体デバイス５０が第２動作状態であり、半導体デバイス４０が第１動作状態になっており、動作状態がずれている。この状態のズレ期間では、半導体デバイス５０からの複数の通信フレーム２（Ｓ５１、Ｓ５２）は、受信回路４２で受信され、判定回路４５で周期がＴ２であると判定され、ロジック回路４６で受理されずに破棄される。破棄されるのは、ロジック回路４６が第１動作状態では周期Ｔ１の通信フレーム１しか受理しないからである。このように、この期間に、ロジック回路４６が、映像信号を、映像信号以外のデータとして受理し、処理することを防止することができる。つまり、半導体デバイス５０と、半導体デバイス４０との動作状態の不一致による不具合を防止することができる。
通知Ｔ５０が送信された後の期間は、半導体デバイス５０、半導体デバイス４０が共に第２動作状態である。この期間では、半導体デバイス５０からの複数の通信フレーム２（Ｓ５３〜Ｓ５５）は、受信回路４２で受信され、判定回路４５で周期がＴ２であると判定され、ロジック回路４６で受理され、映像信号として処理される。その結果、表示パネル基板２０に表示される。
以上のように、マイコン３０からの半導体デバイス５０および半導体デバイス４０に状態遷移を指示する通知のタイミングがずれていても、言い換えれば、送信側の半導体デバイス５と受信側の半導体デバイス４０の動作状態が不一致であっても、通信フレームの周期と動作状態とが対応していなければ半導体デバイス４０は通信フレームを破棄するので、映像信号を映像信号以外のデータとして処理すること、映像信号以外のデータを映像信号として処理することを防止することができる。
［２−１．送信側の半導体デバイスの動作］
続いて、送信側の半導体デバイス５０の状態遷移について説明する。
図６は、送信側の半導体デバイス５０の状態遷移を示すフローチャートである。同図のように、半導体デバイス５０は、マイコン３０からの通知を受けると（Ｓ６０）、その通知が状態遷移の指示であるかどうかを判定し（Ｓ６１）、通知が第２動作状態への遷移を指示する場合には、第２動作状態に遷移し（Ｓ６２）、伝送線６０に送信する通信フレームの周期をＴ２に変更する（Ｓ６３）。また、半導体デバイス５０は、通知が第１動作状態への遷移を指示する場合には、第１動作状態に遷移し（Ｓ６４）、伝送線６０に送信する通信フレームの周期をＴ１に変更する（Ｓ６５）。
この状態遷移の例では、半導体デバイス５０はマイコン３０からの通知のみに従って動作状態を遷移する。
［２−２．受信側の半導体デバイスの動作］
次に、受信側の半導体デバイス４０の状態遷移を伴う動作例について説明する。
図７は、受信側の半導体デバイス４０の状態遷移を伴う動作例を示すフローチャートである。同図のように、半導体デバイス４０内のロジック回路４６は、まず、マイコン３０から状態遷移の通知を受信したか否かを判定する（Ｓ７０）。当該通知を受信した場合（Ｓ７０でｙｅｓ）、さらに、ロジック回路４６は、どの状態への遷移指示であるかを判定し（Ｓ７２）、第１動作状態への遷移指示と判定した場合には第１動作状態に遷移し（Ｓ７３）、第２動作状態への遷移指示と判定した場合には第２動作状態に遷移する（Ｓ７４）。
この状態遷移の例では、ロジック回路４６は、マイコン３０から最後に受信した通知が第１動作状態への遷移を指示するとき、通信フレームを映像信号以外のデータとして処理する第１動作状態に遷移する。同様に、ロジック回路４６は、最後に受信した通知が第２動作状態への遷移を指示するとき、通信フレームと映像信号として処理する第２動作状態に遷移する。
また、上記ステップＳ７０でｎｏの場合、ロジック回路４６は、受信回路４２において通信フレームを受信したか否かを判定する（Ｓ７１）。ロジック回路４６は、通信フレームを受信していないと判定した場合は（Ｓ７１でｎｏ）ステップＳ７０の処理に戻り、通信フレームを受信したと判定した場合は（Ｓ７１でｙｅｓ）現在の動作状態を判定する（Ｓ７５）。さらに、ロジック回路４６は、現在の動作状態が第１動作状態であると判定した場合は第１動作状態の処理を行い（Ｓ７６）、現在の動作状態が第２動作状態であると判定した場合は第２動作状態の処理を行う（Ｓ７７）。
つづいて、ステップＳ７６の第１動作状態の処理、ステップＳ７７の第２動作状態の処理についてそれぞれ説明する。
図８は、受信側の半導体デバイス４０の第１動作状態における処理例を示すフローチャートである。同図のようにロジック回路４６は、ステップＳ７１において受信した通信フレームについて判定回路４５でその周期を判定し（Ｓ８０）、判定した周期がＴ２であれば（Ｓ８０でＴ２）当該通信フレームを破棄し（Ｓ８１）、判定した周期がＴ１であれば（Ｓ８０でＴ１）当該通信フレームのデータ処理をする（Ｓ８２）、具体的には受信した通信フレームをデジタル映像信号以外のデータとして処理する。
図９は、受信側の半導体デバイス４０の第２動作状態における処理例を示すフローチャートである。同図のようにロジック回路４６は、ステップＳ７１において受信した通信フレームについて判定回路４５でその周期を判定し（Ｓ９０）、判定した周期がＴ１であれば（Ｓ９０でＴ１）当該通信フレームを破棄し（Ｓ９１）、判定した周期がＴ２であれば（Ｓ９０でＴ２）当該通信フレームのデータ処理をする（Ｓ９２）、具体的には受信した通信フレームをデジタル映像信号として処理する。
このように、ロジック回路４６は、マイコン３０からの通知が指示する動作状態と、半導体デバイス５０からの通信フレームの周期とが対応している場合には、通信フレームを受理し処理する。
また、ロジック回路４６は、マイコン３０から最後に受信した通知が第１動作状態への遷移を指示し、かつ、判定回路４５による判定結果が前記第１の周期を示していないとき、受信回路４２によって受信された通信フレームを破棄する。この通信フレームの破棄は、図８ではステップＳ８１に該当し、図５に示した状態のズレ期間においてなされる。この状態のズレ期間は、上述したように、送信側の半導体デバイス５０と受信側の半導体デバイス４０との間の動作状態のズレが起きている期間である。この状態のズレ期間において受信側の半導体デバイス４０は、形式的には第１動作状態であるが、第１動作状態で予定された意味のある処理を行っていない点で実質的には第１動作状態ではない。この観点から、状態のズレ期間は、実質的な処理を行う動作状態に至っていない状態遷移の途上にある状態遷移期間でもある。例えば、図５の通信フレームの受信（Ｓ５０）のように、受信側の半導体デバイス４０は、形式的な第１動作状態と、受信した通信フレームの周期Ｔ１とが対応している場合に、実質的にも第１の動作状態になっている。この意味で、図８に示した処理は形式的な第１の動作状態における処理であり、図８のステップＳ８２は実質的な第１動作状態における処理である。
同様に、ロジック回路４６は、マイコン３０から最後に受信した通知が第２動作状態への遷移を指示し、かつ、判定回路４５による判定結果が第２の周期を示していないとき、受信回路４２によって受信された通信フレームを破棄する。この通信フレームの破棄は、図９ではステップＳ９１に該当し、図４に示した状態のズレ期間においてなされる。この状態のズレ期間において受信側の半導体デバイス４０は、形式的には第２動作状態であるが、第２動作状態で予定された意味のある処理を行っていない点で実質的には第２動作状態ではない。この観点から、状態のズレ期間は、実質的な処理を行う動作状態に至っていない状態遷移の途上にある状態遷移期間である。例えば、図４の通信フレームの受信（Ｓ４３）のように、受信側の半導体デバイス４０は、形式的な第２動作状態と、受信した通信フレームの周期Ｔ２とが対応している場合に、実質的にも第２の動作状態になっている。この意味で、図９に示した処理は形式的な第２の動作状態における処理であり、図９のステップＳ９２は実質的な第２動作状態における処理である。
このように、ロジック回路４６は、マイコン３０からの通知が指示する動作状態と、半導体デバイス５０からの通信フレームの周期とが対応していない場合には、通信フレームを破棄する。これにより、ロジック回路４６は、マイコン３０からの通知タイミングのずれ、状態遷移のずれに起因して、映像信号を映像信号以外のデータとして処理すること、映像信号以外のデータを映像信号として処理することを防止することができる。
以上説明してきたように、本開示の一態様における半導体デバイスは、表示パネルの表示を制御する半導体デバイス４０であって、互いに異なる第１の周期または第２の周期で送信され、同期コードとデータとを含む通信フレームを受信する受信回路４２と、受信回路４２によって受信された通信フレームをデジタル映像信号以外のデータとして処理する第１動作状態と、受信回路４２によって受信された通信フレームをデジタル映像信号として処理する第２動作状態とを有するロジック回路４６と、受信回路４２によって受信された通信フレームから同期コードを検出する検出回路４３と、複数の通信フレームにおいて検出された同期コードの周期を計測する計測回路４４と、計測された周期が第１の周期であるか第２の周期であるかを判定する判定回路４５とを備え、ロジック回路４６は、判定回路４５の判定結果に応じて第１動作状態または第２動作状態に実質的に移行する。
この構成によれば、受信した通信フレームに含まれる同期コードが第１の周期であるか第２の周期であるかに応じて、状態遷移するので、第１動作状態で第２の周期の通信フレームを処理するという誤動作を防止し、第２動作状態で第１の周期の通信フレームを処理するという誤動作を防止することができる。
ここで、半導体デバイス４０は、第１または第２動作状態への遷移を指示する通知を外部から受信し、ロジック回路４６は、最後に受信した通知が第１動作状態への遷移を指示し、かつ、判定回路４５による判定結果が第１の周期を示すとき、第１動作状態に実質的に遷移し、最後に受信した通知が第２動作状態への遷移を指示し、かつ、判定回路４５による判定結果が第２の周期を示すとき、第２動作状態に実質的に遷移してもよい。
この構成によれば、外部からの通知と、通信フレームの周期との両方を条件とする場合でも、上記の誤動作を防止することができる。言い換えれば、外部からの通知のタイミングのずれ、半導体デバイス間での状態遷移のずれに起因して、映像信号を映像信号以外のデータとして処理すること、映像信号以外のデータを映像信号として処理することを防止することができる。
ここで、ロジック回路４６は、最後に受信した通知が第１動作状態への遷移を指示し、かつ、判定回路４５による判定結果が第１の周期を示していないとき、受信回路４２によって受信された通信フレームを破棄し、最後に受信した通知が第２動作状態への遷移を指示し、かつ、判定回路４５による判定結果が第２の周期を示していないとき、受信回路４２によって受信された通信フレームを破棄してもよい。
ここで、半導体デバイス４０は、行列状に配置された複数の画素を有する表示パネルを画素行単位に駆動する行駆動回路（ゲート駆動回路１２ａ）と、表示パネルを画素列単位に駆動する列駆動回路（ソース駆動回路１４）とを制御してもよい。
ここで、半導体デバイス４０はＦＰＧＡ（Field Programmable Gate Array）であってもよい。
また、本開示の一態様における表示装置は、半導体デバイス４０である第１の半導体チップと、通信フレームを第１の半導体チップに一方向に送信する第２の半導体チップ（半導体デバイス５０）と、第１または第２動作状態への遷移を指示する通知を第１および第２の半導体チップに出力するマイコン３０と、行列状に配置された複数の画素を有する表示パネルと、第１の半導体チップにより制御され表示パネルの画素行を駆動する行駆動回路１２ａと、第１の半導体チップにより制御され表示パネルの画素列を駆動する列駆動回路１４とを備え、第２半導体チップは、第１動作状態への遷移を指示する通知を受けた後、通信フレームを第１の周期で送信し、第２動作状態への遷移を指示する通知を受けた後、通信フレームを第２の周期で送信する。
この構成によれば、受信した通信フレームに含まれる同期コードが第１の周期であるか第２の周期であるかに応じて、状態遷移するので、第１動作状態で第２の周期の通信フレームを処理するという誤動作を防止し、第２動作状態で第１の周期の通信フレームを処理するという誤動作を防止することができる。
ここで、ロジック回路４６は、最後に受信した通知が第１動作状態への遷移を指示し、かつ、判定回路４５による判定結果が第１の周期を示すとき、第１動作状態に実質的に遷移し、最後に受信した通知が第２動作状態への遷移を指示し、かつ、判定回路４５による判定結果が第２の周期を示すとき、第２動作状態に実質的に遷移してもよい。
この構成によれば、外部からの通知と、通信フレームの周期との両方を条件とする場合でも、上記の誤動作を防止することができる。
（変形例）
以上、半導体デバイス、それを用いた表示装置について、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれても良い。
したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
また、上述の実施の形態は、本開示における技術を例示するためのものであるから、請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
例えば、以下のような構成とすることができる。
（１）実施の形態では、伝送線６０が１対の差動信号線６０ｐ、６０ｎである例を示したが、複数の差動信号対であってもよい。
（２）半導体デバイス４０、５０間の伝送インターフェースは、差動信号以外の通信方式でもよい。
（３）実施の形態では、半導体デバイス５０から半導体デバイス４０への一方向通信の例を説明したが、双方向であってもよい。
（４）実施の形態では、半導体デバイス４０が、マイコン３０からの通知と、通信フレームの周期の２つを状態遷移の条件としているが、通信フレームの周期だけを状態遷移の条件としてもよい。
（５）実施の形態では、半導体デバイス４０、半導体デバイス５０のそれぞれが第１動作状態と、第２動作状態とを有している例を説明したが、３つ以上の動作状態を有していてもよい。また、３つ以上の動作状態のうち少なくとも２つの動作状態において互いに異なる周期の通信フレームを用いる構成としてもよい。
本開示は、テレビ受像機、情報機器などのフラットパネル表示装置の表示パネル基板を制御する半導体デバイス、およびそれを用いた表示装置に利用できる。
１ 表示装置
１２ａ、１２ｂ ゲート駆動回路
１４ ソース駆動回路
１６ 画素回路
２０ 表示パネル基板
３０ マイコン
３３ 制御部
３５ バス
４０、５０ 半導体デバイス
４２ 受信回路
４３ 検出回路
４４ 計測回路
４５ 判定回路
４６ ロジック回路
６０ 伝送線

Claims (7)

  1. 表示パネルの表示を制御する半導体デバイスであって、
    互いに異なる第１の周期または第２の周期で送信され、同期コードとデータとを含む通信フレームを受信する受信回路と、
    前記受信回路によって受信された前記通信フレームをデジタル映像信号以外のデータとして処理する第１動作状態と、前記受信回路によって受信された前記通信フレームをデジタル映像信号として処理する第２動作状態とを有するロジック回路と、
    前記受信回路によって受信された前記通信フレームから同期コードを検出する検出回路と、
    複数の前記通信フレームにおいて検出された前記同期コードの周期を計測する計測回路と、
    計測された周期が前記第１の周期であるか前記第２の周期であるかを判定する判定回路とを備え、
    前記ロジック回路は、前記判定回路の判定結果に応じて前記第１動作状態または前記第２動作状態に実質的に移行する
    半導体デバイス。
  2. 前記半導体デバイスは、前記第１または前記第２動作状態への遷移を指示する通知を外部から受信し、
    前記ロジック回路は、
    最後に受信した前記通知が前記第１動作状態への遷移を指示し、かつ、前記判定回路による判定結果が前記第１の周期を示すとき、前記第１動作状態に実質的に遷移し、
    最後に受信した前記通知が前記第２動作状態への遷移を指示し、かつ、前記判定回路による判定結果が前記第２の周期を示すとき、前記第２動作状態に実質的に遷移する
    請求項１に記載の半導体デバイス。
  3. 前記ロジック回路は、
    最後に受信した前記通知が前記第１動作状態への遷移を指示し、かつ、前記判定回路による判定結果が前記第１の周期を示していないとき、前記受信回路によって受信された通信フレームを破棄し、
    最後に受信した前記通知が前記第２動作状態への遷移を指示し、かつ、前記判定回路による判定結果が前記第２の周期を示していないとき、前記受信回路によって受信された通信フレームを破棄する
    請求項２に記載の半導体デバイス。
  4. 前記半導体デバイスは、
    行列状に配置された複数の画素を有する前記表示パネルを画素行単位に駆動する行駆動回路と、前記表示パネルを画素列単位に駆動する列駆動回路とを制御する
    請求項１〜３の何れか１項に記載の半導体デバイス。
  5. 前記半導体デバイスはＦＰＧＡ（Field Programmable Gate Array）である
    請求項１〜４の何れか１項に記載の半導体デバイス。
  6. 請求項１に記載の半導体デバイスである第１の半導体チップと、
    前記通信フレームを前記第１の半導体チップに一方向に送信する第２の半導体チップと、
    前記第１または前記第２動作状態への遷移を指示する通知を前記第１および前記第２の半導体チップに出力するマイコンと、
    行列状に配置された複数の画素を有する表示パネルと、
    前記第１の半導体チップにより制御され前記表示パネルの画素行を駆動する行駆動回路と、
    前記第１の半導体チップにより制御され前記表示パネルの画素列を駆動する列駆動回路と
    を備え、
    前記第２半導体チップは、前記第１動作状態への遷移を指示する前記通知を受けた後、前記通信フレームを前記第１の周期で送信し、前記第２動作状態への遷移を指示する前記通知を受けた後、前記通信フレームを前記第２の周期で送信する
    表示装置。
  7. 前記ロジック回路は、
    最後に受信した前記通知が前記第１動作状態への遷移を指示し、かつ、前記判定回路による判定結果が前記第１の周期を示すとき、前記第１動作状態に実質的に遷移し、
    最後に受信した前記通知が前記第２動作状態への遷移を指示し、かつ、前記判定回路による判定結果が前記第２の周期を示すとき、前記第２動作状態に実質的に遷移する
    請求項６に記載の表示装置。
JP2016505946A 2014-03-06 2014-12-17 半導体デバイスおよび表示装置 Active JP6312101B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014044322 2014-03-06
JP2014044322 2014-03-06
PCT/JP2014/006303 WO2015132833A1 (ja) 2014-03-06 2014-12-17 半導体デバイスおよび表示装置

Publications (2)

Publication Number Publication Date
JPWO2015132833A1 JPWO2015132833A1 (ja) 2017-03-30
JP6312101B2 true JP6312101B2 (ja) 2018-04-18

Family

ID=54054678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016505946A Active JP6312101B2 (ja) 2014-03-06 2014-12-17 半導体デバイスおよび表示装置

Country Status (3)

Country Link
US (1) US10460654B2 (ja)
JP (1) JP6312101B2 (ja)
WO (1) WO2015132833A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509422B (zh) * 2018-12-27 2021-08-24 惠科股份有限公司 显示面板驱动电路及显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3722169C2 (de) * 1987-07-04 1997-06-05 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Durchführung des Verfahrens zur Anpassung eines Mehrbetriebsarten-Monitors an einen Personal Computer
US5926174A (en) * 1995-05-29 1999-07-20 Canon Kabushiki Kaisha Display apparatus capable of image display for video signals of plural kinds
JPH09218670A (ja) * 1996-02-14 1997-08-19 Fujitsu Ltd 表示モード判別機能付き表示装置および表示モード判別方法
JP3971892B2 (ja) 2000-09-08 2007-09-05 株式会社日立製作所 液晶表示装置
US7221381B2 (en) 2001-05-09 2007-05-22 Clairvoyante, Inc Methods and systems for sub-pixel rendering with gamma adjustment
JP4885461B2 (ja) 2005-02-24 2012-02-29 日立プラズマディスプレイ株式会社 表示パネルの表示制御装置及びそれを有する表示装置
KR100720652B1 (ko) * 2005-09-08 2007-05-21 삼성전자주식회사 디스플레이 구동 회로
JP2008076989A (ja) * 2006-09-25 2008-04-03 Matsushita Electric Ind Co Ltd 表示装置、携帯電話装置、情報端末装置、および表示方法
TWI397055B (zh) * 2007-05-28 2013-05-21 Realtek Semiconductor Corp 模式偵測電路與方法
JP2009042659A (ja) * 2007-08-10 2009-02-26 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
KR101125504B1 (ko) 2010-04-05 2012-03-21 주식회사 실리콘웍스 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템
US8648739B2 (en) * 2010-08-12 2014-02-11 Mediatek Inc. Transmission interface and system using the same
US9112520B2 (en) * 2010-08-12 2015-08-18 Mediatek Inc. Transmission interface and system using the same
US8941592B2 (en) * 2010-09-24 2015-01-27 Intel Corporation Techniques to control display activity
DE102012107954A1 (de) * 2011-09-02 2013-03-07 Samsung Electronics Co. Ltd. Anzeigetreiber, Betriebsverfahren davon, Host zum Steuern des Anzeigetreibers und System mit dem Anzeigetreiber und dem Host
US9818375B2 (en) * 2012-09-28 2017-11-14 Sharp Kabushiki Kaisha Liquid-crystal display device and drive method thereof
KR102009885B1 (ko) * 2012-10-30 2019-08-12 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
CN104838440B (zh) * 2012-12-28 2017-06-23 夏普株式会社 液晶显示装置及其驱动方法

Also Published As

Publication number Publication date
US20170076662A1 (en) 2017-03-16
JPWO2015132833A1 (ja) 2017-03-30
WO2015132833A1 (ja) 2015-09-11
US10460654B2 (en) 2019-10-29

Similar Documents

Publication Publication Date Title
JP5766403B2 (ja) 液晶ディスプレーの駆動回路および駆動方法
KR102043532B1 (ko) 액정 패널의 구동 회로 및 액정 디스플레이 장치
JP6827753B2 (ja) インタフェース回路
US11120724B2 (en) Display device and driving method thereof
US20080259061A1 (en) Control method for eliminating deficient display and a display device using the same and driving circuit using the same
US20140002438A1 (en) Source driver and liquid crystal display device
CN103677383A (zh) 提升触控取样率的方法及触控显示装置
US10008140B2 (en) Bright dot detection method and display panel
US9165532B2 (en) Display device
KR102219091B1 (ko) 표시장치
JP6312101B2 (ja) 半導体デバイスおよび表示装置
US9349339B2 (en) Pre-charging apparatus of source driving circuit and operating method thereof
JP6465583B2 (ja) タイミングコントローラおよびそれを用いたディスプレイ装置
US9953599B2 (en) Display device and driving board
US9437151B2 (en) Scan driving circuit and display panel
JP2015004820A (ja) 表示装置、及びソースドライバ
JP6999053B2 (ja) インタフェース回路
JP4610440B2 (ja) 表示装置ならびにその駆動回路および駆動方法
JP7232739B2 (ja) 表示ドライバ、表示装置及び半導体装置
KR101064477B1 (ko) 유기전계발광표시장치 및 그의 구동방법
WO2013051223A1 (ja) 画像データ信号出力装置、画像データ信号入力装置、および画像表示装置
JP6172749B2 (ja) 映像信号処理装置
KR100726987B1 (ko) 소형-저전압 차동 신호 수신칩
KR102439570B1 (ko) 표시장치 및 그 구동방법
JP2015090461A (ja) 映像装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180313

R150 Certificate of patent or registration of utility model

Ref document number: 6312101

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113