JP2018040963A - 表示ドライバ及び表示装置 - Google Patents

表示ドライバ及び表示装置 Download PDF

Info

Publication number
JP2018040963A
JP2018040963A JP2016175197A JP2016175197A JP2018040963A JP 2018040963 A JP2018040963 A JP 2018040963A JP 2016175197 A JP2016175197 A JP 2016175197A JP 2016175197 A JP2016175197 A JP 2016175197A JP 2018040963 A JP2018040963 A JP 2018040963A
Authority
JP
Japan
Prior art keywords
polarity
signal
polarity inversion
abnormality detection
logic level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016175197A
Other languages
English (en)
Inventor
五常 渡部
Yukinobu Watabe
五常 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2016175197A priority Critical patent/JP2018040963A/ja
Priority to US15/697,941 priority patent/US10134347B2/en
Priority to CN201710804724.5A priority patent/CN107808622B/zh
Publication of JP2018040963A publication Critical patent/JP2018040963A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12Test circuits or failure detection circuits included in a display system, as permanent part thereof

Abstract

【目的】本発明は、極性反転信号を表示ドライバに伝送する配線に断線が生じても表示デバイスの焼き付きを防止することが可能な表示ドライバ及び表示装置を提供することを目的とする。【構成】映像信号に基づく各画素の輝度レベルに対応した電圧の極性を、伝送ラインを介して受けた正極性及び負極性を示す極性反転信号に応じて反転させた電圧を画素駆動電圧として生成する駆動電圧生成部と、映像信号におけるNフレーム(Nは2以上の整数)の期間に亘り極性反転信号によって示される極性が一定となる場合に、伝送ラインの異常を示す異常検知信号を生成する極性反転異常検知部と、を有する。【選択図】図3

Description

本発明は、映像信号に応じて表示デバイスを駆動する表示ドライバ、及びこの表示ドライバを含む表示装置に関する。
液晶表示パネルを駆動するソースドライバは、当該液晶表示パネルの焼き付きを防止する為に、この液晶表示パネルに印加する電圧の極性を画素毎、又は表示ライン毎、或いは1フレーム期間毎に反転させている。ソースドライバは、制御部から供給された極性反転信号に応じてその極性を反転させた信号電圧を、液晶表示パネルのソース線に印加するようにしている(例えば特許文献1参照)。
特開2005−309274号公報
ところで、極性反転信号をソースドライバに伝送する配線に断線等の異常が生じると、ソースドライバ側において、液晶表示パネルのソース線に印加する信号電圧の極性が固定されてしまい、液晶表示パネルに焼き付きが生じるという問題があった。
そこで、本発明は、極性反転信号を表示ドライバに伝送する配線に断線等の異常が生じていても、表示デバイスの焼き付きを防止することが可能な表示ドライバ及び表示装置を提供することを目的とする。
本発明に係る表示ドライバは、映像信号に対応した画素駆動電圧を表示デバイスに供給する表示ドライバであって、前記映像信号に基づく各画素の輝度レベルに対応した電圧の極性を、伝送ラインを介して受けた正極性及び負極性を示す極性反転信号に応じて反転させた電圧を前記画素駆動電圧として生成する駆動電圧生成部と、前記映像信号におけるNフレーム(Nは2以上の整数)の期間に亘り前記極性反転信号によって示される極性が一定となる場合に、前記伝送ラインの異常を示す異常検知信号を生成する極性反転異常検知部と、を有する。
また、本発明に係る表示装置は、映像信号に基づく画像を表示デバイスに表示させる表示装置であって、前記表示ドライバと、正極性及び負極性を示す極性反転信号を伝送ラインを介して前記表示ドライバに供給する制御部と、を有し、前記表示ドライバは、前記映像信号に基づく各画素の輝度レベルに対応した電圧の極性を、前記伝送ラインを介して受けた前記極性反転信号に応じて反転させた電圧を画素駆動電圧として前記表示デバイスに供給する駆動電圧生成部と、前記映像信号におけるNフレーム(Nは2以上の整数)の期間に亘り前記極性反転信号によって示される極性が一定となる場合に、前記伝送ラインの異常を示す異常検知信号を前記制御部に供給する極性反転異常検知部と、を含む。
本発明は、制御部から供給された極性反転信号がNフレーム期間に亘り一定の極性を示すときに、極性反転信号を伝送するラインに異常が生じていると判断し、その旨を通知する異常検知信号を生成する。これにより、当該異常検知信号を受けた制御部が、表示デバイスへの画素駆動電圧の供給を停止させる制御を表示ドライバに施すことにより、表示デバイスの焼き付きを事前に防止することが可能となる。
本発明に係る表示ドライバ及を含む表示装置100の構成を示すブロック図である。 フレーム開始信号STV、ライン開始信号LS、及び極性反転信号POLの波形の一例を示すタイムチャートである。 ソースドライバ13の内部構成を示すブロック図である。 極性反転異常検知回路140の構成の一例を示す回路図である。 極性反転異常検知回路140の動作を説明する為の第1のタイムチャートである。 極性反転異常検知回路140の動作を説明する為の第2のタイムチャートである。 極性反転異常検知回路140の動作を説明する為の第3のタイムチャートである。
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図1は、本発明に係る表示ドライバとしてのソースドライバ13を含む表示装置100の構成を示すブロック図である。図1に示すように表示装置100は、制御部11、走査ドライバ12、ソースドライバ13及び表示デバイス20を有する。
表示デバイス20は、例えば液晶表示パネル又は有機EL(electro luminescence)パネル等からなる画像表示デバイスである。表示デバイス20には、2次元画面の水平方向に伸張するm個(mは2以上の自然数)の水平走査ラインS1〜Smと、2次元画面の垂直方向に伸張するn個(nは2以上の自然数)のソースラインD1〜Dnとが形成されている。水平走査ライン及びソースラインの各交叉部の領域、つまり図1において破線にて囲まれた領域には、画素を担う表示セルが形成されている。
制御部11は、入力映像信号VSに基づき各画素の輝度レベルを例えば6ビットの輝度階調で表す画素データPDの系列を生成し、この画素データPDの系列を含む映像データ信号VDをソースドライバ13に供給する。また、制御部11は、各水平走査ラインに対応したn個の画素データPDの系列の先頭位置を示すライン開始信号LS、及びフレームの先頭位置を示すフレーム開始信号STVをソースドライバ13に供給する。
更に、制御部11は、負極性を示す状態及び正極性を示す状態が交互に変化する2値の極性反転信号POLを伝送ラインLLを介してソースドライバ13に供給する。
図2は、上記したフレーム開始信号STV、ライン開始信号LS、及び極性反転信号POLの波形の一例を示すタイムチャートである。図2に示すように、フレーム開始信号STVは、各フレームの先頭部において所定の期間だけ論理レベル1となり、他の期間は論理レベル0の状態を維持する2値信号である。ライン開始信号LSは、1水平走査期間H毎に、その先頭部において所定の期間だけ論理レベル1となり、他の期間は論理レベル0の状態を維持する2値信号である。
また、極性反転信号POLは、1フレーム毎に少なくとも1度、負極性(又は正極性)を表す論理レベル0の状態から正極性(又は負極性)を表す論理レベル1の状態、或いは正極性(又は負極性)を表す論理レベル1の状態から負極性(又は正極性)を表す論理レベル0の状態に遷移する2値の信号である。尚、図2に示す一例では、極性反転信号POLは、ライン開始信号LSの最初の立ち下がりエッジの時点から2水平走査期間の間は、1水平走査期間毎に交互に論理レベル0から論理レベル1、又は論理レベル1から論理レベル0の状態に遷移し、その後は、次のフレームの先頭部まで論理レベル0(又は論理レベル1)の状態を維持する。
また、制御部11は、データトライバ13から異常検知信号ERRが供給された場合には、ソースドライバ13の動作を停止させるドライバ停止信号STOPをソースドライバ13に供給するドライバ停止制御部を含む。
更に、制御部11は、入力映像信号VSから水平同期信号を検出しこれを走査ドライバ12に供給する。
走査ドライバ12は、制御部11から供給された水平同期信号に同期させて、水平走査パルスを生成し、これを表示デバイス20の走査ラインS1〜Sm各々に順次、択一的に印加する。
ソースドライバ13は、映像データ信号VD、ライン開始信号LS、フレーム開始信号STV、及び極性反転信号POLに基づき、1水平走査ライン毎にn個の画像駆動電圧G1〜Gnを生成し、表示デバイス20のソースラインD1〜Dnに印加する。また、ソースドライバ13は、ライン開始信号LS、フレーム開始信号STV、及び極性反転信号POLに基づき、極性反転信号POLを伝送する伝送ラインLLに断線等の異常が生じているか否かを表す異常検知信号ERRを生成し、制御部11に供給する。更に、ソースドライバ13は、制御部11からドライバ停止信号STOPが供給された場合には、表示デバイス20への画素駆動電圧G1〜Gnの供給動作を停止する。
図3は、ソースドライバ13の内部構成を示すブロック図である。図3に示すように、ソースドライバ13は、ラッチ部131、階調電圧変換部132、出力部133及び極性反転異常検知回路140を含む。
ラッチ部131は、制御部11から供給された映像データ信号VDに含まれる画素データPDの系列を順次取り込む。ラッチ部131は、ライン開始信号LSに応じて1水平走査ライン分(n個)の画素データPDの取り込みが為される度に、n個の画素データPDを画素データQ1〜Qnとして階調電圧変換部132に供給する。
階調電圧変換部132は、画素データQ1〜Qnの各々を、その画素データQによって表される輝度レベルに対応した大きさの電圧値を有する正極性及び負極性の階調電圧A1〜Anに変換する。階調電圧変換部132は、例えば論理レベル0を有する極性反転信号POLが供給されている間は正極性の電圧値を有する階調電圧A1〜Anを出力部133に供給する一方、論理レベル1を有する極性反転信号POLが供給されている間は負極性の電圧値を有する階調電圧A1〜Anを出力部133に供給する。
出力部133は、階調電圧A1〜Anを夫々個別に利得1で増幅した電圧を画素駆動電圧G1〜Gnとして生成して、表示デバイス20のソースラインD1〜Dnに夫々供給する。尚、出力部133は、制御部11から例えば論理レベル1を有するドライバ停止信号STOPが供給された場合には、表示デバイス20への画素駆動電圧G1〜Gnの供給動作を停止することにより、表示デバイス20の表示動作を停止させる。
極性反転異常検知回路140は、ライン開始信号LS、フレーム開始信号STV、及び極性反転信号POLに基づき、極性反転信号POLを伝送する伝送ラインLLに断線などの接続異常が生じているか否かを検出し、異常が生じている場合には論理レベル1、異常が生じていない場合には論理レベル0を有する異常検知信号ERRを制御部11に供給する。
図4は、極性反転異常検知回路140の構成の一例を示す回路図である。図4に示すように、極性反転異常検知回路140は、シフトレジスタ部141及び異常判定部142を含む。
シフトレジスタ部141は、夫々のクロック入力端子でライン開始信号LSを受けるフリップフロップF1〜F8と、フリップフロップF1〜F8各々の前段に設けられたセレクタS1〜S8と、を含む。
セレクタS1は、フレーム開始信号STVが論理レベル1を表している間は極性反転信号POLをフリップフロップF1のデータ入力端子に供給する一方、フレーム開始信号STVが論理レベル0を表している間はフリップフロップF1のデータ出力端子から出力された信号を、このフリップフロップF1のデータ入力端子に供給する。
フリップフロップF1は、セレクタS1から供給された信号を、ライン開始信号LSの立ち上がりエッジ部のタイミングで取り込んで保持する。そして、フリップフロップF1は、その保持した信号を極性反転信号PL1とし、これをデータ出力端子を介して次段のセレクタS2及び異常判定部142に供給する。
セレクタS(k)(kは2〜8の整数)は、フレーム開始信号STVが論理レベル1を表している間は、前段のフリップフロップF(k−1)から出力された極性反転信号PL(k−1)を次段のフリップフロップF(k)のデータ入力端子に供給する。一方、フレーム開始信号STVが論理レベル0を表している間は、セレクタS(k)は、フリップフロップF(k)のデータ出力端子から出力された信号を、このフリップフロップF(k)のデータ入力端子に供給する。
フリップフロップF(k)は、セレクタS(k)から供給された信号を、ライン開始信号LSの立ち上がりエッジ部のタイミングで取り込んで保持する。そして、フリップフロップF(k)は、その保持した信号を極性反転信号PL(k)とし、これをデータ出力端子を介して出力する。尚、フリップフロップF(k)から出力された極性反転信号PL(k)、つまり極性反転信号PL2〜PL8は、異常判定部142に供給される。
上記した構成により、シフトレジスタ部141は、フレーム開始信号STVが論理レベル1である間だけ、ライン開始信号LSの立ち上がりエッジのタイミングで、極性反転信号POLを初段のフリップフロップF1に取り込み、これをライン開始信号LSの立ち上がりエッジのタイミングで順次フリップフロップF2〜F8へとシフトさせてゆく。すなわち、シフトレジスタ部141では、例えば、図2に示すように、フレーム開始信号STVが論理レベル1となっている期間内に含まれる、ライン開始信号LSの立ち上がりエッジのタイミング(三角印にて示す)で、フリップフロップF1が極性反転信号POLの値(丸印にて示す)を取り込む。そして、フレーム開始信号STVが論理レベル1となっている期間内においてフリップフロップF1に取り込まれた極性反転信号POLの値が、ライン開始信号LSの立ち上がりエッジのタイミング(三角印にて示す)毎に、フリップフロップF2、F3、F4、・・・、F8の順にシフトしつつ各フリップフロップに取り込まれる。この際、フリップフロップF1〜F8から夫々出力された信号、つまり、連続する8つのフレームの各々で取り込まれて記憶された、各フレームに対応した極性反転信号POLの値が、極性反転信号PL12〜PL8としてパラレルの形態で異常判定部142に供給されるのである。
異常判定部142は、アンドゲート回路ANG、ノアゲート回路NRG及びオアゲートORGを有する。
アンドゲート回路ANGは、極性反転信号PL1〜PL8が全て論理レベル1となる場合には異常が生じていることを表す論理レベル1の異常検知信号e1をオアゲートORGに供給する。一方、極性反転信号PL1〜PL8のうちの少なくとも1つが論理レベル0となる場合には、アンドゲート回路ANGは、異常が生じていないことを表す論理レベル0の異常検知信号e1をオアゲートORGに供給する。
ノアゲート回路NRGは、極性反転信号PL1〜PL8が全て論理レベル0となる場合には異常が生じていることを表す論理レベル1の異常検知信号e2をオアゲートORGに供給する。一方、極性反転信号PL1〜PL8のうちの少なくとも1つが論理レベル1となる場合には、ノアゲート回路NRGは、異常が生じていないことを表す論理レベル0の異常検知信号e2をオアゲートORGに供給する。
オアゲートORGは、異常検知信号e1及びe2のうちのいずれか一方、或いは双方共に、異常が生じていることを表す論理レベル1となる場合に、極性反転信号POLを伝送する伝送ラインLLに異常が生じていることを示す論理レベル1の異常検知信号ERRを制御部11に供給する。また、オアゲートORGは、異常検知信号e1及びe2が共に異常が生じていないことを表す論理レベル0となる場合には、伝送ラインLLに異常が生じていないことを示す論理レベル0の異常検知信号ERRを制御部11に供給する。
かかる構成により異常判定部142は、シフトレジスタ部141が連続する8つのフレームの各々で取り込んで記憶したフレーム毎の極性反転信号POLの値(PL1〜PL8)が全て論理レベル0又は1となる場合に、伝送ラインLLに異常が生じていると判定し、その旨を知らせる論理レベル1の異常検知信号ERRを制御部11に供給する。
以下に、図4に示す極性反転異常検知回路140の動作について、図5〜図7に示すタイムチャートを参照しつつ説明する。
尚、制御部11は、例えば図5に示すように、連続するフレームFM1〜FM10のうちの奇数番目の各フレームFMと、偶数番目の各フレームFMとで、画素駆動電圧G1〜Gnの極性を反転させる極性反転信号POLを、伝送ラインLLを介してソースドライバ13に供給するものとする。ここで、図5に示す一例において、極性反転信号POLは、奇数番目の各フレームFM内におけるライン開始信号LSの最初の立ち上がりエッジの時点(三角印にて示す)では、負極性を表す論理レベル0の状態を有する。また、極性反転信号POLは、偶数番目の各フレームFM内におけるライン開始信号LSの最初の立ち上がりエッジの時点(三角印にて示す)では、正極性を表す論理レベル1の状態を有する。
従って、図5に示すように、極性反転信号POLが伝送ラインLLを介して正常にソースドライバ13に供給された場合には、フレーム毎に極性反転信号POLの値が反転する。よって、連続する8つのフレームの各々で取り込んだ極性反転信号POLの値、つまり極性反転信号PL1〜PL8が全て論理レベル0又は1になることはない。これにより、極性反転異常検知回路140は、図5に示すように、異常が生じていないことを示す論理レベル0固定の異常検知信号ERRを制御部11に供給する。
一方、図6に示すように、フレームFM2にて伝送ラインLLが断線し、それ故、ソースドライバ13が受ける極性反転信号POLが、図6に示すように論理レベル0固定となってしまった場合には、その後の8つのフレームFM3〜FM10の各々で取り込んだ極性反転信号POLの値、つまり極性反転信号PL1〜PL8は全て論理レベル0となる。これにより、連続する8つのフレームFM3〜FM10のうちの最終のフレームFM10で極性反転信号POLの値(論理レベル0)を取り込んだ時点で、極性反転異常検知回路140は、異常検知信号ERRを異常が生じていないことを示す論理レベル0の状態から異常が生じていることを示す論理レベル1の状態に切り替える。そして、極性反転異常検知回路140は、異常が生じていることを示す論理レベル1の異常検知信号ERRを制御部11に供給する。かかる論理レベル1の異常検知信号ERRに応じて、制御部11のドライバ停止制御部はドライバ停止信号STOPをソースドライバ13に供給する。かかるドライバ停止信号STOPに応じて、ソースドライバ13は表示デバイス20への画素駆動電圧G1〜Gnの供給動作を停止し、これにより、表示デバイス20の表示動作を停止させる。
また、図7に示すように、フレームFM2にて伝送ラインLLが断線し、それに伴いソースドライバ13が受ける極性反転信号POLが、図7に示すように論理レベル1固定となってしまった場合には、フレームFM2を含む、連続した8つのフレームFM2〜FM9の各々で取り込んだ極性反転信号POLの値、つまり極性反転信号PL1〜PL8は全て論理レベル1となる。これにより、連続する8つのフレームFM2〜FM9のうちの最終のフレームFM9で極性反転信号POLの値(論理レベル1)を取り込んだ時点で、極性反転異常検知回路140は、異常検知信号ERRを異常が生じていないことを示す論理レベル0の状態から異常が生じていることを示す論理レベル1の状態に切り替える。そして、極性反転異常検知回路140は、異常が生じていることを示す論理レベル1の異常検知信号ERRを制御部11に供給する。かかる論理レベル1の異常検知信号ERRに応じて、制御部11のドライバ停止制御部はドライバ停止信号STOPをソースドライバ13に供給する。かかるドライバ停止信号STOPに応じて、ソースドライバ13は画素駆動電圧G1〜Gnの生成、及び動作を停止する。これにより、表示デバイス20が表示動作を停止する。
このように、極性反転異常検知回路140は、制御部11から伝送ラインLLを介して受けた極性反転信号POLの信号レベルが8フレーム期間に亘って一定、つまり論理レベル0(図6)又は論理レベル1(図7)に固定されていた場合に、伝送ラインLLに異常が生じていると判断する。そして、この際、極性反転異常検知回路140は、伝送ラインLLに異常が生じていることを示す論理レベル1の異常検知信号ERRを制御部11に供給する。かかる論理レベル1の異常検知信号ERRに応じて、制御部11は、表示デバイス20への画素駆動電圧G1〜Gnの供給動作を停止する。これにより、表示デバイス20の表示動作が停止するので、極性反転信号POLをソースドライバ13に伝送する伝送ラインLLに断線等の接続不良が生じていても、事前に、表示デバイス20の焼き付きを防止することが可能となる。
尚、上記実施例では、極性反転異常検知回路140は、極性反転信号POLの信号レベルが8フレーム期間に亘って固定された場合に伝送ラインLLに断線などの異常が生じていると判断しているが、異常と判断する極性反転信号POLのレベル一定期間は8フレーム期間に限定されない。
例えば、仕様上において極性反転信号POLの変化周期が19フレーム期間である場合には、極性反転異常検知回路140は、極性反転信号POLの信号レベルが20フレーム期間に亘って論理レベル0又は1に固定されたときに異常が生じていると判断するようにしても良い。この際、極性反転異常検知回路140のシフトレジスタ部141のフリップフロップF及びセレクタSの段数は20段となり、異常判定部142のアンドゲート回路ANG及びノアゲート回路NRG各々の入力信号の本数も20個となる。
また、仕様上において極性反転信号POLの変化周期が1フレーム期間である場合には、極性反転異常検知回路140は、極性反転信号POLの信号レベルが2フレーム期間に亘って論理レベル0又は1に固定されたときに異常が生じていると判断するようにしても良い。この際、極性反転異常検知回路140のシフトレジスタ部141のフリップフロップF3〜F8及びセレクタS3〜S8が不要となる。更に、異常判定部142のアンドゲート回路ANGとして、極性反転信号PL1及びPL2を受ける2入力のアンドゲートを採用すると共に、ノアゲート回路NRGとして、極性反転信号PL1及びPL2を受ける2入力のノアゲートを採用する。つまり、仕様上において規定されている極性反転信号POLの変化周期により、シフトレジスタ部141のフリップフロップF及びセレクタSの段数、並びにアンドゲート回路ANG及びノアゲート回路NRG各々の入力信号の本数が決定する。
また、上記実施例において極性反転異常検知回路140では、伝送ラインLLを介して受けた極性反転信号POL自体を用いて伝送ラインLLの断線を検知するようにしているが、階調電圧変換部132の内部に取り込まれている、極性反転信号POLに対応した信号を用いて伝送ラインLLの異常を検知するようにしても良い。
また、上記実施例において極性反転異常検知回路140の異常判定部142では、アンドゲート回路ANGを用いることにより、複数の極性反転信号(PL1〜PL8)が論理レベル1となったことを検出しているが、複数の極性反転信号が論理レベル1となったことを検出できるものであれば、どのような回路を採用しても良い。同様に、当該異常判定部142では、ノアゲート回路NRGを用いることにより、複数の極性反転信号(PL1〜PL8)が論理レベル0となったことを検出しているが、複数の極性反転信号が論理レベル0となったことを検出できるものであれば、どのような回路を採用しても良い。例えば、アンドゲート回路ANG及びノアゲート回路に代えて、コンパレータを採用しても良い。
要するに、本発明に係る表示ドライバとしては、以下の駆動電圧生成部及び極性反転異常検知部を備えたものであれば良いのである。つまり、駆動電圧生成部(132、133)は、映像信号(VS)に基づく各画素の輝度レベルに対応した電圧の極性を、伝送ライン(LL)を介して受けた極性反転信号(POL)に応じて反転させた電圧を画素駆動電圧(G1〜Gn)として生成し、これを表示デバイス(20)に供給する。極性反転異常検知部(140)は、映像信号におけるNフレーム(Nは2以上の整数)の期間に亘り極性反転信号によって示される極性が一定となる場合に、伝送ラインの異常を示す異常検知信号(ERR)を生成するのである。よって、かかる構成によれば、異常検知信号に応じて表示ドライバの動作を強制的に停止させることにより、極性反転信号(POL)を伝送する伝送ラインに断線などの異常が生じていても、表示デバイスの焼き付きを事前に防止することが可能となる。
11 制御部
13 ソースドライバ
20 表示デバイス
140 極性反転異常検知回路
141 レジスタ
142 異常判定部

Claims (5)

  1. 映像信号に対応した画素駆動電圧を表示デバイスに供給する表示ドライバであって、
    前記映像信号に基づく各画素の輝度レベルに対応した電圧の極性を、伝送ラインを介して受けた正極性及び負極性を示す極性反転信号に応じて反転させた電圧を前記画素駆動電圧として生成する駆動電圧生成部と、
    前記映像信号におけるNフレーム(Nは2以上の整数)の期間に亘り前記極性反転信号によって示される極性が一定となる場合に、前記伝送ラインの異常を示す異常検知信号を生成する極性反転異常検知部と、を有することを特徴とする表示ドライバ。
  2. 前記極性反転信号は、論理レベル0及び論理レベル1の状態に交互にレベルが変化する2値信号であり、
    前記極性反転異常検知部は、
    前記極性反転信号の1フレーム期間毎のレベルを前記Nフレーム分記憶するレジスタと、
    前記レジスタに記憶されている前記Nフレーム分の前記極性反転信号のレベルが全て前記論理レベル0又は前記論理レベル1である場合に前記異常検知信号を生成する異常判定部と、を含むことを特徴とする請求項1記載の表示ドライバ。
  3. 映像信号に基づく画像を表示デバイスに表示させる表示装置であって、
    表示ドライバと、
    正極性及び負極性を示す極性反転信号を伝送ラインを介して前記表示ドライバに供給する制御部と、を有し、
    前記表示ドライバは、
    前記映像信号に基づく各画素の輝度レベルに対応した電圧の極性を、前記伝送ラインを介して受けた前記極性反転信号に応じて反転させた電圧を画素駆動電圧として前記表示デバイスに供給する駆動電圧生成部と、
    前記映像信号におけるNフレーム(Nは2以上の整数)の期間に亘り前記極性反転信号によって示される極性が一定となる場合に、前記伝送ラインの異常を示す異常検知信号を前記制御部に供給する極性反転異常検知部と、を含むことを特徴とする表示装置。
  4. 前記制御部は、前記異常検知信号に応じてドライバ停止信号を前記表示ドライバに供給するドライバ停止制御部を含み、
    前記表示ドライバは、前記ドライバ停止信号に応じて前記画素駆動電圧の前記表示デバイスへの供給を停止することを特徴とする請求項3記載の表示装置。
  5. 前記極性反転信号は、論理レベル0及び論理レベル1の状態に交互にレベルが変化する2値信号であり、
    前記極性反転異常検知部は、
    前記極性反転信号の1フレーム期間毎のレベルを前記Nフレーム分記憶するレジスタと、
    前記レジスタに記憶されている前記Nフレーム分の前記極性反転信号のレベルが全て前記論理レベル0又は前記論理レベル1である場合に前記異常検知信号を出力する異常判定部と、を含むことを特徴とする請求項3又は4に記載の表示装置。
JP2016175197A 2016-09-08 2016-09-08 表示ドライバ及び表示装置 Pending JP2018040963A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016175197A JP2018040963A (ja) 2016-09-08 2016-09-08 表示ドライバ及び表示装置
US15/697,941 US10134347B2 (en) 2016-09-08 2017-09-07 Display driver and display apparatus
CN201710804724.5A CN107808622B (zh) 2016-09-08 2017-09-08 显示驱动器以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016175197A JP2018040963A (ja) 2016-09-08 2016-09-08 表示ドライバ及び表示装置

Publications (1)

Publication Number Publication Date
JP2018040963A true JP2018040963A (ja) 2018-03-15

Family

ID=61280728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016175197A Pending JP2018040963A (ja) 2016-09-08 2016-09-08 表示ドライバ及び表示装置

Country Status (3)

Country Link
US (1) US10134347B2 (ja)
JP (1) JP2018040963A (ja)
CN (1) CN107808622B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367407B2 (en) 2019-08-30 2022-06-21 Lapis Semiconductor Co., Ltd. Display driver, display device, and semiconductor device to detect fault in fixed driving voltage applied to a display panel

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61188193U (ja) * 1985-05-15 1986-11-22
JPS63135394U (ja) * 1987-02-27 1988-09-06
JPH02245792A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 液晶表示装置
JPH07318889A (ja) * 1994-05-19 1995-12-08 Sanyo Electric Co Ltd 液晶駆動回路
US5731812A (en) * 1995-05-26 1998-03-24 National Semiconductor Corp. Liquid crystal display (LCD) protection circuit
JP2004294728A (ja) * 2003-03-26 2004-10-21 Sanyo Electric Co Ltd 蛍光表示管駆動回路
KR20070071955A (ko) * 2005-12-30 2007-07-04 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
US20110102394A1 (en) * 2009-11-04 2011-05-05 Himax Technologies Limited Method and system of controlling halt and resume of scanning an lcd
WO2017150116A1 (ja) * 2016-03-01 2017-09-08 ローム株式会社 液晶駆動装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057820A (en) * 1996-10-21 2000-05-02 Spatialight, Inc. Apparatus and method for controlling contrast in a dot-matrix liquid crystal display
JP4162814B2 (ja) * 1999-10-28 2008-10-08 富士通株式会社 デジタル信号処理方法及びデジタル信号処理装置
JP4449556B2 (ja) 2004-04-26 2010-04-14 三菱電機株式会社 液晶表示装置
JP4039414B2 (ja) * 2004-09-27 2008-01-30 セイコーエプソン株式会社 電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器
CN100573646C (zh) * 2006-06-30 2009-12-23 乐金显示有限公司 基准电压产生电路以及采用其的液晶显示器件
KR101497407B1 (ko) * 2007-12-07 2015-03-03 엘지디스플레이 주식회사 액정표시장치의 구동 방법
CN101819337B (zh) * 2009-02-27 2012-02-29 北京京东方光电科技有限公司 液晶显示器的检测电路和检测方法
JP5724243B2 (ja) * 2010-08-19 2015-05-27 セイコーエプソン株式会社 液晶駆動装置、液晶表示装置、電子機器及び液晶駆動方法
TWI444982B (zh) * 2011-06-30 2014-07-11 Innolux Corp 液晶顯示器以及過驅動方法
JP2014032396A (ja) * 2012-07-13 2014-02-20 Semiconductor Energy Lab Co Ltd 表示装置の駆動方法、及び表示装置
KR20140013931A (ko) * 2012-07-26 2014-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
TWI494908B (zh) * 2012-11-14 2015-08-01 Novatek Microelectronics Corp 液晶顯示器及其源極驅動器與控制方法
US9812081B2 (en) * 2012-12-28 2017-11-07 Sharp Kabushiki Kaisha Liquid-crystal display device and method for driving same
JP6293167B2 (ja) * 2013-11-15 2018-03-14 シャープ株式会社 液晶表示装置およびその駆動方法
JP6462208B2 (ja) * 2013-11-21 2019-01-30 ラピスセミコンダクタ株式会社 表示デバイスの駆動装置
CN105185346A (zh) * 2015-10-23 2015-12-23 京东方科技集团股份有限公司 一种显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61188193U (ja) * 1985-05-15 1986-11-22
JPS63135394U (ja) * 1987-02-27 1988-09-06
JPH02245792A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 液晶表示装置
JPH07318889A (ja) * 1994-05-19 1995-12-08 Sanyo Electric Co Ltd 液晶駆動回路
US5731812A (en) * 1995-05-26 1998-03-24 National Semiconductor Corp. Liquid crystal display (LCD) protection circuit
JP2004294728A (ja) * 2003-03-26 2004-10-21 Sanyo Electric Co Ltd 蛍光表示管駆動回路
KR20070071955A (ko) * 2005-12-30 2007-07-04 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
US20110102394A1 (en) * 2009-11-04 2011-05-05 Himax Technologies Limited Method and system of controlling halt and resume of scanning an lcd
WO2017150116A1 (ja) * 2016-03-01 2017-09-08 ローム株式会社 液晶駆動装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367407B2 (en) 2019-08-30 2022-06-21 Lapis Semiconductor Co., Ltd. Display driver, display device, and semiconductor device to detect fault in fixed driving voltage applied to a display panel

Also Published As

Publication number Publication date
CN107808622A (zh) 2018-03-16
US10134347B2 (en) 2018-11-20
US20180068623A1 (en) 2018-03-08
CN107808622B (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
US7592992B2 (en) Inversion method for liquid crystal display
JP2008224798A (ja) 表示用駆動回路
US20040239602A1 (en) Method and apparatus for driving liquid crystal display device
JP2006018299A (ja) ゲートドライバが内蔵された液晶パネル及びその駆動方法
KR20080046330A (ko) 액정표시장치 및 이의 구동방법
JP2009163238A (ja) 液晶表示装置及びその駆動方法
US10388209B2 (en) Interface circuit
US20130286003A1 (en) Data driver with up-scaling function and display device having the same
US20120249493A1 (en) Gate driver of dual-gate display and frame control method thereof
KR20140040699A (ko) 표시 장치 및 구동 방법
KR101630330B1 (ko) 액정표시장치 및 이의 구동방법
JP2008242144A (ja) 液晶表示装置ならびにその駆動回路および駆動方法
JP5305570B2 (ja) 表示装置
JP5299734B2 (ja) 画像処理方法、画像表示装置及びそのタイミングコントローラ
KR20060130903A (ko) 액정 표시장치의 구동장치 및 구동방법
JP2018040963A (ja) 表示ドライバ及び表示装置
US10621937B2 (en) Liquid crystal display device and method of driving the same
KR20110013702A (ko) 디스플레이 장치 및 디스플레이 장치 구동 방법
JP2008176222A (ja) 表示装置
KR20140013453A (ko) 광원 구동 방법, 이를 수행하기 위한 광원 장치 및 이 광원 장치를 포함하는표시 장치
JP2013225045A (ja) 表示パネルの駆動回路および表示装置
JP2012078699A (ja) 液晶表示装置
JP2021064014A (ja) インタフェース回路
JP2009237058A (ja) 画像表示装置およびその駆動方法
KR101603238B1 (ko) 표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210406

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210705

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20211109

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220104

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220208

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220308

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220308