JP2021064014A - インタフェース回路 - Google Patents
インタフェース回路 Download PDFInfo
- Publication number
- JP2021064014A JP2021064014A JP2021007104A JP2021007104A JP2021064014A JP 2021064014 A JP2021064014 A JP 2021064014A JP 2021007104 A JP2021007104 A JP 2021007104A JP 2021007104 A JP2021007104 A JP 2021007104A JP 2021064014 A JP2021064014 A JP 2021064014A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- abnormality detection
- data
- data signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
ライバ13の内部における異常を検出し、検出結果を示す異常検出信号ERRを生成して表示制御部11に供給する。
像データ信号VDに含まれる画素データPDの系列を順次取り込む。ラッチ部131は、
ライン開始信号LSに応じて1水平走査ライン分(n個)の画素データPDの取り込みが
為される度に、n個の画素データPDを画素データQ1〜Qnとして階調電圧変換部13
2に供給する。
TMは、コントロール信号入力モードの期間とデータ入力モードの期間との切り替えのタイミングを信号レベルの変化によって示すタイミング信号としての性質を有する。
ベル(H)となった場合、異常検出セレクト回路168は、第1異常検出回路161を選択する。異常検出セレクト回路168は、第1異常検出回路161から供給された検出結果信号ER1に応じて、異常が検出された場合にはローレベル(L)、検出されなかった場合にはハイレベル(H)の信号レベルを有する異常検出信号ERRを出力する。
電圧異常、極性反転の異常等の異常状態を検出する。なお、第1〜第3異常検出回路261〜263は、夫々異なる種類の異常を検出する。第1〜第3異常検出回路261〜263は、各々の異常検出の結果を示す検出結果信号ER1〜ER3を異常検出セレクト回路265に供給する。
、入力データ制御回路152はラッチ部131への入力データ信号LV0、LV1及びLV2の供給を停止する。一方、異常検出セレクト回路265は、当該期間において第1〜第3異常検出回路261〜263の選択及び検出結果の出力を行う。
LV1がハイレベル(H)で且つLV2がローレベル(L)となるべきタイミングで、NAND回路264にはいずれもハイレベル(H)の信号が供給される。従って、否定論理積信号NDSはローレベル(L)となり、ローレベル(L)の異常検出信号ERRが出力される。
12 走査ドライバ
13 ソースドライバ
14,24 インタフェース回路
15,25 データ制御ブロック
16,26 異常検出ブロック
20 表示デバイス
100 表示装置
131 ラッチ部
132 階調電圧変換部
133 出力部
151,251 コントロール信号入力モード検知回路
152,252 入力データ制御回路
161〜167,261〜263 異常検出回路
168,265 異常検出セレクト回路
264 NAND回路
Claims (5)
- 複数のデータ信号と前記複数のデータ信号の取込開始を示すライン開始信号とを受信し、前記複数のデータ信号をデータ受信回路に供給するインタフェース回路であって、
前記データ受信回路に発生した異常を検出する複数の第1の異常検出回路と、
前記複数の第1の異常検出回路のうちの1つを選択し、選択した前記第1の異常検出回路の検出結果を出力する選択回路と、
前記ライン開始信号の受信後に前記複数のデータ信号のうちの少なくとも1つの信号レベルが所定のパターンで変化したタイミングに基づいて、前記データ信号を前記複数の第1の異常検出回路のうちの1を選択するための選択信号として前記選択回路に供給する選択信号供給期間を含むデータ非入力期間と、前記データ受信回路に前記データ信号の供給を行うデータ入力期間と、の切り替えのタイミングを検知し、当該切り替えのタイミングを示すタイミング信号を生成して前記データ受信回路への前記データ信号の供給を制御する制御回路と、
を有することを特徴とするインタフェース回路。 - 前記インタフェース回路に前記複数のデータ信号を供給する回路に発生した異常を検出する第2の異常検出回路をさらに有し、
前記制御回路は、前記データ非入力期間の内、前記第2の異常検出回路からの出力信号を前記選択回路に供給するデータ異常検知期間と、前記データ入力期間と、の切り替えのタイミングを検知し、当該切り替えのタイミングを示す前記タイミング信号を生成することを特徴とする請求項1に記載のインタフェース回路。 - 前記複数のデータ信号は、前記インタフェース回路に供給されるクロック信号のクロック周期に応じたタイミングで信号レベルが論理レベル0及び論理レベル1の間でレベル変化する第1〜第nのデータ信号(nは2以上の整数)を含み、
前記第2の異常検出回路は、前記第1〜第nのデータ信号の否定論理積を示す否定論理積信号を生成するNAND回路をさらに有し、
前記選択回路は、前記データ異常検知期間において、前記NAND回路を選択し、前記否定論理積信号を出力することを特徴とする請求項2に記載のインタフェース回路。 - 前記複数のデータ信号は、前記クロック信号のクロック周期に応じたタイミングで信号レベルが論理レベル0及び論理レベル1の間でレベル変化する第1〜第nのデータ信号(nは2以上の整数)を含み、
前記選択回路は、前記第1〜第nのデータ信号の信号レベルに応じて前記複数の異常検出回路のうちの1つを選択し、
前記制御回路は、
前記第1〜第nのデータ信号のうちの少なくとも1つの信号レベルが所定のパターンで変化した場合に、前記信号レベルが変化したタイミングを前記切替のタイミングとして示す前記タイミング信号を生成するタイミング信号生成回路と、
前記タイミング信号に基づいて、前記データ受信回路への前記データ信号の供給を制御するデータ制御回路と、
をさらに有することを特徴とする請求項1から3のいずれか1に記載のインタフェース回路。 - 請求項1から4のいずれか1に記載のインタフェース回路と、
前記インタフェース回路から供給された前記複数のデータ信号に基づいて、階調電圧を生成する前記データ受信回路と、
を有することを特徴とするソースドライバ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021007104A JP6999053B2 (ja) | 2021-01-20 | 2021-01-20 | インタフェース回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021007104A JP6999053B2 (ja) | 2021-01-20 | 2021-01-20 | インタフェース回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016189936A Division JP6827753B2 (ja) | 2016-09-28 | 2016-09-28 | インタフェース回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021064014A true JP2021064014A (ja) | 2021-04-22 |
JP6999053B2 JP6999053B2 (ja) | 2022-01-18 |
Family
ID=75487992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021007104A Active JP6999053B2 (ja) | 2021-01-20 | 2021-01-20 | インタフェース回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6999053B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002011116A1 (fr) * | 2000-07-28 | 2002-02-07 | Nichia Corporation | Dispositif d'affichage et circuit ou procede d'excitation d'un dispositif d'affichage |
JP2002311881A (ja) * | 2001-04-19 | 2002-10-25 | Nichia Chem Ind Ltd | 画像表示装置 |
JP2009163239A (ja) * | 2007-12-31 | 2009-07-23 | Lg Display Co Ltd | 平板表示装置のデータインターフェース装置及び方法 |
JP2010243776A (ja) * | 2009-04-06 | 2010-10-28 | Toshiba Corp | Lcdドライバ |
-
2021
- 2021-01-20 JP JP2021007104A patent/JP6999053B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002011116A1 (fr) * | 2000-07-28 | 2002-02-07 | Nichia Corporation | Dispositif d'affichage et circuit ou procede d'excitation d'un dispositif d'affichage |
JP2002311881A (ja) * | 2001-04-19 | 2002-10-25 | Nichia Chem Ind Ltd | 画像表示装置 |
JP2009163239A (ja) * | 2007-12-31 | 2009-07-23 | Lg Display Co Ltd | 平板表示装置のデータインターフェース装置及び方法 |
JP2010243776A (ja) * | 2009-04-06 | 2010-10-28 | Toshiba Corp | Lcdドライバ |
Also Published As
Publication number | Publication date |
---|---|
JP6999053B2 (ja) | 2022-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6827753B2 (ja) | インタフェース回路 | |
JP4678755B2 (ja) | 液晶表示装置,ソースドライバ,及びソースドライバ動作方法 | |
KR100453866B1 (ko) | 이미지 디스플레이 장치 및 이를 구동하는 방법 | |
US9542902B2 (en) | Display device driver | |
KR101325982B1 (ko) | 액정표시장치 및 이의 구동방법 | |
US10074339B2 (en) | Receiver circuit and operating method of the same | |
US20090174646A1 (en) | Gate driver with error blocking mechanism, method of operating the same, and display device having the same | |
KR20160141232A (ko) | 표시 장치 | |
JP2010231207A (ja) | 液晶ディスプレーの駆動回路および駆動方法 | |
US20050068309A1 (en) | Display control device with multipurpose output driver | |
US9361832B2 (en) | Display device and scanning line driver | |
US11990103B2 (en) | Interface circuit, source driver, and display device | |
JP6130239B2 (ja) | 半導体装置、表示装置、及び信号取込方法 | |
JP6999053B2 (ja) | インタフェース回路 | |
JP6465583B2 (ja) | タイミングコントローラおよびそれを用いたディスプレイ装置 | |
US8125410B2 (en) | Plasma display having latch failure detecting function | |
JP7379210B2 (ja) | 表示装置及びソースドライバ | |
US10134347B2 (en) | Display driver and display apparatus | |
JP2008275964A (ja) | 映像表示装置 | |
JP6312101B2 (ja) | 半導体デバイスおよび表示装置 | |
CN113053284A (zh) | 显示驱动装置 | |
JP2022085239A (ja) | インタフェース回路、ソースドライバ及び表示装置 | |
JP7232739B2 (ja) | 表示ドライバ、表示装置及び半導体装置 | |
JP2007057637A (ja) | 表示パネルの駆動装置および駆動方法 | |
JP2023066675A (ja) | 表示ドライバ及び表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6999053 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |