JP4162814B2 - デジタル信号処理方法及びデジタル信号処理装置 - Google Patents
デジタル信号処理方法及びデジタル信号処理装置 Download PDFInfo
- Publication number
- JP4162814B2 JP4162814B2 JP30688999A JP30688999A JP4162814B2 JP 4162814 B2 JP4162814 B2 JP 4162814B2 JP 30688999 A JP30688999 A JP 30688999A JP 30688999 A JP30688999 A JP 30688999A JP 4162814 B2 JP4162814 B2 JP 4162814B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output signal
- processing
- delay operator
- error propagation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/497—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
- H04L2025/03356—Baseband transmission
- H04L2025/03369—Partial response
Description
【発明の属する技術分野】
この発明は、記録若しくは伝送されたデジタル信号を、再生若しくは受信して復号するデジタル信号記録再生装置及びデジタル信号伝送装置、若しくはデジタル信号処理方法に関するものである。
【0002】
磁気記録媒体を使用したデジタル信号記録再生装置では、その記録密度の向上及び復号されたデジタル信号のS/N比の向上を図るために、NRZI符号変換を使用したPR(partial response)クラスIVを用いている。磁気記録再生系は、微分特性を持つため、データを記録再生すると信号波形が広がり、符号間干渉を生じる。PR方式は、この符号間干渉を積極的に利用して、符号のパワースペクトラムを伝送路の伝達特性に適するように整形する方式といえる。このようなデジタル信号記録再生装置では、記録媒体の互換性を確保しながら、復号信号のS/N比の向上を図ることが必要となっている。
【0003】
【従来の技術】
PRクラスIVを用いた従来のデジタル信号記録再生装置を図14に示す。プリコーダ1には、例えば図15に示すようなデジタル信号の入力信号Dinが入力される。プリコーダ1は、モジュロ2のデジタル加算器2aと、1ビット遅延演算子3aとから構成されて、1/(1+D)の特性を備える。
【0004】
そして、入力信号Dinに対し、1/(1+D)の動作を行うことにより、入力信号Dinを図15に示すNRZI符号S1に変換して出力する。NRZI符号は、入力信号Dinの「0」から「1」への立ち上がりに基づいて極性が反転する信号となる。ここでいう極性反転とは、信号値が「1」から「0」へ、あるいは「0」から「1」へ変化することをいう。
【0005】
前記NRZI符号S1は、ライトバッファ4に入力される。ライトバッファ4は、前記プリコーダ1と同様な構成で、1/(1−D)の特性を備え、NRZI符号S1に記録再生系で付与される符号間干渉とは逆の符号間干渉をあらかじめ加えるためのものである。そして、ライトバッファ4の出力信号S2は、記録再生系5に入力される。
【0006】
前記記録再生系5は、書き込みヘッド6と、記録媒体7と、読出しヘッド8とから構成され、ライトバッファ4の出力信号S2が書き込みヘッド8を介して記録媒体7に書き込まれ、読出しヘッド8を介して読み出される。読出しヘッド8で読出されたデータは、等化器9に入力される。
【0007】
前記書き込みヘッド6による記録媒体7への書き込み動作は、(1−D)の微分特性を持つことが知られており、読出しヘッド8及び等化器9の動作は(1+D)の特性を備えた回路となっている。従って、記録再生系5及び等化器9の動作により、{(1−D)(1+D)}の処理動作が行われて、PRクラスIVのインパルス応答が実現される。
【0008】
前記等化器9は、読出しヘッド8からアナログ信号として読み出された読み出し信号をPR等化したものであり、その出力信号S3は、図15に示すように、多値信号となる。
【0009】
前記等化器9の出力信号S3は、コンパレータ10に入力される。前記コンパレータ10は、等化器9の出力信号S3と、図15に示すしきい値A,Bとを比較し、出力信号S3がしきい値Aより高レベルの場合及びしきい値Bより低レベルの場合に「1」を出力し、それ以外の場合に「0」を出力する。
【0010】
このような動作により、コンパレータ10から出力される復号信号Doutは、前記入力信号Dinに一致する。
しかしながら、記録媒体の交換を必要とするデジタル信号記録再生装置、例えばフロッピーディスク等の記録媒体を使用するデジタル信号記録再生装置では、記録媒体に記録する信号の形式が規格により決定されていて、その規格においては、入力信号Dinをライトバッファのみを介して記録媒体に記録するように設定されているため、記録再生系の前段にプリデコーダを介在させることはできない。
【0011】
従って、プリコーダを使用していないピーク検出方式によるデジタル信号記録再生装置では、プリコーダを用いたPR方式による記録再生動作を行うことができないという問題点がある。
【0012】
そこで、記録再生系の前段にプリコーダを配置することなく、PR方式を適用可能とする構成が、特開平5−325425号公報、特開平5−307837号公報、特開平8−147893号公報、特開平8−77712号公報等に開示されている。
【0013】
ところが、上記各公報に記載された構成では、いずれも復号回路が複雑化するという問題点がある。
一方、図14に示す記録再生装置は、線型系であるので、各ブロックの順番を入れ替えても、システムの特性は変化しない。
【0014】
そこで、図16に示すように、プリコーダ相当回路11をコンパレータ10の後段に配置することも考えられる。図16において、ライトバッファ4、記録再生系5及びコンパレータ10は、図14に示す構成と同一である。
【0015】
図16に示す記録再生装置の動作を図17に示す。入力信号Dinはライトバッファ4に入力される。ライトバッファ4は、1/(1−D)の特性を備え、出力信号S4を記録再生系5に出力する。
【0016】
(1−D)(1+D)の特性を備えた記録再生系5の出力信号は等化器9に入力され、その等化器9の出力信号S5はコンパレータ10に入力される。
そして、コンパレータ10の比較動作に基づいて、同コンパレータ10から出力信号S6が出力される。
【0017】
コンパレータ10の出力信号S6は、プリコーダ相当回路11に入力され、プリコーダ相当回路11では1/(1+D)の処理動作を行って、出力信号Doutを出力する。
【0018】
このような動作により、コンパレータ10から出力される復号信号Doutを、入力信号Dinに一致させることができる。従って、プリコーダを介することなく、入力信号Dinを記録媒体7に記録した場合にも、記録再生系5から読み出された信号をPR等化器9に入力して、PR方式による復号動作を行うことができる。
【0019】
【発明が解決しようとする課題】
ところが、上記のようなデジタル信号記録再生装置では、記録再生系5の動作あるいは等化器9の動作に基づいて、図18に示すように、等化器9の出力信号S5の任意のビットb1において、出力信号S5にしきい値を超えるノイズn1が包含されると、コンパレータ10の当該ビットb1の出力信号S6が反転する。
【0020】
すると、プリコーダ相当回路11のフィードバックループにより、プリコーダ相当回路11から出力される復号信号Doutにおいて、当該ビットb1以降の復号信号Doutがすべて反転してしまい、エラーが無限に伝播する。
【0021】
従って、このようなデジタル信号記録再生装置は、実際には使用することができないという問題点がある。
この発明の目的は、記録再生系若しくは伝送系の前段にプリコーダを配置することなく、PR方式を利用した復号動作を可能とし、かつ誤りの伝播を制限しながら復号動作を行い得るデジタル信号処理方法を提供することにある。
【0022】
また、記録再生系若しくは伝送系の前段にプリコーダを配置することなく、PR方式を利用した復号動作を可能とし、かつ誤りの伝播を制限しながら復号動作を行い得るデジタル信号記録再生装置若しくはデジタル信号伝送装置を簡単な構成で提供することにある。
【0023】
【課題を解決するための手段】
図1に示すデジタル信号記録再生装置では、ライトバッファは、デジタル入力信号に1/(1−D)(Dは遅延演算子の出力信号)の処理を行って記録媒体への書き込み信号を生成する。記録再生系及び等化器は、前記書き込み信号を(1−D)特性で記録媒体に書き込み、次いで記録媒体に書き込まれた信号を(1+D)特性で読み出し動作及びPR等化動作を行う。コンパレータは、PR等化信号を1,0,−1の3値信号にてなる変換信号に変換する。誤り伝播制限回路は、前記変換信号を1/(1+D)の周波数特性で処理するとともに、前記遅延演算子の出力信号が1若しくは−1で、次に入力される値が0の場合及び前記遅延演算子の出力信号と次に入力される値とが1若しくは−1で、かつ極性が逆の場合には、前記遅延演算子の出力信号を無視するか、または前記遅延演算子の出力信号とは逆の極性の値を前記1/(1+D)の処理結果に付加する。
【0024】
図7に示すデジタル信号記録再生装置では、ライトバッファは、デジタル入力信号に1/(1−D)(Dは遅延演算子の出力信号)の処理を行って書き込み信号を生成する。記録再生系及び等化器は、前記書き込み信号を(1−D)特性で記録媒体に書き込み、次いで記録媒体に書き込まれた信号を(1+D)特性で読み出し動作及びPR等化動作を行う。コンパレータは、PR等化信号を1,0,−1の3値信号にてなる変換信号に変換する。誤り伝播制限回路は、前記変換信号を1/(1+D)の周波数特性で処理するとともに、前記遅延演算子の出力信号が1若しくは−1で、次に入力される値が0となったとき、あるいは前記遅延演算子の出力信号と次に入力される値とが1若しくは−1で、かつ極性が逆となったときには、前記いずれかの条件が再度現れるまで、それ以降の前記1/(1+D)の処理結果の極性を反転させる。
【0025】
図10及び図12に示すデジタル信号伝送装置では、ライトバッファは、デジタル入力信号に1/(1−D)(Dは遅延演算子の出力信号)の処理を行って伝送信号を生成する。伝送路は、前記伝送信号を(1−D)特性で伝送する。等化器は、前記伝送路で伝送された信号を(1+D)特性で処理して、PR等化信号を生成する。コンパレータは、PR等化信号をコンパレータで1,0,−1の3値信号にてなる変換信号に変換する。誤り伝播制限回路は、前記変換信号を1/(1+D)の周波数特性で処理するとともに、前記遅延演算子の出力信号が1若しくは−1で、次に入力される値が0の場合及び前記遅延演算子の出力信号と次に入力される値とが1若しくは−1で、かつ極性が逆の場合には、前記遅延演算子の出力信号を無視するか、または前記遅延演算子の出力信号とは逆の極性の値を前記1/(1+D)の処理結果に付加する。
【0026】
図11及び図13に示すデジタル信号伝送装置では、ライトバッファは、デジタル入力信号に1/(1−D)(Dは遅延演算子の出力信号)の処理を行って伝送信号を生成する。伝送路は、前記伝送信号を(1−D)特性で伝送する。等化器は、前記伝送路で伝送された信号を(1+D)特性で処理して、PR等化信号を生成する。コンパレータは、PR等化信号をコンパレータで1,0,−1の3値信号にてなる変換信号に変換する。誤り伝播制限回路は、前記変換信号を1/(1+D)の周波数特性で処理するとともに、前記遅延演算子の出力信号が1若しくは−1で、次に入力される値が0となったとき、あるいは前記遅延演算子の出力信号と次に入力される値とが1若しくは−1で、かつ極性が逆となったときには、前記いずれかの条件が再度現れるまで、それ以降の前記1/(1+D)の処理結果の極性を反転させる処理を行う。
【0027】
【発明の実施の形態】
(第一の実施の形態)
図1は、この発明を具体化した磁気記録再生装置の第一の実施の形態を示す。この実施の形態のライトバッファ4、記録再生系5及び等化器9は、前記従来例と同一構成であり、ライトバッファ4から等化器9までの動作は、図16及び図17の場合と同一である。
【0028】
等化器9の出力信号S5は、コンパレータ21に入力される。このコンパレータ21は、図2に示すように、第一〜第三のレジスタ22a〜22cと、比較部23と、変換部24とから構成される。
【0029】
前記第一のレジスタ22aは、外部から設定される高レベル側のしきい値Aを格納して前記比較部23に出力し、前記第二のレジスタ22bは、外部から設定される低レベル側のしきい値Bを格納して前記比較部23に出力する。
【0030】
前記第三のレジスタ22cは、等化器9の出力信号S5を保持して、前記比較部23に出力する。
前記比較部23は、第三のレジスタ22cに保持された等化器9の出力信号S5と、しきい値A,Bとを比較して、「1」、「0」、「−1」の3値のいずれかを前記変換部24に出力する。
【0031】
すなわち、等化器9の出力信号S5がしきい値Aより高レベルであれば、「1」を出力し、等化器9の出力信号S5がしきい値Bより低レベルであれば、「−1」を出力し、それ以外の場合は「0」を出力する。
【0032】
前記変換部24は、前記比較部23から出力される3値の信号を2ビットの出力信号X1,X0に変換して出力する。
すなわち、変換部24は比較部23が「1」を出力すると、X1=0、X0=1を出力し、比較部23が「0」を出力すると、X1=0、X0=0を出力し、比較部23が「−1」を出力すると、X1=1、X0=1を出力する。
【0033】
前記コンパレータ21の出力信号X1,X0は誤り伝播制限回路25aに入力される。その誤り伝播制限回路25aの具体的構成を図3に示す。
前記コンパレータ21の出力信号X1は、インバータ回路26aに入力され、そのインバータ回路26aの出力信号は、NAND回路27に入力される。また、前記コンパレータ21の出力信号X0は、NAND回路27に入力される。
【0034】
前記NAND回路27の出力信号は、NOR回路28aに入力され、そのNOR回路28aの出力信号はOR回路29に入力される。そして、OR回路29から出力信号y0、すなわち復号信号Doutが出力される。
【0035】
前記出力信号y0は、遅延演算子31bに入力され、その遅延演算子31bの出力信号Dy0はNOR回路28cに入力される。
前記NOR回路28cの出力信号は、NOR回路28bに入力され、そのNOR回路28bの出力信号は前記NOR回路28aに入力される。
【0036】
前記コンパレータ21の出力信号X1は、AND回路30に入力され、そのAND回路30の出力信号y1は、前記OR回路29及び遅延演算子31aに入力される。
【0037】
前記遅延演算子31aの出力信号Dy1は、前記NOR回路28b,28c及びインバータ回路26bに入力され、そのインバータ回路26bの出力信号は前記AND回路30に入力される。
【0038】
このように構成された誤り伝播制限回路25aの論理式は、次式で表わされる。
【0039】
【数1】
前記誤り伝播制限回路25aの真理値表を図4に示す。この誤り伝播制限回路25aは、前記従来例のプリコーダに相当する1/(1+D)の処理を行いながら、入力信号X1,X0のノイズに起因する出力信号y0における誤りの伝播を防止するように動作する。
【0040】
すなわち、入力信号X1,X2、出力信号y0,y1、遅延演算子31b,31aの出力信号Dy0,Dy1をそれぞれ3値の入力信号x、出力信号y、Dyで表わした場合の真理値表を図5に示す。
【0041】
この真理値表で示すように、誤り伝播制限回路25aは、遅延演算子の出力信号Dyが「1」若しくは「−1」のとき、入力信号xとして「0」が入力されると、出力信号Dyを無効化した値を出力信号yとして出力する動作、言い換えれば、1/(1+D)の処理結果に遅延演算子の出力信号Dyとは逆の極性の値を付加して出力する動作を行う。
【0042】
また、入力信号xと遅延演算子の出力信号Dyの一方が「1」で他方が「−1」であるとき、同様に出力信号Dyを無効化した値を出力信号yとして出力する動作、言い換えれば、1/(1+D)の処理結果に遅延演算子の出力信号Dyとは逆の極性の値を付加して出力する動作を行う。
【0043】
この動作は次のような原理に基づく。すなわち、コンパレータ21の出力信号X0,X1を3値の信号(1,0,−1)としてとらえたとき、「1」は記録媒体7上で例えばS極からN極への磁化反転位置を示し、「−1」はN極からS極への磁化反転位置を示し、「0」は磁化反転以外の位置となる。
【0044】
そして、磁性体においてこの磁化反転は、「1」から「−1」への遷移あるいは「−1」から「1」への遷移しかあり得ない。よって、「1」のあとに「0」が続き、そのあとに「1」が検出されるような場合は、エラーとみなせる。
【0045】
同様に、「−1」のあとに「0」が続き、そのあとに「−1」が検出されるような場合も、エラーとみなせる。
誤り伝播制限回路25aでは、このようなエラーを自動的に検出し、かつその誤りを後続のビットに影響させないように動作している。
【0046】
次に、上記のように構成されたデジタル信号記録再生装置の動作を図6に従って説明する。
図6において、入力信号Din、ライトバッファ4の出力信号S4、等化器9の出力信号S5は、図18に示す従来例と同様である。
【0047】
コンパレータ21は、等化器9の出力信号S5を3値化して誤り伝播制限回路25aに出力する。なお、コンパレータ21の出力信号S7は2ビットのデジタル信号として出力されるが、図6においては便宜的に1,0,−1の3値で表示している。
【0048】
誤り伝播制限回路25aは、コンパレータ21の出力信号S7に1/(1+D)の処理動作を行い、入力信号Dinに等しい出力信号Doutを復号して出力する。
【0049】
このとき、等化器9の出力信号S5において、図18と同様なノイズn1が生じて、コンパレータ21の出力信号S7に誤データeが出力されることにより、「1」のデータが3ビット分連続して出力されると、誤り伝播制限回路25aは上記のような動作に基づいて、誤データeから3ビット分は、誤データeDoutを出力するが、それ以降は正しいデータを復号して出力信号Doutを出力する。
【0050】
上記のようなデジタル信号記録再生装置では、次に示す作用効果を得ることができる。
(1)コンパレータ21の次段に、プリコーダに相当する1/(1+D)の特性を備えた誤り伝播制限回路25aを配置することができる。
【0051】
(2)誤り伝播制限回路25aは、コンパレータ21が記録再生系5及び等化器9でのノイズに起因する誤データeを出力しても、出力信号Doutにおける誤データeDoutを所定のビット数以内に制限することができる。
【0052】
(3)誤り伝播制限回路25aは、僅か数ゲートの簡単な回路で構成することができる。
(4)記録再生系5の前段にプリコーダを配することなく、PR方式を利用した記録再生動作を行うことができる。従って、記録媒体7の互換性を確保しながら、PR方式を利用したS/N比に優れた記録再生動作を行うことができる。
【0053】
(5)出力信号Doutに含まれる誤データeDoutのビット数は限られているので、誤り伝播制限回路25aの後段に接続されるエラー訂正回路により、誤データeDoutを容易に訂正することができる。
(第二の実施の形態)
図7は、この発明を具体化した第二の実施の形態を示す。この実施の形態は、誤り伝播制限回路25aに代えて、誤り伝播制限回路25bを採用したものであり、その他の構成は前記第一の実施の形態と同様である。
【0054】
前記誤り伝播制限回路25bは、誤り検出回路32と、プリコーダ相当回路33と、反転回路34とから構成される。その具体的構成を図8に従って説明する。
【0055】
前記コンパレータ21の出力信号X1は、インバータ回路35aに入力され、そのインバータ回路35aの出力信号は、AND回路37a及びNAND回路36に入力される。また、前記コンパレータ21の出力信号X0は、NAND回路36及びプリコーダ相当回路33を構成するEOR回路42aに入力される。
【0056】
前記AND回路37aの出力信号は、OR回路38aに入力され、そのOR回路38aから出力されるエラー検出信号errは、Dフリップフロップ回路41にクロック信号Cとして入力される。
【0057】
前記Dフリップフロップ回路41は、エラー検出信号errがLレベルからHレベルに立ち上がる毎に反転する出力信号HerrをEOR回路42bで構成される反転回路34に出力する。
【0058】
前記NAND回路36の出力信号は、AND回路37b及びNOR回路39aに入力され、AND回路37bの出力信号は、前記OR回路38aに入力される。
【0059】
前記NOR回路39aの出力信号は、OR回路38bに入力される。前記OR回路38bの出力信号y0は、遅延演算子40bに入力され、遅延演算子40bの出力信号Dy0は、前記EOR回路42a、NOR回路39c及びAND回路37cに入力される。
【0060】
前記入力信号X1は、AND回路37dに入力され、そのAND回路37dの出力信号y1は、前記OR回路38b及び遅延演算子40aに入力される。
前記遅延演算子40aの出力信号Dy1は、前記AND回路37a、NOR回路39b,39c及びインバータ回路35bに入力される。前記NOR回路39cの出力信号は、NOR回路39bに入力され、NOR回路39bの出力信号は、前記NOR回路39aに入力される。
【0061】
前記インバータ回路35bの出力信号は、前記AND回路37c,37dに入力され、AND回路37cの出力信号は、前記AND回路37bに入力される。
また、前記EOR回路42aの出力信号は、前記EOR回路42bに入力される。
【0062】
このように構成された誤り伝播制限回路25bにおいて、誤り検出回路32の論理式は、次式で表わされる。
【0063】
【数2】
前記誤り検出回路32は、前記誤り伝播制限回路25aと同様に図5に示す真理値表に従って動作する。そして、前記第一の実施の形態と同様に、コンパレータ21の出力信号において、「1」若しくは「−1」が3ビット以上連続したとき、その磁化反転位置の誤りを自動的に検出し、反転信号HerrをLレベルからHレベルに立ち上げるように動作する。
【0064】
プリコーダ相当回路33の論理式は、次式で表わされる。
【0065】
【数3】
そして、プリコーダ相当回路33は、入力信号X0と遅延演算子40bの出力信号Dy0のEOR論理を出力する。
【0066】
反転回路34の論理式は、次式で表わされる。
【0067】
【数4】
そして、反転回路34は、Dフリップフロップ回路41から出力される反転信号Herrとプリコーダ相当回路33の出力信号pyのEOR論理を出力する。すなわち、誤り検出回路32の出力信号HerrがLレベルであれば、プリコーダ相当回路33の出力信号pyをそのまま出力し、誤り検出回路32の出力信号HerrがHレベルであれば、プリコーダ相当回路33の出力信号pyを反転させて出力する。
【0068】
このように構成されたデジタル信号記録再生装置の動作を図9に従って説明する。
ライトバッファ4からコンパレータ21までの構成は、前記第一の実施の形態と同様であるので、入力信号Dinに基づくライトバッファ4の出力信号S4、等化器9の出力信号S5及びコンパレータ21の出力信号S7は、第一の実施の形態と同様である。
【0069】
誤り検出回路32は、コンパレータ21の出力信号S7において、「1」若しくは「−1」が3ビット以上連続しない状態では、Lレベルの検出信号Herrを出力し続ける。
【0070】
誤り検出回路32の出力信号HerrがLレベルであれば、コンパレータ21の出力信号S7に対し、プリコーダ相当回路33により1/(1+D)の処理が施され、そのプリコーダ相当回路33の出力信号pyが反転回路34を素通りして、出力信号Doutとして出力される。従って、入力信号Dinを復号した出力信号Doutが出力される。
【0071】
一方、等化器9の出力信号S5において、ノイズn1が生じて、コンパレータ21の出力信号S7に誤データeが出力されることにより、「1」のデータが3ビット分連続して出力されると、誤り検出回路32はHレベルの検出信号Herrを出力する。
【0072】
すると、コンパレータ21の誤データeに基づいて、プリコーダ相当回路33の出力信号pyが連続してエラーとなっても、反転回路34によりプリコーダ相当回路33の出力信号pyを反転させた出力信号Doutが出力される。
【0073】
従って、誤り伝播制限回路25bは、コンパレータ21の誤データeから3ビット分は、誤データeDoutを出力するが、それ以降は正しいデータを復号して出力信号Doutを出力する。
【0074】
このような動作により、この実施の形態のデジタル記録再生装置では、前記第一の実施の形態と同様な作用効果を得ることができる。
(第三の実施の形態)
図10は、第三の実施の形態を示す。この実施の形態は、容量結合特性を備えた伝送路43に前記第一の実施の形態の誤り伝播制限回路25aを使用したものであり、ライトバッファ4、等化器9、コンパレータ21は第一の実施の形態と同様な構成である。
【0075】
入力信号Dinは、1/(1−D)特性を備えたライトバッファ4に入力される。ライトバッファ4は、入力信号DinをNRZI符号に変換して、伝送路43に出力する。
【0076】
容量結合特性を備えた伝送路43は、(1−D)で表現される微分特性を備え、その出力信号は(1+D)特性を備えた等化器9に入力される。
等化器9の出力信号は、コンパレータ21で3値化され、その出力信号が誤り伝播制限回路25aに入力される。誤り伝播制限回路25aは、第一の実施の形態と同様な誤りの検出及び訂正を行って、復号信号Doutを出力する。
【0077】
このような構成により、容量結合特性を備えた伝送路43で信号を伝送する場合、PR方式を利用した伝送及び復号動作を行うことができる。従って、第一の実施の形態と同様な作用効果を得ることができる。
(第四の実施の形態)
図11は、第四の実施の形態を示す。この実施の形態は、第三の実施の形態と同様な容量結合特性を備えた伝送路43に、前記第二の実施の形態の誤り伝播制限回路25bを使用したものであり、ライトバッファ4、等化器9、コンパレータ21は第二の実施の形態と同様な構成である。
【0078】
誤り伝播制限回路25bは、第二の実施の形態と同様な誤りの検出及び訂正を行って、復号信号Doutを出力する。
このような構成により、容量結合特性を備えた伝送路43で信号を伝送する場合、PR方式を利用した伝送及び復号動作を行うことができる。従って、第二の実施の形態と同様な作用効果を得ることができる。
(第五の実施の形態)
図12は、第五の実施の形態を示す。この実施の形態は、トランス結合特性を備えた伝送路44に前記第一の実施の形態の誤り伝播制限回路25aを使用したものであり、ライトバッファ4、等化器9、コンパレータ21は第一の実施の形態と同様な構成である。
【0079】
入力信号Dinは、1/(1−D)特性を備えたライトバッファ4に入力される。ライトバッファ4は、入力信号DinをNRZI符号に変換して、伝送路44に出力する。
【0080】
トランス結合特性を備えた伝送路44は、(1−D)で表現される微分特性を備え、その出力信号は(1+D)特性を備えた等化器9に入力される。
等化器9の出力信号は、コンパレータ21で3値化され、その出力信号が誤り伝播制限回路25aに入力される。誤り伝播制限回路25aは、第一の実施の形態と同様な誤りの検出及び訂正を行って、復号信号Doutを出力する。
【0081】
このような構成により、トランス結合特性を備えた伝送路44で信号を伝送する場合、PR方式を利用した伝送及び復号動作を行うことができる。従って、第一の実施の形態と同様な作用効果を得ることができる。
(第六の実施の形態)
図13は、第六の実施の形態を示す。この実施の形態は、第五の実施の形態と同様なトランス結合特性を備えた伝送路44に、前記第二の実施の形態の誤り伝播制限回路25bを使用したものであり、ライトバッファ4、等化器9、コンパレータ21は第二の実施の形態と同様な構成である。
【0082】
誤り伝播制限回路25bは、第二の実施の形態と同様な誤りの検出及び訂正を行って、復号信号Doutを出力する。
このような構成により、トランス結合特性を備えた伝送路44で信号を伝送する場合、PR方式を利用した伝送及び復号動作を行うことができる。従って、第二の実施の形態と同様な作用効果を得ることができる。
上記各実施の形態から把握し得るぜ請求項以外の技術的思想を以下に述べる。(1)デジタル入力信号に1/(1−D)(Dは遅延演算子の出力信号)の処理を行って記録媒体への書き込み信号を生成し、前記書き込み信号を(1−D)特性で記録媒体に書き込み、次いで記録媒体に書き込まれた信号を(1+D)特性で読み出し動作及びPR等化動作を行い、次いでPR等化信号をコンパレータで1,0,−1の3値信号にてなる変換信号に変換し、次いで変換信号を1/(1+D)の周波数特性で処理するとともに、前記遅延演算子の出力信号が1若しくは−1で、次に入力される値が0の場合または前記遅延演算子の出力信号と次に入力される値とが1若しくは−1で、かつ極性が逆の場合には、前記遅延演算子の出力信号を無視するか、または前記遅延演算子の出力信号とは逆の極性の値を前記1/(1+D)の処理結果に付加する誤り伝播制限処理を行うことを特徴とするデジタル信号処理方法。
【0083】
(2)デジタル入力信号に1/(1−D)(Dは遅延演算子の出力信号)の処理を行って記録媒体への書き込み信号を生成し、前記書き込み信号を(1−D)特性で記録媒体に書き込み、次いで記録媒体に書き込まれた信号を(1+D)特性で読み出し動作及びPR等化動作を行い、次いでPR等化信号をコンパレータで1,0,−1の3値信号にてなる変換信号に変換し、次いで変換信号を(1/1+D)の周波数特性で処理するとともに、前記遅延演算子の出力信号が1若しくは−1で、次に入力される値が0となったとき、あるいは前記遅延演算子の出力信号と次に入力される値とが1若しくは−1で、かつ極性が逆となったときには、前記いずれかの条件が再度現れるまで、それ以降の前記1/(1+D)の処理結果の極性を反転させる処理を行うことを特徴とするデジタル信号処理方法。
【0084】
(3)デジタル入力信号に1/(1−D)(Dは遅延演算子の出力信号)の処理を行って伝送路への伝送信号を生成し、前記伝送信号を(1−D)特性を備えた伝送路で伝送し、次いで伝送路で伝送された信号を(1+D)特性でPR等化動作を行い、次いでPR等化信号をコンパレータで1,0,−1の3値信号にてなる変換信号に変換し、次いで変換信号を1/(1+D)の周波数特性で処理するとともに、前記遅延演算子の出力信号が1若しくは−1で、次に入力される値が0の場合または前記遅延演算子の出力信号と次に入力される値とが1若しくは−1で、かつ極性が逆の場合には、前記遅延演算子の出力信号を無視するか、または前記遅延演算子の出力信号とは逆の極性の値を前記1/(1+D)の処理結果に付加する誤り伝播制限処理を行うことを特徴とするデジタル信号処理方法。
【0085】
(4)デジタル入力信号に1/(1−D)(Dは遅延演算子の出力信号)の処理を行って伝送路への伝送信号を生成し、前記伝送信号を(1−D)特性を備えた伝送路で伝送し、次いで伝送路で伝送された信号を(1+D)特性でPR等化動作を行い、次いでPR等化信号をコンパレータで1,0,−1の3値信号にてなる変換信号に変換し、次いで変換信号を1/(1+D)の周波数特性で処理するとともに、前記遅延演算子の出力信号が1若しくは−1で、次に入力される値が0となったとき、あるいは前記遅延演算子の出力信号と次に入力される値とが1若しくは−1で、かつ極性が逆となったときには、前記いずれかの条件が再度現れるまで、それ以降の前記1/(1+D)の処理結果の極性を反転させる処理を行うことを特徴とするデジタル信号処理方法。
【0086】
(5)デジタル入力信号に1/(1−D)(Dは遅延演算子の出力信号)の処理を行って記録媒体への書き込み信号を生成するライトバッファと、 前記書き込み信号を(1−D)特性で記録媒体に書き込み、次いで記録媒体に書き込まれた信号を(1+D)特性で読み出し動作及びPR等化動作を行う記録再生系及び等化器と、
PR等化信号を1,0,−1の3値信号にてなる変換信号に変換するコンパレータと、
前記変換信号を1/(1+D)の周波数特性で処理するとともに、前記遅延演算子の出力信号が1若しくは−1で、次に入力される値が0の場合または前記遅延演算子の出力信号と次に入力される値とが1若しくは−1で、かつ極性が逆の場合には、前記遅延演算子の出力信号を無視するか、または前記遅延演算子の出力信号とは逆の極性の値を前記1/(1+D)の処理結果に付加する誤り伝播制限回路と
を備えたことを特徴とするデジタル信号記録再生装置。
【0087】
(6)デジタル入力信号に1/(1−D)(Dは遅延演算子の出力信号)の処理を行って書き込み信号を生成するライトバッファと、
前記書き込み信号を(1−D)特性で記録媒体に書き込み、次いで記録媒体に書き込まれた信号を(1+D)特性で読み出し動作及びPR等化動作を行う記録再生系及び等化器と、
PR等化信号を1,0,−1の3値信号にてなる変換信号に変換するコンパレータと、
前記変換信号を1/(1+D)の周波数特性で処理するとともに、前記遅延演算子の出力信号が1若しくは−1で、次に入力される値が0となったとき、あるいは前記遅延演算子の出力信号と次に入力される値とが1若しくは−1で、かつ極性が逆となったときには、前記いずれかの条件が再度現れるまで、それ以降の前記1/(1+D)の処理結果の極性を反転させる誤り伝播制限回路と
を備えたことを特徴とするデジタル信号記録再生装置。
【0088】
(7)デジタル入力信号に1/(1−D)(Dは遅延演算子の出力信号)の処理を行って伝送信号を生成するライトバッファと、
前記伝送信号を(1−D)特性で伝送する伝送路と、
前記伝送路で伝送された信号を(1+D)特性で処理して、PR等化信号を生成する等化器と、
PR等化信号をコンパレータで1,0,−1の3値信号にてなる変換信号に変換するコンパレータと、
前記変換信号を1/(1+D)の周波数特性で処理するとともに、前記遅延演算子の出力信号が1若しくは−1で、次に入力される値が0の場合及び前記遅延演算子の出力信号と次に入力される値とが1若しくは−1で、かつ極性が逆の場合には、前記遅延演算子の出力信号を無視するか、または前記遅延演算子の出力信号とは逆の極性の値を前記1/(1+D)の処理結果に付加する誤り伝播制限回路と
を備えたことを特徴とするデジタル信号伝送装置。
【0089】
(8)デジタル入力信号に1/(1−D)(Dは遅延演算子の出力信号)の処理を行って伝送信号を生成するライトバッファと、
前記伝送信号を(1−D)特性で伝送する伝送路と、
前記伝送路で伝送された信号を(1+D)特性で処理して、PR等化信号を生成する等化器と、
PR等化信号をコンパレータで1,0,−1の3値信号にてなる変換信号に変換するコンパレータと、
前記変換信号を1/(1+D)の周波数特性で処理するとともに、前記遅延演算子の出力信号が1若しくは−1で、次に入力される値が0となったとき、あるいは前記遅延演算子の出力信号と次に入力される値とが1若しくは−1で、かつ極性が逆となったときには、前記いずれかの条件が再度現れるまで、それ以降の前記1/(1+D)の処理結果の極性を反転させる処理を行う誤り伝播制限回路と
を備えたことを特徴とするデジタル信号伝送装置。
【0090】
(7),(8)において、前記伝送路は、容量結合特性に基づいて、(1−D)特性で伝送動作を行うことを特徴とするデジタル信号伝送装置。
(7),(8)において、前記伝送路は、トランス結合特性に基づいて、(1−D)特性で伝送動作を行うことを特徴とするデジタル信号伝送装置。
【0091】
【発明の効果】
以上詳述したように、この発明は記録再生系若しくは伝送系の前段にプリコーダを配置することなく、PR方式を利用した復号動作を可能とし、かつ誤りの伝播を制限しながら復号動作を行い得るデジタル信号処理方法を提供することができる。
【0092】
また、記録再生系若しくは伝送系の前段にプリコーダを配置することなく、PR方式を利用した復号動作を可能とし、かつ誤りの伝播を制限しながら復号動作を行い得るデジタル信号記録再生装置若しくはデジタル信号伝送装置を簡単な構成で提供することができる。
【図面の簡単な説明】
【図1】 第一の実施の形態のデジタル信号記録再生装置を示すブロック図である。
【図2】 コンパレータを示すブロック図である。
【図3】 誤り伝播制限回路を示す回路構成図である。
【図4】 誤り伝播制限回路の真理値表を示す説明図である。
【図5】 誤り判定基準を示す説明図である。
【図6】 第一の実施の形態の動作を示すタイミング波形図である。
【図7】 第二の実施の形態を示すブロック図である。
【図8】 誤り伝播制限回路を示す回路構成図である。
【図9】 第二の実施の形態の動作を示すタイミング波形図である。
【図10】 第三の実施の形態を示すブロック図である。
【図11】 第四の実施の形態を示すブロック図である。
【図12】 第五の実施の形態を示すブロック図である。
【図13】 第六の実施の形態を示すブロック図である。
【図14】 従来例のデジタル信号記録再生装置を示すブロック図である。
【図15】 従来例の動作を示すタイミング波形図である。
【図16】 従来例のデジタル信号記録再生装置を示すブロック図である。
【図17】 従来例の動作を示すタイミング波形図である。
【図18】 従来例の動作を示すタイミング波形図である。
【符号の説明】
4 ライトバッファ
5 記録再生系
7 記録媒体
9 等化器
21 コンパレータ
25a,25b 誤り伝播制限回路
31a,31b,40a,40b 遅延演算子
Din デジタル入力信号
Claims (4)
- デジタル信号を(1+D;Dは遅延演算子の出力信号)の周波数特性で処理した信号を、0と正及び負の極性を備えた有為数との3値以上の変換信号に変換し、前記変換信号を1/(1+D)の周波数特性で処理するとともに、該変換信号の極性反転の誤りを検出し、検出後は誤りの伝播を制限する誤り伝播制限処理を行い、
前記誤り伝播制限処理は、前記1/(1+D)の処理動作時において、前記遅延演算子の出力信号が有為の値で、次に入力される値が0の場合または前記遅延演算子の出力信号と次に入力される値とが有為の値で、かつ極性が逆の場合には、前記遅延演算子の出力信号を無視するか、または前記遅延演算子の出力信号とは逆の極性の値を前記1/(1+D)の処理結果に付加する処理を行うことを特徴とするデジタル信号処理方法。 - デジタル信号を(1+D;Dは遅延演算子の出力信号)の周波数特性で処理した信号を、0と正及び負の極性を備えた有為数との3値以上の変換信号に変換し、前記変換信号を1/(1+D)の周波数特性で処理するとともに、該変換信号の極性反転の誤りを検出し、検出後は誤りの伝播を制限する誤り伝播制限処理を行い、
前記誤り伝播制限処理は、前記1/(1+D)の処理動作時において、前記遅延演算子の出力信号が有為の値で、次に入力される値が0となったとき、あるいは前記遅延演算子の出力信号と次に入力される値とが有為の値で、かつ極性が逆となったときには、前記いずれかの条件が再度現れるまで、それ以降の前記1/(1+D)の処理結果の極性を反転させる処理を行うことを特徴とするデジタル信号処理方法。 - デジタル信号を(1+D;Dは遅延演算子の出力信号)の周波数特性で処理した信号を、0と正及び負の極性を備えた有為数との3値以上の変換信号に変換する第一の処理部と、
前記変換信号を1/(1+D)の周波数特性で処理するとともに、該変換信号の極性反転の誤りを検出し、検出後は誤りの伝播を制限する誤り伝播制限処理を行う第二の処理部と
を備え、
前記第二の処理部で行う誤り伝播制限処理は、前記遅延演算子の出力信号が有為の値で、次に入力される値が0の場合または前記遅延演算子の出力信号と次に入力される値とが有為の値で、かつ極性が逆の場合には、前記遅延演算子の出力信号を無視するか、または前記遅延演算子の出力信号とは逆の極性の値を前記1/(1+D)の処理結果に付加する演算を行うことを特徴とするデジタル信号処理装置。 - デジタル信号を(1+D;Dは遅延演算子の出力信号)の周波数特性で処理した信号を、0と正及び負の極性を備えた有為数との3値以上の変換信号に変換する第一の処理部と、
前記変換信号を1/(1+D)の周波数特性で処理するとともに、該変換信号の極性反転の誤りを検出し、検出後は誤りの伝播を制限する誤り伝播制限処理を行う第二の処理部と
を備え、
前記第二の処理部で行う誤り伝播制限処理は、前記遅延演算子の出力信号が有為の値で、次に入力される値が0となったとき、あるいは前記遅延演算子の出力信号と次に入力される値とが有為の値で、かつ極性が逆となったときには、前記いずれかの条件が再度現れるまで、それ以降の前記1/(1+D)の処理結果の極性を反転させる処理を行うことを特徴とするデジタル信号処理装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30688999A JP4162814B2 (ja) | 1999-10-28 | 1999-10-28 | デジタル信号処理方法及びデジタル信号処理装置 |
US09/537,435 US6751276B1 (en) | 1999-10-28 | 2000-03-27 | Method and apparatus for decoding a digital signal |
DE10023135A DE10023135B4 (de) | 1999-10-28 | 2000-05-13 | Verfahren und Vorrichtung zum Dekodieren eines Digitalsignals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30688999A JP4162814B2 (ja) | 1999-10-28 | 1999-10-28 | デジタル信号処理方法及びデジタル信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001126402A JP2001126402A (ja) | 2001-05-11 |
JP4162814B2 true JP4162814B2 (ja) | 2008-10-08 |
Family
ID=17962484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30688999A Expired - Fee Related JP4162814B2 (ja) | 1999-10-28 | 1999-10-28 | デジタル信号処理方法及びデジタル信号処理装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6751276B1 (ja) |
JP (1) | JP4162814B2 (ja) |
DE (1) | DE10023135B4 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2003012789A1 (ja) * | 2001-07-27 | 2004-11-25 | 富士通株式会社 | 信号処理方法、信号処理回路及び情報記録再生装置 |
US7181677B1 (en) * | 2003-02-10 | 2007-02-20 | Maxtor Corporation | System and method for producing data and ECC code words using a high rate restricted-symbol code |
JP2018040963A (ja) * | 2016-09-08 | 2018-03-15 | ラピスセミコンダクタ株式会社 | 表示ドライバ及び表示装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2576532B2 (ja) * | 1987-10-15 | 1997-01-29 | ソニー株式会社 | ディジタル信号記録再生装置 |
JPH04248169A (ja) | 1991-01-25 | 1992-09-03 | Toshiba Corp | 磁気再生装置 |
JPH05307837A (ja) | 1992-04-28 | 1993-11-19 | Hitachi Ltd | ディジタル信号記録再生方法及び装置 |
JPH05325425A (ja) | 1992-05-20 | 1993-12-10 | Sharp Corp | 符号検出装置 |
JPH07220408A (ja) | 1994-01-26 | 1995-08-18 | Fuji Electric Co Ltd | 磁気記録データ再生装置 |
JPH0877712A (ja) | 1994-09-05 | 1996-03-22 | Hitachi Ltd | ディジタル信号処理方法およびその装置 |
JPH08329619A (ja) * | 1994-10-27 | 1996-12-13 | Hitachi Ltd | データ再生方法、データ再生装置、およびデータ再生用回路 |
JPH08147893A (ja) | 1994-11-25 | 1996-06-07 | Hitachi Ltd | ディジタル信号処理方法およびその装置 |
JPH08255303A (ja) * | 1995-03-20 | 1996-10-01 | Fujitsu Ltd | アナログ信号の波形整形回路 |
US5802118A (en) * | 1996-07-29 | 1998-09-01 | Cirrus Logic, Inc. | Sub-sampled discrete time read channel for computer storage systems |
US5857002A (en) * | 1996-08-16 | 1999-01-05 | International Business Machines Corporation | PRML channel with EPR4 equalization and clocking |
JP2973946B2 (ja) | 1996-10-04 | 1999-11-08 | 日本電気株式会社 | データ再生装置 |
JP3335862B2 (ja) * | 1997-01-28 | 2002-10-21 | シャープ株式会社 | 波形等化器及びこれを備えたディジタル記録再生装置 |
US5961658A (en) * | 1997-05-23 | 1999-10-05 | Cirrus Logic, Inc. | PR4 equalization and an EPR4 remod/demod sequence detector in a sampled amplitude read channel |
US6115198A (en) * | 1997-10-29 | 2000-09-05 | Cirrus Logic, Inc. | PR4 sampled amplitude read channel for detecting user data and embedded servo data |
JP3776582B2 (ja) * | 1998-02-17 | 2006-05-17 | 富士通株式会社 | 記録再生装置 |
JP4058153B2 (ja) * | 1998-02-25 | 2008-03-05 | 株式会社日立グローバルストレージテクノロジーズ | 符号化方法およびそれを用いた記録再生装置 |
US6212664B1 (en) * | 1998-04-15 | 2001-04-03 | Texas Instruments Incorporated | Method and system for estimating an input data sequence based on an output data sequence and hard disk drive incorporating same |
-
1999
- 1999-10-28 JP JP30688999A patent/JP4162814B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-27 US US09/537,435 patent/US6751276B1/en not_active Expired - Lifetime
- 2000-05-13 DE DE10023135A patent/DE10023135B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6751276B1 (en) | 2004-06-15 |
DE10023135B4 (de) | 2007-12-06 |
DE10023135A1 (de) | 2001-06-07 |
JP2001126402A (ja) | 2001-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW312010B (ja) | ||
JPS61104370A (ja) | 3値記号列を磁気媒体上に記録する装置 | |
JP3995568B2 (ja) | プログラマブル書込イクライゼーション回路およびプログラマブル書込イクライゼーション方法 | |
JP2001266498A (ja) | データ再生装置及びデータ再生方法、並びに、データ記録再生装置及びデータ記録再生方法 | |
US7339500B2 (en) | Encoding method and decoding method | |
KR960019085A (ko) | 복호회로 및 재생장치 | |
JP4162814B2 (ja) | デジタル信号処理方法及びデジタル信号処理装置 | |
JP3716421B2 (ja) | 復調装置および復調方法 | |
JPH05334811A (ja) | 再生データ検出方式 | |
JPS58139313A (ja) | デイジタル磁気記録再生装置 | |
JP3760966B2 (ja) | 変調装置および方法、並びに記録媒体 | |
US8618963B2 (en) | Bit converter and bit conversion method | |
JPH06187737A (ja) | 情報記録再生装置 | |
KR0183947B1 (ko) | 적응형 비터비 검출기 | |
JPH07287938A (ja) | データ伝送装置 | |
JPH09223365A (ja) | データ記録再生装置 | |
JPH08147893A (ja) | ディジタル信号処理方法およびその装置 | |
JPH0877712A (ja) | ディジタル信号処理方法およびその装置 | |
JP4919121B2 (ja) | 変調装置、変調方法、および記録媒体 | |
JPS62164279A (ja) | 符号変換装置 | |
JP2009266379A (ja) | 変調装置、変調方法、記録媒体 | |
JPH09120598A (ja) | 情報再生装置 | |
JPH05227043A (ja) | デジタル信号識別方法およびデジタル信号識別回路 | |
JPH0817148A (ja) | 情報記録再生装置 | |
JPS63116525A (ja) | 符号変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080722 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080723 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |