DE10023135B4

DE10023135B4 - Verfahren und Vorrichtung zum Dekodieren eines Digitalsignals

Info

Publication number: DE10023135B4
Application number: DE10023135A
Authority: DE
Inventors: Koji Okada; Masao Iijima
Original assignee: Fujitsu Ltd
Current assignee: Socionext Inc
Priority date: 1999-10-28
Filing date: 2000-05-13
Publication date: 2007-12-06
Anticipated expiration: 2020-05-14
Also published as: US6751276B1; DE10023135A1; JP2001126402A; JP4162814B2

Abstract

Verfahren zum Decodieren eines Digitalsignals, mit den Schritten:
Bearbeiten des Digitalsignals unter Verwendung eines Verzögerungsoperationelements (31a, 31b oder 40a, 40b) gemäß einer Frequenzcharakteristik von 1 + D, wobei D ein Ausgangssignal des Verzögerungsoperationelements ist;
Konvertieren des bearbeiteten Digitalsignals in ein Konvertierersignal von zumindest drei Werten, die Polaritäten von 0, positiv und negativ aufweisen;
Erzeugen eines decodierten Signals durch direktes Bearbeiten des Konvertierersignals gemäß einer Frequenzcharakteristik von 1/(1 + D);
Detektieren, ob ein Konvertierfehler in dem Konvertierersignal vorliegt; und
Erzeugen eines korrekten Signals durch Begrenzen der Ausbreitung des Konvertierfehlers in dem decodierten Signal, wenn der Konvertierfehler detektiert wird.

Description

Hintergrund der Erfindung
Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zum Decodieren eines Digitalsignals und, spezieller, eine Digitalsignal-Aufzeichnungs-/Wiedergabevorrichtung, die ein Decodierverfahren auf aufgezeichnete Digitalsignale anwendet, und eine Digitalsignal-Übertragungsvorrichtung, die ein Decodierverfahren auf übertragene Digitalsignale anwendet.
Eine Digitalsignal-Aufzeichnungs-/Wiedergabevorrichtung verwendet einen PR-(Partial Response = Teilantwort) Klasse-IV-Algorithmus, der eine NRZI-Codekonvertierung durchführt, um die Aufzeichnungsdichte des magnetischen Aufzeichnungsmediums zu erhöhen und das S/N-Verhältnis der decodierten Digitalsignale zu verbessern. Weil ein magnetisches Aufzeichnungs-/Wiedergabesystem eine differentielle Charakteristik aufweist, streut die Aufzeichnung und Wiedergabe von Daten die Signalwellenform, was eine Intersymbolinterferenz verursacht. Das PR-System verwendet die Intersymbolinterferenz positiv, um ein Signal derart zu formen, dass das Leistungsspektrum eines Codes für die Übertragungscharakteristik einer Übertragungsleitung geeignet ist.
1 ist ein schematisches Blockdiagramm von einer herkömmlichen Digitalsignal-Aufzeichnungs-/Wiedergabevorrichtung 100, die den PR-Klasse-IV-Algorithmus verwendet. Ein Vorcodierer 1 weist einen Modulo-2-Digitaladdierer 2a und ein 1-Bit-Verzögerungsoperationelement 3a auf und hat die Charakteristik von 1/(1 + D). Der Vorcodierer 1 empfängt, beispielsweise, ein digitales Eingangssignal Din, wie dies in 1 dargestellt ist, und wendet eine Bearbeitung von 1/(1 + D) auf das Eingangssignal Din an, um das Eingangssignal Din in einen NRZI-Code S1 zu konvertieren, wie es in 2 dargestellt ist. Die Polarität des NRZI-Codes wird jedes Mal invertiert, wenn das Eingangssignal Din von "0" auf "1" ansteigt. Die Polaritätsinvertierung bedeutet einen Übergang von einem Signalwert von "1" zu "0" oder von "0" zu "1".
Ein Schreibpuffer 4, dessen Struktur ähnlich zu der des Vorcodierers 1 ist, weist die Charakteristik von 1/(1 – D) auf. Der Schreibpuffer 4 erzeugt ein Ausgangssignal S2, indem er dem NRZI-Code S1 von dem Vorcodierer 1 eine Intersymbolinterferenz verleiht, die entgegengesetzt zu der durch ein Aufzeichnungs-/Wiedergabesystem verliehenen ist.
Ein Aufzeichnungs-/Wiedergabesystem 5 weist einen Schreibkopf 6, ein Aufzeichnungsmedium 7 und einen Lesekopf 8 auf. Das Ausgangssignal S2 des Schreibpuffers 4 wird über den Schreibkopf 6 auf das Aufzeichnungsmedium 7 geschrieben, und das geschriebene Signal wird über den Lesekopf 8 von dem Aufzeichnungsmedium 7 gelesen.
Die Schreiboperation auf das Aufzeichnungsmedium 7 durch den Schreibkopf 6 weist die differentielle Charakteristik von (1 – D) auf, und die Operation des Lesekopfes 8 und eines Entzerrers 9 weist die differentielle Charakteristik von (1 + D) auf. Das Aufzeichnungs-/Wiedergabesystem 5 und der Entzerrer 9 führen daher eine Bearbeitung von {(1 – D)(1 + D)} durch, wodurch eine PR-Klasse-IV-Impulsantwort erzielt wird.
Der Entzerrer 9 wendet eine PR-Entzerrung auf ein analoges Lesesignal an, das durch den Lesekopf 8 erzeugt wird, wodurch ein Entzerrersignal S3 erzeugt wird. Das Entzerrersignal S3 ist ein Multiwert-Signal, wie dies in 2 dargestellt ist.
Ein Vergleicher 10 vergleicht das Entzerrersignal S3 von dem Entzerrer 9 mit Schwellenwerten A und B (in 2 dargestellt) und erzeugt ein decodiertes Signal Dout von "0" oder "1", das mit dem Eingangssignal Din zusammenfällt. Wenn der Pegel des Entzerrersignals S3 höher als der Schwellenwert A oder niedriger als der Schwellenwert B ist, wird "1" ausgegeben, anderenfalls wird "0" ausgegeben.
Für Digitalsignal-Aufzeichnungs-/Wiedergabevorrichtungen, die Aufzeichnungsmedien verwenden, wie beispielsweise eine Diskette, die eine Auslagerungsfunktion erfordert, ist das Format der auf den Aufzeichnungsmedien aufzuzeichnenden Signale jedoch spezifiziert. Weil die Spezifikationen besagen, dass das Eingangssignal Din nur unter Verwendung eines Schreibpuffers auf dem Aufzeichnungsmedium aufgezeichnet wird, können die Digitalsignal-Aufzeichnungs-/Wiedergabevorrichtungen keinen Vorcodierer verwenden.
Eine Digitalsignal-Aufzeichnungs-/Wiedergabevorrichtungen vom Peak-Detektionstyp, die keinen Vorcodierer verwendet, kann keine Aufzeichnungs- und Wiedergabeoperationen auf PR-Systembasis implementieren, die einen Vorcodierer verwenden. Als eine Lösung dieses Nachteils beschreiben die japanischen ungeprüften Patentveröffentlichungen Nr. 5- 325425, 5-307837, 8-147893 und 8-77712 Vorrichtungen, die dazu geeignet sind, das PR-System anzupassen, ohne dass sie einen Vorcodierer in der dem Aufzeichnungs-Wiedergabesystem vorhergehenden Stufe aufweisen. Die Decodierschaltungen in den in diesen Veröffentlichungen beschriebenen Vorrichtungen sind jedoch kompliziert.
Im Gegensatz hierzu ist die Aufzeichnungs-/Wiedergabevorrichtung 100 in 1 von einem linearen Typ, bei dem sich die Charakteristiken des Systems auch dann nicht ändern, wenn die Reihenfolge der einzelnen Blöcke verändert wird.
Eine mögliche Abwandlung ist die in 3 dargestellte Aufzeichnungs-/Wiedergabevorrichtung 110, die eine Vorcodierer-äquivalente Schaltung 11 aufweist, die hinter dem Vergleicher 10 angeordnet ist. Der Schreibpuffer 4, das Aufzeichnungs-/Wiedergabesystem 5 und der Vergleicher 10 in 3 sind die gleichen wie diejenigen in 1.
Die Arbeitsweise der Aufzeichnungs-/Wiedergabevorrichtung 110 in 3 wird nun unter Bezugnahme auf das Wellenformdiagramm von 4 diskutiert. Der Schreibpuffer 4 empfängt das Eingangssignal Din und liefert dem Aufzeichnungs-/Wiedergabesystem 5 ein Ausgangssignal S4, gemäß der Charakteristik von (1 – D). Das Aufzeichnungs-/Wiedergabesystem 5 liefert sein Ausgangssignal, das eine Charakteristik von (1 – D)(1 + D) aufweist, dem Entzerrer 9, der seinerseits dem Vergleicher 10 ein Entzerrersignal S5 liefert. Der Vergleicher 10 führt eine Vergleichsoperation durch und liefert der Vorcodierer-äquivalenten Schaltung 11 ein Ausgangssignal S6. Die Vorcodierer-äquivalente Schaltung 11 wendet eine Operation von 1/(1 + D) auf das Ausgangs signal S6 an, wodurch ein decodiertes Signal Dout erzeugt wird, das im wesentlichen das gleiche wie das Eingangssignal Din ist.
Auch wenn das Eingangssignal Din auf dem Aufzeichnungsmedium 7 ohne die Verwendung eines Vorcodierers aufgezeichnet wurde, kann das durch das Aufzeichnungs-/Wiedergabesystem 5 gelesene Signal durch das PR-System decodiert werden, unter Verwendung des PR-Entzerrers 9 und der Vorcodierer-äquivalenten Schaltung 11.
Wenn die Arbeitsweise des Aufzeichnungs-/Wiedergabesystems 5 oder des Entzerrers 9 in der Digitalsignal-Aufzeichnungs-/Wiedergabevorrichtung 110 verursacht, dass ein willkürliches Bit b1 in dem Entzerrersignal S5 ein Rauschen n1 enthält, das größer als der in 5 dargestellte Schwellenwert ist, führt der Vergleicher 10 jedoch eine Operation aus, die von der in 4 dargestellten verschieden ist, sodass das Bit b1 des Ausgangssignals S6 invertiert wird. Dann invertiert die Rückkopplungsschleife der Vorcodierer-äquivalenten Schaltung 11 alle Bits in dem decodierten Signal Dout nach dem Bit b1, was einen sich endlos fortsetzenden Fehler verursacht. Dieser Typ einer Digitalsignal-Aufzeichnungs-/Wiedergabevorrichtung ist daher nicht praktikabel.
Die JP 04-248169A zeigt die Konvertierung eines Ausgangssignals eines Equaliziers 5 in ein 3-Werte-Signal, welches durch einen Datenidentifizierungsapparat 5 binärisiert wird, und das Vorsehen des binärisierten Signals an einen PR-Konverter 101 durch einen Vor-Decodierer.
Zusammenfassung der Erfindung
Demgemäss ist es eine Aufgabe der vorliegenden Erfindung, eine Digitalsignal-Decodiervorrichtung vorzusehen, die eine Decodieroperation unter Verwendung eines PR-Systems durchführt, während die Ausbreitung eines Fehlers unterdrückt wird, ohne einen Vorcodierer in der einem Aufzeichnungs-/Wiedergabesystem oder einem Übertragungssystem vorgeschalteten Stufe.
Gemäß einem ersten Grundgedanken der vorliegenden Erfindung wird ein Verfahren zum Decodieren eines Digitalsignals vorgesehen. Zuerst wird das Digitalsignal unter Verwendung eines Verzögerungsoperationelements gemäß einer Frequenzcharakteristik von 1 + D bearbeitet, wobei D ein Ausgangssignal des Verzögerungsoperationelements ist. Das bearbeitete Digitalsignal wird in ein Konvertierersignal aus zumindest drei Werten konvertiert, die Polaritäten von 0, positiv und negativ aufweisen. Ein decodiertes Signal wird erzeugt, indem das Konvertierersignal gemäß einer Frequenzcharakteristik von 1/(1 + D) bearbeitet wird. Dann wird detektiert, ob ein Konvertierungsfehler in dem Konvertierersignal vorliegt und ein korrektes Signal wird erzeugt, indem eine Ausbreitung des Konvertierfehlers zu dem decodierten Signal eingeschränkt wird, wenn der Konvertierfehler detektiert wird.
Gemäß einem zweiten Grundgedanken der vorliegenden Erfindung wird ein Verfahren zum Decodieren eines Digitalsignals vorgesehen. Zuerst wird eine 1/(1 – D) Bearbeitung auf das Digitalsignal angewendet, indem ein Verzögerungsoperationelement verwendet wird, wobei D ein Ausgangssignal des Verzögerungsoperationelements ist, um ein Schreibsignal zu erzeugen. Das Schreibsignal wird gemäß einer (1 – D) Charakteristik auf ein Aufzeichnungsmedium geschrieben. Das auf das Aufzeichnungsmedium geschriebene Schreibsignal wird gemäß einer (1 + D) Charakteristik gelesen und eine PR-Entzerrung wird auf das gelesene Signal ange wendet, um ein PR-Entzerrersignal zu erzeugen. Dann wird das PR-Entzerrersignal in ein 3-Wert-Signal von 1, 0 und –1 konvertiert, und ein decodiertes Signal wird erzeugt, indem das 3-Wert-Signal gemäß einer Frequenzcharakteristik von 1/(1 + D) bearbeitet wird. Ein korrekt decodiertes Signal wird erzeugt, indem die Ausbreitung eines Fehlers zu dem decodierten Signal eingeschränkt wird, wenn das Ausgangssignal des Verzögerungsoperationelements 1 oder –1 und das Digitalsignal 0 ist, oder wenn eine Polarität des Ausgangssignals des Verzögerungsoperationelements entgegengesetzt zu einer Polarität des Digitalsignals ist.
Gemäß einem dritten Grundgedanken der vorliegenden Erfindung wird ein Verfahren zum Decodieren eines Digitalsignals vorgesehen. Zuerst wird eine 1/(1 – D) Bearbeitung auf das Digitalsignal angewendet, indem ein Verzögerungsoperationelement verwendet wird, wobei D ein Ausgangssignal des Verzögerungsoperationelements ist, um ein Übertragungssignal zu erzeugen. Das Übertragungssignal wird unter Verwendung einer Übertragungsleitung, die eine (1 – D) Charakteristik aufweist, übertragen, und eine PR-Entzerrung wird auf das Übertragungssignal angewendet, gemäß einer (1 + D) Charakteristik, um ein PR-Entzerrersignal zu erzeugen. Dann wird das PR-Entzerrersignal in ein 3-Wert-Signal von 1, 0 und –1 konvertiert und ein decodiertes Signal wird erzeugt, indem das 3-Wert-Signal gemäß einer Frequenzcharakteristik von 1/(1 + D) bearbeitet wird. Ein korrekt decodiertes Signal wird erzeugt, indem eine Ausbreitung eines Fehlers zu dem decodierten Signal eingeschränkt wird, wenn das Ausgangssignal des Verzögerungsoperationelements 1 oder –1 und das Digitalsignal 0 ist, oder wenn eine Polarität des Ausgangssignals des Verzögerungsoperationelements entgegengesetzt zu einer Polarität des Digitalsignals ist.
Gemäß einem vierten Grundgedanken der vorliegenden Erfindung wird eine Vorrichtung zum Decodieren eines Digitalsignals vorgesehen, das gemäß einer Frequenzcharakteristik von 1 + D bearbeitet wurde. D ist ein Ausgangssignal eines ersten Verzögerungsoperationelements. Die Vorrichtung schließt einen Vergleicher zum Konvertieren des Digitalsignals in ein Konvertierersignal von zumindest drei Werten ein, die Polaritäten von 0, positiv und negativ aufweisen. Eine Fehlerausbreitungs-Begrenzungsschaltung ist mit dem Vergleicher verbunden, um ein decodiertes Signal zu erzeugen, in dem das Konvertierersignal gemäß einer Frequenzcharakteristik von 1/(1 + D) bearbeitet wird. Die Fehlerausbreitungs-Begrenzungsschaltung detektiert, ob ein Konvertierungsfehler in dem Konvertierersignal vorliegt, schränkt die Ausbreitung des Konvertierungsfehlers zu dem decodierten Signal ein, wenn der Konvertierungsfehler detektiert wird, und erzeugt ein korrekt decodiertes Signal.
Gemäß einem fünften Grundgedanken der vorliegenden Erfindung wird eine Digitalsignal-Aufzeichnungs-/Wiedergabevorrichtung vorgesehen. Die Vorrichtung schließt einen Schreibpuffer ein, der ein erstes Verzögerungsoperationelement einschließt, um eine 1/(1 – D) Bearbeitung auf ein Digitalsignal anzuwenden, wobei D ein Ausgangssignal des ersten Verzögerungsoperationelements ist, und erzeugt ein Schreibsignal. Ein Aufzeichnungs-/Wiedergabesystem ist mit dem Schreibpuffer verbunden, um das Schreibsignal gemäß einer (1 – D) Charakteristik auf ein Aufzeichnungsmedium zu schreiben und das auf das Aufzeichnungsmedium geschriebene Schreibsignal gemäß einer (1 + D) Charakteristik zu lesen. Ein Entzerrer ist mit dem Aufzeichnungs-/Wiedergabesystem verbunden, um eine PR-Entzerrung auf das Signal anzuwenden, das von dem Aufzeichnungs-/Wiedergabesystem gelesen wurde, und ein PR-Entzerrersignal zu erzeugen. Ein Vergleicher ist mit dem Entzerrer verbunden, um das PR-Entzerrersignal in ein 3-Wert-Signal von 1, 0 und –1 zu konvertieren. Eine Fehlerausbreitungs-Begrenzungsschaltung ist mit dem Vergleicher verbunden und schließt ein zweites Verzögerungsoperationelement ein, um ein decodiertes Signal zu erzeugen, indem das 3-Wert-Signal gemäß einer Frequenzcharakteristik von 1/(1 + D) bearbeitet wird. Die Fehlerausbreitungs-Begrenzungsschaltung erzeugt ein korrekt decodiertes Signal, indem eine Ausbreitung eines Fehlers zu dem decodierten Signal eingeschränkt wird, wenn das Ausgangssignal des zweiten Verzögerungsoperationelements positiv oder negativ ist und das Digitalsignal 0 ist, oder wenn eine Polarität des Ausgangssignals des zweiten Verzögerungsoperationelements entgegengesetzt zu einer Polarität des Digitalsignals ist.
Gemäß einem sechsten Grundgedanken der vorliegenden Erfindung wird eine Digitalsignal-Übertragungsvorrichtung vorgesehen. Die Vorrichtung schließt einen Schreibpuffer ein, der ein erstes Verzögerungsoperationelement einschließt, um eine 1/(1 – D) Bearbeitung auf ein Digitalsignal anzuwenden, wobei D ein Ausgangssignal des ersten Verzögerungsoperationelements ist, und ein Übertragungssignal zu erzeugen. Eine Übertragungsleitung ist mit dem Schreibpuffer verbunden, um das Übertragungssignal gemäß einer (1 – D) Charakteristik zu übertra gen. Ein Entzerrer ist mit der Übertragungsleitung verbunden, um eine PR-Entzerrung auf das Übertragungssignal anzuwenden, das über die Übertragungsleitung übertragen wurde, gemäß einer (1 + D) Charakteristik, und ein PR-Entzerrersignal zu erzeugen. Ein Vergleicher ist mit dem Entzerrer verbunden, um das PR-Entzerrersignal in ein 3-Wert-Signal von 1, 0 und –1 zu konvertieren. Eine Fehlerausbreitungs-Begrenzungsschaltung ist mit dem Vergleicher verbunden und schließt ein zweites Verzögerungsoperationelement ein, um ein decodiertes Signal zu erzeugen, indem das 3-Wert-Signal gemäß einer Frequenzcharakteristik von 1/(1 + D) bearbeitet wird. Die Fehlerausbreitungs-Begrenzungsschaltung erzeugt ein korrekt decodiertes Signal, indem eine Ausbreitung eines Fehlers zu dem decodierten Signal eingeschränkt wird, wenn das Ausgangssignal des zweiten Verzögerungsoperationelements positiv oder negativ ist und das Digitalsignal 0 ist, oder wenn eine Polarität des Ausgangssignals des zweiten Verzögerungsoperationelements entgegengesetzt zu einer Polarität des Digitalsignals ist.
Weitere Grundgedanken und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung, in Verbindung mit den zugehörigen Zeichnungen, die die Prinzipien der Erfindung beispielhaft veranschaulichen.
Kurze Beschreibung der Zeichnungen
Die Erfindung, zusammen mit ihren Aufgaben und Vorteilen, ist am besten unter Bezugnahme auf die folgende Beschreibung der bevorzugten Ausführungsform zusammen mit den zugehörigen Zeichnungen zu verstehen, in denen:
1 ein schematisches Blockdiagramm einer ersten herkömmlichen Digitalsignal-Aufzeichnungs-/Wiedergabevorrichtung ist;
2 ein Wellenformdiagramm ist, das die Arbeitsweise der Digitalsignal-Aufzeichnungs-/Wiedergabevorrichtung von 1 zeigt;
3 ein schematisches Blockdiagramm einer zweiten herkömmlichen Digitalsignal-Aufzeichnungs-/Wiedergabevorrichtung ist;
4 ein erstes Wellenformdiagramm ist, das die Arbeitsweise der Digitalsignal-Aufzeichnungs-/Wiedergabevorrichtung von 3 zeigt;
5 ein zweites Wellenformdiagramm ist, das die Arbeitsweise der Digitalsignal-Aufzeichnungs-/Wiedergabevorrichtung von 3 zeigt;
6 ein schematisches Blockdiagramm einer magnetischen Aufzeichnungs-/Wiedergabevorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung ist;
7 ein schematisches Blockdiagramm eines Vergleichers der magnetischen Aufzeichnungs-/Wiedergabevorrichtung von 6 ist;
8 ein schematisches Blockdiagramm einer Fehlerausbreitungs-Begrenzungsschaltung der magnetischen Aufzeichnungs-/Wiedergabevorrichtung von 6 ist;
9 eine Wahrheitstabelle der Fehlerausbreitungs-Begrenzungsschaltung von 8 ist;
10 ein erläuterndes Diagramm ist, das Kriterien für die Fehlerfeststellung zeigt;
11 ein Wellenformdiagramm ist, das die Arbeitsweise der magnetischen Aufzeichnungs-/Wiedergabevorrichtung von 6 zeigt;
12 ein schematisches Blockdiagramm einer magnetischen Aufzeichnungs-/Wiedergabevorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung ist;
13 ein schematisches Blockdiagramm einer Fehlerausbreitungs-Begrenzungsschaltung der magnetischen Aufzeichnungs-/Wiedergabevorrichtung von 12 ist;
14 ein Wellenformdiagramm ist, das die Arbeitsweise der magnetischen Aufzeichnungs-/Wiedergabevorrichtung von 12 zeigt;
15 ein schematisches Blockdiagramm einer Digitalsignal-Übertragungsvorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung ist;
16 ein schematisches Blockdiagramm einer Digitalsignal-Übertragungsvorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung ist;
17 ein schematisches Blockdiagramm einer Digitalsignal-Übertragungsvorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung ist; und
18 ein schematisches Blockdiagramm einer Digitalsignal-Übertragungsvorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung ist.
Ausführliche Beschreibung der bevorzugten Ausführungsformen
In den Zeichnungen sind durchgängig gleiche Bezugszeichen für gleiche Elemente verwendet.
(Erste Ausführungsform)
6 ist ein schematisches Blockdiagramm einer magnetischen Aufzeichnungs-/Wiedergabevorrichtung 200 als eine Digitalsignal-Aufzeichnungs-/Wiedergabevorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Die Strukturen eines Schreibpuffers 4, eines Aufzeichnungs-/Wiedergabesystems 5 und eines Entzerrers 9 und die Arbeitsweisen der Komponenten vom Schreibpuffer 4 bis zum Entzerrer 9 sind die gleichen, wie diejenigen des in den 3 und 4 gezeigten Standes der Technik.
Ein Vergleicher 21 empfängt ein Entzerrersignal S5 von dem Entzerrer 9 und erzeugt ein 2-Bit-Ausgangssignal X1 und X0. Wie dies in 7 dargestellt ist, weist der Vergleicher 21 drei Register 22a bis 22c, eine Vergleichsschaltung 23 und eine Konvertiererschaltung 24 auf.
Das erste Register 22a speichert einen "High"-Pegel-Schwellenwert A, der durch eine (nicht dargestellte) externe Einheit eingestellt wird. Das zweite Register 22b speichert einen "Low"-Pegel-Schwellenwert B, der durch die externe Einheit eingestellt wird. Das dritte Register 22c hält das Entzerrersignal S5 von dem Entzerrer 9.
Die Vergleichsschaltung 23 vergleicht das Entzerrersignal S5 von dem Entzerrer 9, das in dem dritten Register 22c gespeichert ist, mit den Schwellenwerten A und B und liefert der Konvertiererschaltung 24 einen der drei Werte "1", "0" und "–1". Speziell gibt die Vergleicherschaltung 23 "1" aus, wenn der Pegel des Entzerrersignals S5 höher als der Schwellenwert A ist, sie gibt "–1" aus, wenn der Pegel des Entzerrersignals S5 niedriger als der Schwellenwert B ist, und sie gibt "0" aus, wenn der Pegel des Entzerrersignals S5 zwischen den Schwellenwerten A und B liegt.
Die Konvertiererschaltung 24 konvertiert das 3-Wert-Signal, das von der Vergleicherschaltung 23 zugeführt wird, in das 2-Bit-Ausgangssignal X1 und X0. Die Konvertiererschaltung 24 gibt X1 = 0 und X0 = 1 aus, wenn "1" von der Vergleicherschaltung 23 ausgegeben wird, sie gibt X1 = 0 und X0 = 0 aus, wenn "0" von der Vergleicherschaltung 23 ausgegeben wird, und sie gibt X1 = 1 und X0 = 1 aus, wenn "–1" von der Vergleicherschaltung 23 ausgegeben wird.
8 ist ein schematisches Blockdiagramm einer Fehlerausbreitungs-Begrenzungsschaltung 25a. Das Ausgangssignal X1 des Vergleichers 21 wird durch eine Invertiererschaltung 26a invertiert und das invertierte Ausgangssignal X1 wird einem ersten Eingangsanschluss eines NAND-Gatters 27 zugeführt. Das Ausgangssignal X0 des Vergleichers 21 wird einem zweiten Eingangsanschluss des NAND-Gatters 27 zugeführt.
Das Ausgangssignal des NAND-Gatters 27 wird einem ersten Eingangsanschluss eines NOR-Gatters 28a zugeführt, dessen Ausgangssignal einem ersten Eingangsanschluss eines OR-Gatters 29 zugeführt wird. Das OR-Gatter 29 liefert ein Ausgangssignal y0, das ein decodiertes Signal Dout ist.
Das Ausgangssignal y0 wird einem Verzögerungsoperationelement 31b zugeführt, dessen Ausgangssignal Dy0 einem ersten Eingangsanschluss eines NOR-Gatters 28c zugeführt wird. Das Ausgangssignal des NOR-Gatters 28c wird einem ersten Eingangsanschluss eines NOR-Gatters 28b zugeführt, dessen Ausgangssignal zu einem zweiten Eingangsanschluss des NOR-Gatters 28a gesendet wird.
Das Ausgangssignal X1 des Vergleichers 21 wird einem ersten Eingangsanschluss eines AND-Gatters 30 zugeführt, dessen Ausgangssignal y1 einem zweiten Eingangsanschluss des OR-Gatters 29 und einem Verzögerungsoperationelement 31a zugeführt wird. Das Ausgangssignal Dy1 des Verzögerungsoperationelements 31a wird zweiten Eingangsanschlüssen der NOR-Gatter 28b und 28c und einer Inverterschaltung 26b zugeführt. Das Ausgangssignal der Inverterschaltung 26b wird einem zweiten Eingangsanschluss des AND-Gatters 30 zugeführt.
Der logische Ausdruck der Fehlerausbreitungs-Begrenzungsschaltung 25a ist durch die folgende Gleichung 1 gegeben. y0 = X1·X0·(Dy1·Dy0 + Dy1) + X1·Dy1 y1 = X1·Dy1 (1)
9 zeigt die Wahrheitstabelle der Fehlerausbreitungs-Begrenzungsschaltung 25a. Die Fehlerausbreitungs-Begrenzungsschaltung 25a verhindert die Ausbreitung eines Fehlers in das Ausgangssignal y0, der durch Rauschen in den Eingangssignalen X1 und X0 verursacht wird, während eine Bearbeitung von 1/(1 + D) äquivalent zu der Bearbeitungsweise eines Vorcodierers durchgeführt wird.
10 zeigt eine Wahrheitstabelle in einem Fall, in dem die Eingangssignale X1 und X2, die Ausgangssignale y0 und y1 und die Ausgangssignale Dy0 und Dy1 der Verzögerungsoperationelemente 31b und 31a jeweils durch ein Eingangssignal x, ein Ausgangssignal y und ein Ausgangssignal Dy ausgedrückt sind.
Wie aus dieser Wahrheitstabelle zu erkennen ist, erzeugt die Fehlerausbreitungs-Begrenzungsschaltung 25a das Ausgangssignal y, das die Ungültigkeit des Ausgangssignals Dy anzeigt, wenn das Eingangssignal x von "0" empfangen wird und das Ausgangssignal Dy des Verzögerungsoperationelements "1" oder "–1" ist. D.h., die Fehlerausbreitungs-Begrenzungsschaltung 25a erzeugt das Ausgangssignal y, das erhalten wird, indem ein Wert, der die entgegengesetzte Polarität zu der des Wertes des Ausgangssignals Dy des Verzögerungsoperationelements aufweist, zu dem Ergebnis der Bearbeitung von 1/(1 + D) gegeben wird.
Wenn eines des Eingangssignals x und des Ausgangssignals Dy des Verzögerungsoperationelements "1" und der andere "–1" ist, erzeugt die Fehlerausbreitungs-Begrenzungsschaltung 25a das Ausgangssignal y, das die Ungültigkeit des Ausgangssignals Dy anzeigt. D.h., die Fehlerausbreitungs-Begrenzungsschaltung 25a erzeugt das Ausgangssignal y, das erhalten wird, indem ein Wert, der die entgegengesetzte Polarität zu der des Wertes des Ausgangssignals Dy des Verzögerungsoperationelements aufweist, zu dem Ergebnis der Bearbeitung von 1/(1 + D) gegeben wird.
Die Arbeitsweise der Fehlerausbreitungs-Begrenzungsschaltung 25a basiert auf dem folgenden Prinzip. Wenn die Ausgangssignale X0 und X1 des Vergleichers 21 als ein 3-Wert-Signal (1, 0, –1) betrachtet werden, gibt "1" die Position von der Invertierung der Magnetisierung von, beispielsweise, der S-Polarität zu der N-Polarität auf dem Aufzeichnungsträger 7 an,
"–1" gibt die Position der Invertierung der Magnetisierung von der N-Polarität zu der S-Polarität an, und "0" gibt eine andere Position als die Invertierung der Magnetisierung an.
Für eine magnetische Substanz ist die Invertierung der Magnetisierung nicht mehr als der Übergang von "1" zu "–1" oder von "–1" zu "1". Wenn detektiert wird, dass "0" "1" folgt und "1" "0" folgt, kann diese daher als ein Fehler betrachtet werden. Wenn detektiert wird, dass "0" "–1" folgt und "–1" "0" folgt, kann dies in ähnlicher Weise ebenfalls als ein Fehler betrachtet werden.
Die Fehlerausbreitungs-Begrenzungsschaltung 25a detektiert einen derartigen Fehler automatisch und verhindert, dass dieser Fehler die nachfolgenden Bits beeinflusst.
Die Betriebsweise der magnetischen Aufzeichnungs-/Wiedergabevorrichtung 200 wird nachfolgend unter Bezugnahme auf 11 diskutiert.
In 11 sind das Eingangssignal Din, das Ausgangssignal S4 des Schreibpuffers 4 und das Entzerrersignal S5 die gleichen wie diejenigen des in 5 gezeigten Standes der Technik.
Der Vergleicher 21 konvertiert das Entzerrersignal S5 in ein 3-Wert-Signal und führt der Fehlerausbreitungs-Begrenzungsschaltung 25a ein Ausgangssignal S7 zu. Es ist zu beachten, dass, obwohl das Ausgangssignal S7 des Vergleichers 21 als ein 2-Bit-Digitalsignal ausgegeben wird, es in 11 der Bequemlichkeit halber als drei Werte von "1", "0" und "–1" aufweisend dargestellt ist.
Die Fehlerausbreitungs-Begrenzungsschaltung 25a wendet die Bearbeitung von 1/(1 + D) auf das Ausgangssignal S7 des Vergleichers 21 an, wodurch ein Ausgangssignal Dout erzeugt wird, das identisch zu dem Eingangssignal Din ist. Zu diesem Zeitpunkt, wenn Rauschen n1 in dem Entzerrersignal S5 auftritt, sodass der Vergleicher 21 aufeinanderfolgend drei Bits des Ausgangssignals S7 mit "1" ausgibt, die Fehlerdaten e enthalten, gibt die Fehlerausbreitungs-Begrenzungsschaltung 25a für drei Bits Fehlerdaten eDout aus, sie gibt jedoch ein korrekt decodiertes Signal Dout für die nachfolgenden Bits aus.
Die magnetische Aufzeichnungs-/Wiedergabevorrichtung 200 gemäß der ersten Ausführungsform weist die folgenden Vorteile auf.

(1) Weil die Fehlerausbreitungs-Begrenzungsschaltung 25a, die äquivalent zu einem Vorcodierer ist und die Charakteristik von 1/(1 + D) aufweist, in der dem Vergleicher 21 nachfolgenden Stufe angeordnet ist, wird die Ausbreitung eines Fehlers unterdrückt.
(2) Auch wenn der Vergleicher 21 Fehlerdaten e ausgibt, die von in dem Aufzeichnungs-/Wiedergabesystem 5 und dem Entzerrer 9 erzeugten Rauschen stammen, schränkt die Fehlerausbreitungs-Begrenzungsschaltung 25a die Ausgabe des Fehlerdatensignals eDout innerhalb einer vorherbestimmten Anzahl von Bits ein.
(3) Die Fehlerausbreitungs-Begrenzungsschaltung 25a kann unter Verwendung einer relativ kleinen Anzahl von Gatter-Schaltungen einfach aufgebaut werden.
(4) Die Aufzeichnungs-/Wiedergabeoperation wird unter Verwendung des PR-Systems durchgeführt, ohne dass ein Vorcodierer in der dem Aufzeichnungs-/Wiedergabesystem 5 vorhergehenden Stufe vorgesehen wird. Dies macht es möglich, die Aufzeichnung/Wiedergabe mit einem ausgezeichneten S/N-Verhältnis unter Verwendung des PR-Systems durchzuführen, während die Kompatibilität des Aufzeichnungsmediums 7 aufrechterhalten wird.
(5) Weil die Anzahl der Bits des Fehlerdatensignals eDout, das auszugeben ist, begrenzt ist, wird das Fehlerdatensignal eDout in einfacher Weise durch eine Fehlerkorrekturschaltung korrigiert, die mit der der Fehlerausbreitungs-Begrenzungsschaltung 25a nachfolgenden Stufe verbunden ist.

(Zweite Ausführungsform)
12 ist ein schematisches Blockdiagramm von einer magnetischen Aufzeichnungs-/Wiedergabevorrichtung 210 gemäß der zweiten Ausführungsform der vorliegenden Erfindung. Die magnetische Aufzeichnungs-/Wiedergabevorrichtung 210 weist eine Fehlerausbreitungs-Begrenzungsschaltung 25b auf. Die Fehlerausbreitungs-Begrenzungsschaltung 25b schließt einen Fehlerdetektor 32, eine Vorcodierer-äquivalente Schaltung 33 und eine Invertiererschaltung 34 ein. 13 ist ein schematisches Blockdiagramm der Fehlerausbreitungs-Begrenzungschaltung 25b.
Das Ausgangssignal X1 des Vergleichers 21 wird über eine Inverterschaltung 35a ersten Eingangsanschlüssen eines AND-Gatters 37a und eines NAND-Gatters 36 zugeführt. Das Ausgangssignal X0 des Vergleichers 21 wird einem zweiten Eingangsanschluss des NAND-Gatters 36 und einem ersten Eingangsanschluss eines XOR-Gatters 42a der Vorcodierer-äquivalenten Schaltung 33 zugeführt.
Das Ausgangssignal des AND-Gatters 37a wird einem ersten Eingangsanschluss eines OR-Gatters 38a zugeführt, das ein Fehlerdetektionssignal err als ein Taktsignal C einem Takteingangsanschluss einer Flip-Flop-Schaltung vom D-Typ (nachfolgend als "D-FF" bezeichnet) 41 zuführt.
Das D-FF 41 versorgt einen ersten Eingangsanschluss eines XOR-Gatters 42b der Invertiererschaltung 34 mit einem Ausgangssignal Herr, das jedes Mal invertiert wird, wenn das Fehlerdetektionssignal err ansteigt.
Das Ausgangssignal des NAND-Gatters 36 wird einem ersten Eingangsanschluss eines AND-Gatters 37b und einem ersten Eingangsanschluss eines NOR-Gatters 39a zugeführt. Das Ausgangssignal des AND-Gatters 37b wird einem zweiten Eingangsanschluss des OR-Gatters 38a zugeführt.
Das Ausgangssignal des NOR-Gatters 39a wird einem ersten Eingangsanschluss eines OR-Gatters 38b zugeführt. Das Ausgangssignal y0 des OR-Gatters 38b wird einem Verzögerungsoperationelement 40b zugeführt, dessen Ausgangssignal Dy0 einem zweiten Eingangsanschluss des XOR-Gatters 42a, einem ersten Eingangsanschluss eines NOR-Gatters 39c und einem ersten Eingangsanschluss eines AND-Gatters 37c zugeführt wird.
Das Eingangssignal X1 wird einem ersten Eingangsanschluss eines AND-Gatters 37d zugeführt, dessen Ausgangssignal y1 einem zweiten Eingangsanschluss des OR-Gatters 38b und einem Verzögerungsoperationelement 40a zugeführt wird.
Das Ausgangssignal Dy1 des Verzögerungsoperationelements 40a wird einem zweiten Eingangsanschluss des AND-Gatters 37a, einem zweiten Eingangsanschluss des NOR-Gatters 39b, einem zweiten Eingangsanschluss des NOR-Gatters 39c und zweiten Eingangsanschlüssen der AND-Gatter 37c und 37d zugeführt, den letzten beiden über eine Inverterschaltung 35b. Das Ausgangssignal des NOR-Gatters 39c wird dem zweiten Eingangsanschluss des NOR-Gatters 39b zugeführt, dessen Ausgangssignal einem zweiten Eingangsanschluss des NOR-Gatters 39a zugeführt wird.
Das Ausgangssignal des AND-Gatters 37c wird einem zweiten Eingangsanschluss des AND-Gatters 37b zugeführt. Das Ausgangssignal des XOR-Gatters 42a wird einem zweiten Eingangsanschluss des XOR-Gatters 42b zugeführt.
Der logische Ausdruck des Fehlerdetektors 32 ist durch die folgende Gleichung 2 gegeben.
Der Fehlerdetektor 32, ähnlich wie die Fehlerausbreitungs-Begrenzungsschaltung 25a, arbeitet entsprechend der in 10 dargestellten Wahrheitstabelle. Spe ziell dann, wenn der Vergleicher 21 aufeinanderfolgend drei oder mehr Bits von "1" oder "–1" ausgibt, detektiert der Fehlerdetektor 32 automatisch einen Fehler an der Position der Invertierung der Magnetisierung und aktiviert das Invertierungssignal Herr.
Der logische Ausdruck der Vorcodierer-äquivalenten Schaltung 33 ist durch die folgende Gleichung 3 gegeben. py = X0 ⊕ Dy0 (3)(Wobei ⊕ ein logisches Symbol für XOR bedeutet).
Die Vorcodierer-äquivalente Schaltung 33 erzeugt ein Ausgangssignal py, indem eine XOR-Operation auf das Eingangssignal X0 und das Ausgangssignal Dy0 des Verzögerungsoperationelements 40b angewendet wird.
Der logische Ausdruck für die Invertiererschaltung 34 ist durch die folgende Gleichung 4 gegeben. y = Herr ⊕ py (4)(Wobei ein logisches Symbol für XOR bedeutet).
Die Inverterschaltung 34 erzeugt ein decodiertes Signal Dout, indem eine XOR-Operation auf das Invertersignal Herr, das von dem D-FF 41 zugeführt wird, und das Ausgangssignal py angewendet wird, das von der Vorcodierer-äquivalenten Schaltung 33 zugeführt wird. Die Inverterschaltung 34 gibt das Ausgangssignal py der Vorcodierer-äquivalenten Schaltung 33 als das decodierte Signal Dout aus, wenn das Ausgangssignal Herr des Fehlerdetektors 32 low ist, und sie gibt ein invertiertes Signal des Ausgangssignals py der Vorcodierer-äquivalenten Schaltung 33 als das decodierte Signal Dout aus, wenn das Ausgangssignal Herr high ist.
Die Arbeitsweise der magnetischen Aufzeichnungs-/Wiedergabevorrichtung 210 wird nun unter Bezugnahme auf 14 diskutiert.
Der Schreibpuffer 4 empfängt das Eingangssignal Din und gibt das Ausgangssignal S4 aus. Der Entzerrer 9 empfängt das Ausgangssignal S5 von dem Aufzeichnungs-/Wiedergabesystem 5 und führt dem Vergleicher 21 das Entzerrersignal S5 zu. Der Vergleicher 21 führt das Ausgangssignal S7 der Fehlerausbreitungs-Begrenzungsschaltung 25b zu.
Der Fehlerdetektor 32 gibt ein Detektionssignal Herr mit low-Pegel aus, wenn das Ausgangssignal S7 von "1" oder "–1" nicht für drei oder mehr Bits in einer Reihe von dem Vergleicher 21 ausgegeben wird. Die Vorcodierer-äquivalente Schaltung 33 wendet die Bearbeitung von 1/(1 + D) auf das Ausgangssignal S7 des Vergleichers 21 an und führt dessen Ausgangssignal py der Inverterschaltung 34 zu. Die Inverterschaltung 34 gibt das Ausgangssignal py als das decodierte Signal Dout als Antwort auf das Ausgangssignal Herr mit low-Pegel des Fehlerdetektors 32 aus.
Wenn Rauschen n1 in dem Ausgangssignal S5 des Entzerrers 9 auftritt, sodass der Vergleicher 21 aufeinanderfolgend drei Bits des Ausgangssignals S7 von "1" ausgibt, die Fehlerdaten e enthalten, gibt der Fehlerdetektor 32 ein Detektionssignal Herr mit high-Pegel aus.
Obwohl die Vorcodierer-äquivalente Schaltung 33 das Ausgangssignal py ausgibt, das die Fehlerdaten e enthält, invertiert die Inverterschaltung 34 das Ausgangssignal py der Vorcodierer-äquivalenten Schaltung 33 als Antwort auf das Detektionssignal Herr mit high-Pegel und erzeugt das decodierte Signal Dout.
Obwohl die Fehlerausbreitungs-Begrenzungsschaltung 25b 3-Bit-Fehlerdaten eDout ausgibt, die die Fehlerdaten e von dem Vergleicher 21 enthalten, gibt sie danach ein korrekt decodiertes Signal Dout aus.
(Dritte Ausführungsform)
15 ist ein schematisches Blockdiagramm von einer Digitalsignal-Übertragungsvorrichtung 220 gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Die dritte Ausführungsform verwendet die Fehlerausbreitungs-Begrenzungsschaltung 25a der ersten Ausführungsform in einer Übertragungsleitung 43, die eine kapazitive Kopplungscharakteristik aufweist. Der Schreibpuffer 4, der Entzerrer 9 und der Vergleicher 21 sind dieselben wie diejenigen der ersten Ausführungsform.
Das Eingangssignal Din wird dem Schreibpuffer 4 zugeführt, der die 1/(1 – D) Charakteristik aufweist. Der Schreibpuffer 4 konvertiert das Eingangssignal Din in einen NRZI-Code, der wiederum der Übertragungsleitung 43 zugeführt wird.
Die Übertragungsleitung 43 weist eine differentielle Charakteristik auf, die durch (1 – D) ausgedrückt wird. Das Ausgangssignal von der Übertragungsleitung 43 wird dem Entzerrer 9 zugeführt, der die (1 + D) Charakteristik aufweist. Der Vergleicher 21 konvertiert das Entzerrer signal von dem Entzerrer 9 in ein 3-Wert-Signal und führt sein Ausgangssignal der Fehlerausbreitungs-Begrenzungsschaltung 25a zu. Die Fehlerausbreitungs-Begrenzungsschaltung 25a führt die gleiche Fehlerdetektion und -korrektur aus, wie sie bei der ersten Ausführungsform erfolgt, wodurch ein decodiertes Signal Dout erzeugt wird.
Die dritte Ausführungsform kann Signale über die Übertragungsleitung 43 übertragen und decodieren, die die kapazitive Kopplungscharakteristik aufweist, unter Verwendung des PR-Systems.
(Vierte Ausführungsform)
16 ist ein schematisches Blockdiagramm von einer Digitalsignal-Übertragungsvorrichtung 230 gemäß einer vierten Ausführungsform der vorliegenden Erfindung. Die vierte Ausführungsform verwendet die Fehlerausbreitungs-Begrenzungsschaltung 25b gemäß der zweiten Ausführungsform in der Übertragungsleitung 43. Der Schreibpuffer 4, der Entzerrer 9 und der Vergleicher 21 sind die gleichen wie diejenigen der zweiten Ausführungsform.
Die Fehlerausbreitungs-Begrenzungsschaltung 25b führt die gleiche Fehlerdetektion und -korrektur aus, wie sie bei der zweiten Ausführungsform erfolgt, wodurch ein decodiertes Signal Dout erzeugt wird. Die vierte Ausführungsform kann Signale über die Übertragungsleitung 43 übertragen und decodieren, die die kapazitive Kopplungscharakteristik aufweist, unter Verwendung des PR-Systems.
(Fünfte Ausführungsform)
17 ist ein schematisches Blockdiagramm von einer Digitalsignal-Übertragungsvorrichtung 240 gemäß einer fünften Ausführungsform der vorliegenden Erfindung. Die fünfte Ausführungsform verwendet die Fehlerausbreitungs-Begrenzungsschaltung 25a gemäß der ersten Ausführungsform in einer Übertragungsleitung 44, die eine Übertrager-Kopplungscharakteristik aufweist. Der Schreibpuffer 4, der Entzerrer 9 und der Vergleicher 21 sind die gleichen wie diejenigen der ersten Ausführungsform.
Das Eingangssignal Din wird dem Schreibpuffer 4 zugeführt, der die 1/(1 – D) Charakteristik aufweist. Der Schreibpuffer 4 konvertiert das Eingangssignal Din in einen NRZI-Code, der wiederum der Übertragungsleitung 44 zugeführt wird.
Die Übertragungsleitung 44 weist eine differentielle Charakteristik auf, die durch (1 – D) ausgedrückt wird. Das Ausgangssignal von der Übertragungsleitung 44 wird dem Entzerrer 9 zugeführt, der die (1 + D) Charakteristik aufweist. Der Vergleicher 21 konvertiert das Entzerrersignal von dem Entzerrer 9 in ein 3-Wert-Signal und führt sein Ausgangssignal der Fehlerausbreitungs-Begrenzungsschaltung 25a zu. Die Fehlerausbreitungs-Begrenzungsschaltung 25a führt die gleiche Fehlerdetektion und -korrektur aus, wie sie bei der ersten Ausführungsform erfolgt, wodurch ein decodiertes Signal Dout erzeugt wird.
Die fünfte Ausführungsform kann Signale über die Übertragungsleitung 44 übertragen und decodieren, die die Übertrager-Kopplungscharakteristik aufweist, unter Verwendung des PR-Systems.
(Sechste Ausführungsform)
18 ist ein schematisches Blockdiagramm von einer Digitalsignal-Übertragungsvorrichtung 250 gemäß einer sechsten Ausführungsform der vorliegenden Erfindung. Die sechste Ausführungsform verwendet die Fehlerausbreitungs-Begrenzungsschaltung 25b gemäß der zweiten Ausführungsform in der Übertragungsleitung 44. Der Schreibpuffer 4, der Entzerrer 9 und der Vergleicher 21 sind die gleichen wie diejenigen der zweiten Ausführungsform.
Die Fehlerausbreitungs-Begrenzungsschaltung 25b führt die gleiche Fehlerdetektion und -korrektur aus, wie sie bei der zweiten Ausführungsform erfolgt, wodurch ein decodiertes Signal Dout erzeugt wird. Die sechste Ausführungsform kann Signale über die Übertragungsleitung 44 übertragen und decodieren, die die Übertrager-Kopplungscharakteristik aufweist, unter Verwendung des PR-Systems.
Dem Fachmann sollte klar sein, dass die vorliegende Erfindung durch viele weitere spezielle Formen verwirklicht werden kann, ohne dass der Grundgedanke oder der Schutzumfang der Erfindung verlassen wird. Die vorliegenden Beispiele und Ausführungsformen sind daher illustrativ und nicht einschränkend zu betrachten, und die Erfindung ist nicht auf die hier genannten Details beschränkt, sondern kann innerhalb des Schutzumfangs und Äquivalenzbereiches der zugehörigen Ansprüche modifiziert werden.

Claims

Verfahren zum Decodieren eines Digitalsignals, mit den Schritten: Bearbeiten des Digitalsignals unter Verwendung eines Verzögerungsoperationelements (31a, 31b oder 40a, 40b) gemäß einer Frequenzcharakteristik von 1 + D, wobei D ein Ausgangssignal des Verzögerungsoperationelements ist; Konvertieren des bearbeiteten Digitalsignals in ein Konvertierersignal von zumindest drei Werten, die Polaritäten von 0, positiv und negativ aufweisen; Erzeugen eines decodierten Signals durch direktes Bearbeiten des Konvertierersignals gemäß einer Frequenzcharakteristik von 1/(1 + D); Detektieren, ob ein Konvertierfehler in dem Konvertierersignal vorliegt; und Erzeugen eines korrekten Signals durch Begrenzen der Ausbreitung des Konvertierfehlers in dem decodierten Signal, wenn der Konvertierfehler detektiert wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass, wenn das Ausgangssignal des Verzögerungsoperationelements positiv oder negativ und das Digitalsignal 0 ist, oder wenn eine Polarität des Ausgangssignals des Verzögerungsoperationelements entgegengesetzt zu einer Polarität des Digitalsignals ist, der Fehlerausbreitungsbegrenzungsschritt das Erzeugen des korrekt decodierten Signals einschließt, ohne Verwendung des Ausgangssignals des Verzögerungsoperationelements.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass, wenn das Ausgangssignal des Verzögerungsoperationelements positiv oder negativ und das Digitalsignal 0 ist, oder wenn eine Polarität des Ausgangssignals des Verzögerungsoperationelements entgegengesetzt zu einer Polarität des Digitalsignals ist, der Fehlerausbreitungsbegrenzungsschritt das Erzeugen des korrekt decodierten Signals einschließt, durch Invertieren der Polarität des Ausgangssignals des Verzögerungsoperationelements.
Verfahren zum Transferieren eines Digitalsignals, mit den Schritten: Anwenden einer 1/(1 – D) Bearbeitung auf das Digitalsignal unter Verwendung eines ersten Verzögerungsoperationelements, wobei D ein Ausgangssignal des Verzögerungsoperationelements ist, um ein Schreibsignal zu erzeugen; Schreiben des Schreibsignals auf ein Aufzeichnungsmedium gemäß einer (1 – D) Charakteristik; Lesen des auf das Aufzeichnungsmedium geschriebenen Schreibsignals gemäß einer (1 + D) Charakteristik und Anwenden einer PR-Entzerrung auf das Lesesignal, um ein PR-Entzerrersignal zu erzeugen; Konvertieren des PR-Entzerrersignals in ein 3-Wert-Signal von 1, 0 und –1; Erzeugen eines decodierten Signals durch direktes Bearbeiten des 3-Wert-Signals gemäß einer Frequenzcharakteristik von 1/(1 + D) unter Verwendung eines zweiten Verzögerungsoperationelements; und Erzeugen eines korrekt decodierten Signals durch Begrenzen der Ausbreitung eines Fehlers in dem decodierten Signal, wenn das Ausgangssignal des zweiten Verzögerungsoperationelements 1 oder –1 und das Digitalsignal 0 ist, oder wenn eine Polarität des Ausgangssignals des zweiten Verzögerungsoperationelements entgegengesetzt zu einer Polarität des Digitalsignals ist.
Verfahren zum Transferieren eines Digitalsignals, mit den Schritten: Anwenden einer 1/(1 – D) Bearbeitung auf ein Digitalsignal unter Verwendung eines ersten Verzögerungsoperationelements, wobei D ein Ausgangssignal des Verzögerungsoperationelements ist, um ein Übertragungssignal zu erzeugen; Übertragen des Übertragungssignals unter Verwendung einer Übertragungsleitung, die eine (1 – D) Charakteristik aufweist; Anwenden einer PR-Entzerrung auf das Übertragungssignal, gemäß einer (1 + D) Charakteristik, um ein PR-Entzerrersignal zu erzeugen; Konvertieren des PR-Entzerrersignals in ein 3-Wert-Signal von 1, 0 und –1; Erzeugen eines decodierten Signals durch direktes Bearbeiten des 3-Wert-Signals gemäß einer Frequenzcharakteristik von 1/(1 + D) unter Verwendung eines zweiten Verzögerungsoperationelements; und Erzeugen eines korrekt decodierten Signals durch Begrenzen der Ausbreitung eines Fehlers in dem decodierten Signal, wenn das Ausgangssignal des zweiten Verzögerungsoperationelements 1 oder –1 und das Digitalsignal 0 ist, oder wenn eine Polarität des Ausgangssignals des zweiten Verzögerungsoperationelements entgegengesetzt zur Polarität des Digitalsignals ist.
Verfahren nach Anspruch 5 oder 4, dadurch gekennzeichnet, dass der Fehlerausbreitungs-Begrenzungsschritt das Erzeugen des korrekt decodierten Signals einschließt, ohne Verwendung des Ausgangssignals des Verzögerungsoperationelements.
Verfahren nach Anspruch 5 oder 4, dadurch gekennzeichnet, dass der Fehlerausbreitungs-Begrenzungsschritt das Erzeugen des korrekt decodierten Signals einschließt, durch Invertieren der Polarität des Ausgangssignals des Verzögerungsoperationselementes.
Vorrichtung zum Decodieren eines Digitalsignals, das gemäß einer Frequenzcharakteristik von 1 + D bearbeitet wurde, wobei D ein Ausgangssignal eines ersten Verzögerungsoperationelements ist, mit: einem Vergleicher (21) zum Konvertieren des Digitalsignals in ein Konvertierersignal von zumindest drei Werten, die Polaritäten von 0, positiv und negativ aufweisen; und einer Fehlerausbreitungs-Begrenzungsschaltung (25a, 25b), die mit dem Vergleicher Verbunden ist, zum Erzeugen eines decodierten Signals durch direktes Bearbeiten des Konvertierersignals gemäß einer Frequenzcharakteristik von 1/(1 + D), wobei die Fehlerausbreitungs-Begrenzungsschaltung detektiert, ob ein Konvertierfehler in dem Konvertierersignal vorliegt, die Ausbreitung des Konvertierfehlers in dem decodierten Signal begrenzt, wenn der Konvertierfehler detektiert wird, und ein korrekt decodiertes Signal erzeugt.
Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, dass die Fehlerausbreitungs-Begrenzungsschaltung ein zweites Verzögerungsoperationelement (31a, 31b; 40a, 40b) einschließt, und dass, wenn ein Ausgangssignal des zweiten Verzögerungsoperationelements positiv oder negativ und das Digitalsignal 0 ist, oder wenn eine Polarität des Ausgangssignals des zweiten Verzögerungsoperationelements entgegengesetzt zu einer Polarität des Digitalsignals ist, die Fehlerausbreitungs-Begrenzungsschaltung das korrekt decodierte Signal erzeugt, ohne Verwendung des Ausgangssignals des zweiten Verzögerungsoperationelements.
Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, dass die Fehlerausbreitungs-Begrenzungsschaltung ein zweites Verzögerungsoperationelement einschließt, und dass, wenn ein Ausgangssignal des zweiten Verzögerungsoperationelements positiv oder negativ und das Digitalsignal 0 ist, oder wenn eine Polarität des Ausgangssignals des zweiten Verzögerungsoperationelements entgegengesetzt zu einer Polarität des Digitalsignals ist, die Fehlerausbreitungs-Begrenzungsschaltung das korrekt decodierte Signal erzeugt, durch Invertieren der Polarität des Ausgangssignals des Verzögerungsoperatoinselementes.
Digitalsignal-Aufzeichnungs-/Wiedergabevorrichtung mit einem Schreibpuffer (4), der ein erstes Verzögerungsoperationelement einschließt, um eine 1/(1 – D) Bearbeitung auf ein Digitalsignal anzuwenden, wobei D ein Ausgangssignal des ersten Verzögerungsoperationelements ist, und ein Schreibsignal zu erzeugen, mit einem Aufzeichnungs-/Wiedergabesystem (5), das mit dem Schreibpuffer verbunden ist, um das Schreibsignal entsprechend einer (1 – D) Charakteristik auf ein Aufzeichnungsmedium zu schreiben und das auf das Aufzeichnungsmedium geschriebene Schreibsignal gemäß einer (1 + D) Charakteristik zu lesen, mit einem Entzerrer (9), der mit dem Aufzeichnungs-/Wiedergabesystem verbunden ist, um eine PR-Entzerrung auf das durch das Aufzeichnungs-/Wiedergabesystem gelesene Signal anzuwenden und ein PR-Entzerrersignal zu erzeugen, wobei die Vorrichtung gekennzeichnet ist durch: einen Vergleicher (21), der mit dem Entzerrer verbunden ist, um das PR-Entzerrersignal in ein 3-Wert-Signal von 1, 0 und –1 zu konvertieren; und eine Fehlerausbreitungs-Begrenzungsschaltung (25a, 25b), die mit dem Vergleicher verbunden ist und ein zweites Verzögerungsoperationelement einschließt, um ein decodiertes Signal durch direkte Bearbeitung des 3-Wert-Signals gemäß einer Frequenzcharakteristik von 1/(1 + D) zu erzeugen, wobei die Fehlerausbreitungs-Begrenzungsschaltung ein korrekt decodiertes Signal erzeugt, durch Begrenzen der Ausbreitung eines Fehlers in dem decodierten Signal, wenn das Ausgangssignal des zweiten Verzögerungsoperationelements positiv oder negativ und das Digitalsignal 0 ist, oder wenn eine Polarität des Ausgangssignals des zweiten Verzögerungsoperationelements entgegengesetzt zu einer Polarität des Digitalsignals ist.
Digitalsignal-Übertragungsvorrichtung mit einem Schreibpuffer (4), der ein erstes Verzögerungsoperationelement enthält, um eine 1/(1 – D) Bearbeitung auf ein Digitalsignal anzuwenden, wobei D ein Ausgangssignal des ersten Verzögerungsoperationelements ist, und um ein Übertragungssignal zu erzeugen, mit einer Übertragungsleitung (43, 44), die mit dem Schreibpuffer verbunden ist, um das Übertragungssignal gemäß einer (1 – D) Charakteristik zu übertragen, mit einem Entzerrer (9), der mit der Übertragungsleitung verbunden ist, um eine PR-Entzerrung auf das Übertragungssignal anzuwenden, das über die Übertragungsleitung übertragen wird, gemäß einer (1 + D) Charakteristik, und um ein PR-Entzerrersignals zu erzeugen, wobei die Vorrichtung gekennzeichnet ist durch: einen Vergleicher (21), der mit dem Entzerrer verbunden ist, um das PR-Entzerrersignal in ein 3-Wert-Signal von 1, 0 und –1 zu konvertieren; und eine Fehlerausbreitungs-Begrenzungsschaltung (25a, 25b), die mit dem Vergleicher verbunden ist und ein zweites Verzögerungsoperationelement einschließt, um ein decodiertes Signal durch direkte Bearbeitung des 3-Wert-Signals gemäß einer Frequenzcharakteristik von 1/(1 + D) zu erzeugen, wobei die Fehlerausbreitungs-Begrenzungsschaltung ein korrekt decodiertes Signal erzeugt, durch Begrenzung der Ausbreitung eines Fehlers in dem decodierten Signal, wenn das Ausgangssignal des zweiten Verzögerungsoperationelements positiv oder negativ und das Digitalsignal 0 ist, oder wenn eine Polarität des Ausgangssignals des zweiten Verzögerungsoperationelements entgegengesetzt zu einer Polarität des Digitalsignals ist.
Vorrichtung nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die Fehlerausbreitungs-Begrenzungsschaltung das korrekt decodierte Signal erzeugt, ohne Verwendung des Ausgangssignals des zweiten Verzögerungsoperationelements.
Vorrichtung nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die Fehlerausbreitungs-Begrenzungsschaltung das korrekt decodierte Signal erzeugt, durch Invertieren der Polarität des Ausgangssignals des Verzögerungsoperationselementes.
Vorrichtung nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die Fehlerausbreitungs-Begrenzungsschaltung (25b) einschließt: einen Fehlerdetektor (32) zum Detektieren, ob ein Konvertierfehler in dem 3-Wert-Signal vorliegt; einen Vorcodierer (33) zum Erzeugen des decodierten Signals durch Bearbeiten des 3-Wert-Signals gemäß der Frequenzcharakteristik von 1/(1 + D); und eine Invertiererschaltung (34), die mit dem Fehlerdetektor und dem Vorcodierer verbunden ist, um eine Polarität des Ausgangssignals des zweiten Verzögerungsoperationselements zu invertieren, auf der Grundlage eines Ergebnisses der Detektion des Konvertierungsfehlers, und um das korrekt decodierte Signal zu erzeugen.
Vorrichtung nach Anspruch 12, dadurch gekennzeichnet, dass die Übertragungsleitung eine kapazitive Kopplungscharakteristik aufweist.
Vorrichtung nach Anspruch 12, dadurch gekennzeichnet, dass die Übertragungsleitung eine Übertrager-Kopplungscharakteristik aufweist.