DE3105120A1

DE3105120A1 - Regenerator mit coderegel-verletzungspruefer

Info

Publication number: DE3105120A1
Application number: DE19813105120
Authority: DE
Inventors: Hans Dr.-Ing. 8000 München Jungmeister
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1980-07-22
Filing date: 1981-02-12
Publication date: 1982-02-25
Also published as: DK149280B; AU7315381A; NO153027B; NO153027C; FI812274L; DK325281A; BR8104699A; NO812486L; US4402084A; AU524018B2; DK149280C

Description

SIEMENS AKTIENGESELLSCHAFT Unser Zeichen: Berlin und München VPA e< s g ;. < 7 nc

Regenerator mit Coderegel-Verletzungsprüfer

Die Erfindung betrifft einen Regenerator für im AMI-Code vorliegende PCM-Signale mit einem Zeitentscheider mit zwei getakteten D-Flipflops, an deren Ausgängen zwei getrennte unipolare Impulszüge amplituden- und zeitmäßig regeneriert entnehmbar sind und mit einem Coderegelverletzungsprüfer.

Die Zusammenfassung einer Vielzahl von digitalisierten Sprachsignalen oder/und von Datensignalen zu einem Zeitmultiplexsignal und die Zusammenfassung mehrerer derartiger Zeitmultiplexsignale führt schließlich über mehrere Hierarchiestufen hinweg zu Zeitmultiplexsignalen mit Bitraten, die bei einigen hundert Mbit/s liegen können. Derartige Zeitmultiplexsignale werden über Kupferkabel wegen der Gleichstromfreiheit des Übertragungssignals als pseudoternäre digitale Signale übertragen, wobei die Verwendung des AMI-Codes häufig Vorteile bringt. Beim AMI-Code handelt es sich um einen pseudoternären Code, in dem binäre Null-Ziffern als Nullschritte und binäre Eins-Ziffern abwechselnd als positive und negative Signale mit logischem Eins-Pegel übertragen werden, wobei die Polarität aufeinanderfolgender Eins-Impulse jeweils wechselt.

Innerhalb der Übertragungsstrecke sind in bestimmten Abständen in die Kabelstrecke Impulsregeneratoren eingefügt, in denen die amplituden- und zeitmäßige Regenerierung des Übertragungssignals erfolgt. Bei der Regenerierung wird wegen des Fehlens einer ternären Logik aus den positiven Eins-Signalen des Übertragungssignals ein erster und aus den negativen Eins-Signalen ein zweiter unipolarer Impulszug erzeugt und beide

Ah 1 Shy / 11.2.1981

Impulszüge getrennt amplituden- und zeitmäßig regeneriert. Anschließend ist eine Zusammenfügung der unipo-.. laren Impulszüge zu einem neuen im AMI-Code vorliegenden Übertragungssignal möglich, im Falle des Endregenerators kann auch eine andere Signalverarbeitung angeschlossen sein.

Entsprechend der DE-OS 24 07 954 ist es auch möglich, die Amplitudenentscheidung in Komparatoren auszuführen, denen die D-Flipflops als Zeitentscheider nachgeschaltet sind. Eine zusätzliche Möglichkeit, das bipolare AMI-Signal direkt zu entscheiden, besteht darin, daß die D-Flipflops - gegebenenfalls mit vorgeschalteten Amplitudenfiltern - lediglich durch Gleichspannungs-Pegelverschiebung bezüglich der Lage ihrer Schwellen an den Signalpegel angepaßt werden. An den Flipflopausgängen entstehen auch in diesem Falle getrennte unipolare Impulszüge, die anschließend zusammengefaßt werden müssen.

Im Hinblick auf die einfache Erzeugungsmöglichkeit eines AMI-Signals mittels einer am Ende kurzgeschlossenen Viertelwellenstichleitung ist im Regenerator die Umformung der unipolaren Impulszüge in ein im Binär-Differenzcode vorliegendes Signal erwünscht. Die Coderegel für diesen Code besteht darin, daß eine logische Eins im binären Eingangssignal als Wechsel des logischen Pegels von Null auf Eins oder von Eins auf Null im Binär-Differenzcode markiert wird, während die logische Null im binären Eingangssignal als Beibehaltung des logischen Pegels Eins oder Null vom vorausgegangenen Bit im Binär-Differenzcode markiert wird.

Zur Betriebsüberwachung derartiger digitaler Übertragungssysteme mit im AMI-Code vorliegenden Übertragungs— signal wird von der Redundanz dieses Codes Gebrauch ge-

- J - VPA si P S 4 1 7 DE

macht, der zwar über drei digitale Werte verfügt, von denen aber zur Informationsübertragung zwei für denselben Zustand des ursprünglichen Signals verwendet werden. Mittels eines Coderegel-Verletzungsprüfers ist es unter Ausnutzung der speziellen Eigenschaft des AMI-Codes, daß aufeinanderfolgende Eins-Impulse immer mit unterschiedlicher Polarität auftreten müssen, möglich, das Übertragungssignal auch nach Verwürflung mit einer Pseudozufallsfolge zu überwachen. Wegen der Umformung des Übertragungssignals in Jedem einzelnen Zwischenregenerator ist aber eine derartige Coderegel-Verletzungsprüfung auch in jedem einzelnen Zwischenregenerator erforderlich.

Die Aufgabe der Erfindung besteht also darin, einen möglichst wenig aufwendigen Regenerator für im AMI-Code vorliegende PCM-Signale anzugeben, der einen Coderegel-Verletzungsprüfer enthält und regenerierte Signale im Binär-Differenzcode erzeugt.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß zur Coderegel-Verletzungsprüfung zusätzlich ein RS-Flipflop vorgesehen ist, dessen Rücksetzeingang und dessen Setzeingang jeweils getrennt mit jeweils einem Ausgang der getakteten D-Flipflops verbunden sind, daß die Ausgänge des RS-Flipflops den Gegentaktsignalausgang für das regenerierte Signal darstellen, wobei an jedem Ausgangsanschluß ein unipolarer, die gesamte Information enthaltender Impulszug entnehmbar ist, daß zwei Gatteranordnungen mit jeweils zwei Eingängen vorgesehen sind und der eine Eingang der ersten Gatteranordnung mit dem nichtinvertierenden Ausgang des RS-Flipflops verbunden ist, daß der andere Eingang der ersten Gatteranordnung mit einem Ausgang desjenigen D-Flipflops verbunden ist, an das der Rücksetzeingang des RS-Flipflops angeschlossen ist, daß der eine Ein-

VPA 81 P δ 'Μ 7 DE gang der zweiten Gatteranordnung mit dem invertierenden Ausgang des RS-Flipflops verbunden ist und der andere Eingang der zweiten Gatteranordnung mit einem Ausgang desjenigen getakteten D-Flipflops verbunden ist, an das der Setzeingang des RS-Flipflops angeschlossen ist und daß die Ausgänge der Gatteranordnungen miteinander und mit einem Ausgang für ein Fehlersignal verbunden sind.

Im Hinblick auf die Einstellung definierter Signallaufzeiten bis zu den Eingängen der Gatteranordnungen ist eine Weiterbildung der Erfindung zweckmäßig, bei der in die Verbindungen von den Ausgängen des RS-Flipflops zu den Eingängen der Gatteranordnungen je ein Laufzeitglied eingeschaltet ist und die Impulslaufzeit durch das RS-Flipflop und jeweils ein angeschlossenes Laufzeitglied insgesamt einer Bitdauer entspricht.

Beim Aufbau des Regenerators in ECL-Technik ist eine Weiterbildung der Erfindung zweckmäßig, bei der als Gatteranordnungen ein erstes und ein zweites NOR-Gatter vorgesehen sind, der erste Eingang des ersten NOR-Gatters mit dem Ausgang für die inversen Signale des ersten D-Flipflops verbunden ist, der erste Eingang des zweiten NOR-Gatters mit dem nichtinvertierenden Ausgang des zweiten D-Flipflops verbunden ist, der Rücksetzeingang des RS-Flipflops mit dem nichtinvertierenden Ausgang des ersten D-Flipflops verbunden ist, der Setzeingang des RS-Flipflops mit dem invertierenden Ausgang des zweiten D-Flipflops verbunden ist, der zweite Eingang des ersten NOR-Gatters über ein Laufzeitglied mit dem nichtinvertierenden Ausgang des RS-Flipflops und der zweite Eingang des zweiten NOR-Gatters über ein zweites Laufzeitglied mit dem invertierenden Ausgang des RS-Flipflops verbunden ist.

- 2 - VPA 8 i P 6 h 1 ? DE

Weitere zweckmäßige Ausbildungen des Regenerators nach der Erfindung sind in den Patentansprüchen 4 "bis 8 beschrieben.

Die Erfindung soll im folgenden anhand der Zeichnung näher erläutert werden.

In der Zeichnung zeigt

Fig. 1 einen Teil eines Regenerators nach der Erfindung,

Fig. 2 ein Impulsdiagramm zum Regenerator nach Fig. 1, Fig. 3 einen Teil eines Regenerators nach der Erfindung mit veränderter Eingangsschaltung und Fig. 4 einen Teil eines Regenerators nach der Erfindung mit einem Coderegel-Verletzungsprüfer in positiver Logik.

In der Fig. 1 ist der für die Erfindung wesentliche Teil eines Regenerators dargestellt, der die zur Amplitudenentscheidung der empfangenen Impulse notwendigen Amplitudenfilter und die üblicherweise zur Zeitentscheidung verwendeten D-Flipflops umfaßt. Nicht mit dargestellt sind also die Fernspeiseweichen und die zur Entzerrung des Kabelfrequenzganges notwendige eingangsseitige Entzerreranordnung. Am Eingang E wird ein entzerrtes pseudoternäres Signal empfangen, das in bipolarer Form und im AMI-Code vorliegt. Durch das erste und das zweite Amplitudenfilter AF1, AF2 wird das bipolare Signal in zwei unipolare Impulszüge aufgeteilt, wobei vom ersten Amplitudenfilter AF1 der den positiven Impulsen des Eingangssignals entsprechende Impulszug nach Amplitudenentscheidung bzw. Amplitudenregenerierung an den D-Eingang eines ersten nachgeschalteten D-Flipflops DF1 abgegeben wird. Analog wird durch das zweite Amplitudenfilter ein den negativen Impulsen des Eingangssignals entsprechener Impulszug durch Pegelverschiebung ohne Gleichrichtung bzw. Invertie-

- 6- - VPA 8! P 6 4 1 7 DE

rung in unipolarer Form an den D-Eingang eines zweiten D-Flipflops DF2 abgegeben. Die Entscheiderschwellen in den Amplitudenfiltern sind dabei jeweils auf die halbe Maximalamplitude der EingangsSignalimpulse eingestellt. Die Amplitudenfilter sind im vorliegenden Falle mittels emittergekoppelter Differenzverstärker aufgebaut. Für sehr hohe Übertragungsgeschwindigkeiten ist aufgrund des begrenzten Verstärkungs-Bandbreite-Produkts der aktiven Elemente die Verwendung von Amplitudenfiltern vorteilhaft, die nur eine amplitude ns elektive Verstärkung der die Schwellen umgebenden Pegelbereiche vornehmen und außerdem eine Pegelverschiebung ausführen, die die Schwellen der D-Flipflops an die für das amplitudenselektiv verstärkte Signal erforderliche Lage anpaßt. Die D-Flipflops übernehmen dann die Aufgabe der eigentlichen Amplitudenentscheidung mit.

Die Takteingänge der D-Flipflops sind mit einer Quelle für einen Bittakt verbunden, diese Verbindungen sind ebenso wie die Verbindungen zu einer Betriebsspannungsquelle in der Zeichnung nicht dargestellt.

Zusätzlich zu den Regeneratorbaugruppen sind zur Ausbildung des eigentlichen Coderegel-Verletzungsprüfers ein RS-Flipflop RSFF, ein erstes und ein zweites Laufzeitglied τΊ , τ2 und ein erstes und ein zweites NOR-Gatter mit den entsprechenden Verbindungen vorgesehen.

Der Rücksetzeingang des RS-Flipflops ist mit dem nichtinvertierenden Ausgang Q1 des ersten D-Flipflops DF1 verbunden, während der Setzeingang des RS-Flipflops an den invertierenden Ausgang Q2 des zweiten D-Flipflops DF2 angeschlossen ist. Der eine Eingang des ersten NOR-Gatters N0R1 ist an den invertierenden Ausgang (Ü1 des ersten D-Flipflops angeschlossen, während der

■70-

-J- VPA 81 P 6 k 1 7 DE

zweite Eingang dieses NOR-Gatters an den nichtinvertierenden Ausgang Q^o des RS-Flipflops über ein erstes Laufzeitglied T1 angeschlossen ist. Der nichtinvertierende Ausgang Q2 des zweiten D-Flipflops ist mit dem einen Eingang des zweiten NOR-Gatters verbunden, dessen anderer Eingang über ein zweites Laufzeitglied an den invertierenden Ausgang QRS des RS-Flipflops angeschlossen ist. Die Ausgänge der beiden NOR-Gatter sind nach Art einer wired-or-Verknüpfung miteinander und mit einem Ausgang F für ein Fehlersignal verbunden, während der nichtinvertierende und der invertierende Ausgang des RS-Flipflops außerdem mit je einem Anschluß des Ausgangs SA für das im Binär-Differenzcode auftretende Ausgangssignal des Regenerators verbunden ist. Dieser Ausgang stellt einen Gegentaktausgang dar, wobei aber an jedem einzelnen Ausgangsanschluß in unipolarer Form die gesamte Signalinformation vorliegt.

Zur Erläuterung der Wirkungsweise der Anordnung nach Fig. 1 sei auf die Fig. 2 verwiesen, die die an einzelnen Meßpunkten in der Anordnung nach Fig. 1 auftretenden Impulse zeigt. In der Zeile E ist das entzerrte Eingangssignal dargestellt, das am Zeitpunkt F1 durch einen Fehlerimpuls überlagert ist. In den Zeilen Q1 bzw. ÜT sind die Ausgangssignale des ersten D-Flipflops DF1 und entsprechend in Zeilen QÜ bzw. Q2 die Ausgangssignale des zweiten D-Flipflops DF2 dargestellt. Die Dauer der Impulse soll dabei etwa einer Bitdauer entsprechen. Es zeigt sich, daß durch die positiven Impulse des Eingangssignals das erste D-Flipflop und durch die negativen Impulse das zweite D-Flipflop geschaltet werden und daß der beispielsweise als positiver Impuls angenommene Fehlerimpuls F1 zum Schalten des ersten D-Flipflops führen würde.

Wenn man davon ausgeht, daß das RS-Flipflop zunächst gesetzt ist, dann wird durch den ersten positiven Ein-

-β--' VPA 81 P 641 7DE

gangsimpuls, der über den Q-Ausgang des ersten D-Flip— flops (entsprechend Zeile Q1) der Rücksetzeingang des RS-Flipflops einen Impuls erhalten, der etwa am Ende des positiven Eingangsimpulses zum Rücksetzen des RS-Flipflops führt. Ein nachfolgender negativer Eingangsimpuls führt dabei über ein Ausgangssignal am Q"~Ausgang des zweiten D-Flipflops (entsprechend Zeile ST2) zu einem Impuls am Setzeingang des RS-Flipflops, der zum erneuten Setzen des RS-Flipflops führt. Die Ausgangssignale des RS-Flipflops entsprechend Zeilen Q^g bzw. §£2 liegen im Binär-Differenzcode vor, wobei im Impulsdiagramm entsprechend Fig. 2 der Einfachheit halber angenommen wurde, daß die Signallaufzeit durch das RS-Flipflop einer Bitdauer entspricht, so daß in diesem Falle die Laufzeitglieder Π undf2 unnötig sind.. In der Praxis wird aber ein RS-Flipflop verwendet, dessen Signallaufzeit geringer als eine Bitdauer ist, so daß die Signalform entsprechend Zeilen Q_D<3 bzw. &,„ erst am Ausgang der Laufzeitglieder dem Bitraster entspricht.

Die mit NORI und N0R2 bezeichneten Zeilen der Fig. 2 zeigen die Ausgangssignale der beiden NOR-Gatter entsprechend der Verknüpfung

Ü1 V Q₁₁₃ bzw. Q2 V Ü_RS

Der positive Fehlerimpuls F1 im Eingangssignal wird über das erste D-Flipflop zum Eingang des ersten NOR-Gatters geleitet und erzeugt einen Impuls am NOR-Gatterausgang, da das RS-Flipflop durch den vorangegangenen positiven Eingangsimpuls bereits rückgesetzt ist und an dessem Q-Ausgang deshalb der logische Nullpegel anliegt.

Als zweiter Fehlerfall sei angenommen, daß eine Störung im ersten D-Flipflop oder im.vorgeschalteten Amplituden-

-Δ-

-A - VPA 81 P 6 Vt 7DE

filter vorliegt, die zum Schalten des ersten D-Flipflops auch bei negativen Eingangsimpulsen führt. In diesem Falle tritt an den Ausgängen Q1 bzw. Q1 des ersten D-Flipflops der mit F1 bezeichnete Fehlerimpuls auf, der sich unterschiedlich auswirken kann. In diesem Falle steht nämlich sowohl am Setz- als auch am Rücksetzeingang des RS-Flipflops ein Eingangssignal, so daß es vom zeitlichen Eintreffen dieser Signale abhängt, welches Signal weitergeschaltet wird. Setzt sich der vom gestörten ersten D-Flipflop stammende Rücksetzimpuls durch, dann wird schließlich vom ersten NOR-Gatter ein Fehlersignal abgegeben, während bei Durchsetzen des vom zweiten D-Flipflop stammenden Setzimpulses kein Fehlersignal erzeugt wird, da ja auch kein Übertragungsfehler erfolgt ist.

Schließlich sei noch der Fall betrachtet, daß· sich im zweiten Amplitudenfilter AF2 oder im zweiten D-Flip- " flop DF2 kurzzeitig eine Störung, beispielsweise über den Stromversorgungsanschluß ergibt. Der Ausgangsimpuls des zweiten D-Flipflops ergibt zusammen mit dem Ausgangssignal des gesetzten RS-Flipflops ein Fehlersignal am Ausgang des zweiten NOR-Gatters N0R2. Damit ist gezeigt, daß durch den Regenerator mit angeschlossenem Coderegelverletzungsprüfer neben den auf der Übertragungsstrecke erzeugten und die Coderegel des AMI-Codes verletzenden Fehler auch solche erkannt werden, die durch fehlerhaften Betrieb im Regenerator selbst erzeugt werden.

Die den D-Flipflops vorgeschalteten Amplitudenfilter können aus Differenzverstärkern bestehen, die durch Wahl der Referenzspannung so eingestellt sind, daß bei positiven Impulsen der eine und bei negativen Impulsen der andere Differenzverstärker umgeschaltet wird. Dabei werden die negativen Impulse in ihrer Phase nicht verändert. Aus der DE-OS 24 07 954 ist auch eine Ein-

gangsschaltung für einen Regenerator bekannt, die entsprechend der Fig, 3 einen Eingangsübertrager mit mittelangezapfter Sekundärwicklung enthält. An die äußeren Anschlüsse der Sekundärwicklung ist jeweils ein Differenzverstärker als Ämplitudenentscheider angeschlossen. Bei dieser Eingangsschaltung ergibt sich ein Gleichrichtereffekt, durch den die Phase der negativen Impulse im Gegensatz zur vorher erläuterten Schaltung um 180° gedreht wird. Gegenüber der Schaltungsanordnung nach Fig. 1 ist dann entsprechend Fig. 3 lediglich die Beschaltung der Ausgänge des zweiten D-Flipflops DF12 zu ändern. Der nichtinvertierende Ausgang GL dieses D-Flipflops ist dann mit dem Setzeingang S des nachgeschalteten RS-Flipflops zu verbinden, während der invertierende Ausgang dieses D-Flipflops mit einem der Ausgänge des zweiten NOR-Gatters N0R2 zu verbinden ist.

Gelegentlich ist er erwünscht, den Coderegel-Verletzungsprüfer im Regenerator mittels einer positiven Logik aufzubauen. Beispielsweise können in der, die getakteten D-Flipflops und das RS-Flipflops enthaltenden integrierten Schaltung noch UND-Gatter vorgesehen sein, die für

nicht
den eigentlichen Regenerator/benötigt werden. In diesem Falle ist es zweckmäßig, den Regenerator mit Coderegel-Verletzungsprüfer entsprechend der Fig. 4 aufzubauen. Die Fig. 4 enthält eingangsseitig wiederum die beiden eingangsmäßig parallelgeschalteten Amplitudenfilter AF1 und AF2, denen das erste und das zweite D-Flipflop DF1 und DF2 nachgeschaltet sind. Mit dem nichtinvertierenden Ausgang Q des ersten D-Flipflops ist entsprechend den Regeneratoren nach Fig. 1 und Fig. 3 der Rücksetzeingang R des RS-Flipflops verbunden, während der Setzeingang S des RS-Flipflops abweichend vom Regenerator nach Fig. 3 mit dem invertierenden Ausgang Ü des zweiten D-Flipflops DF2 verbunden ist. Die Verwendung eines ersten und eines zweiten UND-Gatters UND1 und UND2 macht es nun möglich, auf die Beschaltung der anderen

-Vf- VPA 81 P 8^1 7DE

Ausgänge der D-Flipflops zu verzichten und den einen Eingang des zweiten UND-Gatters UND2 mit dem Setzeingang des RS-Flipflops und damit mit dem invertierenden Ausgang <5 des zweiten D-Flipflops zu verbinden, während der eine Eingang des ersten UND-Gatters UND1 mit dem Rücksetzeingang R des RS-Flipflops und damit mit dem nichtinvertierenden Ausgang Q des ersten D-Flipflops DF1 verbunden ist. Der zweite Eingang des ersten UND-Gatters ist mit dem invertierenden Ausgang (ü des RS-Flipflops über ein Laufzeitglied T21 verbunden, während der zweite Eingang des zweiten UND-Gatters UND2 über ein weiteres Laufzeitglied T22 an den nichtinvertierenden Ausgang Q des RS-Flipflops angeschlossen ist. Die Ausgänge der beiden UND-Gatter sind wiederum entsprechend der bekannten "wired-or"-Schaltung direkt miteinander verbunden. An die Ausgänge der RS-Flipflops sind außerdem die Signalausgänge SA bzw. S'A angeschlossen. An diesen Ausgängen steht das regenerierte Signal nicht im Übertragungscode, sondern im Binär-Differenz-Code an, bei der Verwendung des Regenerators nach Fig. 4 als Streckenregenerator ist deshalb eine weitere Umcodierung erforderlich. Diese Umformung der regenerierten Signale in den AMI-Code ist besonders vorteilhaft mit Hilfe einer Stichleitung möglich, in der aus den unipolaren Impulsen an einem der beiden Signalausgänge des RS» Flipflops durch Reflexion am kurzgeschlossenen Ende der Stichleitung und bei einer eine Bitdauer der Impulse entsprechenden Laufzeit entsprechend verschobene Impulse umgekehrter Polarität erzeugt werden können. Dabei zeigt sich, daß ein Vertauschen des Rücksetzeinganges und des Setzeinganges am RS-Flipflop lediglich dazu führt, daß die positiven und die negativen Impulse in dem mittels Stichleitung erzeugten AMI-Signal vertauscht sind. Soll der Regenerator dagegen als Leitungsendgerät verwendet werden, so muß der Binärdifferenzcode in den normalen Binärcode rückcodiert werden. Diese Umcodierung ist in einfacher Weise mittels eines weiteren D-Flipflops

- j* - VPA 81 P S 4 ί 7 DE

möglich, dessen nichtinvertierender D-Eingang an den Signalausgang SA und dessen invertierender D-Eingang an den Signalausgang S¹A angeschlossen ist. An den Ausgängen dieses weiteren D-Flipflops ist dann das regenerierte Signal im Übertragungscode, also im AMI-Code, entnehmbar.

Zur Sicherung der Impulssymmetrie im dynamischen Betrieb wird ein RS-Flipflop verwendet, dessen Zeitverzögerung für das Abfallen des Ausgangspegels vom Maximal- auf den Minimalwert der Zeitverzögerung für das Ansteigen des Ausgangspegels vom Minimal- auf den Maximalwert entspricht.

7 Patentansprüche
4 Figuren

Claims

Patentansprüche

Regenerator für im AMI-Code vorliegende PCM-Signale mit einem Zeitentscheider mit zwei getakteten D-Flipflops, an deren Ausgängen zwei getrennte unipolare Impulszüge amplituden- und zeitmäßig regeneriert entnehmbar sind und mit einem Coderegel-Verletzungsprüfer, dadurch gekennzeichnet, daß zur Coderegel-Verletzungsprüfung zusätzlich ein RS-Flipflop (RSFF) vorgesehen ist, dessen Rücksetzeingang (R) und dessen Setzeingang (S) Jeweils getrennt mit jeweils einem Ausgang der getakteten D-Flipflops (DF1, DF2) verbunden sind, daß die Ausgänge des RS-Flipflops den Gegentaktsignalausgang (SA) für das regenerierte' Signal darstellen, wobei an jedem Ausgangsanschluß ein unipolarer, die gesamte Information enthaltender Impulszug entnehmbar ist, daß zwei Gatteranordnungen mit jeweils zwei Eingängen vorgesehen sind und der eine Eingang der ersten Gatteranordnung mit dem nichtinvertierenden Ausgang (Q) des RS-Flipflops verbunden ist, daß der andere Eingang der ersten Gatteranordnung mit einem Ausgang desjenigen D-Flipflops verbunden ist, an das der Rücksetzeingang (R) der zweiten Gatteranordnung mit dem invertierenden Ausgang (Q") des RS-Flipflops verbunden ist und der andere Eingang der zweiten Gatteranordnung mit einem Ausgang desjenigen getakteten D-Flipflops verbunden ist, an das der Setzeingang (S) des RS-Flipflops angeschlossen ist und daß die Ausgänge der Gatteranordnungen miteinander und mit einem Ausgang (F) für ein Fehlersignal verbunden sind.
2. Regenerator nach Patentanspruch 1, dadurch gekennzeichnet , daß in die Verbindungen von den Ausgängen des RS-Flipflops (RSFF) zu den Eingangen der Gatteranordnungen je ein erstes und ein zweites Laufzeitglied (T1, T2) eingeschaltet ist und

-*-~ VPA 81P-4 170E

daß die Impulslaufzeit durch das RS-Flipflop und Jeweils ein angeschlossenes Laufzeitglied insgesamt einer Bitdauer entspricht.
3. Regenerator nach Patentansprüchen 1 oder 2, dadurch gekennzeichnet, daß als Gatteranordnungen ein erstes und ein zweites NOR-Gatter (NOR1, N0R2) vorgesehen sind, daß der erste Eingang des ersten NOR-Gatters (NOR1) mit dem Ausgang (Q") für die inversen Signale des ersten D-Flipflops (DF1) verbunden ist, daß der erste Eingang des zweiten NOR-Gatters (N0R2) mit dem nichtinvertierenden Ausgang (Q) des zweiten D-Flipflops (DF2) verbunden ist, daß der Rücksetzeingang (R) des RS-Flipflops mit dem nichtinvertierenden Ausgang (Q) des ersten D-Flipflops (DF1)verbunden ist, daß der Setzeingang (S) des RS-Flipflops mit dem invertierenden Ausgang (Q") des zweiten D-Flipflops (DF2) verbunden ist, daß der zweite Eingang des ersten NOR-Gatters (NOR1) über das erste Laufzeitglied (T1) mit dem nichtinvertierenden Ausgang (Q) des RS-Flipflops und der zweite Eingang des zweiten NOR-Gatters (N0R2) über das zweite Laufzeitglied (T) mit dem invertierenden Ausgang (ü) des RS-Flipflops verbunden ist.
4. Regenerator nach Patentansprüchen 1 oder 2, dadurch gekennzeichnet, daß als Gatteranordnungen ein erstes und ein zweites UND-Gatter (UND1, UND2) vorgesehen sind und daß der erste Eingang des ersten UND-Gatters (UND1) mit dem Rücksetzeingang (R),der zweite Eingang des ersten UND-Gatters mit dem invertierenden Ausgang (ö") des RS-Flipflops verbunden ist, das der erste Eingang des zweiten UND-Gatters (UND2) mit dem Setzeingang (S) und der zweite Eingang des zweiten UND-Gatters mit dem nichtinvertierenden Ausgang (Q) des RS-Flipflops verbunden ist und daß die

VPA si ρ 6 ^ 1 ? DE

Ausgänge der beiden UND-Gatter über eine ODER-Schaltung miteinander und mit dem Ausgang für ein Fehlersignal verbunden sind.
5. Regenerator nach Patentansprüchen 1 bis 3» dadurch gekennzeichnet, daß der nichtinvertierende Ausgang (Q) des ersten D-Flipflops mit dem Rücksetzeingang (R) und der nichtinvertierende Ausgang (Q) des zweiten D-Flipflops mit dem Setzeingang (S) des RS-Flipflops verbunden ist, daß die invertierenden Ausgänge (ü)der beiden D-Flipflops jeweils getrennt mit Eingängen der Gatteranordnungen (N0R11, N0R12) verbunden sind und daß ein Eingangsübertrager mit mittelangezapfter Sekundärwicklung vorgesehen ist, bei dem die äußeren Anschlüsse der Sekundärwicklung gegebenenfalls über als Amplitudenentscheider betriebene Differenzverstärker mit den D-Eingängen der D-Flipflops verbunden sind.
6. Regenerator nach Patentansprüchen 1 bis 4, dadurch gekennzeichnet, daß ein RS-Flipflop (RSFF) vorgesehen ist, dessen Zeitverzögerung für das Abfallen des Ausgangspegels vom Maximal- auf den Minimalwert der Zeitverzögerung für das Ansteigen des Ausgangspegels vom Minimal- auf den Maximalwert entspricht und daß die Signallaufzeit durch das RS-Flipflop wesentlich kleiner als eine Bitdauer ist.
7. Regenerator nach Patentansprüchen 1 bis 7, d a durch gekennzeichnet, daß ein drittes D-Flipflop mit einem nichtinvertierenden Eingang und einem invertierenden Eingang sowie mit einem nichtinvertierenden Ausgang und einem invertierenden Ausgang vorgesehen ist, daß der nichtinvertierende Eingang mit dem nichtinvertierenden.Ausgang des RS-Flipflops und der invertierende Eingang des dritten D-Flipflops mit dem invertierenden Ausgang (Q") des RS-Flipflops verbunden ist.