DE2902133A1

DE2902133A1 - Verfahren und einrichtung zur datenuebertragung

Info

Publication number: DE2902133A1
Application number: DE19792902133
Authority: DE
Inventors: Nobuyuki Fujikura; Hirokazu Ihara; Kanagawa Kawasaki; Makoto Noomi
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1978-01-20
Filing date: 1979-01-19
Publication date: 1979-07-26
Also published as: FR2423016B1; DE2902133C3; GB2014401B; GB2014401A; SE7813424L; FR2423016A1; DE2902133B2

Description

Beschreibung

Die Erfindung betrifft ein Datenübertragungsverfahren sowie eine Einrichtung zur Durchführung des Verfahrens. Insbesondere betrifft die vorliegende Erfindung auch das Aussenden binärer Information.

Das Verfahren, bei dem der polare Signalpegel immer ■ wieder auf Null zurückkehrt und das im angelsächsischen Sprachgebrauch als "polar return to zero"-Verfahren bezeichnet wird, ist von einer eine Anzahl von übertragungsverfahren. Der Zusammenhang zwischen zu übertragenden bzw. auszusendenden Binärdaten und dem Sende-Schwingungsverlauf gemäß diesem Verfahren, bei dem die polaren Pegel immer wieder auf Null zurückkehren, ist in Fig. 2 dargestellt. Bei diesem Verfahren werden die Binärwerte bzw. die logischen Werte ^:I1" und "O" eines Binärcodes durch zwei Spannungspegel, in dem in Fig. 1 dargestellten Falle durch die Spannungspegel +V bzw. -V, dargestellt. Bei jeder Datenstelle bzw. Zi.ffer kehrt der Spannungspegel jeweils immer wieder auf Null zurück. Der Signalpegel ändert sich Ziffer für Ziffer, so daß ZextSteuerimpulse auf der Empfängerseite aus

den Daten abgeleitet werden können. Dieses Verfahren, bei dem die Binärpegel immer wieder auf Null zurückkehren, ist als Datenformat mit Selbsttaktung bekannt. Dieses Verfahren ist beispielsweise in der US-PS 3 863 o25, insbesondere in Spalte 1 dieser Patentschrift, beschrieben. In dieser Patentschrift werden auch einige Nachteile dieses Verfahrens dikutiert« Darüberhinaus weist dieses Verfahren einen weiteren Nachteil auf, der darin besteht, daß für die übertragung eine relativ große Band-So breite erforderlich ist.

909830/0767

Der Erfindung liegt daher die Aufgabe zugrunde, ein Datenübertxagungsverfahren sowie eine Datenübertragungseinrichtung zu schaffen, bei dem bzw. mit der die für die übertragung erforderliche Bandbreite kleiner als bei dem Verfahren ist, bei dem der Binärpegel immer wieder auf Null zurückkehrt, ohne daß dadurch auf die Vorteile des Datenformats mit Selbsttaktung verzichtet werden muß.

Diese Aufgabe wird erfindungsgemäß mit dem in Anspruch 1 angegebenen Verfahren gelöst.

Die in Anspruch 5 angegebene Einrichtung löst ebenfalls die gestellte Aufgabe.

Bei der erfindungsgemäßen Datenübertragung sind zwei Signale mit jeweils den logischen Werten "1" und "O" des Binärcodes entsprechenden Pegeln, sowie ein drittes Signal vorgesehen, dessen Pegel sich von den beiden genannten Pegeln unterscheidet. Die zu übertragenden Daten sind in einem 3-Werte-Code bzw. einem dreiwertigen Code so codiert, daß die den jeweiligen logischen Werten entsprechenden Signale ausgesendet werden, wenn die unterschiedlichen logischen Werte in den Daten abwechselnd auftreten, und das entsprechende bzw. korrespondierende Signal und das dritte Signal abwechselnd ausgesandt werden, wenn derselbe logische Wert in mehr als zwei Stellen bzw. Ziffern der Daten hintereinander auftritt.

Mit der in Anspruch 6 angegebenen Einrichtung wird ebenfalls die gestellte Aufgabe gelöst, wobei diese Lösung die Möglichkeit der Fehlerfeststellung aufweist, die für das zuvor beschriebene Datenübertragungsverfahren geeignet ist. Dabei wird eine dreiwertige logische Addition

909830/0767

im Hinblick auf alle Ziffern oder Stellen der in der zuvor beschriebenen Weise codierten Daten durchgeführt. Auf der Grundlage des Additionsergebnisses wird ein Prüfcode erzeugt, und ein Fehler in den ausgesendeten bzw. übertragenen Daten festgestellt.

Zusammengefaßt liegt dem erfindungsgemäßen Verfahren folgender Sachverhalt zugrunde. Zwei logische Werte eines dreiwertigen Codes entsprechen den logischen Werten "1" und "O" eines Binärcodes. Wenn derselbe binäre logische Wert in aufeinanderfolgenden Ziffern oder Stellen zu übertragender Daten auftritt, werden der entsprechende dreiwertige logische Wert und ein dritter logischer Wert abwechselnd übertragen. Wenn dagegen der unterschiedliche binäre logische Wert in den Daten abwechselnd auftritt, werden die dreiwertigen logischen Werte abwechselnd ausgesendet bzw. übertragen.

Die Erfindung wird nachstehend anhand der Zeichnungen beispielsweise näher erläutert. Es zeigen:

Fig. 1 eine Impulsfolge bei' dem herkömmlichen Datenübertragungsverfahren, bei dem die polaren

Pegel immer wieder auf Null zurückgehen,

Fig. 2 eine schematische Gesamtdarstellung einer Ausführungsform des Datenübertragungssystems, bei dem die vorliegende Erfindung angewandt wird,

Fig. 3 eine Codierstufe,die bei der in Fig.2 dargestellten Anordnung Verwendung findet,

Fig. 4 und 5 Darstellungen, die der Erläuterung der Arbeitsweise der in Fig. 3 dargestellten Codierstufe dienen,

909830/0767

Fig. 6 eine Decodierstufe, die in der in Fig. 2 dargestellten Anordnung Verwendung findet,

Fig. 7 ein Diagramm, das der Erläuterung der Arbeitsweise der in Fig. 6 dargestellten Dekodierstufe dient,

Fig. 8 eine Prüfcodestufe, die bei der in Fig. 2 dargestellten Anordnung verwendet wird,

Fig. 9 ein Diagramm, das der Erläuterung der Arbeitsweise der in Fig. 8 dargestellten Prüfcodestufe dient, und

Fig. 1o eine Fehlerfeststellstufe, die in der in Fig. 2 • dargestellten Schaltungsanordnung Verwendung findet.

Fig. 2 zeigt schematisch eine Gesaititanordnung eines Ausführungsbeispiels für Datenübertragungssysteme, bei denen die vorliegende Erfindung angewandt wird. Bei dieser Anordnung wird die Datenübertragung zwischen zwei Verarbeitungseinheiten 1o und 12 vorgenommen. Es sei angenommen, daß ein digitales Datensignal, das in den beiden Verarbeitungseinheiten 1o und 12 verarbeitet wird, 8 Ziffern bzw. Stellen aufweist, wobei jede Ziffer mit b_Q, b₁ ..., b_? bezeichnet ist. Die Verarbeitungseinheit 1o gehört der Senderseite und die Verarbeitungseinheit 12 der Empfängerseite an.

Auf der Senderseite gelangt das Datensignal von der Verarbeitungseinheit 1o an eine Codierstufe 14, in der es vom Binärcode in den 3-Wertigen Code bzw. in den Code mit drei Vierten (3-valued code) codiert wird, wie dies im

909830/0767

einzelnen beschrieben werden wird. Eine Prüfcode-Stufe 16 erzeugt einen Prüfcode c für die übertragungsfehlerermittlung auf der Grundlage der in der Codierstufe 14 codierten Datensignale. Acht Ziffern b_Q bis b_ des codierten Datensignals und der Prüfcode 1o werden in einer Zusammensetzstufe 18 so zusammengesetzt, daß der Prüfcode c sich hinter der achten Ziffer b_? befindet. Dies wird durch die Verwendung einer geeigneten Zeitsteuerung vorgenommen. Das auf diese Weise erhaltene Signal wird mit einer Sendereinheit 2o über ein vorgegebenes Übertragungsmedium übertragen.

Auf der Empfängerseite wird das übertragene Signal von einer Empfängereinheit 22 empfangen, die die Ziffern b_Q bis b_? dieses empfangenen Signals an eine Dekodierstufe 24 weitergibt, in der das codierte Signal aus dem dreiwertigen Code in den Binärcode decodiert wird, um in der Verarbextungsexnheit 12 weiter verarbeitet zu werden. Das empfangene Signal einschließlich des Prüfcodes c gelangt an eine Fehlerfeststellstufe 26, in der festgestellt

2ö wird, ob im empfangenen Signal ein Fehler vorhanden ist oder nicht. Wenn ein Fehler festgestellt wird, erzeugt die Fehlerfeststellstufe 26 ein Fehlerfeststellsignal, das zur Verarbextungsexnheit 12 gelangt. Wenn das Fehlerfeststellsignal an die Verarbeitungsstufe 12 gelangt, wird in ihr ein entsprechender Vorgang ausgelöst, beispielsweise indem verhindert wird, daß das fehlerhafte Signal weiter benutzt oder verarbeitet wird, oder indem die Empfängerseite aufgefordert wird, das richtige Signal noch einmal zu senden» Da dieser Vorgang jedoch die vorliegende Erfindung an sich nicht berührt, wird auf eine weitere Beschreibung desselben hier verzichtet»

909830/0767

- 1ο -

Nachfolgend soll kurz eine Form des Signals erläutert werden, das in jedem Element der zuvor beschriebenen Anordnung verarbeitet bzw. behandelt wird. Das Datensignal wird in paralleler Form in mehrere der üblichen Verarbeitungseinheiten verarbeitet. Wie aus der nachfolgenden Beschreibung deutlich wird, verarbeiten die Prüfcodestufe 16 und die Fehlerfeststellstufe 26 das Signal auch in paralleler Form. In der Codierstufe 14 und der Decodierstufe 24 wird das Signal dagegen seriell verarbeitet. Daher ist beispielsweise ein Parallel-Serie-Umsetzer zwischen der Verarbeitungseinheit 1o und der Codierstufe 14 erforderlich. Zwischen der Codierstufe 14 und der Prüfcodestufe 16 ist ein Serie-Parallel-Umsetzer erforderlich. Auf der Empfängerseite ist zwischen der Empfängereinheit 22 und der Fehlerfeststellstufe 26, sowie zwischen der Decodierstufe 24 und der Verarbeitungseinheit 12 ebenfalls einer Serie-Parallel-Umsetzer vorgesehen. Ein solcher zuvor beschriebener Umsetzer kann mit einem an sich bekannten Schieberegister verwirklicht werden. Der Einfachheit und Übersichtlichkeit halber ist ein solcher Umsetzer in Fig. 2 weggelassen worden.

Die Funktionsweise der in Fig. 2 dargestellten Anordnung wird nachfolgend anhand der Fig. 3 bis 1o erläutert.

Codierung

Bei dem erfindungsgemäßen Datenübertragungssystem werden die in Binärcode vorliegenden Daten durch den dreiwertigen Code (einen 3-Pegel-Code oder einen pseudo-ternären Code) umgesetzt. Die drei logischen Werte des dreiwertigen Codes werden mit "1", "0" und "0" bezeichnet, un die ersten beiden sind so gewählt, daß sie den logischen bzw. binären Werten "1" bzw. "0" des Binärcodes

909830/0767

entsprechen. Die Bedeutung des dritten Wertes "0" ergibt sich aus der nachfolgenden Beschreibung des Ausführungsbeispiels.

Fig. 3 zeigt die in der in Fig. 2 dargestellten Anordnung verwendete Codierstufe 14 in Einzelheiten. An einem Eingang 3o liegt das von der Verarbeitungseinheit 1o bereitgestellte Signal mit Binärcode an, nachdem es der Parallel-Serie-Umsetzung unterworfen wurde. Das am Eingang 3o auftretende Signal gelangt durch das Verknüpfungsglied 32, wenn ein Torsignal 34 auftritt. Ein Generator 36 erzeugt einen Impuls des dritten Wertes "0", wenn am Generator ein Triggersignal 38 auftritt (nachfolgend wird dieser Generator daher als 0-Generator bezeichnet) . Die Ausgangssignale des Verknüpfungsglieds 32 und des 0-Generators 36 gelangen über ein dreiwertiges ODER-Glied 4o an einen Ausgang 42. Ein Speicher 34 enthält tristabile MuItivibratoren. Der Speicher 44 speichert das Ausgangssignal des 3-Werte-ODER-Glieds und der Speicherinhalt wird bei Auftreten dieses Ausgangssignals immer wieder erneuert. Ein Vergleicher 46 vergleicht das am Eingang 3o auftretende Eingangssignal mit dem Inhalt des Speichers 4o und erzeugt ein Ausgangssignal, wenn die Eingangssignale des Vergleichers 46 übereinstimmen. Das Ausgangssignal des Vergleichers 46 gelangt als Triggersignal 38 direkt zum 0-Generator 36 und als Gate-Signal 34 über einen Inverter 48 an das Verknüpfungsglied 32.

Anhand von Fig. 4 soll die Funktionsweise der zuvor beschriebenen Codierstufe 14 nachfolgend im einzelnen erläutert werden.

909830/0767

Es sei angenommen, daß die zu übertragenden Daten die Daten "11O100O1O" sind. Der Verlauf dieses Eingangssignals ist in Fig. 4(a) dargestellt. Wenn der Datenwert "1" der Ziffer b_Q am Eingang 3o auftritt, wird dieser

Datenwert "1" zunächst über das Verknüpfungsglied 32 und das 3-Werte-ODER-Glied 4o an den Ausgang 42 übertragen und gleichzeitig wird der Datenwert "1" im Speicher 44 gespeichert. Bei der zweiten Ziffer b.. tritt wiederum der Datenwert "1" auf.Dieser Datenwert "1" wird im Vergleicher 46 mit dem Inhalt des Speichers 44 verglichen. Wie bereits beschrieben, ist im Speicher 44 bereits der Datenwert "1" gespeichert. Der Vergleicher 46 erzeugt daher ein Ausgangssignal (vgl. Fig. 4(c)), Dieses Ausgangssignal gelangt über den Inverter 48 an das Verknüpfungsglied 32, so daß das Verknüpfungsglied 32 gesperrt wird bzw. keine Signale durchläßt. Gleichzeitig gelangt das Ausgangssignal des Vergleichers 46 direkt an den 0-Generator 36. Infolgedessen kann der Binärwert "1" der Ziffer b₁ nicht durch das Verknüpfungsglied 32 hindurch (vgl. Fig. 4(e)), und der 0-Generator 36 wird getriggert, so daß er einen Impuls mit einem Pegel erzeugt, der dem Datenwert "0" entspricht (vgl. Fig. 4(d)). Daher gelangt der Datenwert "0" über das 3-Werte-ODER-Glied 4o an den Ausgang 42 (vgl. Fig. 4(f)).

Gleichzeitig wird das Ausgangssignal des 3-Werte-0DER-Glieds 4o in den Speicher 44 eingeschrieben, so daß im Speicher statt des vorausgegangenen Datenwerte "1" nunmehr der Datenwert "0" gespeichert ist. Bei Auftreten der dritten Ziffer bzw. Stelle des Eingangssignals, im vorliegenden Beispiel des Datenwerts "0" am Eingang 3o, gibt der Vergleicher 46 kein Ausgangssignal ab (vgl. Fig. 4(c)), weil das Eingangssignal mit dem Inhalt des Speichers 44 nicht übereinstimmt. Wenn am Vergleicher

909830/0767

46 kein Ausgangssignal auftritt, so erzeugt der Inverter 43 ein Ausgangssignal, das zum Verknüpfungsglied 32 gelangt, und der Datenwert "O" der Ziffer bzw. Stelle d₂ geht durch das Verknüpfungsglied 32 durch (vgl. Fig. 4(e)) und gelangt über das 3-Werte-ODER-Glied 4o an den Ausgang 42 (vgl. Fig. 4(f)). Im Speicher 44 wird der Datenwert "O" gespeichert. Wenn der Datenwert "1" der vierten Ziffer b₃ am Eingang 3o auftritt (vgl. Fig. 4(a)), tritt der Datenwert "1" am Ausgang 42 auf (vgl. Fig. 4(f)).

Wie aus der vorausgegangenen Beschreibung deutlich wird, tritt das Ausgangs signal mit der in. Fig. 4(f) dargestellten Schwingungsform am Ausgang 42 auf, wenn das in Fig. 4 (a) dargestellte Eingangssignal am Eingang 3o auftritt. Wenn bei den zu übertragenden Daten nämlich derselbe logische Wert mehr als zwei Ziffern bzw. Stellen hintereinander auftritt, werden der entsprechende logische Wert "1" oder "O" des dreiwertigen Codes und der dritte Wert "0" abwechselnd übertragen. Wenn die unterschiedlichen logischen Werte abwechselnd aufeinanderfolgen, ändert sich das codierte Ausgangssignal entsprechend.

Der Spannungspegel des Impulses, der dem logischen Wert "0" entspricht, d.h.der Spannungspegel des Ausgangssignals des 0-Generators 36, ist beim vorliegenden Ausführungsbeispiel so gewählt, daß dieser Spannungspegel zwischen den Spannungspegeln liegt, die den logischen Werten "1" und "0" entsprechen. Dieser Spannungspegel kann auch, anders gewählt werden, beispielsweise kann er auch außerhalb des Spannungsbereichs zwischen den Spannungspegeln liegen, die dem logischen Werten "1" und "O" entsprechen. Die Wahl der Spannung des dritten Pegels ist relativ frei» Das Datensignal muß nicht unbedingt ein elektrisches Sig-

909830/0787

nal sein, sondern es kann auch ein magnetisches Signal, ein Tonsignal, ein Lichtsignal und so weiter sein. Unter diesen Signalen gibt es Signale, bei denen ein Medium keinen negativen Wert aufweist. Im Hinblick darauf ist die Wahl der Spannung des dritten Pegels eingeschränkt. Weiterhin ist die Wahl des Spannungspegels für den dritten Pegel vom Anwendungsgebiet abhängig, auf dem die Datenübertragung verwendet wird. Beispielsweise liegt in Zusammenhang mit einem Steuerbefehlssignal für Züge der Fall vor, daß im Hinblick auf eine ausfallsichere Steuerung eine Notbremsung sofort ausgelöst werden soll, wenn im Befehlssignal die Spannung Null festgestellt wird. In einem solchen Falle sollte keiner der Spannungspegel zu Null Volt gewählt werden.

Fig. 5 zeigt den Signalverlauf derselben, in Fig. 4(a) dargestellten Daten, wobei jedoch die drei Spannungspegel so gewählt sind, daß "1" ^¹¹O" 3* "0" sind.

In Fig. 6 ist eine Ausführungsform der in der in Fig. 2 dargestellten Anordnung verwendeten Decodierstufe 24 dargestellt. An einem Eingang 5o liegt ein dreiwertiges Eingangssignal an. Ein Detektor 52 erzeugt ein Ausgangssignal, wenn das am Eingang 5o anliegende Eingangssignal den Wert "0" aufweist. Verknüpfungsglieder 54 und 56 werden durch Torsignale 58 bzw. 6o gesteuert. Das Verknüpfungsglied 54 ist bei Auftreten des Signals 58, d.h. des Ausgangssignals eines Inverters 62, dessen Eingangssignal vom Detektor 52 kommt, durchgeschaltet. Das

909830/078 7

Torsignal 60, das bei Auftreten am Verknüpfungsglied 56 dieses durchschaltet, gelangt direkt vom Detektor 52 zum Verknüpfungsglied 56. Die Ausgangssignale der Verknüpfungsglieder 54 und 56 gelangen über ein ODER-Glied 64 an einen Ausgang 66. Ein Speicher 6 8 speichert das am Eingang 5o auftretende Eingangssignal. Der gespeicherte Inhalt des Speichers 68 wird ziffern- bzw. stellenweise unter Steuerung durch ein Zeitsteuersignal 7o, jedoch um einen schnellen bzw. Ziffernzeitraum später als das am Eingang 5o auftretende Eingangssignal ausgelesen.

Das Ausgangssignal eines Zeitsteuersignalgenerators 72 gelangt als Zeitsteuersignal 7o an den Speicher 68. Eine Differenzierstufe 74 differenziert das am Eingang 5o auftretende Eingangssignal. Das Ausgangssignal der Differenzierstufe 74 wird dazu-verwendet, das vom Generator 72 bereitgestellte Zeitsteuersignal genau auf die Zeitsteuerung des am Eingang 5o anliegenden Eingangssignals zu synchronisieren.

Anhand von Fig. 7 soll die Arbeitsweise der zuvor beschriebenen Dekodierstufe 24 im einzelnen erläutert werden.

Es sei angenommen, daß das in Fig. 7(a) dargestellte 3-Werte-Eingangssignal am Eingang 5o anliegt. Dieses Eingangssignal ist dasselbe, in Fig. 4(f) dargestellte Signal, das als Ausgangssignal der Codierstufe 14 auftritt.

Wenn der Datenwert "1" der ersten Stelle bzw. Ziffer b_Q am Eingang 5o auftritt, gelangt er durch das Verknüpfungsglied 54 (vgl. Fig. 7(d)), weil das Torsignal 58 vom Inverter 62 bereitgestellt wird; denn am Detektor 52 tritt kein Ausgangssignal auf (vgl. Fig. 7(b)). Der Datenwert "1" der ersten Stelle bzw. Ziffer b_ wird

909830/0767

im Speicher 68 gespeichert. Wenn der Datenwert "0" der
zweiten Stelle b. auftritt, stellt der Detektor 52 das
Ausgangssignal bereit (vgl. Fig.7(b)). Das Ausgangssignal gelangt an das Verknüpfungsglied 56 und schaltet

dieses durch, wogegen das Verknüpfungsglied 54 gesperrt wird. Wie Fig. 7(c) zeigt, wird der Inhalt des Speichers 68, d.h. der Datenwert "1", der zum Zeitpunkt der ersten Stelle b~ gespeichert wurde, zu diesem Zeitpunkt ausgelesen, und in den Speicher 6 8 wird der neue Datenwert

"0" eingegeben. Das aus dem Speicher 68 ausgelesene Signal gelangt über das Verknüpfungsglied 56 und das ODER-Glied 64 an den Ausgang 66. Am Ausgang tritt daher der
Datenwert der Stellen b., des Binärcodes auf (vgl. Fig.
7(f)). Wenn "O" der dritten Stelle b₂ auftritt, gibt der Detektor 52 kein Ausgangssignal ab, so daß das Verknüpfungsglied 54 durchgeschaltet und das Verknüpfungsglied 56 gesperrt wird. Daher gelangt der Datenwert "O" der dritten Stelle b₂ über das Verknüpfungsglied 54 und das ODER-Glied 64 an den Ausgang 66.

Auf die zuvor beschriebene Weise wird das dreiwertige Signal in das Binärsignal decodiert.

Prüfcode-Erzeugung

Fig. 8 zeigt ein Ausführungsbeispiel der Prüfcode-Stufe 16, die in der in Fig. 2 dargestellten Anordnung verwendet wird. An einem 3-Werte-Addierer mit acht Eingängen gelangt das codierte Datensignal mit acht Stellen
bzw. Ziffern b_o bis b-, das von der Codierstufe 14
kommt und zuvor einer Serie-Parallel-Umsetzung unter-

909830/0767

zogen wurde. Die Addierstufe 80 führt die Addition der 3-Werte-Logik aus und ergibt das Ergebnis dieser Addition als Signale b ab. Die 3-Werte-Algebraen sind in der nachfolgenden Tabelle 1 dargestellt, wobei diese jedoch mit weggelassenem übertrag angegeben wurden.

Tabelle 1

0 + 0 = 0

0 + 0 = 0 0+1=1

0+0=1

0+1=0

1 + 1=O

Ein 3-Werte-Vergleicher 82 vergleicht die acht Ziffern b„ mit dem Ausgangssignal b der Äddierstufe 80 und stellt ein Ausgangssignal bereit, wenn beide Eingangssignale übereinstimmen. Ein 3-Werte-Verknüpfungsglied 84 wird von einem Torsignal 86 gesteuert. Das Ausgangssignal des Vergleichers 82 gelangt als Torsignal ,86 über einen. Inverter 88 an das Verknüpfungsglied 84. Eine Code-Umsetzschaltung 9o führt bei Auftreten eines Signals 92 die Code-Umsetzung des Eingangssignals in der folgenden Weise durch:

Tabelle^

Eingangssignal Ausgangssignal

1

0 -

0

Am Ausgang 95 stellt ein 3-Werte-Oder-Glied 94 ein Ausgangssignal als Prüfcode c bereit.

Die Arbeitsweise der Prüfcode-Stufe 16 wird nachfolgend erläutert.

Wenn das Ergegnis b der 3-Werte-Addition der gesamten Ziffern bzw. Stellen b_o bis b„ sich von der achten Ziffer bzw. Stelle b_? unterscheidet _r erzeugt der Vergleicher 82 kein Ausgangssignal. Das Torsignal 86 gelangt daher vom Inverter 88 an das Verknüpfungsglied 84. Das Ausgangssignal b der Addierstufe 8o gelangt durch das Verknüpfungsglied 84. In diesem Falle wird also das Ergebnis b der 3-Wi
vorliegenden Weise.

Ergebnis b der 3-Werte-Addition der Prüfcode in der

Wenn das Ergebnis b der 3-Werte-Addition mit dem Wert der achten Stelle bzw. Ziffer b_ übereinstimmt/ erzeugt der Vergleicher 82 ein Ausgangssignal, so daß die Code-Umsetzschaltung 9o in Funktion gesetzt und das Verknüpfungsglied 84 gesperrt wird. Das Ergebnis b der Addition wird mit der Code-Umsetzschaltung 9o umgesetzt, und das Ausgangssignal dieser Code-Umsetzschaltung 9o wird dann der Prüfcode. Nachfolgend sollen Beispiele hierfür angegeben werden.

909830/0767

Beispiel 1

Daten 1101 OOO1

Erfindungsgemäßer 10 0 1 0 0 O 1

Ergebnis der

3-Werte-Addition η

η ^KF 1

Der Prüfcode c ist also gleich b , das heißt gleich "O". Der Signalverlauf des Digitalsignals mit dem Prüfcode
weist dann die in Fig. 9(a) dargestellte Form auf.

Beispiel 2

Daten 10 0 0 1 1 1 O

Erfindungsgemäßer 1 0 0 0 1 0 1 O

LOQc

Ergebnis der , _o . , .

3-Werte-Addition η ^v 7^;

Da das Ergebnis b gleich der achten Ziffer bzw. Stelle b₇ ist, wird die Code-Umsetzschaltung 9o ausgelöst, so
daß der Datenwert "0" des Ergebnisses b_n in den Datenwert "1" umgesetzt wird (vgl. Tabelle 2). Der Prüfcode c

909830/0767

ist in diesem Falle dann "1". Der Signalverlauf des Digitalsignals einschließlich des Prüfcodes C ist in Fig. 9(b) dargestellt.

Fehlerprüfung

Fig. 1o zeigt die Schaltungsanordnung für die Fehlerfeststellstufe 26. An die 3-Werte-Addierstufe 96, die mehrere Eingänge aufweist, wird das Ausgangssignal der Empfängereinheit 22 nach der Serie-Parallel-Umsetzung angelegt. Die Funktionsweise dieser Addierstufe entspricht der Funktionsweise der in Fig. 8 dargestellten Addierstufe 8o. In der Addierstufe 96 wird die Addition jedoch bezüglich der sieben Ziffern oder Stellen von b_Q bis bg ausgeführt. Eine 3-Werte-Addierstufe 98 mit zwei Eingängen addiert den Datenwert der achten Ziffer oder Stelle b_ zum Ausgangssignal der Addierstufe 96. In der Schaltung sind weiterhin Detektoren too, 1o2 und 1o4 vorgesehen. Die Detektoren 1oo und 1o2 sind mit der Addierstufe 96 verbunden und stellen den Datenwert ¹¹O" bzw. "1" im Ausgangssignal der Addierstufe 96 fest. Der Detektor 1o4 stellt fest, ob die achte Ziffer b_ der Datenwert "0" ist. Ein 3-Werte-Vergleicher 1o6 vergleicht das Ausgangssignal der Addierstufe 96 mit dem Prüfcode c und stellt bei Übereinstimmung der beiden genannten Eingangssignale ein Ausgangssignal bereit. Bei Auftreten eines Signals 11o führt eine Code-Umsetzschaltung 1o8 die Code-Umsetzschaltung des Eingangssignals in der folgenden Weise durch:

909830/0767

Tabelle 3
Eingangssignal Ausgangssignal

1 O

0 1

O 0

Ein Signal 114 steuert ein 3-Werte-Verknüpfungsglied 112. Einem 3-Werte-ODER~Glied 116 werden die Ausgangssignale der Code-Umsetzschaltung 1o8 und des Verknüpfungsgliedes 112 bereitgestellt. Ein 3-Werte-Vergleicher 118 vergleicht das Ausgangssignal der Addierstufe 98 mit dem Ausgangssignal des ODER-Glieds 116 und erzeugt ein Ausgangssignal bei Übereinstimmung der beiden Eingangssignale. In der Schaltung sind weiterhin noch UND-Glieder 12o, 122, 124 und 126, sowie ODER-Glieder 128 und 13o, und weiterhin Inverter 132, 134 und 136 vorgesehen.

Der Fehlerpriif Vorgang wird nachfolgend erläutert. Zunächst soll der Fall, bei dem das digitale Signal keinen Fehler aufweist und danach der Fall, bei dem ein Fehler auftritt, erläutert werden«

CD Wenn das digitale Signal keinen Fehler aufweist:

Als Beispiel für das digitale Signal soll das in Fig„ 9 Ca) dargestellte Signal genommen werden. In diesem Signal ist die 3-Werte-Addition. von der Ziffer b_Q bis zur Ziffer h_lf d.h. äas Ausgangssignal der Addierstufe 26 der Datenwert "1". Da die achte

909830/076?

Ziffer b_ auch den Binärwert "1" aufweist, erzeugt die Addierstufe 98 einen Datenwert "O" als Ergebnis der Addition. Der Prüf code c wird daher ¹¹O", so daß der Vergleicher 1o6 ein Ausgangssignal bereitstellt.

Dieses Ausgangssignal wird im Inverter 132 invertiert und gelangt an die UND-Glieder 12o und 122. Daher stellen beide UND-Glieder 12o und 122 und somit auch das ODER-Glied 128 kein Ausgangssignal bereit. Der Inverter 134 gibt sein Ausgangssignal an das 3-Werte-Verknüpfungsglied 112 ab, so daß der Prüfcode c, d.h. der Datenwert "0" durch das Verknüpfungsglied 112 hindurchgeht und über das 3-Werte-ODER-Glied 116 als eine der beiden Eingangssignale des Vergleichers 118 an diesen gelangt. Das andere Eingangssignal des Vergleichers 118, d.h. das Ausgangssignal der Addierstufe 198, weist ebenfalls den Datenwert "0" auf, so daß der Vergleicher 118 ein Ausgangssignal erzeugt, das vom Inverter 136 invertiert wird, wodurch der Inverter 136 kein Ausgangssignal bereitstellt. Die UND-Glieder 124 und 126 erzeugen kein Ausgangssignal, weil die Eingänge χ und ζ beide gesperrt sind. Daher tritt auch am ODER-Glied 13o kein Ausgangs signal auf.

Als nächstes wird das in Fig. 9(b) dargestellte Signal gebracht. In diesem Falle weist das Ausgangssignal der Addierstufe 96 den Datenwert "0" auf. Da die achte Ziffer b-, den Datenwert "0" besitzt, weist das Ausgangssignal der Addierstufe 98 auch den Datenwert "0" auf. Der Prüfcode c ist "1". Der Vergleicher 1o6 erzeugt daher kein Ausgangssignal, so daß am Inverter 132 ein Ausgangssignal auftritt. Da das Ausgangssignal der Addierstufe 96 dagegen den Datenwert "0" aufweist, erzeugt der-Detektor 1oo ein Ausgangssignal. Bei Auftreten der Ausgangssignale vom Detektor 1oo und vom Inverter 132 erzeugt auch das UMD-

909830/0767

Glied 12o ein Ausgangssignal, das über das ODER-Glied 128 an die Code-Umsetzschaltung 1o8 und an den Inverter 134 gelangt. Die Code-Umsetzschaltung 1o8 wird in Funktion gesetzt und das 3-Werte-Verknüpfungsglied 112 gesperrt. Der Prüfcode c, d.h. in diesem Falle der Datenwert "1", wird in den Datenwert ¹¹O" umgesetzt (vgl. Tabelle 3), der dann über das 3-Werte-ODER-Glied 116 als eines der beiden Eingangssignale des Vergleichers 118 an diesen gelangt.

Das andere Eingangssignal des Vergleichers 118 ist das Ausgangssignal der 3-Werte-Addierstufe 98, das - wie zuvor erläutert - den Datenwert "0" aufweist. Der Vergleicher 118 gibt sein Ausgangssignal an den Inverter 136 ab, so daß der Inverter 136 kein Ausgangssignal bereitstellt. Wie zuvor erwähnt, gibt der Vergleicher 1o6 kein Ausgangssignal ab, so daß die UND-Glieder 124 und 126 ebenfalls kein Ausgangssignal erzeugen. Am ODER-Giied 13o tritt daher kein Ausgangs!sgnal auf.

(2) Wenn das digitale Signal einen Fehler aufweist:

Es sei angenommen, daß der Prüfcode c der Datenwert "0" in dem in Fig. 9(a) als Beispiel 1 dargestellten digitalen Signal ist. Wie bereits beschrieben, ist das Ergebnis der Addition von der Ziffer b_o bis zur Ziffer bg der Datenwert "1", so daß der Detektor 1o2 ein Ausgangssignal, der Detektor 1oo jedoch kein Ausgangssignal bereitstellt. Da die achte Stelle b_? den Datenwert "1" aufweist, gibt der Detektor 1o4 kein Ausgangssignal ab. Infolgedessen erzeugen die UND-Glieder 12o und 122 und damit auch das ODER-Glied

909830/0767

keineAusgangssignale. Das 3-Werte-Verknüpfungsglied 112 ist durchgeschaltet, und der Prüfcode c, d.h. in diesem Falle der Datenwert "0", gelangt über das Verknüpfungsglied 112 und das 3-Werte-ODER-Glied 116 an den Vergleicher 118. Das Ausgangssignal der Addierstufe 98 weist dagegen den Datenwert "O" auf, weil das Ausgangssignal der Addierstufe 96 und der Wert der achten Stelle t>₇ beide "1" sind. Der Vergleicher 118 erzeugt kein Ausgangssignal, weil seine beiden Eingangssignale nicht miteinander übereinstimmen. Am Ausgang des Inverters 116 und daher auch am Ausgang des ODER-Glieds 13o tritt daher kein Signal auf. Das Auftreten eines Ausgangssignals am ODER-Glied 13o bedeutet, daß im digitalen Eingangssignal ein Fehler vorhanden ist.

Als weiteres Beispiel sei der Fall betrachtet, bei dem die achte Stelle b_ im digitalen Signal von Beispiel 2, wie es in Fig. 9(b) dargestellt ist, den Datenwert "0" aufweist. In diesem Falle ist das Ausgangssignal der Addierstufe 96 der Datenwert "O", so daß am Detektor 1oo ein Ausgangssignal auftritt. Das Ausgangssignal der Addierstufe 98 ist der Datenwert "0", weil das Ausgangssignal der Addierstufe 96 in diesem Falle "0" und die achte Stelle b_ der Datenwert "0" ist. Da der Prüfcode c den Datenwert "1" aufweist, erzeugt der Vergleicher 1o6 kein Ausgangssignal. Am Ausgang des Inverters 132 tritt ein Ausgangssignal auf. Das Ausgangssignal des UND-Glieds 12o gelangt über das ODER-Glied 128 an die Code-Umsetzschaltung 1o8 und den Inverter 134. Die Code-Umsetzschaltung 1o8 wird ausgelöst und das 3-Werte-Verknüpfungsglied 112 wird gesperrt. Der Prüfcode c, d.h. der Datenwert "1" wird in den Datenwert "0" um-

909830/0767

gesetzt (vgl. Tabelle 3)„ Das Ausgangssignal "O" der Code-ümsetzschaltung 1o8 gelangt über das 3-Werte-QDER-Glied 116 an den Vergleicher 118. Der Vergleicher 118 erzeugt kein Ausgangssignal, so daß der Inverter 136 ein Ausgangssignal bereitstellt, das als Fehlerfeststellsignal am Ausgang des ODER-Gliedes auftritt.

90 9 830/076?

Claims

RATE NTANWÄLTF.

SCHIFF v.FÜNER STREHL SCHUBiL ^CPF EeBlNGHAUS FlNCK

MARIAHILFPLATZ 2 & 3, MÖNCHEN SO POSTADRESSEiPOSTFACH 95Ot6O, D-8OOO MDNCHEN 95

HITACHI, LTD. 19. Januar 1979

DEA-5779

Verfahren und Einrichtung zur Datenübertragung

Patentansprüche

J Datenübertragungsverfahren, bei dem binär codierte Daten ausgesendet und die ausgesendeten Daten empfangen werden, gekennzeichnet durch folgende Verfahrensschritte:

- Erzeugen eines ersten und eines zweiten Signals mit Pegeln, die den logischen Werten "1" bzw. "0" des Binärcodes entsprechen, sowie eines dritten Signals mit einem Pegel, der sich von den genannten beiden Pegeln unterscheidet,

909830/0767

- Aussenden der korrespondierenden Signale, wenn der unterschiedliche logische Wert abwechselnd auftritt, und abwechselnd des korrespondierenden Signals und des dritten Signals, wenn derselbe logische Wert mehr als zwei Stellen hintereinander auftritt, und

- Empfangen der ausgesendeten Signale.
2. Datenübertragungsverfahren nach Anspruch 1, dadurch gekennzeichnet , daß der Pegel des dritten Signals zwischen dem ersten und zweiten Pegel liegt.

1ο
3. Datenübertragungsverfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß der Pegel des ersten oder zweiten Signals positiv und der Pegel des entsprechenden anderen Signals negativ ist, und daß der Pegel des dritter* Signals Null ist.

4. Datenübertragungsverfahren nach einem der Ansprüche 1 bis 3, gekennzeichnet durch folgende Verfahrensschritte:

- Ausführen einer dreiwertigen logischen Addition mit allen Datenstellen,

- Bestimmen eines Wertes eines Prüfcodes auf der Grundlage des Ergebnisses dieser Addition, und

- Aussenden des Prüfcodes in einer vorgegebenen zeitlichen Zuordnung für die zu übertragenden Daten.

5. Datenübertragungseinrichtung zum Aussenden binär codierter Daten und zum Empfangen der ausgesendeten Daten, gekennzeichnet durch:

909830/0767

- eine Feststellschaltung (44, 46), die feststellt, ob derselbe logische Wert in mehr als zwei Datenstellen hintereinander auftritt oder nicht,

- Schaltungsstufen (32- 4o), die Signale mit den logi-

sehen Werten "1" und "O" entsprechenden Pegel abgeben, wenn die Feststellschaltung (44, 46) kein aufeinanderfolgendes Auftreten desselben logischen Werts feststellt, und

- eine Schaltungseinrichtung (36), die ein Signal mit einem sich von den besagten Pegeln unterscheidenden Pegel erzeugt, wenn die Feststellschaltung (44, 46) feststellt, daß eine bestimmte Datenstelle denselben logischen Wert wie die vorausgegangene Datenstelle aufweist.

6. Datenübertragungseinrichtung zum Aussenden binär codierter Daten und zum Empfangen der ausgesendeten Daten, gekennzeichnet durch:

- eine Codierstufe (14) , die die binär codierten Daten in einen dreiwertigen Code so codiert, daß dann, wenn der unterschiedliche logische Wert in den Daten abwechselnd auftritt, entsprechend zwei logische Werte des dreiwertigen Codes abgegeben werden, und daß dann, wenn derselbe logische Wert an mehr als zwei Datenstellen nacheinander auftritt, der entsprechende logisehe Wert des dreiwertigen Codes und ein dritter logischer Wert des dreiwertigen Codes abwechselnd abgegeben werden,

8 0 9830/0767

- eine Addierstufe (80), die eine 3-Werte-Addition mit allen Stellen der im dreiwertigen Code codierten Daten ausführt,

- einen Vergleicher (82) , der das Ergebnis der dreiwertigen Addition mit der letzten Stelle der im dreiwertigen Code codierten Daten vergleicht und bei Übereinstimmung ein Ausgangssignal erzeugt,

- Schaltungsteile (84, 94), die das Ergebnis der dreiwertigen Addition als Prüfcode abgeben, wenn der Vergleicher (82) kein Ausgangssignal erzeugt, sowie

- eine Umsetzschaltung (9o), die das Ergebnis der dreiwertigen Addition entsprechend einer vorgegebenen Codeumsetzregel umsetzt, wenn der Vergleicher (82) ein Ausgangssignal abgibt, und die ein umgesetztes Signal als Prüfcode (c) bereitstellt.

909 8 3 0/0767