JPS5831136B2 - ディジタル信号伝送方式 - Google Patents
ディジタル信号伝送方式Info
- Publication number
- JPS5831136B2 JPS5831136B2 JP53004357A JP435778A JPS5831136B2 JP S5831136 B2 JPS5831136 B2 JP S5831136B2 JP 53004357 A JP53004357 A JP 53004357A JP 435778 A JP435778 A JP 435778A JP S5831136 B2 JPS5831136 B2 JP S5831136B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- obtaining
- circuit
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
- H04L25/4925—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes using balanced bipolar ternary codes
Description
【発明の詳細な説明】
発明の利用分野
本発明はディジタル信号伝送方式に係り、特に鉄道など
における通信のように雑音レベルの大きい分野に適する
信号伝送方式に関する。
における通信のように雑音レベルの大きい分野に適する
信号伝送方式に関する。
従来技術
ディジタル信号伝送において採用されている信号方式の
ひとつに、両極RZ (Return to Zero
)信号方式がある。
ひとつに、両極RZ (Return to Zero
)信号方式がある。
この信号方式は2進ディジタル信号の1”およびO”を
、夫々、V、−Vのレベルのパルスに対応せしめ、かつ
ディジタル信号の1ビツト毎に必ず一度レベルを零に戻
すものである。
、夫々、V、−Vのレベルのパルスに対応せしめ、かつ
ディジタル信号の1ビツト毎に必ず一度レベルを零に戻
すものである。
この方式はディジタル信号の各ビット毎に必ず信号レベ
ルが変化するのでビット同期用情報(タイミング)を容
易に得ることができ、また、常に信号レベルの変化を監
視することにより、誤り検出も簡単におこなうことがで
きるなどの利点がある。
ルが変化するのでビット同期用情報(タイミング)を容
易に得ることができ、また、常に信号レベルの変化を監
視することにより、誤り検出も簡単におこなうことがで
きるなどの利点がある。
しかしながら、上述の両極RZ信号方式は、その伝送に
際して、比較的広い伝送帯域を必要とする欠点がある。
際して、比較的広い伝送帯域を必要とする欠点がある。
一方、特開昭51−11306には、ディジタル信号の
伝送方式において、1”を第1の周波数に対応させ、′
0”を第2の周波数に対応させると共に、1”又はパ0
”が連続するときは、その偶数番目を第3の周波数で変
調するようにした方式が開示されている。
伝送方式において、1”を第1の周波数に対応させ、′
0”を第2の周波数に対応させると共に、1”又はパ0
”が連続するときは、その偶数番目を第3の周波数で変
調するようにした方式が開示されている。
しかしながら上記方式では、現在のサンプリング時刻の
1つ前のサンプリング時刻における入力信号、出力信号
等を記憶しておく回路が複数個となり、回路構成が複雑
となる欠点がある。
1つ前のサンプリング時刻における入力信号、出力信号
等を記憶しておく回路が複数個となり、回路構成が複雑
となる欠点がある。
また特に鉄道における通信のように雑音レベルの大きい
環境で用いる場合には、このように信号状態を一時的に
記憶する回路の数はできるだけ少くして、誤りの発生を
でき得る限り抑えることが望ましいが、上記方式はこの
ような用途に適さない。
環境で用いる場合には、このように信号状態を一時的に
記憶する回路の数はできるだけ少くして、誤りの発生を
でき得る限り抑えることが望ましいが、上記方式はこの
ような用途に適さない。
更に米国特許3,305,634号にも同様にマーク信
号及びスペース信号に対応して異る周波数を選定し、そ
の何れか一方が連続して出現したときには中間の周波数
信号を伝送する方式が開示されているが、この場合もマ
ーク信号及びスペース信号の処理及び記憶を別々に行い
、最後に合成するため、前記と同様に信号状態を記憶す
るための回路を複数個必要とするという問題があった。
号及びスペース信号に対応して異る周波数を選定し、そ
の何れか一方が連続して出現したときには中間の周波数
信号を伝送する方式が開示されているが、この場合もマ
ーク信号及びスペース信号の処理及び記憶を別々に行い
、最後に合成するため、前記と同様に信号状態を記憶す
るための回路を複数個必要とするという問題があった。
発明の目的
本発明の目的は、連続してl”又は”O”が現われても
必ず信号変化を生せしめることにより、受信のタイミン
グ生成を容易にすると共に、前の信号状態を記憶してお
くための記憶回路の数を最小に抑え、雑音の大きい環境
でも誤り率の極めて小さいディジタル信号伝送方式を提
供することにある。
必ず信号変化を生せしめることにより、受信のタイミン
グ生成を容易にすると共に、前の信号状態を記憶してお
くための記憶回路の数を最小に抑え、雑音の大きい環境
でも誤り率の極めて小さいディジタル信号伝送方式を提
供することにある。
発明の概要
上記の目的を達成するために本発明は符号部をその出力
を一時的に記憶するための第1手段と、符号化すべきパ
1”及び0”の2値よりなる入力信号と上記記憶手段の
出力とを比較する第2手段と、上記第2手段の出力と上
記入力信号との論理積を得る第3手段と、上記比較出力
に応じて、上記tt 、 n及びO”とは異なるレベル
の信号(φ信号)を発生する第4手段と、上記第3手段
と第4手段との論理和出力を得る第5手段とより構成し
たことを特徴とする。
を一時的に記憶するための第1手段と、符号化すべきパ
1”及び0”の2値よりなる入力信号と上記記憶手段の
出力とを比較する第2手段と、上記第2手段の出力と上
記入力信号との論理積を得る第3手段と、上記比較出力
に応じて、上記tt 、 n及びO”とは異なるレベル
の信号(φ信号)を発生する第4手段と、上記第3手段
と第4手段との論理和出力を得る第5手段とより構成し
たことを特徴とする。
更に復号部をその入力の中のφ信号を検知する第6手段
と、入力信号を所定のタイミングに同期して記憶保持す
るための第7手段と、入力信号と上記第6手段の出力の
論理積を得る第8手段と、上記第6手段の出力と上記第
7手段の出力との論理積を得る第9手段と、上記第8手
段及び第9手段の出力の論理和を得る第10手段とより
構成したことを特徴とする。
と、入力信号を所定のタイミングに同期して記憶保持す
るための第7手段と、入力信号と上記第6手段の出力の
論理積を得る第8手段と、上記第6手段の出力と上記第
7手段の出力との論理積を得る第9手段と、上記第8手
段及び第9手段の出力の論理和を得る第10手段とより
構成したことを特徴とする。
発明の実施例
第1図は、本発明の信号形式の一実施例であり、RZ信
号と同様に、+v、ov、−vの3値を用いる。
号と同様に、+v、ov、−vの3値を用いる。
この信号は、同じ符号が連続する時も、必ず信号変化す
るものである。
るものである。
たとえば、i、i。1なる符号列に対し、信号は、+v
、ov、+vなる変化をする。
、ov、+vなる変化をする。
従って、たとえ同じ符号が連続しても、信号が変化する
ことにより、同期信号再生のためのタイミングがとり易
い。
ことにより、同期信号再生のためのタイミングがとり易
い。
また、信号変化を監視し、信号不変化が生じたときには
符号誤りと判定することができるから誤り検出が容易に
なる。
符号誤りと判定することができるから誤り検出が容易に
なる。
第2A図は、2値の信号を上記3値信号に符号化するた
めの符号化回路の一実施例である。
めの符号化回路の一実施例である。
符号化回路の入力mtiが1.0,1.0のように変化
するならば、比較器2の出力はなく、論理積ゲート1お
よび論理和ゲート3を通して、出力mt。
するならば、比較器2の出力はなく、論理積ゲート1お
よび論理和ゲート3を通して、出力mt。
が得られる。
この時、出力mtoを常に、記憶回路4に記憶しておく
。
。
次に、同じ符号が連続した場合、入力mitと記憶回路
4の内容が一致し、比較器2の出力を得る。
4の内容が一致し、比較器2の出力を得る。
比較器2の出力により、φ発生回路5が動作し、出力m
ro=OVなる信号を得る。
ro=OVなる信号を得る。
φ発生回路5は、人力によりスイッチング動作し、出力
をOvに接続する回路である。
をOvに接続する回路である。
第2B図は一例として’1100101”を入力した場
合の各部波形図を示すもので、記憶回路4の出力はa1
比較器2の出力はb1インバータ15の出力はc1論理
積ゲートの出力はd1φ発生回路5の出力はeで表わさ
れる。
合の各部波形図を示すもので、記憶回路4の出力はa1
比較器2の出力はb1インバータ15の出力はc1論理
積ゲートの出力はd1φ発生回路5の出力はeで表わさ
れる。
第3A図は、入力mriを出力mroに変換する復号化
回路を示す。
回路を示す。
まず、入力mriが1.0,1゜0のように常時変化す
る場合、φ検知(OV検知)回路6は動作せず、論理積
ゲート7および論理和ゲート8を通して、出力mroを
得る。
る場合、φ検知(OV検知)回路6は動作せず、論理積
ゲート7および論理和ゲート8を通して、出力mroを
得る。
この時、入力mriを記憶回路9に3銀しておく。
入力mriにφが含まれ、φ検知回路6で検知した場合
は、記憶回路9の内容を論理積ゲート10、論理和ゲー
ト8を通して出力marを得る。
は、記憶回路9の内容を論理積ゲート10、論理和ゲー
ト8を通して出力marを得る。
次に、微分回路11の出力をトリガーにし、同期信号発
生回路12が動作する。
生回路12が動作する。
同期信号発生回路12は、常には微分回路11の出力を
必要とせず、同期ずれを防ぐ目的で微分回路11の出力
を入力する。
必要とせず、同期ずれを防ぐ目的で微分回路11の出力
を入力する。
微分回路11の出力と同期信号発生回路12からの同期
信号とをフリップフロップ回路13に入力する。
信号とをフリップフロップ回路13に入力する。
フリップフロップ回路13の出力は、微分回路11の出
力と同期信号により反転を繰返す。
力と同期信号により反転を繰返す。
この時、入力mriが変化しない場合、微分回路11の
出力が得られず、フリップフロップ回路13の出力は反
転しない。
出力が得られず、フリップフロップ回路13の出力は反
転しない。
したがって、次に同期信号がフリップフロップ回路13
に入力されても、フリップフロップ回路の出力は同じで
あり、論理積ゲート14を通して、入力信号mriが変
化しなかったことを示す信号、すなわち符号誤り検出信
号Eが得られる。
に入力されても、フリップフロップ回路の出力は同じで
あり、論理積ゲート14を通して、入力信号mriが変
化しなかったことを示す信号、すなわち符号誤り検出信
号Eが得られる。
第3B図及び第3C図は一例として、第3A図の復号化
回路゛1.φl Olφ、1,0.1”を入力した場合
の各部波形図を示すもので、微分回路11の出力はf1
同期信号12の出力はgl φ検知回路6の出力はh1
記憶回路9の出力は11論理積ゲートTの出力はj1論
理積ゲート10の出力はに1フリップフロップ回路13
の出力はlで表わされる。
回路゛1.φl Olφ、1,0.1”を入力した場合
の各部波形図を示すもので、微分回路11の出力はf1
同期信号12の出力はgl φ検知回路6の出力はh1
記憶回路9の出力は11論理積ゲートTの出力はj1論
理積ゲート10の出力はに1フリップフロップ回路13
の出力はlで表わされる。
発明の詳細
な説明した本発明によれば次のような効果が得られる。
(1)同じ符号が連続する符号別であっても、各ビット
毎に必ずレベル変化する信号として伝送されるので、受
信側で同期信号を再生し易い。
毎に必ずレベル変化する信号として伝送されるので、受
信側で同期信号を再生し易い。
(2)各ビット毎に必ず信号レベルが変化することを利
用し、逆に受信した信号にレベル変化がなかった場合は
符号誤りが発生したものとすることが可能となり、符号
誤り検出が容易となる。
用し、逆に受信した信号にレベル変化がなかった場合は
符号誤りが発生したものとすることが可能となり、符号
誤り検出が容易となる。
(3)信号状態を一時的に記憶しておくための記憶回路
を送信側、受信側にそれぞれ1個設けるたけであり、回
路構成が簡単になるだけでなく、外部ノイズに対する誤
動作が極めて少ないという効果がある。
を送信側、受信側にそれぞれ1個設けるたけであり、回
路構成が簡単になるだけでなく、外部ノイズに対する誤
動作が極めて少ないという効果がある。
従って特に雑音レベルが大きく且つ高信頼性を要求され
る鉄道の分野の通信方式に適する。
る鉄道の分野の通信方式に適する。
第1図は本発明方式の概念を説明するための国策2A図
は本発明伝送方式の符号回路の一実施例を示すブロック
図、第2B図は第2A図のブロック図の各部波形図、第
3A図は本発明方式における復号回路の一実施例を示す
ブロック図、第3B図及び第3C図は第3Aの各部波形
図である。
は本発明伝送方式の符号回路の一実施例を示すブロック
図、第2B図は第2A図のブロック図の各部波形図、第
3A図は本発明方式における復号回路の一実施例を示す
ブロック図、第3B図及び第3C図は第3Aの各部波形
図である。
Claims (1)
- 【特許請求の範囲】 1 符号化部と復号化部とよりなり、符号化部はその出
力を一時的に記憶するための第1手段と、符号化すべき
1”及びO”の2値よりなる入力信号と上記記憶手段の
出力とを比較する第2手段と、上記第2手段の出力と上
記入力信号との論理積を得る第3手段と、上記比較出力
に応じて、上記at l”及び0”とは異なるレベルの
信号(φ信号)を発生する第4手段と、上記第3手段と
第4手段との論理和出力を得る第5手段とを備え、前記
復号部はその入力の中のφ信号を検知する第6手段と、
入力信号を所定のタイミングに同期して記憶保持するた
めの第7手段と上記第6手段の出力の論理積を得る第8
手段と、上記第6手段の出力と上記第7手段の出力との
論理積を得る第9手段と、上記第8手段及び第9手段の
出力の論理和を得る第10手段とを備えたことを特徴と
するディジタル信号伝送方式。 2 第1項記載の方式において、復号部はその入力信号
を微分した信号を発生する第11手段と、上記微分出力
と一定の時間関係にある同期信号を常時発生する第12
手段と、上記第11手段及び第12手段の出力に対応し
て交互に反転する出力を発生する第13手段とを備えた
ことを特徴とするディジタル信号伝送方式。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53004357A JPS5831136B2 (ja) | 1978-01-20 | 1978-01-20 | ディジタル信号伝送方式 |
SE7813424A SE7813424L (sv) | 1978-01-20 | 1978-12-29 | Metod och apparatutrustning for datakommunikation |
GB7901720A GB2014401B (en) | 1978-01-20 | 1979-01-17 | Data communication system |
FR7901199A FR2423016A1 (fr) | 1978-01-20 | 1979-01-18 | Methode et appareil de communication de donnees |
DE2902133A DE2902133C3 (de) | 1978-01-20 | 1979-01-19 | Verfahren und Vorrichtung zur Übertragung binär-codierter Datenworte |
US06/005,470 US4244051A (en) | 1978-01-20 | 1979-01-22 | Data communication method and apparatus therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53004357A JPS5831136B2 (ja) | 1978-01-20 | 1978-01-20 | ディジタル信号伝送方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS54102811A JPS54102811A (en) | 1979-08-13 |
JPS5831136B2 true JPS5831136B2 (ja) | 1983-07-04 |
Family
ID=11582133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53004357A Expired JPS5831136B2 (ja) | 1978-01-20 | 1978-01-20 | ディジタル信号伝送方式 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4244051A (ja) |
JP (1) | JPS5831136B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5510256A (en) * | 1978-07-07 | 1980-01-24 | Sanyo Electric Co Ltd | Binary three-level signal system |
US4606046A (en) * | 1983-12-27 | 1986-08-12 | At&T Bell Laboratories | Converter/line driver circuit for a line repeater |
US4686528A (en) * | 1984-01-31 | 1987-08-11 | Motorola, Inc. | Method of encoding and decoding data signals |
US4566044A (en) * | 1984-10-29 | 1986-01-21 | International Business Machines Corporation | Direction-constrained ternary codes using peak and polarity detection |
US4885582A (en) * | 1987-09-28 | 1989-12-05 | The Grass Valley Group, Inc. | "Simple code" encoder/decoder |
US5303265A (en) * | 1990-06-29 | 1994-04-12 | Digital Equipment Corporation | Frequency independent encoding technique and apparatus for digital communications |
SE500767C2 (sv) * | 1992-10-16 | 1994-08-29 | Uni I Linkoeping | Anordning för överföring av information från en första till en andra elektronisk enhet |
US5461379A (en) * | 1993-12-14 | 1995-10-24 | At&T Ipm Corp. | Digital coding technique which avoids loss of synchronization |
US5650780A (en) * | 1995-04-21 | 1997-07-22 | United Microelectronics Corporation | Decoding for tri-state read-only memory |
US5675774A (en) * | 1995-05-24 | 1997-10-07 | International Business Machines Corporation | Circuit element on a single ended interconnection for generating a logical output finish/clock signal when detecting a state change to logical "1 or 0". |
US5903231A (en) * | 1996-12-16 | 1999-05-11 | Vidicast Ltd. | System for encoding base N data using a multi-level coding scheme |
US5892858A (en) * | 1997-03-27 | 1999-04-06 | Northern Telecom Limited | Duobinary coding and modulation technique for optical communication systems |
DE10132048A1 (de) * | 2001-07-03 | 2003-01-23 | Siemens Ag | Ausgabeeinheit, Empfangseinheit, Anordnung zur Datenübertragung in einem Kraftfahrzeug sowie Verfahren dazu |
US7145125B2 (en) * | 2003-06-23 | 2006-12-05 | Advanced Optical Technologies, Llc | Integrating chamber cone light using LED sources |
JP4701949B2 (ja) * | 2005-09-21 | 2011-06-15 | ソニー株式会社 | 位相情報発生装置、位相情報発生方法、送信機および受信機 |
US7672393B2 (en) * | 2006-08-02 | 2010-03-02 | Richtek Technology Corporation | Single-wire asynchronous serial interface |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3305634A (en) * | 1963-06-17 | 1967-02-21 | Gen Signal Corp | System and method of code communication |
JPS5111306A (ja) * | 1974-07-17 | 1976-01-29 | Gen Corp | Shuhasuhenchohoshiki |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3339017A (en) * | 1964-07-28 | 1967-08-29 | Itt | Television bandwidth system and method |
US3801911A (en) * | 1971-02-13 | 1974-04-02 | Philips Corp | Synchronous fm-modem |
US4083005A (en) * | 1976-11-01 | 1978-04-04 | Burroughs Corporation | Three-level serial digital data communication system |
-
1978
- 1978-01-20 JP JP53004357A patent/JPS5831136B2/ja not_active Expired
-
1979
- 1979-01-22 US US06/005,470 patent/US4244051A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3305634A (en) * | 1963-06-17 | 1967-02-21 | Gen Signal Corp | System and method of code communication |
JPS5111306A (ja) * | 1974-07-17 | 1976-01-29 | Gen Corp | Shuhasuhenchohoshiki |
Also Published As
Publication number | Publication date |
---|---|
US4244051A (en) | 1981-01-06 |
JPS54102811A (en) | 1979-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3967062A (en) | Method and apparatus for encoding data and clock information in a self-clocking data stream | |
JPS5831136B2 (ja) | ディジタル信号伝送方式 | |
US4027335A (en) | DC free encoding for data transmission system | |
US4337458A (en) | Data encoding method and system employing two-thirds code rate with full word look-ahead | |
US3980825A (en) | System for the transmission of split-phase Manchester coded bivalent information signals | |
EP0040632B1 (en) | Data processing system with serial data transmission between subsystems | |
NO151485B (no) | Signalbehandlingsanordning for ytterligere formatering av digital informasjon | |
USRE31311E (en) | DC Free encoding for data transmission system | |
US3614639A (en) | Fsk digital demodulator with majority decision filtering | |
US4813044A (en) | Method and apparatus for detecting transient errors | |
US4291408A (en) | System for monitoring bit errors | |
US4481648A (en) | Method and system for producing a synchronous signal from _cyclic-redundancy-coded digital data blocks | |
JPS63296425A (ja) | 通信方法及び符号化装置 | |
US3590381A (en) | Digital differential angle demodulator | |
US3412380A (en) | Two-character, single error-correcting system compatible with telegraph transmission | |
JPS6235180B2 (ja) | ||
US4121195A (en) | Error detection in digital systems | |
US4547764A (en) | Pulse width decoder for double frequency encoded serial data | |
US5510786A (en) | CMI encoder circuit | |
US4799239A (en) | Phase-coherent FSK signal demodulator | |
US3491202A (en) | Bi-polar phase detector and corrector for split phase pcm data signals | |
US5488628A (en) | Method and apparatus for transition encoding a logic signal | |
GB2032228A (en) | DC free encoding for data transmission | |
JPS61239740A (ja) | 同期信号検出装置 | |
JPS6340384B2 (ja) |