DE3786449T2

DE3786449T2 - Verfahren und Gerät zur Erkennung vorübergehender Fehler.

Info

Publication number: DE3786449T2
Application number: DE87118537T
Authority: DE
Inventors: Ambuj Goyal; Manoj Kumar; Bharat Deep Rathi
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1987-01-30
Filing date: 1987-12-15
Publication date: 1994-01-20
Anticipated expiration: 2007-12-16
Also published as: US4813044A; EP0276445A3; JPH0654475B2; JPS63195743A; DE3786449D1; EP0276445A2; EP0276445B1

Description

HINTERGRUND DER ERFINDUNG

1. Gebiet der Erfindung

Die vorliegende Erfindung betrifft die Kommunikation zwischen elektronischen Geräten und insbesondere ein Verfahren und Gerät zur Erkennung von Fehlern bei der Übertragung digitaler Daten.

2. Hintergrund der Erfindung

In großen digitalen Systemen ist die Authentizität von Signalen, die den Status eines Subsystems an ein anderes übertragen, von besonderer Bedeutung für den fehlerfreien Betrieb des Systems. Sowohl aus externen Quellen als auch durch Schalt-Überspannungen, die in einem digitalen Gerät auftreten können, gelangen oft Störungen in digitale Computerumgebungen. Auf ähnliche Weise gelangen Störungen oft in Telekommunikationsleitungen, wobei die Störungen oft durch die Umwelt hervorgerufen werden, entweder durch den Menschen oder durch die Natur. Besonders in digitalen Systemen können solche Störungen als Daten oder Anweisungen interpretiert werden und zu falschen Ergebnissen oder katastrophalen Systemausfällen führen. Daher ist es wichtig, daß überprüft werden kann, ob ein übertragenes Signal tatsächlich richtig empfangen wurde.
Mindestens drei Typen von Schaltungen und Verfahren werden nach dem Stand der Technik bisher eingesetzt, um festzustellen, ob ein Signal korrekt übertragen wurde. Bei dem einen Verfahren wird das zu überprüfende Signal über zwei Leitungen statt nur über eine Leitung übertragen. Dadurch kann auf der Empfängerseite ein einfacher Vergleich der beiden Signale vorgenommen werden. Bei Abweichungen zwischen den beiden Signalen ist ein Übertragungsfehler aufgetreten, und es können entsprechende Korrekturmaßnahmen ergriffen werden.
Häufig neigt ein bestimmtes System dazu, ein Signal in die eine oder andere Richtung zu verfälschen. Es neigt dann also besonders dazu, Fehler einzubringen, bei denen zum Beispiel aus einem Signal eine logische Null wird, wenn das Signal eigentlich eine logische Eins sein soll, oder umgekehrt. Ein Ausgleich läßt sich bei solchen Systemen durch eine Verbesserung des einfachen Zwei-Leitungs-Systems schaffen, bei der das zu übertragende Signal genommen wird und parallel dazu eine invertierte Version des Signals übertragen wird. Beide Systeme erfordern die Verwendung einer zusätzlichen Leitung zur Übertragung des hinzukommenden Signals.
Ein anderes Verfahren, das nach dem Stand der Technik bekannt ist, besteht in der Übertragung eines Paritätssignals, das verwendet wird, wenn mehrere Signale von einem Gerät zu einem anderen übertragen werden. Die Bits dieser Signale können zu einem Paritätssignal addiert werden, das angibt, ob die Summe der Bits eine ungerade oder eine gerade Zahl ergibt, und das Paritätssignal wird gemeinsam mit den Signalen übertragen, die überprüft werden sollen. Wenn eine ungerade Zahl dieser Signale fehlerhaft ist, kann der Übertragungsfehler entdeckt werden. Dies erfordert oft ebenfalls die Verwendung einer eigenen Leitung zur Übertragung des Paritätsbits oder -signals.
Packungsbeschränkungen verhindern oft die Verwendung konventioneller Fehlererkennungs-/-korrekturkonzepte (wie zum Beispiel Paritätsleitungen), weil diese Konzepte zusätzliche Leitungen zur Integration von Redundanzen erfordern und oft einfach kein Platz für diesen Zweck verfügbar ist.
Bei dem dritten Typ von Fehlerprüfgeräten wird nur eine einzige Leitung verwendet, aber es werden zusätzliche Fehlercodes hinzugefügt. Bei diesen Systemen wird ein Datenstrom in sequentielle Serien periodischer Zeitscheiben aufgeteilt. Zu den Daten innerhalb jeder Zeitscheibe wird ein Fehlerprüfcode hinzugefügt, der gemeinsam mit den ursprünglichen Daten übertragen wird. Dies erfordert eine schnellere Übertragungsrate, damit das codierte Signal die hinzugefügten Informationen unterbringen kann.
Diese Systeme haben den inhärenten Nachteil, daß sie die Leistung des Systems herabsetzen, in dem sie sich befinden. Bei Systemen etwa, bei denen die Daten über Zeiträume hinweg stabil bleiben, die im Verhältnis zu der Dauer der Zeitscheibe lang sind, muß für jede Zeitscheibe ein neues Signal mit hinzugefügtem Code gesendet werden, obwohl kein Datenübergang auftritt. Daher muß die Schaltung eigens Zeit und Platz für ein solches Fehlerprüfsignal aufwenden, selbst wenn das System keine Notwendigkeit für Fehlerprüfungen hat.
Darüber hinaus sind solche Systeme nicht wirklich asynchron, denn Empfänger und Sender müssen beide auf dieselbe Zeitscheibe eingestellt sein. Außerdem ist die Wahl der Länge der Zeitscheibe in der Regel beschränkt.
In der US Patentschrift 4.020.282 mit dem Titel HIGH DENSITY DATA PROCESSING SYSTEM ist ein Datenverarbeitungssystem beschrieben, das auf Magnetaufzeichnungen mit hoher Schreibdichte und Datenübertragungen anwendbar ist, bei denen digitale Daten in mehrstufige Null-Durchschnitts-Wörter übersetzt werden, die mehr Zeitscheiben belegen als die Bits der digitalen Daten, die sie vertreten. Die Wörter mit erhöhter Leistungsdichte in den Signalspektren stellen die Differenz zwischen verschiedenen Wörtern dar. Nach der Aufzeichnung oder Übertragung werden die Signale erkannt und decodiert gemäß den Amplitudencharakteristiken der Muster der erkannten Signale, die während der Zeitscheiben auftreten, die durch Muster belegt sind, deren Summe gleich null ist. Insbesondere konvertiert das System jede Vier-Bit-Binärzahl in eine Sequenz von 6 Bits mit derselben Zahl von Einsen und Nullen.
In der US Patentschrift 4.007.421 mit dem Titel CIRCUIT FOR ENCODING AN ASYNCHRONOUS BINARY SIGNAL INTO A SYNCHRONOUS CODED SIGNAL wird ein System beschrieben, bei dem jeder asynchrone Übergang in einen Zwei-Bit-Binärcode codiert wird. Aufeinanderfolgende Intervalle eines asynchronen Binärsignals werden auf das Auftreten von Übergängen überprüft, und jeder Übergang wird in ein Zwei-Bit-Codewort codiert. Das Auftreten von zwei Übergängen innerhalb eines vorbestimmten Zeitintervalls zeigt an, daß das asynchrone Signal verzerrt ist. Ein erstes Codewort wird als Reaktion auf den ersten Übergang erzeugt, um dem Decodiergerät auf der Gegenseite das Auftreten des ersten Übergangs innerhalb des Intervalls des tatsächlichen Auftretens anzuzeigen. Ein zweites Codewort wird als Reaktion auf den zweiten Übergang erzeugt, um dem Decodiergerät auf der Gegenseite das Auftreten des zweiten Übergangs innerhalb eines Intervalls anzuzeigen, das unmittelbar auf das Intervall folgt, in dem der zweite Übergang tatsächlich auftrat. Die Polaritätsangabe wird periodisch an das Decodiergerät übertragen, um sicherzustellen, daß die Polarität des asynchronen Signals, das von dem Decodiergerät reproduziert wird, der Polarität des ursprünglichen asynchronen Signals entspricht.
In der US Patentschrift 3.938.085 mit dem Titel TRANSMITTING STATION AND RECEIVING STATION FOR OPERATING WITH A SYSTEMATIC RECURRENT CODE wird eine Sendestation beschrieben, die Codiermittel einschließlich eines Schieberegisters mit L Stufen, wobei L die Länge des Codes ist, zur Lieferung von Fortsetzungs- und Wiederholungs-Bitfolgen umfaßt, von denen jede Informationsbits mit mindestens L Nachrichtenbits sowie die zu den Nachrichtenbits gehörenden Paritätsbits umfaßt. Im Falle einer Fortsetzungsbitfolge werden die L Nachrichtenbits von einer Datenquelle geliefert, im Falle einer Wiederholungsbitfolge werden sie von dem Schieberegister zu den Codiermitteln zurückgeleitet. In der Empfangsstation ist die Decodierung der Nachrichtenbits eine gewöhnliche Decodierung entsprechend dem Code, wenn es um eine Fortsetzungsbitfolge geht, doch berücksichtigt sie auch den zuvor decodierten Wert, wenn es um eine Wiederholungsbitfolge geht. Die Folgen können mit Präfixen von N&sub1; Bits bezeichnet werden, und jede Bitfolge umfaßt dann (N&sub1;+L) Informationsbits.
In der US Patentschrift 3.909.784 mit dem Titel INFORMATION CODING WITH ERROR TOLERANT CODE, herausgegeben am 30. September 1975 an Raymond et al., werden Informationen in Form von Impulsen ausgedrückt, die entsprechend der Gleichung Nn=xn+T angeordnet sind, wobei n die Codenummer, M die Menge der Impulse pro Codenummer, T die negative Toleranz der Impulszahl und x die Summe der positiven Toleranz eines Impulses und der negativen Toleranz der Impulszahl ist. Die redundanten Impulse werden addiert, um dem Verlust von T Impulsen oder dem Gewinn von x-1 Impulsen standzuhalten.
Aus der Zeitschrift ELEKTRONIK, Bd. 34, Nr. 14, vom 12. Juli 1985, S. 81-86, München, DE,.SCHMIDT et al.: "Datendialog via Infrarot" ist die Ersetzung jedes Übergangs bes Eingabesignals durch eine vorbestimmte Anzahl von Impulsen zu Redundanzzwecken bekannt.

ZUSAMMENFASSUNG DER ERFINDUNG

Die vorliegende Erfindung beschreibt ein Verfahren wie in Anspruch 1 beansprucht und ein Gerät wie in Anspruch 3 beansprucht zur Entdeckung von Fehlern in einem Signal, das über eine einzelne Leitung übertragen wird. Alle vorübergehenden Fehler werden entdeckt, wenn der Effekt der vorübergehenden Überspannung nicht länger als fünf Taktzyklen dauert. Vorübergehende Fehler mit längerer Dauer werden erkannt, wenn der Pegel des ursprünglichen Signals zu Beginn der vorübergehenden Überspannung anders ist als am Ende der Überspannung. Blockierfehler werden gelöscht, wenn das Einsetzen des Blockierfehlers eine Änderung des Signalpegels verursacht.
In der Erfindung werden anstelle der Verwendung zusätzlicher Leitungen Redundanzen integriert, indem auf derselben Leitung redundante Übergänge in das Signal eingefügt werden. Dafür müssen die aufeinanderfolgenden Übergänge in dem ursprünglichen Signal mindestens drei Taktzyklen auseinanderliegen.
Wenn ein Übergang als binäre "Eins" und das Fehlen eines Übergangs als binäre "Null" betrachtet wird, besteht die Erfindung im Austausch aller binären Einsen gegen die Sequenz "Eins-Eins-Eins" (mit Überschreiben zweier nachfolgender Nullen) und der Beibehaltung aller Nullen als einzelnes Bit "Null". Die vorgeschlagene Erfindung fällt daher in die Kategorie der Systeme, die die Fähigkeit zur Fehlererkennung bieten, indem sie die eingegebenen Codewörter (einzelne Bits) in längere Codewörter übersetzen.
Es ist somit eine Aufgabe der Erfindung, ein Verfahren und Gerät zur Fehlerprüfung zu bieten, die für Redundanzen keine zusätzliche Leitung benötigen.
Eine weitere Aufgabe der Erfindung ist es, ein voll asynchrones Fehlerprüfsystem zu bieten.
Eine wiederum weitere Aufgabe der Erfindung ist es, ein Fehlerprüfsystem zu bieten, das von Übergängen abhängt.
Eine abermals weitere Aufgabe der Erfindung ist es, das Signal nur zu codieren, wenn Übergänge auftreten, und nicht periodisch.
Diese und andere Aufgaben, Merkmale und Vorteile der Erfindung werden unter Bezugnahme auf die genaue Beschreibung der bevorzugten Ausführungsbeispiele und die beigefügten Zeichnungen deutlicher hervortreten.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Diagramm, das die Umformung eines uncodierten Signals in ein codiertes Signal und umgekehrt zeigt.
Fig. 2 zeigt Wellen, die bei der Erläuterung der vorliegenden Erfindung nützlich sind.
Fig. 3 ist eine schematische Darstellung einer Schaltung, die zur Erzeugung eines codierten Signals nützlich ist.
Fig. 4 ist ein Zustandsdiagramm, das die Zustände und den Übergang der Decodier-Hardware zeigt.
Fig. 5 ist eine schematische Darstellung einer Schaltung zur Decodierung eines codierten Signals und zur Erkennung von Fehlern.

GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

In dem Verfahren und Gerät gemäß der vorliegenden Erfindung wird ein Signal, das von einem ersten Gerät übertragen werden soll, mit Hilfe einer Zeitredundanz-Technik codiert. Wie in Fig. 1 gezeigt, wird das ursprüngliche Signal S verwendet, um ein neues Signal S' zu erzeugen. Die in der vorliegenden Erfindung verwendete Zeitredundanz-Technik erzeugt zwei zusätzliche logische Übergänge in dem ausgegebenen (codierten) Signal S' für jeden logischen Übergang in dem ursprünglichen oder eingegebenen Signal. Die beschriebenen Übergänge sind Änderungen zwischen den Zuständen logisch Eins und logisch Null, wie sie in praktisch allen digitalen elektronischen Schaltungen vorkommen. Im wesentlichen wird jeder Übergang auf S wiedergespiegelt in drei aufeinanderfolgende Übergänge auf S'.
Obwohl für allgemeine Zwecke ein Übergangsverhältnis von eins zu drei diskutiert wird, können andere Verhältnisse gewählt werden und unter bestimmten Umständen nützlich sein. Bei ungeraden Verhältnissen können die letzten logischen Pegel in dem ursprünglichen Signal S und dem übertragenen Signal S' gleich sein. Wenn daher der Übergang des ursprünglichen Signals von unten nach oben erfolgt ist, erfolgt der letzte Übergang des codierten Signals bei der Verwendung eines Redundanzverhältnisses von drei zu eins ebenfalls von unten nach oben. Dies gilt für jedes ungerade Verhältnis. Es können jedoch auch gerade Verhältnisse verwendet werden, solange die Decodierschaltung für deren Decodierung entsprechend adaptiert wird.
Bei Fig. 1, Abbildung B, hat das Eingangssignal S, das als Welle 10 dargestellt ist, einen einzelnen Übergang 11 von oben nach unten. Bei der Ausgabe S' ist die Welle 10 in die Welle 20 konvertiert, die drei Übergänge hat, nämlich den Übergang 12 von oben nach unten, Übergang 13 von unten nach oben und Übergang 14 von oben nach unten. In Abbildung C wird ein einzelner Übergang 31 von unten nach oben in dem ursprünglichen Signal S 30 umgeformt in eine Serie von drei Übergängen mit dem Übergang 32 von unten nach oben, dem Übergang 33 von oben nach unten und dem Übergang 34 von unten nach oben, die Teil der neuen Welle S' 40 sind.
Fig. 2 zeigt eine Welle A, bei der es sich um ein Signal ohne Störungen handelt. Die Welle B zeigt das Signal der Welle A nach dem Codieren, bei dem einzelne Übergänge ersetzt wurden durch drei Übergänge bei 42, 43 und 44. Die Welle C zeigt die Welle B mit Übertragungsfehlern bei 45 und 46. Die Welle D schließlich zeigt das Signal, das von der vorliegenden Erfindung decodiert wird. Zu der Welle ist bei 50 anzumerken, daß kein weiterer Versuch unternommen wird, die Störungen zu decodieren, sondern statt dessen ein separates Fehlersignal E erzeugt wird, das dazu verwendet werden kann, andere Schaltungen zu aktivieren, die versuchen können, das Signal zu rekonstruieren, oder seine erneute Übertragung veranlassen können.
Die Schaltung der vorliegenden Erfindung kann je nach den Erfordernissen und Möglichkeiten des Systems synchron oder asynchron betrieben werden. Bei asynchronem Betrieb benötigen die Schaltungen ein Synchronisierungsprotokoll, wie es zum Beispiel in UARTs verwendet wird. In einem solchen Fall liegt die Takt oder Abtastfrequenz etwa vier- bis achtmal höher als die Frequenz, bei der die Daten gesendet werden.
In synchronen Systemen hat die Taktfrequenz dieselbe Rate wie die Übergänge der Daten. Wie im folgenden deutlich wird, sind in einem synchronen System somit die getakteten Eingaben in der Codierungs- und Decodierungsschaltung an den Systemtakt gekoppelt.
Eine Schaltung zur Erzeugung von S' aus S ist in Fig. 3 gezeigt. Für den Fachmann ist erkennbar, daß auch andere Schaltungen entwickelt werden können, die das für die vorliegende Erfindung erforderliche dreifach redundante codierte Signal ebenfalls erzeugen.
Diese Schaltung umfaßt drei grundlegende Elemente, nämlich die Verzögerungsschaltungen 60 und 61 und die geradzahlige Paritätsschaltung 62. Die Verzögerungsschaltungen 60 und 61 bestehen, wie abgebildet, aus Flipflops vom Typ D. Diese Flipflops vom Typ D funktionieren so, daß das Signal, das ihren D-Eingängen 70 und 72 angeboten wird, bei jedem Taktimpuls zu ihren Ausgängen 71 und 73 übertragen wird. Die beiden Signale werden, gemeinsam mit dem ursprünglichen Signal auf Leitung 74, auf Leitung 75 bzw. 76 der geradzahligen Paritätsschaltung 62 angeboten. Diese Schaltung 62 umfaßt die Exklusiv-ODER-Gatter 64 und 66.
Im Betrieb werden die Flipflops 60 und 61 auf den Anfangswert von S initialisiert. Der zu codierende Impuls oder Übergang auf S geht am Anschluß 63 ein und wird an den Eingang 64a des Exklusiv-ODER-Gatters 64 und an den Eingang 70 des D- Flipflops 60 gekoppelt. Zu Erläuterungszwecken wird davon ausgegangen, daß S anfangs null ist.
Mit dem Vorliegen eines Übergangs von 0 auf 1 am Eingang 63 geht der Ausgang des Exklusiv-ODER-Gatters 64 hoch und zwingt dadurch den Ausgang des Exklusiv-ODER-Gatters 68, ebenfalls hochzugehen, um den ersten Übergang (in diesem Falle von 0 auf 1) dem Anschluß 68 anzubieten.
Nach Eingang einer Takteingabe bei den C-Eingängen der Flipflops 60 bzw. 61 wird die Eins am Eingang 70 des Flipflops 60 zu dessen Ausgang 71 übertragen sowie zum Eingang 72 des Flipflops 61 und zum Eingang 66b des Exklusiv- ODER-Gatters 66. Das Vorliegen der zusätzlichen Eins am Eingang 66b, gemeinsam mit der bereits bestehenden Eins am Eingang 66a des Exklusiv-ODER-Gatters 66 führt dazu, daß dessen Ausgang auf niedrig geht, und löst bei 68 einen Übergang von 1 auf 0 aus, um so den zweiten Übergang zu erzielen.
Beim nächsten Taktimpuls, der bei den C-Anschlüssen der Flipflops 60 und 61 eingeht, wird die Eins am Eingang 72 des Flipflops 61 zu dessen Ausgang 73 sowie zu dem Eingang 64b des Exklusiv-ODER-Gatters 64 übertragen, das dann aufgrund des Vorliegens der zuvor diskutierten Eins an seinem Eingang 64a an seinem Ausgang eine Null erzeugt. Dieser wiederum ist an den Eingang 66a des Exklusiv-ODER-Gatters 66 gekoppelt, das an seinem Eingang 66b noch immer eine Eins hat und daher nun eine Eins ausgibt, um einen weiteren Übergang von Null zu Eins auszulösen. Somit hat ein Übergang von Null zu Eins auf S insgesamt drei Übergänge auf S' erzeugt, d. h. von Null zu Eins, von Eins zu Null und von Null zu Eins in dieser Reihenfolge. Anzumerken ist, daß ein weiterer Taktimpuls keinen weiteren Übergang erzeugt, solange S hoch bleibt, da sich der Zustand am Ausgang der Flipflops 60 und 61 nicht ändert.
Der endliche Automat, der von dem Zustandsdiagramm von Fig. 4 beschrieben wird, kann verwendet werden, um das Signal S aus einem codierten Signal S' wiederherzustellen, wenn S' nicht durch Störungen verändert wurde, und andernfalls ein Fehlersignal zu erzeugen. Der endliche Automat führt keine Wiederherstellungsfunktion durch, sondern erzeugt das Fehlersignal E, so daß andere Schaltungen versuchen können, das Signal wiederherzustellen, zum Beispiel durch eine erneute Übertragung.
Der endliche Automat wird bei 80 auf den Zustand Q0 initialisiert, und S' wird auf 1 initialisiert, wenn der Anfangswert von S 1 ist. Der endliche Automat wird auf den unteren Zustand Q3 initialisiert, und S' wird bei 100 auf 0 initialisiert, wenn der Anfangswert von S 0 ist. Der wiederhergestellte Wert von S ist in dem Zustand Q0 (80) 1, und die beiden fehlerfreien Zustände sind von dort aus erreichbar. Der wiederhergestellte Wert von S ist in dem Zustand Q3 (100) 0, und die beiden fehlerfreien Zustände sind von dort aus ebenfalls erreichbar.
Fig. 4 kann wie folgt erläutert werden. Wird davon ausgegangen, daß der endliche Automat bei 80 (Q0) initialisiert wird, dann geht er über die Schleife 81 zu 80 zurück, wenn er eine weitere Eins empfängt. Wenn ein Übergang zu 0 eingeht, ändert er seinen Zustand bei 82 zu Q1. Wenn der nächste eingehende Pegel eine Null ist, wird ein Fehler zurückgegeben, denn dies bedeutet, daß ein einzelner Übergang vorlag anstatt der drei, die eine fehlerfreie Übertragung anzeigen. Fehler gehen bei 90 zum Zustand Q6.
Wenn statt dessen bei Q1 ein Übergang zu 1 eingeht, liegt noch kein Fehler vor, und der Zustand wird bei 86 nach Q2 verlagert, wo das nächste Signal geprüft wird. Wenn eine Eins eingeht, d. h. wenn kein Übergang vorliegt, und das Signal im oberen Zustand bleibt, dann verlagert sich der Zustand nach Q6 (90). Wenn jedoch ein Übergang zu 0 eingeht, verlagert sich der Zustand nach Q3 (100), so daß eine Ausgabe (decodiertes Signal bei Pegel 0) 0 und ein Fehlersignal bei Pegel 0 zurückgegeben wird. So führen drei Übergänge, nämlich von Eins nach Null (von oben nach unten), von Null nach Eins (von unten nach oben) und wieder von Eins nach Null (von oben nach unten), zur Erzeugung eines einzelnen Ausgabeübergangs von Eins nach Null.
Wenn jedoch der endliche Automat auf Null initialisiert wird (d. h. Zustand Q0 (80)), also eine Null eingegeben wird, oder wenn der endliche Automat wie oben beschrieben bei Eins begonnen hat und sich nun bei 100 in Zustand Q3 befindet, und wenn er noch eine Null empfängt, dann geht er über die Schleife 101 zurück nach 100. Wenn ein Übergang von Null nach Eins eingeht, geht er bei 92 in den Zustand Q4. Wenn der Eingangssignalpegel bei Eins bleibt, wird ein Fehler zurückgegeben, denn dies bedeutet, daß ein einzelner Übergang vorlag anstatt der drei, die eine fehlerfreie Übertragung anzeigen. Fehler gehen bei 90 zum Zustand Q6.
Wenn statt dessen in Zustand Q4 ein Übergang zu 0 eingeht, liegt noch kein Fehler vor, und der Zustand wird bei 94 nach Q5 verlagert, wo das nächste Signal geprüft wird. Wenn eine Null eingeht, d. h. wenn kein Übergang vorliegt, und das Eingangssignal also im unteren Zustand bleibt, dann verlagert sich der Zustand in den Fehlerzustand Q6 (90). Wenn jedoch ein Übergang zu 1 eingeht, erfolgt ein Übergang zu Q0 (80). In diesem Fall wird als Ausgabe eine Eins erzeugt, so daß sich der gewünschte Übergang nach oben ergibt. So führen drei Übergänge, nämlich von Null nach Eins (von unten nach oben) von Eins nach Null (von oben nach unten) und wieder von Null nach Eins (von unten nach oben), zur Erzeugung eines einzelnen Ausgabeübergangs von Null nach Eins, um das ursprüngliche Signal zu rekonstruieren.
Ein endlicher Automat wie der in Fig. 4 gezeigte kann verwendet werden, um mit Hilfe von Standardtechniken eine Schaltung zu erzeugen. Eine solche Schaltung ist in Fig. 5 gezeigt. Anzumerken ist jedoch, daß je nach der Technologie, in der die Redundandzerzeugungs- und Prüfschaltungen implementiert werden, verschiedene Schaltungen entworfen werden können, um dieselbe Funktion mit weniger bzw. einer anderen Logik zu erfüllen.
Fig. 5 zeigt eine Schaltung zur Wiederherstellung von S aus S' gemäß dem endlichen Automaten in Fig. 4.
Die Schaltung in Fig. 5 erfüllt zwei Funktionen: 1) Sie erzeugt ein Fehlersignal, wenn ein Fehler aufgetreten ist, und 2) sie decodiert ein dreifach redundantes Signal S', um S zu erzeugen.
Das Decodieren erfolgt im wesentlichen über die Flipflops vom Typ D 120, 121 und 122.
In der folgenden Erläuterung wird davon ausgegangen, daß beim Einschalten S' bei 0 liegt und die Flipflops 120, 121 und 122 an ihren D-Eingängen und an ihren Ausgängen logische Nullen haben.
Zunächst soll davon ausgegangen werden, daß eine Null am Eingangsanschluß 110 vorliegt, der eine logische Null an das UND-Gatter 114 und das Exklusiv-ODER-Gatter 118 liefert. Da die Flipflops 120, 121 und 122 an ihren Ausgängen Nullen haben, werden den Eingängen 116b des UND-Gatters 116, 132a, 132b und 132c des NICHT-UND-Gatters 132 sowie 134a, 134b und 134c des ODER-Gatters 134 logische Nullen angeboten.
Das NICHT-UND-Gatter 132 erzeugt somit an seinem Ausgang eine Eins. Das ODER-Gatter 134 erzeugt an seinem Ausgang eine Null, und das UND-Gatter 136 erzeugt daher an seinem Ausgang eine Null. Diese Null wird gekoppelt an den invertierenden Eingang 114a des UND-Gatters 114 und an den Eingang 116a des UND-Gatters 116. Das UND-Gatter 114 erzeugt daher an seinem Ausgang eine Null, und das UND-Gatter 116 erzeugt eine Null. Das ODER-Gatter 117 verknüpft diese Signale mit ODER und erzeugt an seinem Ausgang eine Null. Das Signal am Ausgangsanschluß 150 ist nach wie vor Null und bleibt auch bei weiteren Takten Null, denn Nullen am Eingang der Flipflops 120, 121 und 122 werden einfach nach Art einer Eimerkette zum Ausgang 150 übertragen.
Auf ähnliche Weise bietet die Fehlererkennungsschaltung, die aus einem Exklusiv-ODER-Gatter 118, einem UND-Gatter 140, einem ODER-Gatter 142 und einem Flipflop 144 besteht, dem Ausgang 148 eine Null an und zeigt damit, daß kein Fehler vorliegt. Das UND-Gatter 140 hat zwei Nullen an seinem Eingang, um dem Eingang des ODER-Gatters 142 eine Null anzubieten. Das ODER-Gatter 142 empfängt auch eine Null über eine Rückkopplungsschleife vom Ausgang des Flipflops 144, bei dem davon ausgegangen wird, daß er beim Einschalten an seinem Eingangsanschluß und seinem Ausgangsanschluß Nullen hat. Die Fehlerschaltung erzeugt somit stabil Nullen, bis in S' falsche Übergänge auftreten.
Bei einem ersten Übergang von Null zu Eins in S' geht der Eingang 114b des UND-Gatters 114 auf Eins, und sein Ausgang ebenfalls. Der Ausgang des ODER-Gatters 117 geht daher auf Eins, um dem Eingang des Flipflops 120 eine Eins anzubieten. Auf ähnliche Weise empfängt das Exklusiv-ODER-Gatter 118 eine Eins, doch der Ausgang des UND-Gatters 140 bleibt bei Null. Es wird davon ausgegangen, daß die Übergänge auf dem Systemtakt auftreten. Wenn das System bei den C-Eingängen der Flipflops 120, 121, 122 und 144 getaktet wird, wird eine Eins zum Ausgang des Flipflops 120 und dann wiederum zum Eingang 116b des UND-Gatters 116, zum Eingang 132a des NICHT-UND- Gatters 132 und zum Eingang 134a des ODER-Gatters 134 getaktet. Das NICHT-UND-Gatter 132 und das ODER-Gatter 134 erzeugen somit beide Einsen, die in dem UND-Gatter 136 mit UND verknüpft werden. Dieses Signal wiederum wird zu dem invertierenden Eingang 114a des UND-Gatters 114 und zu dem Eingang 116a des UND-Gatters 116 geleitet, die eine Null bzw. eine Eins erzeugen. Am Ausgang des ODER-Gatters 117 wird somit eine Eins erzeugt.
Wenn das eingegebene S' nach dem obigen Takt bei Eins bleibt, zeigt dies an, daß dem vorangegangenen Übergang von Null nach Eins kein Übergang von Eins nach Null folgte. In diesem Fall empfängt in der Fehlererkennungsschaltung das Exklusiv-ODER- Gatter 118 eine Eins und eine Null und gibt somit eine Eins aus. Das UND-Gatter 140 empfängt nun zwei Einsen, um an seinem Ausgang eine Eins zu erzeugen, und dies tut folglich das ODER-Gatter 142 ebenfalls. Der Ausgang bei 144 ändert sich beim nächsten Taktimpuls somit in Eins und bleibt auf diesem Pegel, bis der Flipflop 140 explizit gelöscht wird.
Beim nächsten Taktimpuls wird die Eins am Ausgang des Flipflops 120 zum Ausgang des Flipflops 121 übertragen, und zu den Eingängen 118a des Exklusiv-ODER-Gatters 118, dem Eingang 132b des NICHT-UND-Gatters 132 und dem Eingang 134b des ODER-Gatters 134 ebenfalls. Das NICHT-UND-Gatter 132 erzeugt daher eine Eins. Wenn das Signal S' zu diesem Zeitpunkt 1 ist, wie es für eine korrekte Übertragung erforderlich ist, dann erzeugt das Gatter 118 eine Null, und das UND-Gatter 140 ebenfalls. Wenn S' in diesem Stadium 0 ist, gehen die Ausgänge des Exklusiv-ODER-Gatters 118, des UND-Gatters 140 und des ODER-Gatters 142 hoch und bewirken, daß beim nächsten Übergang auch der Flipflop 144 und der Anschluß 148 hochgehen.
Eine externe Wiederherstellungsschaltung kann verwendet werden, um das Fehleranzeigesignal abzutasten und entsprechende Maßnahmen zu ergreifen. Bei der Wiederherstellung sollten die Ausgänge der Flipflops in den Zustand Q0 oder Q3 zurückgesetzt werden.
Als nächstes soll der Fall betrachtet werden, daß ein gutes Signal S' zu dem Eingang 110 geleitet wird. Wieder soll zu Erläuterungszwecken davon ausgegangen werden, daß alle Flipflops 120, 121 und 122 auf Null gesetzt sind. Wie bereits beschrieben liegt beim ersten Taktimpuls ein Signal Null am Eingang 110 vor, und damit liegen Nullen an den Eingängen und Ausgängen aller Gatter und Flipflops außer am Ausgang des NICHT-UND-Gatters 132 vor, an dessen Ausgang sich eine Eins befindet.
Beim zweiten Taktimpuls geht S' auf Eins, und der Ausgang des UND-Gatters 114 geht auf Eins, wie auch der Ausgang des ODER- Gatters 117, da nur der Ausgang des UND-Gatters 114 auf Eins geht. Der Rest der Schaltung verbleibt an diesem Punkt in demselben Zustand, wird sich jedoch beim nächsten Taktimpuls ändern.
Beim dritten Taktimpuls geht S' auf Null, und die Eins am Ausgang des ODER-Gatters 117 wird in den Flipflop 120 getaktet und erscheint an dessen Ausgang. Daher geht der Eingang 132a des NICHT-UND-Gatters auf Eins, und sein Ausgang bleibt auf Eins. Der Eingang 134a des ODER-Gatters 134 und sein Ausgang gehen auf Eins, und der Ausgang des UND-Gatters 136 geht ebenfalls auf Eins. Dieses bietet dann den Eingängen 114a und 116a des UND-Gatters 114 bzw. 116 eine Eins an.
Beim vierten Taktimpuls geht S' auf Eins zurück. Die Eins am Ausgang des Flipflops 120 wird zum Ausgang des Flipflops 121 und auch wieder zurück zum Flipflop 120 getaktet. Der Ausgang des UND-Gatters 114 bleibt auf Null, und das UND-Gatter 116 bleibt auf Eins. Die Ausgänge des ODER-Gatters 134 und des NICHT-UND-Gatters 132 bleiben auf Eins, wie auch der Ausgang des UND-Gatters 136.
Beim fünften Taktimpuls wird davon ausgegangen, daß keine Veränderung bei S' eintritt, d. h. daß S' auf Eins bleibt. Die Eins am Ausgang des Flipflops 121 jedoch wird zum Ausgang des Flipflops 122 getaktet. Dieses Signal wird zum Anschluß 150 geleitet, und dies zeigt einen Übergang von Null auf Eins im decodierten Ausgangssignal S an. Die Eingänge der Flipflops 120 und 121 empfangen Einsen, und ihre Ausgänge bleiben auf Eins. Die Ausgänge des Rests der Schaltung bleiben unverändert, da keine Änderung in S' eingetreten ist.
Der dreifache Übergang wurde somit korrekt in den einfachen Übergang des ursprünglichen Signals decodiert.

Claims

1. Ein Verfahren zur Erkennung vorübergehender Fehler auf einer Leitung zwischen einem Empfänger und einem Sender, das folgende Schritte umfaßt:

Liefern einer vorbestimmten Zahl von Ausgangsübergängen im Signalpegel für jeden Eingangsübergang bei dem Sender, wobei diese Zahl ungerade und größer als Eins ist;

Erkennen der Ausgangsübergänge beim Empfänger;

Erzeugen eines einzelnen Übergangs bei dem Empfänger nach Eingang der vorbestimmten Zahl von Übergängen bei dem Empfänger; und

Erkennen eines Fehlers und Liefern eines ihn anzeigenden Signals nach Eingang von weniger als und mehr als der vorbestimmten Zahl von Übergängen.

2. Das Verfahren gemäß Anspruch 1, wobei die vorbestimmte Zahl drei ist.

3. Gerät zur Erkennung vorübergehender Fehler auf einer Leitung, umfassend:

Eingangsmittel zum Empfang eines Signals;

Codierermittel, die an die Eingangsmittel gekoppelt sind, zur Erzeugung einer vorbestimmten Zahl von Ausgangsübergängen für jeden Übergang, der von diesen empfangen wird, und zur Lieferung eines Ausgangssignals, das sie vertritt, wobei diese Zahl ungerade und größer als Eins ist;

Decodierermittel zum Empfang des Ausgangssignals der Codierermittel und zur Lieferung eines einzelnen Übergangs für jede vorbestimmte Zahl von Übergängen, die von diesen empfangen werden; und

Fehlererkennungsmittel, die zum Empfang des Ausgangssignals der Codierermittel adaptiert sind, und zur Erzeugung eines Fehlersignals nach Eingang von weniger als und mehr als der vorbestimmten Zahl von Übergängen.

4. Das Gerät gemäß Anspruch 3, wobei die vorbestimmte Zahl drei ist.

5. Das Gerät gemäß Anspruch 4, wobei die Codierermittel umfassen:

erste Flipflopmittel (60), die an die Eingangsmittel gekoppelt sind, zum Empfang eines Signals (S) von dort und zum Empfang eines Taktsignals, wobei die Flipflopmittel des weiteren einen Ausgangsanschluß (71) haben und das empfangene Signal nach dem Empfang eines Taktsignals zu dem Ausgangsanschluß übertragen;

zweite Flipflopmittel (61), die an den Ausgangsanschluß des ersten Flipflops gekoppelt sind, zum Empfang eines Signals von dort und zum Empfang eines Taktsignals, wobei die zweiten Flipflopmittel des weiteren einen Ausgangsanschluß (73) haben und das empfangene Signal nach dem Empfang eines Taktsignals zu dem Ausgangsanschluß übertragen;

ein erstes Exklusiv-ODER-Gatter (64) mit ersten (64a) und zweiten (64b) Eingangsanschlüssen und einem Ausgangsanschluß, wobei der erste Eingangsanschluß an die Eingangsmittel gekoppelt ist und der zweite Eingangsanschluß an den Ausgangsanschluß (73) der zweiten Flipflopmittel gekoppelt ist;

ein zweites Exklusiv-ODER-Gatter (66) mit ersten (66a) und zweiten (66b) Eingangsanschlüssen und einem Ausgangsanschluß (68), wobei der erste Eingangsanschluß an den Ausgangsanschluß des ersten Exklusiv-ODER-Gatters (64) gekoppelt ist und der zweite Eingangsanschluß an den Ausgangsanschluß (71) der ersten Flipflopmittel gekoppelt ist; und

Ausgangsmittel, die an den Ausgangsanschluß des zweiten Exklusiv-ODER-Gatters gekoppelt sind, zum Empfang des codierten Signals (S').

6. Das Gerät gemäß Anspruch 4, wobei die Decodierermittel umfassen:

Eingangsmittel zum Empfang des codierten Signals (S');

ein erstes UND-Gatter (114) mit einem invertierenden Eingangsanschluß (114a), einem nicht-invertierenden Eingangsanschluß (114b) und einem Ausgangsanschluß, wobei der nicht-invertierende Eingangsanschluß (114b) an die Eingabemittel gekoppelt ist;

ein zweites UND-Gatter (116) mit ersten (116a) und zweiten (116b) Eingangsanschlüssen und einem Ausgangsanschluß;

ein erstes ODER-Gatter (117) mit ersten (117a) und zweiten (117b) Eingangsanschlüssen und einem Ausgangsanschluß, wobei der erste Eingangsanschluß des ersten ODER-Gatters an den Ausgangsanschluß des ersten UND-Gatters gekoppelt ist und der zweite

Eingangsanschluß des ersten ODER-Gatters an den Ausgangsanschluß des zweiten UND-Gatters gekoppelt ist;

erste Flipflopmittel (120), die an den Ausgangsanschluß des ersten ODER-Gatters gekoppelt sind, zum Empfang eines Signals von dort und zum Empfang eines Taktsignals, wobei die ersten Flipflopmittel des weiteren einen Ausgangsanschluß haben und das empfangene Signal nach dem Empfang eines Taktsignals zu dem Ausgangsanschluß übertragen und wobei der zweite Eingangsanschluß des zweiten UND-Gatters an den Ausgangsanschluß des ersten Flipflops gekoppelt ist;

zweite Flipflop-Mittel (121), die an den Ausgangsanschluß des ersten Flipflops gekoppelt sind, zum Empfang eines Signals von dort und zum Empfang eines Taktsignals, wobei die zweiten Flipflopmittel des weiteren einen Ausgangsanschluß haben und das empfangene Signal nach dem Empfang eines Taktsignals zu dem Ausgangsanschluß übertragen;

dritte Flipflop-Mittel (122), die an den Ausgangsanschluß der zweiten Flipflopmittel gekoppelt sind, zum Empfang eines Signals von dort und zum Empfang eines Taktsignals, wobei die dritten Flipflopmittel des weiteren einen Ausgangsanschluß (150) haben und das empfangene Signal nach dem Empfang eines Taktsignals zu dem Ausgangsanschluß übertragen;

ein erstes NICHT-UND-Gatter (132) mit ersten (132a), zweiten (132b) und dritten (132c) Eingangsanschlüssen und einem Ausgangsanschluß, wobei der erste Eingangsanschluß an den Ausgangsanschluß der ersten Flipflopmittel (120) gekoppelt ist, der zweite Eingangsanschluß an den Ausgangsanschluß der zweiten Flipflopmittel (121) gekoppelt ist und der dritte Eingangsanschluß an den Ausgangsanschluß der dritten Flipflopmittel (122) gekoppelt ist;

ein zweites ODER-Gatter (134) mit ersten (134a), zweiten (134b) und dritten (134c) Eingangsanschlüssen und einem Ausgangsanschluß, wobei der erste Eingangsanschluß an den Ausgangsanschluß der ersten Flipflopmittel (120) gekoppelt ist, der zweite Eingangsanschluß an den Ausgangsanschluß der zweiten Flipflopmittel (121) gekoppelt ist und der dritte Eingangsanschluß an den Ausgangsanschluß der dritten Flipflopmittel (122) gekoppelt ist; und

ein drittes UND-Gatter (136) mit ersten (136a) und zweiten (136b) Eingangsanschlüssen und einem Ausgangsanschluß, wobei der erste Eingangsanschluß an den Ausgangsanschluß des ersten NICHT-UND-Gatters (132) gekoppelt ist und der zweite Eingangsanschluß an den Ausgangsanschluß des zweiten ODER-Gatters (134) gekoppelt ist, und wobei der Ausgangsanschluß des dritten UND-Gatters an den invertierenden Eingang (114a) des ersten UND-Gatters und an den ersten Eingangsanschluß (116a) des zweiten UND-Gatters gekoppelt ist;

wodurch bei dem Ausgangsanschluß (150) des dritten Flipflops das decodierte Ausgangssignal (S) erzeugt wird.

Das Gerät gemäß Anspruch 6, wobei die Fehlererkennungsmittel umfassen:

ein Exklusiv-ODER-Gatter (118) mit ersten (118a) und zweiten (118b) Eingangsanschlüssen und einem Ausgangsanschluß, wobei der zweite Eingangsanschluß an die Eingangsmittel gekoppelt ist und der erste Eingangsanschluß an den Ausgangsanschluß des zweiten Flipflopmittels (121) gekoppelt ist;

ein viertes UND-Gatter (140) mit ersten (140a) und zweiten (140b) Eingangsanschlüssen und einem Ausgangsanschluß, wobei der zweite Eingangsanschluß an den Ausgangsanschluß des Exklusiv-ODER-Gatters (118) gekoppelt ist und der erste Eingangsanschluß des vierten UND-Gatters an den Ausgangsanschluß des dritten UND- Gatters (136) gekoppelt ist;

ein drittes ODER-Gatter (142) mit mit ersten (142a) und zweiten (142b) Eingangsanschlüssen und einem Ausgangsanschluß, wobei der zweite Eingangsanschluß des dritten ODER-Gatters an den Ausgangsanschluß des vierten UND-Gatters (140) gekoppelt ist; und

ein viertes Flipflopmittel (144) mit einem Eingangsanschluß und einem Ausgangsanschluß, wobei der Ausgang an den ersten Eingangsanschluß (142a) des dritten ODER-Gatters gekoppelt ist und der Eingangsanschluß des vierten Flipflops an den Ausgangsanschluß des dritten ODER-Gatters (142) gekoppelt ist;

wodurch bei dem Ausgangsanschluß (148) des vierten Flipflops die Erkennung eines Fehlers (E) in einem Signal angezeigt wird.

8. Gerät zur Erkennung vorübergehender Fehler auf einer Signalleitung zwischen einen Sender und einem Empfänger in einem System, das nur Signalleitungen zwischen dem Sender und Empfänger hat, wobei das Gerät umfaßt:

Eingabemittel zum Empfang eines Signals; Codierermittel, die an die Eingangsmittel gekoppelt sind, zur Erzeugung einer vorbestimmten Zahl von Ausgangsübergängen für jeden Übergang, der von diesen empfangen wird, und zur Lieferung eines Ausgangssignals, das sie vertritt, wobei diese Zahl ungerade und größer als Eins ist;

9. Das Gerät gemäß Anspruch 8, wobei die vorbestimmte Zahl drei ist.