DE4038596C2 - Verfahren und Vorrichtung zur Fehlererkennung bei der Datenübertragung - Google Patents
Verfahren und Vorrichtung zur Fehlererkennung bei der DatenübertragungInfo
- Publication number
- DE4038596C2 DE4038596C2 DE19904038596 DE4038596A DE4038596C2 DE 4038596 C2 DE4038596 C2 DE 4038596C2 DE 19904038596 DE19904038596 DE 19904038596 DE 4038596 A DE4038596 A DE 4038596A DE 4038596 C2 DE4038596 C2 DE 4038596C2
- Authority
- DE
- Germany
- Prior art keywords
- word
- data
- exclusive
- transmission
- data words
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren und eine Vorrichtung zur
Fehlerkennung bei der Übertragung von Datenwörtern über einen Kanal
mit parallelen Leitungen, auf denen die Stellen jeweils eines Worts
gleichzeitig übertragen werden.
Ein derartiges Verfahren ist bei der Übertragung von Daten in Blöcken
bekannt (GABLER, H.: "Grundlagen der Text- und Datenübermittlung", Bd.
21, Heidelberg, R. v. Decker's Verlag, G. Schenk, 1989, S. 166, 167). Für die
übertragenen Blöcke kann eine Querparitätsprüfung eine
Längsparitätsprüfung oder eine zyklische Blockprüfung eingesetzt werden,
um Fehler bei der Übertragung zu erkennen und gegebenenfalls
Einfachfehler zu korrigieren.
Bei der Übertragung von Daten auf parallelen Kanälen, z. B. einem Bus,
wird zur Sicherung die Längs- und Querparität erzeugt. Die parallele
Übertragung ist häufig taktgebunden, wobei der Takt auf einer gesonderten
Leitung bzw. einem gesonderten Kanal übertragen wird. Der zeitweilige
Ausfall des Takts kann Fehler hervorgerufen, die durch die Längs- und
Querparitätsprüfung nicht erkannt werden können.
Bekannt ist auch die serielle Datenübertragung in Blöcken, denen
fortlaufende Nummern zugeordnet sind. Mittels der Blocknummern wird die
Datenübertragung synchronisiert. Die Blocknummern enthalten keine
Informationen über die im jeweiligen Block übertragenen Daten. Die Blöcke
werden anhand ihrer Blocknummern identifiziert. Für die Feststellung von
Fehlern ist ein Paritätskontrollzeichen vorgesehen. Ein Taktfehler bei der
Übertragung muß sich weder auf die Blocksynchronisation fehlerhaft
auswirken noch zu einer Abweichung zwischen dem übertragenen und dem
im Empfänger gebildeten Paritätskontrollzeichen führen, so daß Taktfehler
nicht zuverlässig erkannt werden können (DE-OS 15 37 467).
Bei der betrieblichen Überwachung von aus Lichtwellenleitern bestehenden
Übertragungsstrecken, auf denen Datenblöcke übertragen werden, ist es
bekannt, jedem Datenblock ein Prüfbit hinzuzufügen, die Prüfbits alle an
den gleichen Positionen den Datenblöcken und Prüfbits mit
unterschiedlichen binären Informationen zu verwenden (DE 33 42 638 C2).
Der Erfindung liegt die Aufgabe zugrunde, für einen Kanal mit parallelen
Leitungen, auf denen die Stellen jeweils eines Datenworts gleichzeitig
übertragen werden, ein Verfahren sowohl zur Erkennung von Taktfehlern
als auch zur Erkennung von Fehlern, die sich auf die Parität der
Datenwörter auswirken, zu entwickeln.
Die Aufgabe wird für ein Verfahren der eingangs beschriebenen Gattung erfindungsgemäß dadurch gelöst, daß das
Längsparitätsprüfwort mit der Zahl der übertragenen Datenworte zu einem
Prüfwort vereinigt wird, das zum Empfänger übertragen und in diesem mittels
einem aus der Zahl der Datenworte gewonnenen Prüfwort verglichen wird. Mit
diesem Verfahren können auch Fehler festgestellt werden, die durch Ausfall
oder Unterbrechung des Takts hervorgerufen werden. Der für die
Taktfehlererkennung notwendige Aufwand ist gering. Die Sicherheit vor
unerkannter Weiterverarbeitung fehlerhafter Wörter wird erhöht. Ein eigenes
Längsparitätsprüfwort ist nicht erforderlich. Der Datensicherungsteil der
übertragenen Nachricht wird deshalb nicht länger.
Insbesondere wird aus den Längsparitätsprüfworten in Exklusiv-Oder-
Verknüpfung mit der Zahl der Datenworte das Prüfwort gebildet. Die Prüfung
erkennt Fehler in bezug auf die Zahl und den Inhalt der Datenworte. Der
Ausfall von Taktflanken oder die Vervielfachung von Taktflanken kann auf
einfache Weise erkannt werden.
Eine Vorrichtung zur Durchführung des oben beschriebenen Verfahrens besteht
erfindungsgemäß darin, daß zur Bildung des Prüfworts in einem Sender und einem
Empfänger für die Datenwörter jeweils ein Zähler vorgesehen ist, dessen Ausgänge jeweils an
Exklusiv-Oder-Glieder gelegt sind, deren zweite Eingänge je an eine
Anordnung zur Bildung der Längsparität angeschlossen sind. Bei dieser
Anordnung entspricht die Periode des Takts der Dauer der Übertragung eines
Worts, von dem während dieser Zeit auf jeder parallelen Leitung nur je ein
Bit übertragen werden kann.
Im Empfänger sind vorzugsweise die Ausgänge der Exklusiv-Oder-Glieder an
Eingänge eines NOR-Glieds angeschlossen, das den Dateneingang eines D-
Flipflop speist, dessen Takteingang von einem für die Dauer der Übertragung
aktiven Signal beaufschlagt wird, wobei der Ausgang des D-Flipflops im
Fehlerfall ein binäres Signal abgibt. Für die Fehlererkennung ist nur ein
geringer Aufwand notwendig.
Die Erfindung wird im folgenden anhand eines in einer Zeichnung
dargestellten Ausführungsbeispiels näher beschrieben, aus dem sich weitere
Einzelheiten, Merkmale und Vorteile ergeben.
Es zeigen
Fig. 1 ein Blockschaltbild einer in einem Sender vorgesehenen Anordnung zur
Erzeugung eines Prüfworts,
Fig. 2 ein detailliertes Schaltbild der Anordnung gemäß Fig. 1,
Fig. 3 ein Schaltbild einer im Empfänger vorgesehenen Anordnung zur Prüfung
des korrekten Empfangs,
Fig. 4 ein Diagramm des zeitlichen Verlaufs von Signalen auf parallelen
Leitungen zwischen Sender und Empfänger und im Empfänger.
Ein Sender 1 enthält ein Sendeteil 1a, das Daten auf einem parallelen Bus 2
erzeugt, dessen Anzahl paralleler Leitungen mit n bezeichnet ist. Das
Sendeteil 1a gibt auf Steuerleitungen 3, jeweils ein Taktsignal (CLK) und
ein das Vorliegen einer Übertragung anzeigendes Signal (Busy) aus. Die
beiden Leitungen sind durch den Hinweis 2 an der Leitung 3 gekennzeichnet.
Alle Busleitungen Do bis Dn-1 sind, wie in Fig. 1 dargestellt, mit einem
Prüfworterzeuger 4 verbunden, der ausgangsseitig mit einer Anzahl von n-
Leitungen an einen Multiplexer 5 angeschlossen ist, dessen andere Eingänge
direkt an das Sendeteil 1a gelegt sind. Der Multiplexer 5 wird von einem
Steuersignal, das sich auf das Prüfwort bezieht, auf den Prüfworterzeuger 4
geschaltet. Nach dem Multiplexer 5 ist ein Querparitätserzeuger 6 mit den n-
Busleitungen verbunden.
Der Prüfworterzeuger 4 hat den in Fig. 2 dargestellten Aufbau. Auf den
Datenleitungen Do, D1, D2 . . . Dn-1 des Busses 2 werden Datenwörter
nacheinander in der durch die Taktimpulse auf einer Busleitung 7
vorgegebenen Frequenz übertragen. Zur Fehlerüberwachung sind
Blockprüfzeichen vorgesehen. Die Datenübertragung hat z. B. die Struktur
eines "Rahmens" mit einem Datenkörper, der die Nachricht beinhaltet und
einem Datensicherungsteil. Zur Sicherung der Daten ist bei der in Fig. 1 und
2 dargestellten Anordnung ein Prüfwort vorgesehen, das für jede Datenleitung
Do bis Dn-1 ein Prüfbit enthält. Die Erzeugung der Prüfbits für jede
Datenleitung Do- Dn-1 geschieht mit gleich aufgebauten Schaltungen, von
denen nur die für die Datenleitung Do im einzelnen in Fig. 2 dargestellt und
beschrieben ist. Die Datenleitung Do ist mit einem Eingang eines Exklusiv-
Oder-Glieds 8 verbunden, dessen Ausgang an den Dateneingang "D" eines D-
Flipflops 9 angeschlossen ist, das durch positive Signalflanken triggerbar
und mit dem Takteingang an die Leitung 7 gelegt ist.
Der nichtinvertierte Ausgang "Q" des Flipflops 9 ist an den Dateneingang
eines weiteren D-Flipflops 10 gelegt, das durch negative Signalflanken
triggerbar und ebenfalls mit seinem Takteingang an die Leitung 7
angeschlossen ist. Die Rücksetzeingänge beider Flipflops 9, 10 sind mit
einer Leitung 11 verbunden, auf der bei Vorliegen einer Übertragung ein
entsprechendes Steuersignal auftritt. Mit dem Exklusiv-Oder-Glied 8 und den
Flipflops 9, 10 wird ein Längsparitätsprüfwort erzeugt.
Am nichtinvertierten Ausgang "Q" des Flipflops 10, der auf den zweiten
Eingang des Exklusiv-Oder-Glieds 8 rückgekoppelt ist, entsteht das
Längsparitätsbit für die nacheinander auf der Datenleitung Do übertragenen
Daten der Stelle der Wörter, der die Leitung Do zugeordnet ist.
Beispielsweise ist die Datenleitung Do für die Übertragung der ersten Stelle
mit der binären Wertigkeit 1 bzw. 0 bestimmt. Für die Datenleitungen D1,
D2 . . . Dn-1 sind gleich aufgebaute Schaltungen zur Erzeugung eines
Längsparitätsbits vorgesehen. Diese Schaltungen sind in Fig. 2 generell mit
12 bezeichnet.
Die Erzeugung der Längsparitätsbits hängt unter anderem von der
Taktimpulsfolge ab. Bei Ausfall oder Unterbrechung der Taktimpulsfolge auf
dem Bus ergibt sich eine falsche Längsparität. Um den Ausfall eines oder
mehrerer Taktsignale erkennen zu können, ist eine weitere Anordnung für die
Einbeziehung der Taktsignale in das Prüfwort vorgesehen. Ein Zähler 13 ist
mit seinem Zähleingang an die Leitung 7 und mit seinem Rücksetzeingang an
die Leitung 11 angeschlossen. Die Zählerkapazität des Zählers 13 ist auf die
maximale vorgesehene Zahl von in einem Rahmen übertragbaren Daten
eingestellt. Die Ausgänge des Zählers 13 sind an ein Exklusiv-Oder-Glied 14
und an weitere Exklusiv-Oder-Glieder 15, 16, 17 angeschlossen, die pro
Leitung Do, D1 . . . Dn-1 vorgesehen sind. Der Ausgang des Flipflops 10 ist mit
einem Eingang des Exklusiv-Oder-Glieds 14 verbunden, dessen Ausgang an einen
Eingang des Multiplexers 5 angeschlossen ist, dessen Ausgang die
Datenleitung Do speist. Der zweite Eingang des Multiplexers 5 ist mit einer
der Leitung D1 entsprechenden Leitung verbunden.
Der ein Exklusiv-Oder-Glied aufweisende Querparitätserzeuger 6 ist mit
seinen Eingängen an die Ausgänge des Multiplexers 5 angeschlossen und
erzeugt für jedes übertragene Wort ein Querparitätsbit.
Auf den Datenleitungen wird beispielsweise die folgende Anzahl von Worten
übertragen, die sich in Form einer Matrix darstellen lassen:
d₀₁, d₀₂ . . . d₀m L₀
d₁₁, d₁₂ . . . d₁m L₁
. . . .
. . . .
. . . .
dn₁, dn₂ . . . dnm Ln
Q₁, Q₂ . . . Qm Qm+1
d₁₁, d₁₂ . . . d₁m L₁
. . . .
. . . .
. . . .
dn₁, dn₂ . . . dnm Ln
Q₁, Q₂ . . . Qm Qm+1
Mit d sind die Bits der einzelnen Stellen bezeichnet. Die Indizes m und n
geben die zeitliche Reihenfolge und die Reihenfolge auf den Leitungen an.
Mit L sind die Prüfbits und mit Q die Querparitätsbits bezeichnet. Die
Indizes der Prüf- und Querparitätsbits beziehen sich auf die verschiedenen
Leitungen.
Die Bildung der Querparität geschieht nach folgender Beziehung:
QK = d₀K + d₁K + . . . dnk,
worin mit + die Exklusiv-Oder-Verknüpfung und mit dem Index K die
einzelnen Wörter bezeichnet sind.
In einem Empfänger 18 ist an die Datenleitungen Do bis Dn-1 jeweils die
Anordnung 4 zur Erzeugung der Prüfbits und eine Anordnung für die
Querparitätsbits angeschlossen. Die Querparität wird mit einem Exklusiv-
Oder-Glied 19 erzeugt. Der Prüfworterzeuger ist in gleicher Weise wie im
Sender 1 mit den Leitungen 7, 11 verbunden. Das Prüfwort selbst wird im
Empfänger 18 nicht vom Zähler berücksichtigt. Dies kann durch geeignete
schaltungstechnische Maßnahmen erfolgen, in dem der erste Takt vom Zähler
13 ausgeblendet wird oder vom Ausgang des Zählers der Wert eins subtrahiert
wird. In Fig. 3 ist dies schematisch durch einen Subtrahierer 30 im
Prüfworterzeuger 4 dargestellt.
Die Ausgänge des Prüfworterzeugers 4 sind an Eingänge eines Nor-Glieds 20
angeschlossen, dessen Ausgang den Dateneingang eines D-Flipflops 21 speist.
Das Flipflop 21 ist mit seinem Takteingang an die Leitung 11 gelegt und wird
mit positiven Flanken getriggert.
Für jede Leitung Do bis Dn-1 wird ein Prüfbit nach folgender Beziehung
erzeugt:
Li = (di₁ + di₂ . . . + dim) + Mi.
Hierin bedeuten i der Index für die jeweilige Leitung, die Indizes 1, 2, m
die Reihenfolge der Bits der Wörter, + die Exklusiv-Oder-Verknüpfung und
m der Zählstand des Zählers 13. Mi ist das i-te Bit des Zählers 13.
Die Fig. 4 zeigt ein Signal 22 auf der Leitung 11, das zum Zeitpunkt t₁
einen niedrigen Pegel annimmt, der die Übertragung der Daten (inklusive
Längsprüfwert) kennzeichnet. Während des niedrigen Pegels des Signals 22
treten auf der Leitung 7 Taktimpulse 23 auf. Zugleich werden synchron zu den
Taktimpulsen 23 Datenwörter 24, 25, 26 auf den Leitungen mit ihren Stellen
parallel übertragen.
Das Signal 27 am Ausgang des NOR-Glieds 20 geht zu Beginn auf einen
niedrigen Pegel über und behält diesen während der Übertragung bei, bis sich
mit der abschließenden Übertragung des Längsparitätsworts ein hoher Pegel
einstellt (bei Korrektur Übertragung). Mit 28 ist in Fig. 4 das
Kontrollsignal im Empfänger bezeichnet, das den korrekten Abschluß der
Datenübertragung, z. B. durch eine logische "1", kennzeichnet.
Wenn ein Fehler bei der Übertragung auftritt oder eine bzw. mehrere
Taktflanken verloren gehen, bleibt das Signal 27 am Ende der Übertragung,
d. h. nach dem Zeitpunkt t₂ auf niedrigem Pegel, was mittels des Flipflops 21
abgespeichert und gemeldet wird, indem z. B. ein Alarm erzeugt oder eine
Wiederholung der Übertragung durchgeführt wird.
Mit der oben beschriebenen Anordnung wird folgendes Verfahren durchgeführt:
Der Sender 1 kombiniert das Längsparitätswort mit der Zahl der übertragenen
Datenworte zu einem neuen Prüfwort mit einer bitweisen Exklusiv-Oder-
Verknüpfung. Der Empfänger 18 kennt durch den Übertragungsprozeß diese Zahl
und bildet das Prüfwort durch eine Exklusiv-Oder-Verknüpfung. Das im
Empfänger 18 gebildete Prüfwort wird mit dem empfangenen verglichen. Die
Prüfung stellt nur dann keinen Fehler fest, wenn sowohl die Zahl als auch
die Inhalte der Datenworte korrekt sind. Insbesondere ist auch der Ausfall
von Taktflanken feststellbar. Die Hamming-Distanz ist 4.
Claims (5)
1. Verfahren zur Fehlererkennung bei der Übertragung von Datenwörtern über
einen Kanal mit parallelen Leitungen, auf denen die Stellen jeweils
eines Worts gleichzeitig übertragen werden,
dadurch gekennzeichnet,
daß ein Längsparitätsprüfwort mit der Zahl der übertragenen Datenworte
zu einem Prüfwort vereinigt wird, das zum Empfänger übertragen und in
diesem mittels einem aus der Zahl der Datenworte und einem
Längsparitätsprüfwort gebildeten Prüfwort verglichen wird.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß aus den Längsparitätsprüfworten in Exklusiv-Oder-Verknüpfung mit
der Zahl der Datenworte das Prüfwort gebildet wird.
3. Vorrichtung zur Fehlererkennung bei der Übertragung von
Datenwörtern über einen Kanal mit parallelen Leitungen, auf denen die
Stellen jeweils eines Worts gleichzeitig übertragen werden, zur
Durchführung des Verfahrens nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß zur Bildung des Prüfworts in einem Sender (1) und einem
Empfänger (18) für die Datenwörter jeweils ein Zähler (13) vorgesehen
ist, dessen Zähleingang von Taktsignalen beaufschlagbar ist, deren
Periode die Übertragung eines Worts bestimmt, und daß die Ausgänge
des Zählers (13) je an Exklusiv-Oder-Glieder (14, 15, 16, 17) gelegt
sind, von denen je ein weiterer Eingang an eine Anordnung zur
Bildung der Längsparität angeschlossen ist.
4. Vorrichtung nach Anspruch 3,
dadurch gekennzeichnet,
daß im Sender (1) die Ausgänge der Exklusiv-Oder-Glieder (14, 15, 16,
17) über einen Multiplexer (5), der in Abhängigkeit von einem
Steuersignal für die Längsparität auf die Exklusiv-Oder-Glieder (14,
15, 16, 17) oder unmittelbar auf die parallelen Leitungen des Kanals
eingestellt wird, an die parallelen Leitungen (Do...Dn-1) des Kanals
anlegbar sind.
5. Vorrichtung nach Anspruch 3 oder 4,
dadurch gekennzeichnet,
daß im Empfänger (18) die Ausgänge der Exklusiv-Oder-Glieder je an
Eingänge eines NOR-Glieds (20) angeschlossen sind, dessen Ausgang, an
dem im Fehlerfalle ein Signal erzeugt wird, mit einem taktgesteuerten
Flipflop (21) verbunden ist, dessen Takteingang an eine während der
Datenübertragung ein dieser zugeordnetes Signal führende Leitung (11)
angeschlossen ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904038596 DE4038596C2 (de) | 1990-12-04 | 1990-12-04 | Verfahren und Vorrichtung zur Fehlererkennung bei der Datenübertragung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904038596 DE4038596C2 (de) | 1990-12-04 | 1990-12-04 | Verfahren und Vorrichtung zur Fehlererkennung bei der Datenübertragung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4038596A1 DE4038596A1 (de) | 1992-06-17 |
DE4038596C2 true DE4038596C2 (de) | 1993-12-23 |
Family
ID=6419538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19904038596 Expired - Fee Related DE4038596C2 (de) | 1990-12-04 | 1990-12-04 | Verfahren und Vorrichtung zur Fehlererkennung bei der Datenübertragung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4038596C2 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW436671B (en) * | 1998-03-25 | 2001-05-28 | Siemens Ag | Automation system |
DE102008049662B4 (de) | 2008-09-30 | 2012-07-12 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Prüfen einer asynchronen Übertragung von Steuersignalen |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3473150A (en) * | 1966-08-10 | 1969-10-14 | Teletype Corp | Block synchronization circuit for a data communications system |
DE3342638A1 (de) * | 1983-11-25 | 1985-06-05 | kabelmetal electro GmbH, 3000 Hannover | Verfahren zur betrieblichen ueberwachung von digitalen uebertragungsstrecken |
-
1990
- 1990-12-04 DE DE19904038596 patent/DE4038596C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE4038596A1 (de) | 1992-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2919976C3 (de) | Verfahren zum Ausführen einer Zurückschleif-Prüfung in einem Datenübertragungssystem | |
DE69531817T2 (de) | Steuereinrichtung mit Fehlersicherheitsfunktion | |
DE3238157C2 (de) | Schaltungsanordnung zum Ermitteln der Synchronisierung von Eingangs-Datenblöcken | |
DE2644733A1 (de) | Verfahren und vorrichtung zum direkten ueberpruefen des fehlerfreien betriebs von speichern bei der sequentiellen datenverarbeitung | |
DE2607433A1 (de) | Digitaler korrelationsempfaenger | |
DE2460263A1 (de) | Schaltungsanordnung zum korrigieren des schlupffehlers in datenuebertragungssystemen unter verwendung von zyklischen codes | |
DE2536625C2 (de) | Paritätsprüfschaltung für ein binär zählendes Register | |
EP0374303B1 (de) | Verfahren zur individuellen Überwachung von Übertragungsabschnitten einer Nachrichtenübertragungsstrecke und Vorrichtung zur Durchführung des Verfahrens | |
DE2053836C3 (de) | Anordnung zur Korrektur von Fehlerbündeln in binär codierten Datengruppen | |
DE4038596C2 (de) | Verfahren und Vorrichtung zur Fehlererkennung bei der Datenübertragung | |
DE2641700A1 (de) | Taktueberwachung in digitalsystemen | |
EP0887651A2 (de) | Verfahren und Schaltungsanordnung zur Lokalisierung eines Kurzschluss oder Kabelbruchs in einem Bus-System | |
DE3105120A1 (de) | Regenerator mit coderegel-verletzungspruefer | |
DE3441227C2 (de) | ||
DE2036954B2 (de) | ||
EP0160748B1 (de) | Codefehlereinblendung in digitale übertragungssignale | |
DE2902133C3 (de) | Verfahren und Vorrichtung zur Übertragung binär-codierter Datenworte | |
DE3342638C2 (de) | ||
DE2851851C2 (de) | Verfahren zur Umformung und Übertragung von digitalen Signalen und Anordnung zur Durchführung des Verfahrens | |
DE3605359C2 (de) | Rechnersystem mit mehreren Rechnern | |
DE2606669C2 (de) | Verfahren zum Testen digitaler Systeme und Vorrichtung zur Durchführung des Verfahrens | |
DE2624101C3 (de) | Decodierverfahren für einen HDB-Decoder | |
DE2014645B2 (de) | Fehlerortungsverfahren für unbemannte Zwischenverstärkerstellen in PCM-Übertragungssystemen | |
DE3210299C2 (de) | ||
DE4111176C1 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8120 | Willingness to grant licenses paragraph 23 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |