DE10344340B4 - 31/34 Trelliscode mit geringer Fehlerausbreitung - Google Patents

31/34 Trelliscode mit geringer Fehlerausbreitung Download PDF

Info

Publication number
DE10344340B4
DE10344340B4 DE10344340A DE10344340A DE10344340B4 DE 10344340 B4 DE10344340 B4 DE 10344340B4 DE 10344340 A DE10344340 A DE 10344340A DE 10344340 A DE10344340 A DE 10344340A DE 10344340 B4 DE10344340 B4 DE 10344340B4
Authority
DE
Germany
Prior art keywords
bit
codewords
decoding
codeword
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10344340A
Other languages
English (en)
Other versions
DE10344340A1 (de
Inventor
Jonathan Los Gatos Ashley
William G. Thornton Bliss
Razmik San Jose Karabed
Kaichi San Jose Zhang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of DE10344340A1 publication Critical patent/DE10344340A1/de
Application granted granted Critical
Publication of DE10344340B4 publication Critical patent/DE10344340B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0059Convolutional codes
    • H04L1/006Trellis-coded modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00Conversion of the form of the representation of individual digits
    • H03M5/02Conversion to or from representation by pulses
    • H03M5/04Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145Conversion to or from block codes or representations thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0054Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms

Abstract

Vorrichtung, umfassend:
ein Codierungssystem, das 32-Bit-Eingangswörter zu 34-Bit-Codewörtern mit gerader Parität codieren kann, wobei die Codewörter mindestens neun Einsen aufweisen und wobei für jede beliebige Sequenz von einem oder mehreren Codewörtern jeder Lauf von Nullen in der Sequenz auf höchstens 13 aufeinanderfolgende Nullen beschränkt ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Vorrichtung mit einem Codierungssystem, ein Codierungsverfahren, und ein computerlesbares Medium, das Informationen zum Durchführen eines Codier-Prozesses speichert, wobei das Codierungssystem ein Codierungssystem zum Codieren oder Decodieren von Daten ist, während gleichzeitig die Ausbreitung etwaiger nach der Codierung und vor der Decodierung eingeführter Fehler möglichst gering gehalten wird und während bestimmte Eigenschaften von durch das Codierungssystem codierten Wörtern sichergestellt werden.
  • 2. Allgemeiner Stand der Technik
  • Um während des Transfers oder während der Übertragung von Daten eingeführte Fehler zu minimieren und um bestimmte Eigenschaften der Daten bei Vorliegen in einer Form zur Übermittlung sicherzustellen, codieren Systeme häufig Daten, bevor sie zwischen zwei Punkten übermittelt werden. Die Codierung umfaßt in der Regel ein Transformieren der Daten und das Einführen zusätzlicher Informationen in die Daten, wobei die zusätzlichen Informationen während der Decodierung zur Behebung oder Minimierung der Auswirkung von durch Filterung, Übermittlung oder anderweitige Manipulationen der Daten nach ihrer Codierung eingeführten Diskrepanzen verwendet werden können.
  • Ein Codierungsschema (oder Code) kann durch zwei entgegengesetzte Kenngrößen gemessen werden. Eine erste Kenngröße eines Codierungsschemas ist die Effizienz oder Rate des Codes, d. h. die Menge an zu codierenden Eingangsdaten im Verhältnis zu der Menge der Eingangsdaten plus hinzugefügten Codierungsinformationen. Wenn ein Code zum Beispiel einem 32-Bit-Eingangswort zwei Codierungsbit hinzufügt und also ein 34-Bit-Codewort erzeugt, dann ist die Rate des Codes 32/34. Eine hohe Codierungsrate führt natürlicherweise zu einer effizienten Rate des Übermittelns der Eingangsdaten, da weniger Gesamtinformationen pro übermittelter Eingangsdateneinheit übermittelt werden müssen. Eine zweite Kenngröße eines Codierungsschemas ist der Grad, zu dem die zusätzlichen Codierungsinformationen eine Behebung oder Minimierung von durch übermitteln eingeführten Fehlern ermöglichen. Es besteht eine Spannung zwischen diesen beiden Codierungskenngrößen. Höhere Fehlerbehebungsraten (wünschenswert) erfordern im allgemeinen weniger effiziente Codierungsraten (unerwünscht). Effizientere Codierungsraten (erwünscht) führen im allgemeinen zu niedrigeren Fehlerbehebungsraten (unerwünscht). Es wird ein Codierungsschema mit einer hohen Fehlerbehebungsrate und einer effizienten Codierungsrate benötigt.
  • Bekannte Codierungssysteme und Codierungsverfahren sind beispielsweise in der WO 01/80238 A1 und in VAN WIJNGAARDEN, A. J.; SOLJANIN, E.: A Combinatorial Technique for Constructing High-Rate MTR-RLL Codes. In: IEEE Journal an Selected Areas in Communications, vol. 19, no. 4, April 2001, S. 582–588 beschrieben. Diesen Druckschriften ist jedoch keine zufriedenstellende Lösung der vorstehend angesprochenen Probleme entnehmbar.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Die vorstehend genannten Probleme werden erfindungsgemäß durch die in den Patentansprüchen 1 und 3 beanspruchten Vorrichtungen, durch die in den Patentansprüchen 12 und 14 beanspruchten Codierungsverfahren, und durch die in den Patentansprüchen 19 und 21 beanspruchten computerlesbaren Medien gelöst.
  • Vorteilhafte Weiterbildungen der Erfindung sind den Unteransprüchen, der folgenden Beschreibung, und den Figuren entnehmbar.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt ein System zur Benutzung des 32/34-Codes der vorliegenden Erfindung.
  • 2 zeigt ein Beispiel für ein Trellis 120 eines Viterbi-Detektors.
  • 3 zeigt eine Tabelle 180, die unabhängig die Abbildung FL über das Abbilden eines Vektors (x1 ... x16) auf einen Vektor (y1 ... y16z) beschreibt.
  • 4 zeigt eine Tabelle 200, die die Abbildung FR unabhängig über das Abbilden eines (x1 ... x16) auf einen Vektor (y1 ... y16z) beschreibt.
  • 5 zeigt eine Tabelle 210, die ein Abbilden unter Verwendung der Abbildungen FL und FR über den Eingangsvektor d und den Ausgangsvektor c beschreibt.
  • 6 zeigt eine Tabelle 220, die die Abbildung FL–1 beschreibt. Die 6A zeigt weitere Einzelheiten der Abbildung FL–1.
  • 7 zeigt eine Tabelle 230, die die Abbildung FR–1 beschreibt. Die 7A zeigt weitere Einzelheiten der Abbildung FR–1.
  • 8 zeigt eine Tabelle 240, die das Abbilden des Decodierers 114 beschreibt.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • ÜBERSICHT OBER DAS SYSTEM BEI VERWENDUNG VON 32/34-CODE
  • 1 zeigt ein System zur Benutzung des 32/34-Codes der vorliegenden Erfindung. Die Vorübermittlungshälfte des Systems in 1 kann folgendermaßen zusammengefaßt werden: b → c → d → y, wobei b auf c codiert wird, c auf d vorcodiert und d auf y gefiltert wird. Ein Codierer 100 empfängt 32 Bit Eingangsdaten (b1 ... b32), wobei (b1 ... b32) einen Vektor oder ein Wort von 32 Bit bezeichnen. Der Codierer 100 codiert die Eingangsdaten und gibt 34 Bit codierte Daten (c1 ... c34) aus. Ein Vorcodierer 102 empfängt die codierte Ausgabe (c1 ... c34) des Codierers 100 und führt eine exklusiv-oder-(XOR-)Zustandstransformation an der Sequenz (c1 ... c34) durch, um eine Ausgangssequenz (d1 ... d34) zu erzeugen. Ein Kanalfilter 104 empfängt die Sequenz (d1 ... d34), führt eine weitere Zustandstransformation auf der Grundlage der Sequenz (d1 ... d34) durch und gibt die resultierende Sequenz (y1 ... y34) aus.
  • Die Daten y werden dann in einer Übermittlungsstufe 106 potentiellem Rauschen ausgesetzt. Die Übermittlungsstufe 106 kann die Symbole in der Sequenz (y1 ... y34) auf zufällige Weise stören und so die Sequenz (r1 ... r34) erzeugen. Für jedes Symbol y(i) in dem Wort (y1 ... y34) besteht eine gewisse Wahrscheinlichkeit (gewöhnlich zufällig), das die Übermittlungsstufe 106 y(i) mit dem Rauschfehler n(i) stört. Das Ergebnis der durch den Detektor 108 empfangenen Übermittlung kann als Vektoraddition (y1 ... y34) + (n1 ... n34) = (r1 ... r34) oder als Symboladdition r(i) = y(i) + n(i) beschrieben werden.
  • Die Sequenz (r1 ... r34) wird häufig als die Empfangssequenz bezeichnet.
  • Die Nachübermittlungshälfte des Systems in 1 kann folgendermaßen zusammengefaßt werden: r → y' → d' → c' → b', wobei r auf y' Viterbi-detektiert wird, y' auf d' gefiltert, d' auf c' invers-vorcodiert und c' auf b' decodiert wird.
  • Der Detektor 108, der im allgemeinen ein Viterbi-Detektor ist, empfängt die möglicherweise gestörte Sequenz (r1 ... r34) und erzeugt (y'1 ... y'34), wobei es sich um eine Rekonstruktion von (y1 ... y34) mit möglicherweise einem oder mehreren falschen oder gestörten Bit handelt. Wenn ein beliebiges Symbol y'(i) falsch ist, d. h. wenn y'(i) ≠ y(i) gilt, ist ein Kanalausgabefehlerereignis aufgetreten. Kanalausgabefehlerereignisse können in der Regel auf Rauschen n zurückgeführt werden.
  • Ein Invers-Kanalfilter 110 empfängt y' und transformiert (y'i ... y'34) zu (d'1 ... d'34). Ein Invers-Vorcodierer 112 empfängt d' und transformiert (d'1 ... d'34) in (c'1 ... c'34) durch Durchführen der Umkehrung des Vorcodierers 102. Wenn ein Bit von d', z. B. d'(j) von seinem entsprechenden ursprünglichen Bit d(j) verschieden ist, wird gesagt, daß es zu einem Kanaleingabefehlerereignis gekommen ist. Im allgemeinen besteht eine eindeutige Entsprechung zwischen Kanaleingabefehlerereignissen und Kanalausgabefehlerereignissen. Ein durch das Kanalfilter gefiltertes Kanaleingabefehlerereignis führt anders ausgedrückt zu einem entsprechenden Kanalausgabefilterereignis. Außerdem können sowohl Kanaleingabefehlerereignisse als auch Kanal ausgabefehlerereignisse Codewortgrenzen überschreiten.
  • Der Decodierer 114 empfängt (c'1 ... c'4) , wendet eine Umkehrung des Codierers 100 an und gibt eine Reproduktion (b'1 ... b'32) der Eingangsdaten (b1 ... b32) aus, wobei bestimmte reproduzierte oder decodierte Bit in b' falsch sein können. Das heißt, für bestimmte ursprüngliche Bit b(i) und entsprechende reproduzierte Bit b'(i) ist es möglich, daß b'(i) ≠ b(i) gilt. Fehler in den reproduzierten Daten b' sind im allgemeinen Ausbreitungen eines oder mehrerer in c' empfangener Fehler und werden im folgenden als Decodiererausgabefehler bezeichnet.
  • Obwohl sie als getrennte Einheiten gezeigt sind, kann die Funktionalität des Detektors 108, des Invers-Kanalfilters 110 und des Invers-Vorcodierers 112 vielfältige Anordnungen aufweisen. Zum Beispiel kann der Viterbi-Detektor 108 so konstruiert werden, daß er die Funktionalität des Kanalfilters 110, des Invers-Vorcodierers 112 oder von beiden enthält.
  • BESPRECHUNG VON FEHLEREREIGNISSEN
  • Ein Aspekt der vorliegenden Erfindung besteht darin, daß typische in den Decodierer eingehende Fehler zu einer Ausgabe kurzer Fehler durch den Decodierer führen. Bei den meisten Decodierern wird ein durch den Decodierer empfangener Fehler zum Ausgang des Detektors ausgebreitet. Die Fehlerausbreitung eines Decodierers kann über die Anzahl von Ausgangsbyte, die aufgrund eines typischen oder erwarteten Eingangsfehlers falsch sind, verstanden werden. Mit dem vorliegenden Decodierer führen typische kurze Decodierereingangsfehler zu kurzen Decodiererausgangsfehlern. Das heißt, der 32/34-Code der vorliegenden Erfindung garantiert, daß kleine Decodierereingangsfehler (oder Eingangs fehler mit bestimmtem Umfang) zu Decodiererausgangsfehlern führen, die höchstens 4 Byte betragen, auch wenn ein Eingangsfehler eine Grenze zwischen zwei Codewörtern überschreitet. Es gibt bestimmte typische Fehlerereignisüberschreitungscodewortgrenzen, und in diesem Fall ist es wünschenswert, daß nicht beide Codewörter völlig verfälscht werden. Typischerweise ist erforderlich, daß sich Grenzüberschreitungsfehler um höchstens 4 Byte zwischen den beiden relevanten Codewörtern ausbreiten.
  • Wie unten ausführlicher besprochen wird, betragen im allgemeinen durch den Decodierer empfangene und ausgebreitete Fehler höchstens 4 Datenbyte für alle geschlossenen Fehlerereignisse mit einer quadrierten Distanz ≤ 1,5 × dmfb 2, wobei dmfb 2 die quadrierte Distanz der Anpaßfilterschranke ist. Diese Eigenschaft wird später ausführlich besprochen.
  • 2 zeigt ein Beispiel für ein Trellis 120 eines Viterbi-Detektors. Das in 2 gezeigte Trellis 120 wird nur für die Besprechung erwähnt und sein konkreter Aufbau wird bei dem vorliegenden Codierungssystem nicht verwendet. Der Weg 122 stellt einen ursprünglichen oder wahren Weg 122 dar. Der Weg 124 stellt einen detektierten Weg 124 dar, der dem ursprünglichen Weg 122 entspricht, wobei aber ein Teil von y-Bit von ihrem ursprünglichen Weg 122 abweichen. Der Bereich 126 ist ein geschlossenes Fehlerereignis, was manchmal als Diamond bezeichnet wird. Ein geschlossenes Fehlerereignis oder Diamond ist eine Sequenz von Trellistransitionen, wobei die tatsächlichen Transitionen durch das Trellis von den ursprünglichen Transitionen divergieren und nach einigen Transitionen der tatsächliche Transitionsweg zu dem wahren ursprünglichen Transitionsweg zurückkehrt. Die quadrierte Distanz eines Fehlerereignisses oder Diamonds ist Σqi=p = (yi – y'i)2 wobei p und q die Schranken eines Fehlerereignisses sind. Ein Fehlerereignis kann mehrere Codewörter überspannen oder auf ein Codewort beschränkt sein. Zum Beispiel beträgt für zwei aufeinanderfolgende Wörter y1 = (y1,1y1,2 ... y1,34) und y2 = (y2,1 y2,2 ... y2,34), wenn p = 1,34 und q = 2,2 ist, die quadrierte Distanz des Fehlerereignisses (y1,34 – y'1,34)2 + (y2,1– y'2,1)2 + (y2,2 – y'2,2)2.
  • Ein Trellis ist ein deterministischer Automat und mögliche Fehlerereignisse oder Diamonds auf einem Trellis können im voraus vorhergesagt werden. Wenn eine Menge wahrscheinlicher geschlossener Fehlerereignisse für das Filter gegeben ist, kann man mit dmfb 2 eine maximale quadrierte Distanz definieren, die aus einem dieser geschlossenen Fehlerereignisse resultiert. Für das Filter [3 2-2-2-1] , dmfb 2 = 22 für das Filter [3 1-2-1-1], dmfb 2 = 16. Weiterhin beträgt eine minimale Distanz über alle aus einem Trellis kommenden Fehlerereignisse dmin 2, das im allgemeinen mit dmfb 2 übereinstimmt, aber für bestimmte Filter kleiner sein kann. Zum Beispiel das Filter [3 2-2-2-1] , dmfb 2 = 22, obwohl dmin 2 = 18 gilt. Fehlerereignisse mit einem Distanzquadrat in der Nähe von dmin 2 treten am wahrscheinlichsten auf.
  • Mit der vorliegenden Erfindung wurde eine Liste oder eine Menge wahrscheinlicher Fehlerereignisse zusammengestellt. Keine wahrscheinlichen oder möglichen Fehlerereignisse wurden zu mehr als 4 decodierten Byte ausgebreitet. Eine potentielle Fehlerereignismenge wurde so definiert, daß sie alle geschlossenen Fehlerereignisse mit einer quadrierten Distanz < = 1,5 × dmfb 2 enthält. Wenn sie decodiert werden, breiten sich diese Fehlerereignisse zu höchstens 4 Byte aus. Das heißt, nur 4 decodierte Byte werden von ihren entsprechenden ursprünglichen Byte aufgrund des Decodierens des entsprechenden geschlossenen Fehlerereignisses verschieden sein. Andere Eigenschaften des vorliegenden Codes sind ein natürliches Ergebnis seines Entwurfs und seiner Abbildungen.
  • DER CODIERER
  • Der Codierer 100 bildet 32-Bit-Eingangswörter auf 34-Bit-Codewörtern ab. Der Codierer bildet Eingangswörter unter Verwendung zweier Abbildungen FL und FR auf Codewörter ab. Eine Hälfte (16 Bit) jedes Eingangsworts wird unter Verwendung der FL-Abbildung abgebildet, und die andere Hälfte (16 Bit) wird unter Verwendung der FR-Abbildung abgebildet. 3 zeigt eine Tabelle 180, die unabhängig die Abbildung FL über ein Abbilden eines Vektors (x1 ... x16) auf einen Vektor (y1 ... y16z) beschreibt. 4 zeigt eine Tabelle 200, die die Abbildung FR unabhängig über ein Abbilden eines (x1 ... x16) über einen Vektor (y1 ... y16z) beschreibt.
  • Das Abbilden des Codierers 100 wird nachfolgend unabhängig von dem in 1 gezeigten System über das Abbilden eines Vektors (d(1,1) d(1,2) ... d(1,16)) (d(2,1) d(2,3) ... d(2,16)) auf einen Vektor (c(1,1) c(1,2) ... c(1,16) q c(2,1) c(2,2) ... c(2,16)p) beschrieben. Im Kontext von 1 empfängt der Codierer 100b und gibt c aus, wobei (d(1,1) d(1,2) ... d(1,16) d(2,1) d(2,3) ... d(2,16)) = b und (c(1,1) c(1,2) ... c(1,16)) q (c(2,1) c(2,2) ... c(2,16)p) = c ist.
  • Die folgende Aufteilung des Bereichs des Definitionsbereichs des Eingangsvektors x wird sowohl für FL- als auch FR-Abbildungen verwendet (man beachte, „~", „&" und „|" bedeuten das bitweise Komplement, AND bzw. OR).
  • Es sei:
    x die Menge aller möglichen 16-Bit-Vektoren mit x = (x1 x2 x3 x4 x5 x6 x7 x8 x9 x10 x11 x12 x13 x14 x15 x16)
  • Man definiere Teilmengen von x:

    B01 = {x: x1 + x2 + x3 + x4 + x5 + x6 + x7 + x8 < 2 & x9 + x10 + x11 + x12 + x13 + x14 + x15 + x16 > 1}
    B02 = {x: x1 + x2 + x3 + x4 + x5 + x6 + x7 + x8 > 1 & x9 + x10 + x11 + x12 + x13 + x14 + x15 + x16 < 2}
    B03 = {x: x1 + x2 + x3 + x4 + x5 + x6 + x7 + x8 < 2 & x9 + x10 + x11 + x12 + x13 + x14 + x15 + x16 < 2}
    B1 = {x: x4 = x6 = x8 = x10 = x12 = x14 = 0}
    B2 ={x: x3 = x5 = x7 = x9 = x11 = x13 = 0}
    B3 = {x: x6=x7=x8=x9=x10=x11=x12=x13=0}
    B = B01∪B02∪B03∪B1∪B2∪B3
    G = –B
    R01 = B01
    R02 = B02
    R03 = B03
    R1 = (~B01)∩(~B02)∩(~B03)∪B1
    R2 = (~B01)∩(~B02)∩(~B03)∪(~B1)∩B2
    R3 = (~B01)∩(~B02)∩(~B03)∪(~B1)∩(~B2)∩B3
  • Die Mengen R01, R02, R03, R1, R2 und R3 sind paarweise elementfremd.
  • Die Tabellen 180 und 200 beschreiben, wie die Abbildungen FL und FR einen 16-Bit-Vektor x = (x1 ... x16) auf einen 17-Bit-Vektor (y1 ... y16 z) abbilden. Da die Teilmengen oder Aufteilungen von x (Zeilen G, R01, R02, R03, R1, R2, R3) paarweise elementfremd sind, kann sich x nur in einer der Aufteilungen befinden und x kann nur auf eine der Zeilen 1–7 abgebildet werden. Wenn x zum Beispiel (0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1) dann ist x ein Element der Teilmenge R03; wegen x1 + x2 + x3 + x4 + x5 + x6 + x7 + x8 = 1 (ist kleiner als 2) und x9 + x10 + x11 + x12 + x13 + x14 + x15 + x16 = 1 (ebenfalls kleiner als 2) befindet sich x in der Teilmenge B03 und R03 = B03, so daß sich x nur in der Aufteilung R03 befindet. Die Vektoren, auf die das beispielhafte x abgebildet wird, werden gemäß den Zeilen 4 der Tabellen 180, 200 definiert. Die Abbildung FL bildet x auf den 17-Bit-Vektor (g1 g2 g3 g4 h1 h2 h3 h4 0 0 0 1 1 1 0 0 0) ab und die Abbildung FR bildet x auf den 17-Bit-Vektor (0 0 0 1 1 1 0 0 g1 g2 g3 g4 h1 h2 h3 h4 0) ab.
  • 5 zeigt eine Tabelle 210, die ein Abbilden unter Verwendung der Abbildungen FL und FR über den Eingangsvektor d und den Ausgangsvektor c beschreibt. Mit den Abbildungen FL und FR zusammen wird das Abbilden des Codierers 100 definiert. Wenn das Codewort (d(1,1) d(1,2) ... d(1,16)), (d(2,1 d(2,2) ... (d(2,16)) codiert werden soll, dann verwendet man FL zum Abbilden von (d(1,1) ... d(1,16)) auf (a1 ... a16 e1), und FR wird zum Abbilden von (d(2,1) d(2,2) ... d(2,16)) auf (b1 b2 ... b16 e2) benutzt. Die Zeile von Tabelle 210, die für ein beliebiges gegebenes d verwendet wird, hängt von den Werten der durch FL bzw. FR erzeugten Bit e1 und e2 ab. Bei Verwendung des beispielhaften Vektors x von oben gilt, wenn d der 34-Bit-Vektor (x x) ist, e1 = 0 und e2 = 0 und die vierte Zeile von Tabelle 210 würde zum Abbilden des Vektors (x x) auf den Vektor c verwendet.
  • DER VORCODIERER
  • Der Vorcodierer 102 ist ein Automat. Unter der Annahme einer Eingabe von c, einer Ausgabe von d und der Zeit n lauten die Zustände des Vorcodierers 102 wie folgt:
    Anfangszustand: stateinitial = (state1 state2)
    Ausgangszustand: d = c + state2(mod 2)
    Endzustand: Sfinal = (d state1)
  • Genauer gesagt empfängt der Vorcodierer 102 (c1 ... c34) und erzeugt (d1 ... d34) durch Setzen von d(i) = c(i) XOR d(i – 2), wobei i > = 3 ist, und wobei d(1) und d(2) beliebige Anfangswerte aufweisen können. Zum Beispiel gilt d(1) = c(1) XOR state2, d(2) = c(2) XOR state1. Der Entwickler wählt den Anfangszustand und mit diesen Informationen werden im Vorcodierer die ersten beiden Ausgaben erzeugt.
  • Häufig ist es erwünscht, daß die Ausgabe des Vorcodierers eine gerade Anzahl von Einsen für jeweils 34 Bit aufweist, die das Bild eines Codeworts überspannen. Wenn das Codewort c = (c(1,1) c(1,2) ... c(1,16) q c(2,1) c(2,2) ... c(2,16) p) in den Vorcodierer mit dem Anfangszustand Sinitial = (state1 state2) eingegeben wird, dann gilt d1 + d2 + ... + d34 = 0 (mod2), wobei dk die Ausgabe des Vorcodierers ist, die der Eingabe xk entspricht.
  • DAS KANALFILTER
  • Das Kanalfilter 104 empfängt (d1 ... d34). Für das Filter [3 2-2-2-1] gibt das Filter 104 (y1 ... y34) aus, wobei (y(i) = 3d(i)+ 2d(i – 1) – 2d(i – 2) – 2d(i – 3) – d(i – 4) ist, wobei jeder beliebige Anfangszustand von d ausreicht. Für das Filter [3 1-2-1-1] lautet das Kanalfilter y(i) = 3d(i) + d(i – 1) – 2d(i – 2) – d(i – 3) – d(i – 4). Es können auch andere Filter verwendet werden.
  • DER DECODIERER
  • Der Decodierer 114 bildet 34-Bit-Codewortreproduktionen (c' auf 32-Bit-Reproduktionen der Eingangswörter (b') ab. Der Decodierer bildet Codewortreproduktionen (c') unter Verwendung zweier Abbildungen FL–1 und FR–1, der Umkehrungen der Abbildungen FL und FR, auf Eingangswortreproduktionen (b') ab. Die ersten 16 Bit einer Eingangswortreproduktion (eines decodierten Codeworts) werden unter Verwendung der Abbildung FL–1 erzeugt, und die letzten 16 Bit einer Eingabewortreproduktion (eines decodierten Codeworts) werden unter Verwendung der Abbildung FR–1 abgebildet. Die Abbildungen FL–1 und FR–1 werden unten generisch über ein Abbilden eines Eingangsvektors (y1 ... y16 z) auf einen Ausgangsvektor (x1 ... x16) beschrieben.
  • Das Abbilden des Decodierers 114 wird unten unabhängig als ein Abbilden des Eingangsvektors (c(1,1) c(1,2) ... c(1,16)) q (c(2,1) c(2,2) ... c(2,16) p) auf den Ausgangsvektor (d(1,1)d(1,2) ... d(1,16)) (d(2,1) d(2,3) ... d(2,16)). Im Kontext von 1 empfängt der Decodierer 114 c' und gibt b' aus, mit (c(1,1) c(1,2) ... c(1,16)) q (c(2,1) c(2,2) ... c(2,16) p) = c' und (d(1,1) d(1,2) ... d(1,16) d(2,1) d(2,3 ... d(2,16)) = b'.
  • 6 zeigt eine Tabelle 220, die die Abbildung FL–1 beschreibt. 6A zeigt weitere Einzelheiten der Abbildung FL–1. Die Abbildung FL–1 bildet 17 Bit (y1 ... y16 z) auf 16 Bit (x1 ... x16) ab. Die Abbildung eines bestimmten Vektors wird (y1 ... y16 z) von den verschiedenen Kombinationen von Bit, die in der zweiten Zeile von Tabelle 220 gezeigt sind, abhängen. Wenn zum Beispiel (y1 ... y16 z) = (y1 ... y9 = 0 y10 = 1 ... y16 z = 0), gilt z = 0, y9y10 = 10 und die Ausgabe (x1 ... x16) wird auf der Grundlage von Zeile 3 von Tabelle 220 bestimmt.
  • 7 zeigt eine Tabelle 230, die die Abbildung FR–1 beschreibt. 7A zeigt weitere Einzelheiten der Abbildung FR–1. Die Abbildung FR–1 bildet 17 Bit (y1 ... y16 z) auf 16 Bit (x1 ... x16) ab. Die Abbildung eines bestimmten Vektors wird (y1 ... y16 z) von den verschiedenen Kombinationen von Bit, die in der zweiten Zeile von Tabelle 230 gezeigt sind, abhängen. Wenn zum Beispiel (y1 ... y16 z) = (y1 ... y7 = 1 y8 = 0 ... y16 z = 0), gilt z = 0, y7y8 = 01 und die Ausgabe (x1 ... x16) wird auf der Grundlage von Zeile 2 von Tabelle 230 bestimmt.
  • 8 zeigt eine Tabelle 240, die das Abbilden des Decodierers 114 beschreibt. Die ersten 16 Bit des decodierten Worts (d(1,1) d(1,2) ... d(1,16)) werden unter Verwendung der Abbildung FL–1 erzeugt und die späteren 16 Bit des decodierten Worts unter Verwendung der Abbildung FL–1, die Eingabe für die inversen Abbildungen auf den Bedingungen in der ersten Spalte von Tabelle 240 basiert. Wie bereits im Kontext von 1 erwähnt, entsprechen die Eingabe c' und die Ausgabe b' des Decodierers 114 in 1 jeweils Vektoren (c(1,1) c(1,2) ... c(1,16) q c(2,1) c(2,2) ... c(2,16) p) und (d(1,1) d(1,2) ... d(1,16) d(2,1) d(2,3) ... d(2,16)) der obigen Beschreibung.
  • SCHLUSSFOLGERUNG
  • Mit dem oben besprochenen Codierungssystem werden alle geschlossenen Fehlerereignisse oder Diamonds mit Distanzquadrat < 1,5·22 (für das Filter [3 2-2-2-1]), die in den Decodierer eingegeben werden, zu nicht mehr als 4 falschen Byte decodiert. Ein Fehler in y', d' oder c', der in der obigen Grenze liegt, breitet sich nicht zu mehr als 4 falschen Byte aus. Diamonds befinden sich in der Regel innerhalb der quadrierten Distanz der Anpaßfilterschranke (mfb), so daß 1,5·mfb über den typischen Diamond hinaus geht, und Fehlerereignisse mit einer quadrierten Distanz unterhalb von 1,5 mal dmfb 2 verfälschen höchstens 4 aufeinanderfolgende Byte der Ausgabe b des Decodierers. Wenn nur einige wenige Bit in c' verfälscht sind, vielleicht aufgrund einer Verfälschung von d' oder y', kann der Decodierer im ungünstigsten Fall 4 entsprechende Byte von b' verfälschen.
  • Der vorliegende Code weist weiterhin verschiedene Kombinationen der folgenden Eigenschaften auf:
    • 1. Gerade Parität am Ausgang von d des Vorcodierers 102;
    • 2. Eine Codierungsrate von 32/34;
    • 3. Mindestens 9 Einsen pro Codewort (d. h. Codewort c);
    • 4. Höchstens 13 aufeinanderfolgende Nullen in dem Strom codierter Daten c(G = 13);
    • 5. Höchstens 13 aufeinanderfolgende Nullen in jeder Verschachtelung codierter Daten c (entweder innerhalb von Codewortgrenzen oder über diese hinaus) und bei Verwendung von zwei Filtern ist die Ausgabe des ersten c ähnlich; wenn c 0 ist, ist die entsprechende absolute Ausgabe dieselbe) (l = 13);
    • 6. Für geschlossene Fehlerereignisse in c' mit quadrierter Distanz ≤ (1 bis 1,5) × dmfb 2 in dem Detektor erzeugt der Decodierer höchstens 4 entsprechende falsche Datenbytes, auch für geschlossene Fehlerereignisse, die eine Grenze zwischen zwei Codewörtern überschreiten;
    • 7) Das Decodieren eines 34-Bit-Codeworts kann beginnen, wenn 19 seiner Bit empfangen wurden;
    • 8) Wenn der Viterbi-Detektor 108 NRZ-Symbole (Non-Return to Zero) ausgibt, dann wird seine Ausgabe durch (1⊕D^2) gefiltert, bevor sie decodiert wird, wenn der Viterbi-Detektor aber NRZI-Symbole (NRZ Inverter) ausgibt, dann wird seine Ausgabe direkt decodiert; und
    • 9. Es besteht gerade Parität an NRZ-Symbolen.
  • Ein Vorteil der Eigenschaft 3 besteht darin, daß ein Takt unter Verwendung von Einsen in einem Codewort eingestellt werden kann. Dieselbe Eigenschaft gilt, wenn zwei aufeinanderfolgende Filter verwendet werden (z. B. (1 – D)2 → a + bD + cD2), wobei von Null verschiedene Ausgangswerte der Filter verwendet werden.
  • Die vorliegende Erfindung wurde in bezug auf ein Codierungssystem beschrieben, das verschiedene Kombinationen der oben erwähnten Eigenschaften aufweist. Die Erfindung kann in Magnetspeichersystemen, Datenübertragungssystemen und dergleichen verwendet werden, um den Datendurchsatz zu verbessern und Fehler zu verringern. Die vielen Merkmale und Vorteile der Erfindung sind aus der ausführlichen Beschreibung ersichtlich und es wird beabsichtigt, daß die angefügten Ansprüche alle solchen Merkmale und Vorteile der Erfindung abdecken, die in den wahren Sinn und Schutzumfang der Erfindung fallen. Da Fachleuten ohne weiteres zahlreiche Modifikationen und Änderungen einfallen werden, ist es nicht erwünscht, die Erfindung auf die genaue hier dargestellte und beschriebene Konstruktion und Funktionsweise zu beschränken, und folglich können alle geeigneten Modifikationen und Äquivalente verwendet werden und fallen dabei in den Schutzumfang der Erfindung.

Claims (25)

  1. Vorrichtung, umfassend: ein Codierungssystem, das 32-Bit-Eingangswörter zu 34-Bit-Codewörtern mit gerader Parität codieren kann, wobei die Codewörter mindestens neun Einsen aufweisen und wobei für jede beliebige Sequenz von einem oder mehreren Codewörtern jeder Lauf von Nullen in der Sequenz auf höchstens 13 aufeinanderfolgende Nullen beschränkt ist.
  2. Vorrichtung nach Anspruch 1, wobei man mit dem Decodieren eines Codeworts beginnen kann, wenn 19 seiner Bit empfangen wurden.
  3. Vorrichtung, umfassend: ein Codierungssystem, das 32-Bit-Eingangswörter zu 34-Bit-Codewörtern mit gerader Parität codieren kann, wobei die Codewörter mindestens 9 Einsen aufweisen und wobei die Codewörter Verschachtelungen umfassen, die höchstens 13 aufeinanderfolgende Nullen aufweisen können.
  4. Vorrichtung nach Anspruch 3, wobei mit der Decodierung eines Codeworts begonnen werden kann, wenn 19 seiner Bit empfangen wurden.
  5. Vorrichtung nach einem der vorhergehenden Ansprüche 1 oder 3, wobei typische geschlossene Fehlerereignisse, die wahrscheinlich Codewörter vor ihrer Decodierung verfälschen, sich zu 4 oder weniger decodierten Byte ausbreiten.
  6. Vorrichtung nach Anspruch 5, wobei die typischen geschlossenen Fehlerereignisse eine quadrierte Distanz aufweisen, die kleiner als 1,5 mal eine quadrierte Distanz einer dem Codierungssystem zugeordneten Anpaßfilterschranke ist.
  7. Vorrichtung nach Anspruch 5 oder 6, wobei mit der Decodierung eines Codeworts begonnen werden kann, wenn 19 seiner Bit empfangen wurden.
  8. Vorrichtung nach einem der vorhergehenden Ansprüche, umfassend ein Filter, das mindestens eines der 34-Bit-Codewörter und auf den 34-Bit-Codewörtern basierende Wörter empfängt.
  9. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei das Codierungssystem umfaßt: ein Abbildemittel zum Abbilden von 16-Bit-Eingaben in 17-Bit-Ausgaben; und ein Filter, das mindestens eine 17-Bit-Ausgabe und ein Wort, das auf der 17-Bit-Ausgabe basiert, empfängt.
  10. Vorrichtung nach einem der vorhergehenden Ansprüche, umfassend: einen Detektor, der 34-Bit-Codewörter ausgibt; und ein Decodierungsmittel zum Ausgeben von 32-Bit-Wörtern durch Decodieren mindestens eines der 34-Bit-Codewörter und der auf den 34-Bit-Codewörtern basierenden Wörter.
  11. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei das Codierungssystem umfaßt: einen Detektor, der ein Codewort ausgibt; und ein Abbildemittel zum Abbilden von mindestens einem von 17 Bit des Codeworts und 17 Bit, die auf dem Codewort basieren, auf 16 Bit.
  12. Verfahren mit dem folgenden Schritt: Codieren von 32-Bit-Eingangswörtern zu 34-Bit-Codewörtern mit gerader Parität, wobei die Codewörter mindestens neun Einsen aufweisen und wobei für jede beliebige Sequenz von einem oder mehreren Codewörtern jeder Lauf von Nullen in der Sequenz auf höchstens 13 aufeinanderfolgende Nullen beschränkt ist.
  13. Verfahren nach Anspruch 12, wobei mit dem Decodieren eines Codeworts begonnen werden kann, wenn 19 seiner Bit empfangen wurden.
  14. Verfahren mit dem folgenden Schritt: Codieren von 32-Bit-Eingangswörtern zu 34-Bit-Codewörtern mit gerader Parität, wobei die Codewörter mindestens 9 Einsen aufweisen und wobei die Codewörter Verschachtelungen umfassen, die höchstens 13 aufeinanderfolgende Nullen aufweisen können.
  15. Verfahren nach Anspruch 14, wobei mit dem Decodieren eines Codeworts begonnen werden kann, wenn 19 seiner Bit empfangen wurden.
  16. Verfahren nach einem der Ansprüche 12 oder 14, wobei typische geschlossene Fehlerereignisse, die wahrscheinlich Codewörter vor ihrer Decodierung verfälschen, sich zu 4 oder weniger decodierten Byte ausbreiten.
  17. Verfahren nach Anspruch 16, wobei die typischen geschlossenen Fehlerereignisse eine quadrierte Distanz aufweisen, die kleiner als 1,5 mal eine quadrierte Distanz einer dem Codierungssystem zugeordneten Anpaßfilterschranke ist.
  18. Verfahren nach Anspruch 16 oder 17, wobei mit dem Decodieren eines Codeworts begonnen werden kann, wenn 19 seiner Bit empfangen wurden.
  19. Computerlesbares Medium, das Informationen zum Durchführen eines Prozesses speichert, wobei der Prozeß folgendes umfaßt: Codieren von 32-Bit-Eingangswörtern zu 34-Bit-Codewörtern mit gerader Parität, wobei die Codewörter mindestens neun Einsen aufweisen und wobei für jede beliebige Sequenz von einem oder mehreren Codewörtern jeder Lauf von Nullen in der Sequenz auf höchstens 13 aufeinanderfolgende Nullen beschränkt ist.
  20. Computerlesbares Medium nach Anspruch 19, wobei mit dem Decodieren eines Codeworts begonnen werden kann, wenn 19 seiner Bit empfangen wurden.
  21. Computerlesbares Medium, das Informationen zum Durchführen eines Prozesses speichert, wobei der Prozeß folgendes umfaßt: Codieren von 32-Bit-Eingangswörtern zu 34-Bit-Codewörtern mit gerader Parität, wobei die Codewörter mindestens 9 Einsen aufweisen und wobei die Codewörter Verschachtelungen umfassen, die höchstens 13 aufeinanderfolgende Nullen aufweisen können.
  22. Computerlesbares Medium nach Anspruch 21, wobei mit dem Decodieren eines Codeworts begonnen werden kann, wenn 19 seiner Bit empfangen wurden.
  23. Computerlesbares Medium nach einem der Ansprüche 19 oder 21, wobei typische geschlossene Fehlerereignisse, die wahrscheinlich Codewörter vor ihrer Decodierung verfälschen, sich zu 4 oder weniger decodierten Byte ausbreiten.
  24. Computerlesbares Medium nach Anspruch 23, wobei die typischen geschlossenen Fehlerereignisse eine quadrierte Distanz aufweisen, die kleiner als 1,5 mal eine quadrierte Distanz einer dem Codierungssystem zugeordneten Anpaßfilterschranke ist.
  25. Computerlesbares Medium nach Anspruch 23 oder 24, wobei mit dem Decodieren eines Codeworts begonnen werden kann, wenn 19 seiner Bit empfangen wurden.
DE10344340A 2002-09-25 2003-09-24 31/34 Trelliscode mit geringer Fehlerausbreitung Expired - Fee Related DE10344340B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/253,903 US7137056B2 (en) 2002-09-25 2002-09-25 Low error propagation rate 32/34 trellis code
US10/253,903 2002-09-25
US10/253903 2002-09-25

Publications (2)

Publication Number Publication Date
DE10344340A1 DE10344340A1 (de) 2004-06-24
DE10344340B4 true DE10344340B4 (de) 2009-04-02

Family

ID=31993243

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10344340A Expired - Fee Related DE10344340B4 (de) 2002-09-25 2003-09-24 31/34 Trelliscode mit geringer Fehlerausbreitung

Country Status (3)

Country Link
US (1) US7137056B2 (de)
CN (1) CN1527202A (de)
DE (1) DE10344340B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486456B2 (en) * 2004-12-17 2009-02-03 Stmicroelectronics, Inc. Finite field based short error propagation modulation codes
US7490284B2 (en) * 2005-02-03 2009-02-10 Broadcom Corporation Meta-Viterbi algorithm for use in communication systems
US7469373B2 (en) * 2005-02-17 2008-12-23 Broadcom Corporation Application of a Meta-Viterbi algorithm for communication systems without intersymbol interference
US8276038B2 (en) * 2007-08-03 2012-09-25 International Business Machines Corporation Data storage systems

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001080238A1 (en) * 2000-04-05 2001-10-25 Infineon Technologies North America Corp. Improved read/write channel

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4486739A (en) * 1982-06-30 1984-12-04 International Business Machines Corporation Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code
GB2136248A (en) * 1983-02-25 1984-09-12 Philips Electronic Associated Text error correction in digital data transmission systems
US6456208B1 (en) * 2000-06-30 2002-09-24 Marvell International, Ltd. Technique to construct 32/33 and other RLL codes
US6920604B2 (en) * 2002-04-08 2005-07-19 Galazar Networks, Inc. Systems and methods for high speed serial encoding and decoding for data and control interfaces
US6753797B2 (en) * 2002-09-25 2004-06-22 Infineon Technologies Ag Multiproperty 16/17 trellis code

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001080238A1 (en) * 2000-04-05 2001-10-25 Infineon Technologies North America Corp. Improved read/write channel

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
VAN WIJNGAARDSEN,A.J., SOLJANIN,E.: A Combinatoria l Technique for Constructing High-Rate MTR-RLL Cod es. In: IEEE Journal on Selected Areas in Communic ations, vol.19, no.4, April 2001, S.582-588
VAN WIJNGAARDSEN,A.J., SOLJANIN,E.: A Combinatorial Technique for … Constructing High-Rate MTR-RLL Codes. In: IEEE Journal on … Selected Areas in Communications, vol.19, no.4, April 2001, S.582 … 588 *

Also Published As

Publication number Publication date
DE10344340A1 (de) 2004-06-24
US7137056B2 (en) 2006-11-14
US20040059993A1 (en) 2004-03-25
CN1527202A (zh) 2004-09-08

Similar Documents

Publication Publication Date Title
DE69632879T2 (de) Kodeübertragung mit lokaler Parität
DE19781914C2 (de) System zum Implementieren von lauflängenbegrenzten Codes
DE69733864T2 (de) Vorrichtung und verfahren zur datenübertragung von datenwortblöcken zusammen mit kontrollwörtern
DE102019123711A1 (de) Kodierung zur vermeidung von maximalen übergängen
DE3123978A1 (de) &#34;verfahren zum decodieren einer uebertragenen digitalen information unter korrektur von fehlern&#34;
DE112019004925T5 (de) Burst-fehlertoleranter decodierer und zugehörige systeme, verfahren und vorrichtungen
DE602005003728T2 (de) Korrektur von durch Scrambling bedingter Fehlerfortpflanzung mit anschliessender Vorwärtsfehlerkorrektur
DE102008010293A1 (de) Verfahren und Vorrichtung zur Dekodierung eines kodierten Datenrahmens mit darin enthaltenen Dummy-Bitsequenzen
DE2320422A1 (de) Verfahren zur fehlererkennung
DE112005003706T5 (de) Modifizierter turbo-decodierender Nachrichtenweiterleitungsalgorithmus für Paritätsprüfcodes mit geringer Dichte
WO1999063520A1 (de) Verfahren und anordnung zur fehlerverdeckung
EP0353694B1 (de) Verfahren zur redundanzsparenden, fehlerkorrigierenden Codierung in Digital-Richtfunksystemen mit mehrstufiger Modulation
DE10344340B4 (de) 31/34 Trelliscode mit geringer Fehlerausbreitung
DE10010238C2 (de) Verfahren zum Speichern von Pfadmetriken in einem Viterbi-Decodierer
DE19963687B4 (de) Modulations-Codierer und -Decodierer
DE102004026800B4 (de) Verfahren zum Verändern einer Tiefe einer Interleaver-Vorrichtung oder Deinterleaver-Vorrichtung sowie entsprechende Interleaver-Vorrichtung, Deinterleaver-Vorrichtung und Kommunikationseinrichtung
DE10344375B4 (de) 16/17-Trelliscode mit mehreren Eigenschaften
DE60311997T2 (de) Verfahren zur ersten Verschachtelung für einen Sender mit zwei Verschachtelern
DE102013016694A1 (de) Codieren und Decodieren redundanter Bits zum Vornehmen von Anpassungen für Speicherzellen mit Haftfehlern
DE102004037857A1 (de) Verfahren zum Korrigieren von Rauschfehlern in einem Digitalsignal
DE102013201422B3 (de) Verfahren zum Wiederherstellen verlorengegangener und/ oder beschädigter Daten
DE102017107431B4 (de) Verfahren und Vorrichtungen zur Fehlerkorrekturcodierung beruhend auf hochratigen verallgemeinerten verketteten Codes
DE102016201408B4 (de) Verfahren zum Übertragen von Daten
DE60309056T2 (de) Verfahren und einrichtung der modulationscodierung zur limitierung der fehlerausbreitung
EP0244001A2 (de) Hybrid-Codierer für Videosignale

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee