DE2320422A1 - Verfahren zur fehlererkennung - Google Patents

Verfahren zur fehlererkennung

Info

Publication number
DE2320422A1
DE2320422A1 DE2320422A DE2320422A DE2320422A1 DE 2320422 A1 DE2320422 A1 DE 2320422A1 DE 2320422 A DE2320422 A DE 2320422A DE 2320422 A DE2320422 A DE 2320422A DE 2320422 A1 DE2320422 A1 DE 2320422A1
Authority
DE
Germany
Prior art keywords
polynomial
data sequence
remainder
error
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2320422A
Other languages
English (en)
Other versions
DE2320422C2 (de
Inventor
Paul Emile Boudreau
Robert Tienwen Chien
Charles Clyde Peck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2320422A1 publication Critical patent/DE2320422A1/de
Application granted granted Critical
Publication of DE2320422C2 publication Critical patent/DE2320422C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/17Burst error correction, e.g. error trapping, Fire codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

BÖDÜngeii, cUiA 10. April 1973 mö-we/sn
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: RA 971 011
Verfahren zur Fehlererkennung
Die Erfindung betrifft ein Verfahren zur Erkennung von ungeradzahligen Fehlermengen sowie von Bündelfehlern bis zu einer Länge von b Bitstellen in in zyklisch codierter und zusätzlich vermischter Form übertragenen digitalen Datenfolgen.
Einleitend sollen kurz einige Aspekte der zyklischen Codierung von digitalen Daten, die Wirkungsweise solches zyklischer Codes sowie die Auswirkung von häufig benutzten besonderen Mischstufen (scramblers) auf das Fehlerverhalten betrachtet werden. In diesem Zusammenhang soll bezüglich der Grundlagen auf die folgende Literatur verwiesen werden: W.W. Peterson, "Cyclic Codes for Error Detection", Proceedings of the IRE, Januar 1961, Seiten 228 bis 235; US-PS 3 465 287; IBM Technical Disclosure Bulletin, Vol. 11, No. 12, Mai 1969, Seiten 1623/24.
Einige Eigenschaften von zyklischen Codes
Peterson behandelt die Codierung von Folgen aus n-r aufeinanderfolgenden Zifferstellen durch Hinzufügen von r Prüfbits sowie
309848/0797
die Übertragung der n~r Informationsziffernstellen und der r Prüfbits. Ähnlich wie im folgenden verwendet Peterson zur Dar-. Stellung der Binärinformation eine Polynom-Schreibweise, d.h. jede Folge von binären Ziffernstellen denkt man sich als Koeffizienten von entsprechenden Polynomgliedern einer Schein- · variablen. In dieser Schreibweise erscheint ein Block von η Bits in der Form aufeinanderfolgender Polynomglieder bis hin zum Grad n-1.
Beispielsweise lautet die Darstellung der Binärfolge OllOlll in dieser Polynom-Schreibweise χ + χ + χ + χ + χ ; entsprechend würde die" Binärfolge 110101 als 1 + χ + χ +χ geschrieben werden. Dieser Schreibweise liegt die Übereinkunft zugrunde, daß die Polynomglieder nach ansteigendem Grad geordnet sind. Die Ursache dafür liegt in der bei serieller Übertragung üblichen Art, das Glied der höchsten Ordnung zuerst zu senden. Peterson zeigt auch, daß auf die polynomischen Ausdrücke die normalen Rechenregeln Anwendung finden können. Eine Ausnahme bildet lediglich die Addition, die in Modulo-2-Art vorzunehmen ist. Beispiel: ~
(1 + x)2 = 1 + χ
χ + χ
1 +Ox + x2 = 1 + x2
Nach Peterson ist ein zyklischer Code als Untergruppe aus 2n möglichen Folgen von η Bits zu betrachten. In polynomischer Schreibweise bedeutet das eine Untergruppe aller möglichen Polynome des Grades £ η - 1, d.h.:
a„ + a. χ + a~ χ + ... + a ,x ο 1 2 n-1
Ein zyklischer Code kann mittels eines Generator-Polynoms g(x) definiert werden. Er besteht aus solchen Vielfachen von g(x) , die vom Grade 5 η - 1 sind. Es läßt sich leicht zeigen, daß es genau 2n"r Polynome gibt, die sowohl Vielfache von g(x) sind
RA 971 011 309848/0797
als auch einen Grad <^ n-1 aufweisen. Folglich wird vor der Übertragung eine Ziffernfolge so codiert, daß sie ein Vielfaches des Generator-Polynoms darstellt.
Man betrachte als Beispiel einen zyklischen Code aus η = 7 Bit-
2 3 4 stellen mit einem Generator-Polynom g(x) =l+x +x + χ . Es
gibt in diesem Fall 2n~r = 27"4 = .23 = 8 Polynome, die Vielfache von g(x) darstellen. Damit ist jede Fehlerverteilung der Form x1 E(x) erkennbar, wenn i irgendeine positive ganze Zahl darstellt und E(x) nicht durch g(x) teilbar ist. Der Beweis für diese Tatsache ist der oben angegebenen Literaturstelle von Peterson zu entnehmen.
Zyklische Codes und Fehlereigenschaften
Zwei Klassen von Fehlern sind von Interesse. Es sind dies ungerade Anzahlen von Fehlermengen und Bündelfehler. Die Erkennung von Fehlerverteilungen mit ungeraden Fehleranzahlen kann durch einfache Paritätsprüfung erreicht werden. Das Generator-Polynom für solch einen Code ist g(x) = 1 + x. Dies gilt wegen der Tatsache, daß alle Polynome mit einer geraden Anzahl von Gliedern durch 1 + χ teilbar sind. Beispielsweise ist das Polynom 1 + χ + χ + χ (ohne Rest) durch 1 + χ teilbar.
Ein Bündelfehler der Länge b ist definiert als eine Fehlerverteilung, die sich über höchstens b aufeinanderfolgende Bitstellen erstreckt. Ein solcher Bündelfehler kann durch das Polynom x1 · B(x) dargestellt werden, wobei B(x) ein Polynom von höchstens dem Grade d - 1 ist. Beispielsweise ist ein Bündelfehler
i 7 8 9 der Länge b £ 3 χ B(χ) = χ +χ + χ . Andererseits kann ein
Bündelfehler mit b <_ 5 dargestellt werden als x1 B(x) = 1 + x4. Bündelfehlerschutz-Charakteristiken eines Generator-Polynoms
Um Bündelfehler mit einer maximalen Länge b auf der Grundlage des oben Gesagten zu erkennen, sollte das Generator-Polynom die fol-
309848/0797
RA 971 Oll
genden Eigenschaften aufweisen:
(1) g(x) ist mindestens vom Grad b;
(2) g(x) weist ein von Null verschiedenes Konstantglied auf. ' ·
Damit würden alle Fehler der Form E(x) = x1 B(x) erkannt, solange E(x) nicht durch g(x) teilbar ist. In Anbetracht der Bedingung (2) ist festzustellen, daß g(x) keinen Faktor der Form χ enthält. Für beispielsweise g(x) = 1 + χ kann gezeigt werden, daß χ /(x+1) stets in einem Rest resultiert. Damit E(x) durch g(x) teilbar ist, muß auch B(x) dadurch teilbar sein. Angesichts der obigen Bedingung (1) weist g(x) einen höheren Grad als B(x) auf, so daß B(x) dadurch nicht teilbar ist. In
einem typischen Fall mit g(x) = 1 + χ würden alle Bündelfeh-•ler der Länge b < 4 und mit g(x) = 1 + χ +χ15 alle Bündelfehler der Länge b ■ <_ 15 erkannt werden können.
Mischer und ihr Fehlereinfluß
Bis jetzt wurde festgestellt, daß durch geeignete Form eines Generator-Polynoms ungerade Fehleranzahlen sowie Bündelfehler auf der Empfängerseite erkannt werden können. Nun werden aber häufig in Übertragungssystemen zusätzliche Mischstufen (scramblers) eingesetzt, wobei durch das Mischen eine gewisse Zufälligkeit eingeführt wird, um die Effekte von etwaigen Symbol-Interferenzen zu vermindern, üblicherweise wird eine solche Mischstufe auf der Sendeseite zwischen den Codierer und; den Übertragungskanal eingeschaltet, während die entsprechende'Entmischstufe die empfangenen digitalen Folgen vor ihrer Weiterleitung an den Decoder zugeführt bekommt.
Dieser Misch- oder Verwürfelungsvorgang (scrambling) kann als Sonderform einer Codierung angesehen werden und bedeutet, daß dadurch der Datenstrom ebenfalls durch ein Polynom dividiert wird. In entsprechender Weise wird durch den Entmisch-
971 O11 309848/0797 - .
Vorgang auf der Empfängerseite die empfangene Datenfolge mit einem Polynom multipliziert.
Ein häufig benutzter, sogenannter NRZI-Mischer erzeugt alternierende Binärsignale für jeweils aufeinanderfolgende Signale, wobei bei einem Mischpolynom S(x) = 1 + χ jeweils zwei zu einem Zeitpunkt genommen werden. Für eine Eingangsdatenfolge χ + χ ~ +x +x würde die Ausgangsfolge xx~ + χ sein. Es soll angenommen werden, daß eine Folge gleicher Ziffernstellen,
2 d.h. 1111, im NRZI-Mischer korrekt zu 1010 (1+x ) umgeformt
2
wird, und daß die Folge 0010 (x ) auf der Empfängerseite ankommt.
2 Dann würde die Entmischstufe.die empfangene Folge (x ) mit dem
2 2 Mischpolynom 1+x multiplizieren, d.h. (1 + x) · (x ) = χ + χ Das bedeutet, daß der Einzelfehler in einen benachbarten Doppelfehler umgewandelt wird, der nicht mehr über die Parität erkennbar ist. Mit anderen Worten, für einen Kanalfehler e(x) erscheint
2 als Fehler E(x) = S(x) e(x). Im obigen Beispiel mit e(x) = χ und
2 "i
S (x) = 1 + χ ergibt sich somit E(x) = χ + χ .; Ursprünglich enthielten die zyklischen Codes den Faktor 1+x zur Erkennung aller Einzelfehler sowie aller ungeradzahligen Fehlermengen. Wenn man jedoch empfängerseitig Entmischstufen vorsehen muß, werden diese Fehler mit dem Mischpolynom S(x) multipliziert und können deshalb nicht mehr entdeckt werden.
Es ist eine Aufgabe der Erfindung, ein Verfahren anzugeben, mit dem ungeradzahlige Fehlermengen in in vermischter Form übertragenen digitalen Datenfolgen dennoch erkannt werden können. Eine weitere Aufgabe besteht darin, Bündelfehler in solchen Datenfolgen erkennen zu können, die sich über eine maximale Länge von b Bitstellen erstrecken.
Die diese Aufgaben lösende Erfindung basiert z.T. auf der überraschenden Beobachtung, daß benachbarte Doppelfehler in einer
RA 971 on 309848/079 7
digitalen Folge, die in polynomischer Form dargestellt -ist, nicht durch 1 + χ teilbar sind. Die Erfindung besteht demzufolge in einem Verfahren zur Erkennung von ungeradzahligen Fehlermengen sowie von Bündelfehlern bis zu einer Länge von b Bitstellen in in zyklisch codierter und zusätzlich vermischter Form übertragenen digitalen Datenfölgen, welches durch die folgenden Verfahrensschritte gekennzeichnet ist:
- sendeseitige Codierung jeder η-r Datenbitsteilen umfassenden digitalen Datenfolge vor ihrer übertragung in der Weise, daß der Datenfolge ein Restglied hinzugefügt wird, das aus der sukzessiven Division der Datenfolge durch ein Codepolynom g(x) = (1 + x) tfx) erhalten wird; anschließende konvolutionelle Division der Datenfolge sowie des so erhaltenen Restgliedes durch ein Mischpolynom S(x) = (1 + x)m f(χ), wobei die Polynome t(x) und f(x) je eine ungerade Anzahl von Gliedern aufweisen und zur Bündelfehlererkennung zusätzlich zueinander relativ prim sind und wobei t(x) mindestens vom Grad b ist;
- empfängerseitige Decodierung durch sukzessive/ konvolutionelle Multiplikation der eingehenden Datenfolge mit dem Mischpolynom S(x) und Fehlerprüfung auf der Grundlage der aus der Division der empfangenen Datenfolge durch das Polynom g(x) erhaltenen vorbestimmten Bitverteilung. '
Gemäß einem Ausführungsbeispiel wird die Erfindung in einem digitalen Datenübertragüngssystem verkörpert, in dem ein zyklischer Codierer zur Umwandlung der digitalen Datenfolgen durch Division dieser Datenfolgen durch ein ausgewähltes Polynom g(x) vorgesehen ist, und in dem eine Mischstufe für die weitere Division der codierten Datenfolgen durch das Mischpolynom S(x) = + x bei einem Polynom g(x) in der Form (1 + χ ) t(x) vorgesehen
on 3 098 4 8/079
ist. Für den allgemeinen Fall der Fehlererkennung von ungeraden Fehleranzahlen gilt S(x) = (1 + x)m f(x) und g(x) = (1 + x)m+1 t(x), wobei f(x) sowie t(x) jeweils eine ungerade Gliederanzahl enthalten.
Wenn zusätzlich zur ungeradzahligen Fehlererkennung Bündelfehler mit einer Länge von <^ b Bitstellen in einem Übertragungssystem mit Mischstufen erkannt werden sollen, gilt zusätzlich zu den genannten Bedingungen, daß f(x) und t(x) zueinander relativ prim sein müssen und t(x) mindestens vom Grade b ist.
Weitere Merkmale der Erfindung sind in. den Unteransprüchen gekennzeichnet. Die Erfindung wird in der folgenden Beschreibung unter Zuhilfenahme der Zeichnungen näher erläutert.
Es zeigen:
Fig. 1 ein digitales Datenübertragungssystem mit Mischschaltungen, in denen die Erfindung ausgeführt ist,
Fign. 3 und 4 NRZI Misch- bzw. Entmischschaltungen,
Fign. 2 und 5 eine Codier- bzw. Decodierschaltung zur Erkennung
ungeradzahliger Fehler und zur Erzeugung des PoIy-
2
noms g(x) = 1 + χ ,
Fign. 6 und 7 eine Codier- und Decodierschaltung zur Erkennung
von Bündelfehlern und ungeradzahligen Fehlern sowie zur Erzeugung des Polynoms g(x) = (1 + x) (1 + χ + χ ) und
Fig. 8 ein Zeit- und Fehleranalysediagramm für das
System nach Fig. 1 mit Teilschaltungen nach
RA 971 on 3 0 9848/0797
den Fign. 2 bis 5.
In Fig. 1 ist im Blockschaltbild ein digitales Datenübertragungssystem dargestellt. Eine Datenquelle 2 liefert Folgen von digitalen Daten an den Codierer 1. Der Codierer nimmt eine konvolutionel-Ie Division der Folgen durch das Polynom g(x) vor. Die derart codierten Datenfolgen werden dann in der NRZI Mischstufe 21 wiederum konvolutionell durch das Polynom S(x) dividiert. In Abhängigkeit von den Erfordernissen des Übertragungskanals 31 werden die derart codierten digitalen Datenfolgen entweder direkt oder über einen (nicht dargestellten) geeigneten Modulator auf den übertragungsweg geschickt. Empfängerseitig werden die Datenfolgen dann demoduliert und auf eine NRZI Entmischstufe 41 geleitet. Die Daten werden dort durch konvolutionelle Multiplikation mit S(x) entmischt und anschließend an einen Decoder 51 weitergeleitet.
Bevor zur Beschreibung der Fign. 2 bis 7 übergegangen wird, soll kurz die Richtigkeit der Eigenschaften der Generator- und Mischpolynome behandelt werden. Dies soll in der auf diesem technischen Gebiet üblichen Weise durch Aufstellen verschiedener "Sätze" und ihre jeweiligen Beweise erfolgen.
Satz 1; Ist das Mischpolynom S(x) = 1 + x, dann gestattet das Ge-
2
nerator-Polynom g(x) = (1 + χ ) t(x) alle ungeraden Anzahlen von Kanalfehlern zu erkennen, wobei t(x) ein beliebiges Polynom darstellt.
Beweis: Um alle ungeraden Anzahlen von Kanalfehlern e(x) zu erkennen, muß gezeigt werden, daß der Polynomausdruck für den vorliegenden Fehler e(x) nicht durch g(x) teilbar ist. Dabei soll noch einmal vergegenwärtigt werden, daß gilt:
E(x) = S(x) e(x) = (1 + x) e(x). Nimmt man nun umgekehrt einmal an, daß (1 + x) e(x) durch g(x) teilbar wäre, folgt daraus, daß e(x) durch (1 + x) teilbar sein muß. Dann aber gilt:
e(x) = (1 + x) v(x) = v(x) t xv(x). Bei dieser Annahme weist
971 on 3 0 984 8 AO 7 9 7
_ Q —
e(x) jedoch eine gerade Anzahl von Kanalfehlern auf. Das aber steht im Widerspruch zur Voraussetzung, daß e(x) eine ungerade Anzahl von Gliedern aufwies. Daher gilt: e(x) ist nicht durch g(x) teilbar.
Satz 2; Mit S (x) = (1 + x)m f(x) und g(x) = (1 + x)m+1 t(x), wobei f(x) eine ungerade Anzahl von Gliedern aufweist, erzeugt g(x) einen zyklischen Code, der alle ungeraden Anzahlen von Kanalfehlern e(x) bei'Vorhandensein der Misch- und Entmischschaltung erkennt.
Beweis; e(x) soll die^polynomische Darstellung von Kanalfehlern mit einer ungeraden Anzahl von Gliedern sein. Es soll wieder umgekehrt angenommen werden, daß E(χ) = S(χ) e(x) = (1 + x)m f(χ) e(x) durch g(x) teilbar ist. Dies kann folgendermaßen
dargestellt werden:
E(x) β (1 + x)m f (x) e(x) β f (χ) e(x) . ^^ (1 + x)m+1 t(x) (1 + x) t(x)
Daraus folgt, wenn f(x) und e(x) durch 1 + χ teilbar sein sollen, gilt entsprechend dem Beweis zum Satz 1 für f(x):
f(x) » (1 + x) u(x) oder e(x) = (1 + x) v(x) .
Da weder f(x) noch e(x) gerade Gliederanzahlen aufweisen sollten, ergibt sich hier ein Widerspruch zur Voraussetzung. Damit ist aber gezeigt, daß e(x) nicht durch g(x) teilbar ist.
Satz 3; Ist das Mischpolynom S(x) = (1 + x)m f (x). und g(x) = (1 + x)m t(x), wobei t(x) gegenüber f(x) relativ prim ist und ein Polynom vom Grad £ b darstellt, wird ein Code zur Erkennung von Bündelfehlern im Kanal von < b Bits erhalten.
RA 971 on 30 98 48/079
Satz «4: Will man alle ungeraden Anzahlen von Kanalfehlern sowie Bündelfehler der Länge j< b erkennen, muß das Misch-• polynom S(x) = (1 + x)ra f(x) und das Generatorpolynom g(x) = (1 + x)m+1 t(x) sein, wobei f(x) und t(x) relativ prim sind. Weiterhin müssen f(x) und t(x) eine ungerade Anzahl von Gliedern aufweisen, wobei t(x) vom Grad >_ b ist.
2 3 -
Beweis; Beispielsweise soll S(x) = (1 + x) (1 + χ + χ ) sein und es soll g(x) abgeleitet werden, so daß damit alle ungeraden Anzahlen von Kanalfehlern sowie alle Bündelfehler der Länge _< 5
n+1 erkannt werden können. Mit g(x) = (1 + x) t(x), m = 2, und der Bedingung, daß t(x) eine ungerade Anzahl von Gliedern des Grades <_ 5 haben muß, ergibt sich für g(x) :
g(x) = (1 + x)3 (1 + χ + χ4) , wodurch die gestellten Bedingungen erfüllt werden.
Jede gerade Anzahl von Fehlern kann ausgedrückt werden mit E(x) = (1 + x) e(x)J Da die Bündel fehler länge b _< 5 sein muß, muß das Polynom e(x) vom Grad £ 3 sein. Daraus folgt, daß e(x) nicht durch g(x) geteilt werden kann. Daraus folgt ferner, daß g(x) alle ungeraden Anzahlen von Leitungsfehlern sowie alle geraden Anzahlen von Bündelfehlern der Länge £ 5 zu erkennen gestattet.
Fig. 2 zeigt ein Ausführungsbeispiel für einen Codierer 1. Jede digitale Datenfolge von der Datenquelle 2 wird über die Leitung 3 dem Codierer zugeführt* Der Codierer überträgt die Datenfolge und liefert die Prüfbits. Die Prüfbits werden aus der gesonderten Division der Datenfolge mittels des Codes Polynoms g(x) erhalten. Zu diesem Zweck werden die Daten dem Codierer gleichzeitig über zwei Wege zugeleitet. Der eine Weg besteht aus der Leitung 3, dem Schalter 7c in der Stellung 7b sowie der Leitung 8. Der andere Weg enthält das EXKLUSIV-ODER-Glied 5 sowie den Rückkopplungspfad 9 über den geschlossenen Schalter 10c in der Stellung 10b.
309848/0797
RA 971 Oll
Im Rahmen dieses Ausführungsbeispiels der Erfindung wird jeweils ein digitaler Datenblock mit n-r Bits vor der übertragung der r Restbits zugeführt. Die r Prüfbits werden durch Anlegen der Datenfolge an den Codierer erhalten, wenn die Daten über die Leitung 8 übertragen werden. Dadurch ist sichergestellt, daß die Prüfbits stets unmittelbar nach dem Senden des letzten Datenbits verfügbar sind.
Wenn die Datenfolge an der Leitung 3 anliegt, geht der Schalter 7c in die Stellung 7b, und der Schalter 10c in die Stellung 10b. Jedes übertragene Bit wird dabei ebenfalls an das EXKLUSIV-ODER-Glied 5 angelegt. Dieses EXKLüSIV-ODER-Glied erzeugt eine binäre "1" nur bei einer Ungleichheit bezüglich seiner Eingangswerte. Demzufolge wird eine binäre "1" nur dann erzeugt, wenn ein Unterschied zwischen einem Bit auf der Leitung 3 und dem Inhalt des Verzögerungselementes 13 vorliegt. Das Ausgangssignal von 5 wird dann über die Leitung 9 dem Verzögerungselement 11 zugeführt, worauf sein Inhalt wiederum in das Verzögerungselement 13 verschoben wird. Nach der übertragung des letzten Datenbits gehen die Schalter 7c bzw. 10c in die jeweils andere Stellung 7a bzw. 10a. Demzufolge wird der Rückkopplungspfad 9 unterbrochen und der Inhalt der Verzögerungselemente wird auf die Leitung 8 übertragen.
In Fig. 5 ist der logische Aufbau eines empfängerseitigen Decoders dargestellt. Der Decoder 51 hat die Aufgabe, die empfangenen Daten und Prüfbits mit dem Generator Polynom g(x) zu multiplizieren. Wenn während der übertragung ein Wechsel bezüglich einer ungeraden Anzahl von Bitstellen vorgekommen ist, wird dieser Wechsel in der Form von zwei binären Einsen in den Verzögerungselementen 55 und 57 erscheinen. Wenn keine ungeraden Fehleranzahlen aufgetreten sind, sollten diese beiden Bitstellen jeweils eine binäre "0" aufweisen. Die Daten werden weiterhin in einem Pufferregister 49 3 gespeichert. Der Decoder prüft die Daten und veranlaßt im fehlerfreien Fall, daß der Inhalt des Registers 493 an einen Verbraucherschaltkreis ausgegeben wird.
RA 971 on 309848/0797
Zur Erläuterung der Arbeitsweise der Erfindung wird auf Fig. 8 Bezug genommen, in der ein Zeit- und Fehleranalysediagramm des logischen Ausgangsverhaltens eines digitalen Datensystems dargestellt ist. Dieses Datensystem enthält den Codierer (Fig. 2), den NRZI-Mischer (Fig. 3), den NRZI-Entmischer (Fig. 4) und den Decoder (Fig. 5) in der in Fig. 1 dargestellten Gesamtanordnung.
In Fig. 8 sind die aufeinanderfolgenden Bit-Zeitintervalle Tl bis T12 dargestellt und kennzeichnen die jeweils zugehörigen Spalten. Es soll angenommen werden, daß während der Zeit T1-T4 ein vier Bitstellen aufweisendes Eingangssignal 1111 und während T7-T1O eine weitere Datenfolge 1001 an den Eingang 3 des Codierers von Fig. 2 angelegt wird. Die Zeitintervalle T5, T6 sowie TIl und T12 sind der übertragung der Prüfbits vorbehalten. Im Rahmen dieses Beispiels soll ferner angenommen werden, daß der anfängliche Inhalt der Verzögerungselemente 11 und 12 des Codierers 1 jeweils in einer binären "0" besteht.
Auf der Ausgangsleitung 8 des Codierers stellt sich sofort während der Zeitintervalle T1-T4 das Ausgangssignal 1111 und während T7-T10 das Ausgangssignal 1001 ein. Weiterhin sind die von dem EXKLUSIV-ODER-Glied 5 auf die Ausgangsleitung 8 abgegebenen Prüfbits während T5-T6 "0" und "0" bzw. während T11-T12 "1" und "1". Für den Inhalt des Verzögerungselementes 27 im Mischer (Fig. 3) wird während der Zeiten Tl und T7 jeweils eine "0" angenommen. Während der Zeitintervalle T1-T6 wird am Ausgang des Mischers die Folge 000010 für ein entsprechendes Eingangssignal 111100 erhalten. In ähnlicher Weise wurde während T7-T12 aus der Eingangsbitfolge 100111 die Ausgangsfolge 010000 erzeugt.
Die so gemischte Bitfolge wird auf ein Übertragungsmedium gegeben, wobei nicht auszuschließen ist, daß es in hinsichtlich einiger seiner Symbole durch das Kanalrauschen beeinträchtigter Weise an der Enttnischstufe 41 auf der Empfängerseite ankommt.
309848/0797
Im Empfänger ist unter anderem eine in Fig. 4 dargestellte Entmischstufe vorgesehen. Der Betrieb des Entmischers beginnt ebenfalls zum Zeitpunkt Tl. Für die weitere Erläuterung ist die Berücksichtigung von Synchronisations- und Taktproblemen belanglos. Bezüglich dieses Punktes ist festzustellen, daß die Erfindung unabhängig davon auf verschiedenen Gebieten allgemein angewendet werden kann. Verfolgt man unter Heranziehung der Fign. 4 und 8 den Vorgang der konvolutionellen Multiplikation, ergibt sich, daß für eine Eingangsbitfolge ΟΟΘΟ1Ο während T1-T6 auf der Ausgangsleitung 49 (Inverter 47) ein Ausgangssignal 111100 erscheint. In gleicher Weise wird ein Ausgang 111111 während T7-T12 für ein entsprechendes Eingangssignal 000000 erhalten. Das vom Entmischer 41 erhaltene Ausgangssignal wird, seriell dem in Fig. 5 dargestellten Decoder 51 über die Leitung 49 zugeführt. Die Ausgangsdaten der Entmischstufe werden weiterhin in einen Pufferspeicher 493 aufgenommen. Wenn die Daten in den Pufferspeicher eingelesen werden, beginnt der Decoder 51 damit, jede Ziffernstelle auf der Leitung 49 durch das Code Polynom g(x) zu teilen. Wenn als Ergebnis davon die während der Zeitintervalle T6 und T12 in den Verzögerungselementen 55 und 57 gespeicherten Ziffernstellen beide "0" sind, bedeutet das, daß kein Fehler erkannt worden ist. Für den Zeitraum T1-T6 ist in dem gewählten Ausführungsbeispiel kein Fehler erkannt worden. Demzufolge ist der Inhalt der beiden Verzögerungselemente 55 und 57 jeweils "0", wie aus Fig. 8 für den Zeitraum T6 hervorgeht. Am Eingang 31a des Entmischers wurde jedoch ein Einzelfehler während des Zeitintervalls T8 beobachtet. Dieser Einzelfehler wurde multipliziert und erscheint während T8 und T9 als benachbarter Doppelfehler am Inverterausgang 47 der Entmischstufe. Diese Fehleranzeige erscheint dermaßen, daß die Inhalte der Verzögerungselemente 55 und 57 zum Zeitpunkt T12 beide "1" sind.
Zur Erläuterung der Behandlung der beiden Prüfbits im Decoder 51 soll bezüglich der Zeitintervalle T4, T5 und T6 npcheinmal besonders Bezug genommen werden auf Fig. 5. Während des Zeitintervalls T4 erscheint als Eingang auf der Leitung 49 eine binäre
RA 971 on 309848/0797
"1", während die Inhalte der Verzögerungselemente 55 bzw. 57 durch eine binäre "O" bzw. "1" dargestellt sind. Das EXKLUSIV-'ODER-Glied 5 3 erzeugt eine "1" auf der Leitung 54 nur dann, wenn ein Unterschied zwischen der binären Ziffernstelle auf der Leitung 49 und der im Verzögerungselement 57 enthaltenen Binärstelle auftritt. Da zum Zeitpunkt T4 sowohl auf der Eingangsleitung als auch im Verzögerungselement 57 gleichermaßen eine "1" erscheint, liefert das EXKLUSIV-ODER-Glied folglich am Ausgang eine "0". Dieses Ausgangssignal wird zu Beginn des Zeitintervalls T5 in das Verzögerungselement 55 geschoben, wobei dessen (früherer) Inhalt andererseits in das Verzögerungselement 57 verschoben wird. Während T5 is;t der Eingang "0" und der Ausgang des Verzögerungselementes 57 ist ebenfalls "0", so daß vom EXKLUSIV-ODER-Glied 53 eine "0" erzeugt wird. Im Zeitpunkt T6 gelangt der Zustand des EXKLUSIV-ODER-Glieds 53 als "0" in das Verzögerungselement 55^ während der (frühere) "O"-Zustand des Verzögerungse!ententes 55 in das Verzögerungselement 57 geschoben wird. Da der Eingang auf der Leitung 49 und der Inhalt des Verzögerungselementes 57 beidemal "0" ist, tritt als Inhalt des EXKLUSIV-ODER-Gliedes 53 eine "0" auf. Am Ende des, Zeitintervalls T6 weisen beide Verzögerungselemente 55 und 57 jeweils eine "0" auf, was einen Hinweis darstellt, daß kein Fehler entdeckt wurde. Wird die letzte Verschiebung nicht durchgeführt, wird der Fehler in der letzten Bitposition der Eingangsdaten- ■ folge nicht erkannt werden.
Was geschieht nun in demselben System während der Zeitintervalle T6-T12 für eine willkürliche Eingangsbitfolge 1001, wenn ein Einzelfehler in beispielsweise der zweiten Bitposition (T8) einer codierten Datenfolge während der übertragung auftritt? Dieser Fehler gelangt über den Eingang 31a auf die Entmischstufe. Während der Zeitintervalle T7-T10 werden die aufeinanderfolgenden Daten-Ziffernstellen des gewählten Beispiels 1001 codiert und in der oben beschriebenen Weise übertragen. Der zum Zeitpunkt T8 am Eingang der Entmischstufe auftretende Fehler (in diesem Fall ein.Einzelfehler durch Verfälschung einer "1" in eine "O") wird
3 0 98487 079 7
RA 971 011
jedoch zu einem benachbarten Doppelfehler decodiert. Die beiden benachbarten Fehlerpositionen erscheinen während T8 und T9 am Inverterausgang 47 der Entmischstufe, was leicht durch einen Vergleich mit den während T2 und T3 auftretenden Ausgängen ersehen werden kann. Geht man den Funktionsablauf des Decoders in der oben beschriebenen Weise für diesen Fall durch, ergibt sich, daß am Ende des Zeitintervalls T12 in beiden Verzögerungselementen 55 und 57 jeweils eine binäre "1" enthalten ist. Das ist als Fehlerhinweis zu werten. Bezüglich der Darstellung in den Fign. 2 und 8 ist noch festzustellen, daß zwischen den Zeitintervallen T4 und T5 sowie TlO und TIl der Schalter 10c öffnet indem er von der Stellung 10b in die Stellung 10a übergeht. Auch der Schalter 7c geht in die Stellung 7a. Als Folge davon werden die während der Zeitintervalle T4.und TlO in den Verzögerungselementen 11 und 13 enthaltenen Zustände jeweils während der entsprechenden Zeitintervalle T5, T6 bzw. TIl, T12 ausgegeben.
Würde man die in Fig. 2 dargestellte Codierschaltung durch die in Fig. 6 gezeigte ersetzen und zusätzlich anstelle des in Fig. dargestellten Decoders den Decoder nach Fig. 7 verwenden, könnte man den logischen Ablauf wiederum durch jede Stufe verfolgen und verifizieren, daß das erfindungsgemäße Verfahren sowie die zugehörige Schaltung in der Lage ist, sowohl ungerade Fehleranzahlen als auch Bündelfehler zu erkennen.
Der in Fig. 7 dargestellte Codierer repräsentiert ein komplexeres
3 4
Polynom g (x) = (1 + x) (1 + χ + χ )' als das in Fig. 2 mit
g (x) = 1 + χ . Bezüglich der prinzipiellen Schaltungsauslegung kann auf das Buch von W.W. Peterson, "Error-Correcting Codes", M.I.T. Press, Cambridge, Mass., 1961, verwiesen werden. Darüber hinaus kann ein zu der Darstellung von Fig. 8 entsprechendes Analysediagramm verwendet werden, um die logischen Eigenschaften eines mit diesen Teilschaltungen nach Art der Übersichtsfigur 1 dargestellten Systems zu prüfen.
RA 971 on 309848/07

Claims (6)

  1. P A T E N T A N S P R Ü C H E
    Verfahren zur Erkennung von ungeradzahligen Fehlermengen sowie von Bündelfehlern bis zu einer Länge von b Bitstellen in in zyklisch codierter und zusätzlich vermischter Form übertragenen digitalen Datenfolgen, gekennzeichnet durch die Verfahrensschritte
    - sendeseitige Codierung jeder n-r Datenbitsteilen umfassenden digitalen Datenfolge vor ihrer Übertragung in der Weise, daß der Datenfolge ein Restglied zugefügt wird, daß aus der sukzessiven Division der Datenfolge durch ein Code-Polynom
    g{x) = (1 + χ)"*1 t(x)
    erhalten wird; anschließende konvolutionelle Division der Datenfolge sowie des so erhaltenen Restgliedes durch ein Misch-Polynom
    S(x) =" (1 + x)m f(x),
    wobei die Polynome t(x) und fCx) je eine ungerade ■■".'■. Anzahl von Gliedern aufweisen und zur Bündelfehlererkennung zusätzlich zueinander relativ prim sind und wobei t(x) mindestens vom Grad b ist;
    - empfängerseitige Decodierung durch sukzessive, konvolutionelle Multiplikation der eingehenden Datenfolge mit dem Misch-Polynom S(x) und Fehlerprüfung auf der Grundlage der aus der Division der empfangenen Datenfolge durch das Polynom g(x) erhaltenen vorbestimmten Bitverteilung.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß jede Gesamtbitfolge als Folge der n-r Datenbitsteilen und der r Bitstellen des Restgliedes übertragen wird, daß die r Bitstellen des Restgliedes während der Übertragung der Datenbits abgeleitet und im Anschluß an diese übertragen werden, und daß innerhalb der empfangerseitig vorliegenden decodierten und konvolutionell multiplizierten Datenfolge
    RA 97* Oll
    309848/0797
    die r Bitstellen des Restgliedes den für die Fehlererkennung maßgeblichen Bitverteilungsbereich bilden.
  3. 3. Verfahren zur Erkennung von ungeradzahligen Fehlermengen in in zyklisch codierter und zusätzlich vermischter Form übertragenen digitalen Datenfolgen, dadurch gekennzeichnet, daß jede η Bitstellen umfaßende digitale Datenfolge vor ihrer übertragung in der Weise codiert wird, daß der Datenfolge ein Restglied hinzugefügt wird, das aus der sukzessiven konvolutionellen Division der Datenfolge durch ein Code-Polynom g(x) = (1 + x)m t(x) erhalten wird und durch anschließende Division der Datenfolge und des Restgliedes durch das Mischpolynom S(x) = 1 + x, umgestaltet wird, wobei t(x) ein Polynom mit einer ungeraden Gliederanzahl darstellt, sowie durch empfängerseitige Maßnahmen zur Decodierung, Entmischung und Fehlererkennung gemäß Anspruch 1.
  4. 4. Verfahren zur Erkennung von Bündelfehlern einer maximalen Länge b in in zyklisch codierter und zusätzlich vermischter Form übertragenen digitalen Datenfolgen, dadurch gekennzeichnet, daß die Codierung jeder k Bitstellen umfassenden digitalen Datenfolge vor ihrer übertragung in der Heise vorgenommen wird, daß der Datenfolge ein Restglied hinzugefügt wird, das aus der sukzessiven Division der Datenfolge durch ein Code-Polynom g(x) = (1 + x)m t(x) erhalten wird, durch anschließende konvolutionelle Division der Datenfolge und des so erhaltenen Restgliedes durch das Mischpolynom S(x) = (1 + x)m f (x) , wobei t(x) und f(x)* Polynome darstellen, die zueinander relativ prim sind, eine ungerade Anzahl von Gliedern aufweisen und wobei t(x) mindestens vom Grade b ist, und daß die empfängerseitig eingehenden Datenfolgen gemäß Anspruch 1 decodiert, entmischt und auf Fehler geprüft werden.
  5. 5. Verfahren nach Anspruch 1, gekennzeichnet durch ein Code-RA 971 on 309848/0797
    Polynom der Form
    g(x) = (1 + x)- :(l + χ + χ4) , sowie durch ein Mis cdi-Polynom der Form
    S(x) = (1 + x)2 (1 + χ + x3).
  6. 6. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß zur Fehlererkennung die letzten m Bitstellen jeder decodierten Binärziffernfolge daraufhin geprüft werden, ob sie eine binäre "O" darstellen, welche Konstellation als Hinweis für einen fehlerfreien Fall gewertet wird.
    on 30984870797
DE2320422A 1972-05-19 1973-04-21 Einrichtung zur Fehlererkennung Expired DE2320422C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US25497572A 1972-05-19 1972-05-19

Publications (2)

Publication Number Publication Date
DE2320422A1 true DE2320422A1 (de) 1973-11-29
DE2320422C2 DE2320422C2 (de) 1986-09-11

Family

ID=22966309

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2320422A Expired DE2320422C2 (de) 1972-05-19 1973-04-21 Einrichtung zur Fehlererkennung

Country Status (7)

Country Link
US (1) US3775746A (de)
JP (1) JPS5123843B2 (de)
CA (1) CA984513A (de)
DE (1) DE2320422C2 (de)
FR (1) FR2185901B1 (de)
GB (1) GB1380868A (de)
IT (1) IT987427B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3345777A1 (de) * 1983-12-17 1985-06-27 ANT Nachrichtentechnik GmbH, 7150 Backnang Anordnung zur verbesserten paritaetszaehlung

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1500232A (en) * 1974-07-04 1978-02-08 Marconi Co Ltd Digital data signal transmission arrangements
JPS6052509B2 (ja) * 1977-05-16 1985-11-19 ソニー株式会社 デジタル信号伝送方法
JPS55115753A (en) * 1979-02-27 1980-09-05 Sony Corp Pcm signal transmission method
US4276647A (en) * 1979-08-02 1981-06-30 Xerox Corporation High speed Hamming code circuit and method for the correction of error bursts
US4276646A (en) * 1979-11-05 1981-06-30 Texas Instruments Incorporated Method and apparatus for detecting errors in a data set
US4559625A (en) * 1983-07-28 1985-12-17 Cyclotomics, Inc. Interleavers for digital communications
JPS5977490A (ja) * 1983-08-22 1984-05-02 キヤノン株式会社 不揮発性表示手段付電子機器
DE3580101D1 (de) * 1984-07-21 1990-11-15 Sony Corp Vorrichtung zum speichern und/oder zur wiedergabe optischer karten.
US4979173A (en) * 1987-09-21 1990-12-18 Cirrus Logic, Inc. Burst mode error detection and definition
US5140595A (en) * 1987-09-21 1992-08-18 Cirrus Logic, Inc. Burst mode error detection and definition
US4993029A (en) * 1989-03-13 1991-02-12 International Business Machines Corporation Method and apparatus for randomizing data in a direct access storage device
NL9101376A (nl) * 1990-08-16 1992-03-16 Digital Equipment Corp Een verbeterd foutendetectie-codeerstelsel.
CA2050123C (en) * 1990-10-11 1997-12-09 Subrahmanyam Dravida Apparatus and method for parallel generation of cyclic redundancy check (crc) codes
US5377208A (en) * 1991-11-02 1994-12-27 U.S. Philips Corporation Transmission system with random error and burst error correction for a cyclically coded digital signal
JP3170123B2 (ja) * 1993-11-29 2001-05-28 日本放送協会 誤り訂正回路
US5923680A (en) * 1997-06-05 1999-07-13 Northern Telecom Limited Error correction in a digital transmission system
JPH1141114A (ja) * 1997-07-18 1999-02-12 Sony Corp 送信装置、受信装置、通信方法及び無線通信システム
US20030110434A1 (en) * 2001-12-11 2003-06-12 Amrutur Bharadwaj S. Serial communications system and method
US7284184B2 (en) * 2003-01-30 2007-10-16 International Business Machines Corporation Forward error correction scheme compatible with the bit error spreading of a scrambler
US7509568B2 (en) * 2005-01-11 2009-03-24 International Business Machines Corporation Error type identification circuit for identifying different types of errors in communications devices
US9356785B2 (en) * 2011-02-15 2016-05-31 Blackberry Limited Method and system for security enhancement for mobile communications
US8588426B2 (en) * 2011-02-21 2013-11-19 Blackberry Limited Methods and apparatus to secure communications in a mobile network

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3649915A (en) * 1970-06-22 1972-03-14 Bell Telephone Labor Inc Digital data scrambler-descrambler apparatus for improved error performance

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3278729A (en) * 1962-12-14 1966-10-11 Ibm Apparatus for correcting error-bursts in binary code
DE1211687B (de) * 1964-11-10 1966-03-03 Telefunken Patent System zur linearen systematischen Kodierung
US3487362A (en) * 1967-04-10 1969-12-30 Ibm Transmission error detection and correction system
US3582881A (en) * 1969-06-09 1971-06-01 Bell Telephone Labor Inc Burst-error correcting systems

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3649915A (en) * 1970-06-22 1972-03-14 Bell Telephone Labor Inc Digital data scrambler-descrambler apparatus for improved error performance

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CCITT, Vol.VIII, Mar del Plata 1968, Recommen- dation V.41, S.1-3 *
Proceedings of the IRE, Jan.1961, S.228-235 *
W.W.Peterson "Prüfbare und korrigierbare Codes" Oldenbourg-Verlag 1967, S.138,242,243,246,330-335 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3345777A1 (de) * 1983-12-17 1985-06-27 ANT Nachrichtentechnik GmbH, 7150 Backnang Anordnung zur verbesserten paritaetszaehlung

Also Published As

Publication number Publication date
FR2185901B1 (de) 1977-04-29
DE2320422C2 (de) 1986-09-11
FR2185901A1 (de) 1974-01-04
GB1380868A (en) 1975-01-15
CA984513A (en) 1976-02-24
JPS5123843B2 (de) 1976-07-20
IT987427B (it) 1975-02-20
US3775746A (en) 1973-11-27
JPS4928208A (de) 1974-03-13

Similar Documents

Publication Publication Date Title
DE2320422A1 (de) Verfahren zur fehlererkennung
DE2540472C3 (de) Verfahren und Schaltungsanordnungen zur Codierung binärer Daten unter Anwendung eines abgewandelten Null-Modulationscodes
DE2364212C3 (de) Schaltungsanordnung zur Codierung von Binärziffern
DE69324050T2 (de) Modifizierung eines CRC Prüffeldes bei der Weiterleitung von Datenpaketen
DE69022705T2 (de) System zur Kodierung/Dekodierung von digitalen Signalen zur Übertragung und/oder Speicherung.
DE2711526A1 (de) Verfahren und anordnung zur sequentiellen uebertragung von binaerdaten in aufeinanderfolgenden bitzellen eines uebertragungskanals
DE2914515A1 (de) Verfahren und vorrichtung fuer ein wirksames fehlerentdeckungs- und korrektursystem
DE2508706A1 (de) Codieren und decodieren mit einem code variierbarer wortlaenge und gegebenem bitzahlverhaeltnis
DE2060643A1 (de) Schaltungsanordnung zur Korrektur von Einzelfehlern
DE4121444A1 (de) System und verfahren zur fehlerdetektion und zur reduzierung von simultanem schaltrauschen
DE69527935T2 (de) Gleichtaktfreier ternärer Kode
DE2503107A1 (de) Korrekturcode fuer impulsfehler
DE2460263A1 (de) Schaltungsanordnung zum korrigieren des schlupffehlers in datenuebertragungssystemen unter verwendung von zyklischen codes
DE2704627B2 (de) Anordnung zur Fehlerkorrektur von binärer Information
DE69125988T2 (de) Fehlerkorrigerendes kodier- und dekodiersystem mit einem auf einem produktkode überschriebenen kode sowie verfahren dazu
DE3150215A1 (de) &#34;analog-digital-wandler&#34;
DE3431777A1 (de) Verfahren zum umsetzen von digitaldaten in ein nrzi-codiertes digitalsignal
DE2757164C2 (de) Verfahren zum Übertragen oder Aufzeichnen von digitalen Signalen
DE1937248A1 (de) Selbstpruefende Fehlererkennungsschaltung
DE2000565A1 (de) Fehlerkorrigierendes System zur Korrektur mehrfacher,zufaelliger Fehler
DE1934869B2 (de) Verfahren uns schaltungsanordnung zur kodierung asynchroner binaerer digitalsignale
EP0128624A2 (de) Verfahren und Schaltungsanordnung zur Synchronisation in einem Datenübertragungssystem
DE3500115A1 (de) Verfahren zum codieren eines datenbitmusters, anordnung zur durchfuehrung des verfahrens und anordnung zum decodieren des mit dem verfahren erhaltenen kanalbitflusses
DE1937259A1 (de) Selbstpruefende Fehlererkennungsschaltung
DE1100679B (de) Verfahren und Schaltungsanordnung zur Sicherung von Fernschreibnachrichten, bei denen die einzelnen Zeichen in einem 5-Schritte-Code uebertragen werden

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee