DE2320422C2 - Einrichtung zur Fehlererkennung - Google Patents

Einrichtung zur Fehlererkennung

Info

Publication number
DE2320422C2
DE2320422C2 DE2320422A DE2320422A DE2320422C2 DE 2320422 C2 DE2320422 C2 DE 2320422C2 DE 2320422 A DE2320422 A DE 2320422A DE 2320422 A DE2320422 A DE 2320422A DE 2320422 C2 DE2320422 C2 DE 2320422C2
Authority
DE
Germany
Prior art keywords
polynomial
errors
error
sequence
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2320422A
Other languages
English (en)
Other versions
DE2320422A1 (de
Inventor
Paul Emile Raleigh N.C. Boudreau
Robert Tienwen Urbana Ill. Chien
Charles Clyde Whitehall S.C. Peck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2320422A1 publication Critical patent/DE2320422A1/de
Application granted granted Critical
Publication of DE2320422C2 publication Critical patent/DE2320422C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/17Burst error correction, e.g. error trapping, Fire codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

S(X) = (I+xf fix) as
Nach Peterson ist ein zyklischer Code als Untergrup-
realisiert, wobei t(x) und f(x) Polynome darstellen, pe aus 2" möglichen Folgen von η Bits zu betrachten. In die zueinander relativ prim sind, eine ungerade An- polynomischer Schreibweise bedeutet s„e eine Unterzahl von Gliedern aufweisen und wobei t(x)m\nde- gruppe aller möglichen Polynome des Grades <n—\, stensvomGradenisL 40 d.h.:
3. Einrichtung nach Anspruch 2, gekennzeichnet
durch einen Codierer gemäß dem Generator-Poly- ao+ai x+ai x2+ ... +a„-\ x"-1.
Ein zyklischer Code kann mittels eines Generator-Po-
g(x)- (l+xf{\+x+x*), 45 lynoms g(x) definiert werden. Er besteht aus solchen
Vielfachen von g(x), die vom Grade <n— 1 sind. Es läßt
sowie durch einen Mischer gemäß dem Mischpoly- sich leicht zeigen, daß es genau 2"-' Polynome gibt, die nom sowohl Vielfache von g(x) sind als auch einen Grad
<n— 1 aufweisen. Folglich wird vor der Übertragung
S(x) = (1 +xf (1 +x+x3). 50 eine Ziffernfolge so codiert,daß sie einen Vielfaches des
Generator-Polynoms darstellt
Man betrachte als Beispiel einen zyklischen Code aus
/7=7 Bitstellen mit einem Generator-Polynom
Die Erfindung betrifft eine Einrichtung zur Erken- 55 g(x)= 1 +
nung von ungeradzahligen Fehlermengen sowie von
Bündelfehlern, bis zu einer Länge von b Bitstellen in Es gibt in diesem Fall 2"-r=27-4=23=8 Polynome, die Datenübertragungseinrichtungen gemäß dem Oberbe- Vielfache von g(x) darstellen. Damit ist jede Fehlervergriff der Ansprüche 1 und 2. teilung der Form x> E(x) erkennbar, wenn / irgendeine
Einleitend sollen kurz einige Aspekte der zyklischen 60 positive ganze Zahl darstellt und E(x) nicht durch g(x)
Codierung von digitalen Daten, die Wirkungsweise sol- teilbar ist. Der Beweis für diese Tatsache ist der oben
eher zyklischer Codes sowie die Auswirkung von hau- angegebenen Literaturstelle von Peterson zu entneh-
fung benutzten besonderen Mischstufen (scramblers) men.
auf das Fehlerverhalten betrachtet werden. In diesem
Zusammenhang soll bezüglich der Grundlagen auf die 65 Zyklische Codes und Fehlereigenschaften
folgende Literatur verwiesen werden: W. W. Peterson,
»Cyclic Codes for Error Detection«, W. W. Peterson Zwei Klassen von Fehlern sind von Interesse. Es sind
»Prüfbare und korrigierbare Codes«, Oldenburg Verlag, dies ungerade Anzahlen von Fehlermengen und Bündel-
3 4
fehler. Die Erkennung von Fehlerverteilungen mit unge- zeugt alternierende Binärsignale für jeweils aufeinanraden Fehleranzahlen kann durch einfache Paritätsprü- derfolgende Signale, wobei bei einem Mischpolynoin fung erreicht werden. Das Generator-Polynom für solch S(x) = 1 +x jeweils zwei zu einem Zeitpunkt genomeinen Code ist g(x) = 1 +x. Dies gilt wegen der Tatsa- men werden. Für eine Eingangsdatenfolge
ehe, daß alle Polynome mit einer geraden Anzahl von 5
Gliedern durch 1 +x teilbar sind. Beispielsweise ist das χ·~2+χ·-χ +λ»"+A1+1
Polynom 1 +x+J^+x^ohnp.RestJdurch 1 +jrteilbar.
Ein Bündelfehler der Länge b ist definiert als eine würde die Ausgangsfolge χ'-'+*'+1 sein. Es soll ange-Fehlerverteilung, die sich über höchstens b aufeinander- nommen werden, daß eine Folge gleicher Ziffernstellen, folgende Bitstellen erstreckt Ein solcher Bündelfehler 10 d.h. 1111, im NRZI-Mischer korrekt zu 1010 (1-J-x2) kann durch das Polynom x> ■ B(x) dargestellt werden, umgeformt wird, und daß die Folge 0010 (x2) auf der wobei B(x) ein Polynom von höchstens dem Grade b—\ Empfängerseite ankommt Dann würde die Entmischist Beispielsweise gut für einen Bündelfehler der Länge stufe die empfangene Folge (x2) mit dem Mischpolynom ö<3 1 + χ multiplizieren, d. h.
x> B(x) = χ1+χ*+χ*. (1 +X)(X2) = x2+xi.
Andererseits kann ein Bündelfehler mit fc< 5 dargestellt Das bedeutet, daß der Einzelfehler in einen benachbar- werden als X1B(X) = 1+x*. ten DoppeJfshier umgewandelt wird, der nicht mehr
20 über die Parität erkennbar ist Mit armieren Worten, für
Bündelfehlerschutz-Charakteristiken eines einen Kanalfehler e(x) erscheint ais Fehler
Generator-Polynoms E(x) = S(x) e(x). Im obigen Beispiel mit e(x) = x2 und
S(x) = 1 + vergibt sich somit E(x) = x2+x3. Ursprünglich
Um Bündelfehler mit einer maximalen Länge b auf enthielten die zyklischen Codes den Faktor \-+'x zur der Grundlage des oben Gesagten zu erkennen, sollte 25 Erkennung aller Einzelfehler sowie aller ungeradzahlidas Generator-Polynom die folgenden Eigenschaften gen Fehlermengen. Wenn man jedoch empfängerseitig aufweisen: Entmischstufen vorsehen muß, werden diese Fehler mit
dem Mischpolynom S(x) multipliziert und können des-
(1) g(x)ist mindestens vom Grad b; halb nicht mehr entdeckt werden.
(2) g(x) weist ein von Null verschiedenes Konstant- 30 Es ist Aufgabe der Erfindung, eine Einrichtung anzuglied auf. geben, mit der Fehler in in vermischter Form übertrage-
; ί nen digitalen .Datenfolgen erkannt werden können, wo-
Damit würden alle Fehler der Form E(x) — x> B(x) bei diese Fehler aus ungeradzahligen Fehlermengen erkannt, solange E(x) nicht durch g(x) teilbar ist In An- und/oder Bündelfehlern der Länge b bestehen können, betracht der Bedingung (2) ist festzustellen, daß g(x) 35 Die Lösung dieser Aufgabe ist in den Ansprüchen 1 keinen Faktor der Form x> enthält Für beispielsweise und 2 gekennzeichnet und basiert z.T. auf der überra- g(x) = 1 +x kann gezeigt werden, daß x*/(x+1) stets in sehenden Beobachtung, daß benachbarte Doppelfehler einem Rest resultiert Damit E(x) durch g(x) teilbar ist in einer digitalen Folge, die in polynomischer Forn.- darmuß auch B(x) dadurch teilbar sein. Angesichts der obi- gestellt ist, nicht durch 1 +x2 teilbar sind,
gen Bedingung (1) weist g(x) einen höheren Grad als 40 Gemäß einem Ausführungsbeispiel wird die Erfin- B(x) auf, so daß B(x) dadurch nicht teilbar ist In einem dung in einem digitalen Datenübertragungssystem vertypischen Fall mit g(x) = 1 +λ4 wurden alle Bündelfeh- körpert, in dem ein zyklischer Codierer zur Umwandler der Länge 6<4 und mit g(x) = 1 +x+xi5 alle Bün- lung der digitalen Datenfolgen durch Division dieser delfehler der Länge b< 15 erkannt werden können. Datenfolgen durch ein ausgewähltes Polynom g(x) vor-
45 gesehen ist und in dem eine Mischstufe für die weitere
Mischer und ihr Fehlereinfluß Division der codierten Datenfolgen durch das Mischpo
lynom S(x) = 1 +x bei einem Polynom g(x) in der Form
Bis jetzt wurde festgestellt, daß durch geeignete (1+ x2) t(x) vorgesehen ist Für den allgemeinen Fall der Form eines Generator-Polynoms ungerade Fchleran- Fehlererkennung von ungeraden Fehleranzahlen gilt
zahlen sowie Bündelfehler auf der Empfängerseite er- 50
kannt werden können. Nun werden aber häufig in Über- s(x) = (1 + x)" f(x) und
p tragungssystemen zusätzliche Mischstufen eingesetzt, g(x)=(\+x)m+\ t(x),
|| wobei durch das Mischen eine gewisse Zufälligkeit ein-
φ geführt wird, um die-Effekte von etwaigen Symbol-In- wobei f(x) sowie t(x) jeweils eine ungerade Glieder-anf$ terferenzen zu vermindern. Üblicherweise wird eine sol- 55 zahl enthalten.
ehe Mischstufe auf der Sendeseite zwischen den Codie- Wenn zusätzlich zur ungeradzahligen Fehlererken-
i'er und den Übertragungskanal eingeschaltet, während nung Bündelfehler mit einer Länge von < b Bitstellen in die entsprechende Entmischstufe die Empfangenen digi- einem Übertragungssystem mit Mischstufen erkannt talen Folgen vor ihrer Weiterleitung an den Decoder werden sollen, gilt zusätzlich zu den genannten Bedinzugeführt bekommt 60 gungen, das f(x) und t(x) zueinander relativ prim sein
Dieser Misch-oder Verwürfelungsvorgang kann als müssen und t(x)mindestens vom Grade ά ist
Sonderform einer Codierung angesehen werden und Weitere Merkmale der Erfindung sind iii den Unterbedeutet daß dadurch der Datenstrom ebenfalls durch ansprüchen gekennzeichnet. Die Erfindung wird in der p ein Polynom dividiert wird. In entsprechender Weise folgenden Beschreibu:?^ unter Zuhilfenahme der Zeichwird durch den Entmischvorgang auf der Empfängersei- 65 nungen näher erläutert,
te die empfangene Datenfplge mit einem Polynom mul- Es zeigen:
tipliziert F i g. 1 ein digitales Datenübertragungssystem mit
Ein häufig benutzter, sogenannter NRZI-Mischer er- Mischschaltungen, in denen die Erfindung ausgeführt ist,
Fig.3 und 4 NRZI-Misch- bzw. Entmischschaltungen,
F i g. 2 und 5 eine Codier- bzw. Decodierschaltung zur Erkennung ungeradzahliger Fehler und zur Erzeugung des Polynoms g(x) - 1 +x2,
F i g. 6 und 7 eine Codier- und Decodierschaltung zur Erkennung von Bündelfehlern und ungeradzahligen Fehlern sowie zur Erzeugung des Polynoms
(1+ xf f(x) und
(fU()
"4M-0+X/-0+X+X4) ίο
F i g. 8 ein Zeit- und Fehleranalysediagramm für das System nach F i g. 1 mit Teilschaltungen nach den F i g. 2 bis 5.
In F i g. 1 ist ein Blockschaltbild ein Digitales Datenübertragungssystem dargestellt. Eine Datenquelle 2 liefert Feiger· von digitalen Daten an den Codierer 1. Der Codierer nimmt eine konventionelle Division der Folgen durch das Polynom g(x) vor. Die derart codierten Datenfolgen werden dann in der NRZI-Mischstufe 21 wiederum konvolutionell durch das Polynom S(x) dividiert In Abhängigkeit von den Erfordernissen des Übertragungskanals 31 werden derart codierten digitalen Datenfolgen entweder direkt oder über einen (nicht dargestellten) geeigneten Modulator auf den Übertragungsweg geschickt Empfängerseitig werden die Datenfolgen dann demoduliert und auf eine NRZI-Entmischerstufe 41 geleitet Die Daten werden dort durch konventionelle Multiplikation mit S(x) entmischt und anschließend an einen Decoder Sl weitergeleitet
Bevor zur Beschreibung der F i g. 2 bis 7 übergegangen wird, soll kurz die Richtigkeit der Eigenschaften der Generator- und Mischpolynome behandelt werden. Dies soll in der auf diesem technischen Gebiet üblichen Weise durch Aufstellen verschiedener »Sätze« und ihre jeweiligen Beweise erfolgen.
Satz i:
Ist das Mischpolynom S(x) das Generator-Polynom
S(x)-(\+x*)t(x)
wobei f(x) eine ungerade Anzahl von Gliedern aufweist, erzeugt g(x) einen zyklischen Code, der alle ungeraden Anzahlen von Kanalfehlern φ) bei Vorhandensein der Misch- und Entmischschaltung erkennt Beweis:
φ) soll die polynomische Darstellung von Kanalfehlern mit einer ungeraden Anzahl von Gliedern sein. Es soll wieder umgekehrt angenommen werden, daß
x)φ)
.5 E(x) = S(x) φ) - (1
durch g(x) teilbar ist. Dies kann folgendermaßen därgcsieiii werden:
E(x) _ (l+x)mf(x)e(x) m /(X) e (x) g(x) (1 +x)m+it(x) (\+x)i(x)'
Daraus folgt, wenn f(x) und e(x) durch 1 +x teilbar sein sollen, gilt entsprechend dem Beweis zum Satz 1 für/fr*
f(x) _ {',+x) afc) oder
φ)-(I+x)v(x).
Da weder f(x) noch e(x) gerade Gliederanzahlen aufweisen sollten, ergibt sich hier ein Widerspruch zur Voraussetzung. Damit ist aber gezeigt, daß φ) nicht durch g(x) teilbar ist Satz 3: Ist das Mischpolynom
S(x)™(l+x}»f(x)und g(x)- (1 +xf K)
\+x, dann gestattet
alle ungeraden Anzahlen von Kanalfehlern zu erkennen, wobei t(x)em beliebiges Polynom darstellt Beweis:
Um alle ungeraden Anzahlen von Kanalfehlern φ) zu erkennen, muß gezeigt werden, daß der Polynomausdruck füi den vorliegenden Fehler φ) nicht durch g(x) teilbar ist Dabei soll noch einmal vergegenwärtigt werden, daß gilt:
E(x)-S(x)e(x)-{\+x)c(x)
Nimmt man nun umgekehrt einmal an, daß (1 + χ) φ) durch g(x) teilbar wäre, folgt daraus, daß φ) und (ϊ+χ) teilbar sein muß. Dann aber gilt:
φ) = (1 +χ) φ) = φ)+χν(χ).
Bei dieser Annahme weist φ) jedoch eine gerade Anzahl von Kanalfehlern auf. Das aber steht im Widerspruch zur Voraussetzung, daß φ) eine ungerade Anzahl von Gliedern aufwies. Daher gilt: eft) ist nicht durch g(x) teilbar. Satz 2: Mit
wobei t(x) gegenüber f(x) relativ prim ist und ein Polynom vom Grad > b darstellt, wird ein Code zur Erkennung von Bündelfehlern im Kanal von <b Bits erhalten. Satz 4
Will man alle ungeraden Anzahlen von Kanalfehlern sowie Bündelfehler der Länge < b erkennen, muß das Mischpolynom
50
55 S(x)-{\+xp f(x)
und das Generatorpolynom
g(x)-(\+xf^t(x)
sein, wobei f(x) und t(x) relativ prim sind. Weiterhin müssen f(x) und t(x) eine ungerade Anzahl von Gliedern aufweisen, wobei t(x)vom Grad > b ist
Jede gerade Anzahl von Fehlern kann ausgedrückt werden mit E(x) = (1 +χ) φ). Da die Bündelfehlerlänge b<5 sein muß, muß das Polynom φ) vom Grad <3 sein. Daraus folgt ferner, daß g(x) alle ungeraden Anzahlen von Leitungsfehlern sowie alle geraden Anzahlen von Bündelfehiem der Länge <5 zu erkennen gestattet F i g. 2 zeigt ein Ausführungsbeispiel für einen Codierer 1. Jede digitale Datenfolge von der Datenquelle 2 wird über die Leitung 3 dem Codierer zugeführt Der Codierer überträgt die Datenfolge und liefert die PrOf-
bits. Die Prüfbits werden aus der gesonderten Division der Datenfolge mittels des Code-Polynoms g(x) erhalten. Zu diesem Zwjck werden die Daten dem Codierer gleichzeitig über zwei Wege zugeleitet. Der eine Wege besteht aus der Leitung 3, dem Schalter Tc in der Stellung Tb sowie der Leitung 8. Der andere Weg enthält das EXJÜLUSIV-ODER-Glied 5 sowie den Rückkopplungspfad-9 über den geschlossenen Schalter 10c in der Stellung 106.
Im Rahmen dieses Ausführungsbeispiels der Erfindung wird jeweils eindigitaler Datenblock mit η -/-Bits vor der Übertragung der r Restbits zugeführt. Die r Prüfbits werden durch Anlegen der Datenfolge an den Codierer erhalten, wenn die Daten über die Leitung 8 übertragen werden. Dadurch ist sichergestellt, daß die Prüfbits stets unmittelbar nach dem Senden des letzten Datenbits verfügbar sind.
Wenn die Datenfoige an der Leitung 3 anliegt, geht der Schalter Tc in die Stellung Tb, und der Schalter 10c in die Stellung 106. Jedes übertragene Bit wird dabei ebenfalls an das EXKLUSIV-ODER-Glied 5 angelegt. Dieses EXKLUSIV-ODER-Glied erzeugt eine binäre »1« nur bei einer Ungleichheit bezüglich seiner Eingangswerte. Demzufolge wird eine binäre »1« nur dann erzeugt, wenn ein Unterschied zwischen einem Bit auf der Leitung 3 und dem Inhalt des Verzögerungselementes 13 vorliegt. Das Ausgangssignal von 5 wird dann über die Leitung 9 dem Verzögerungselement 11 zugeführt, worauf sein Inhalt wiederum in das Verzögerungselement V3 verschoben wird. Nach der Übertragung des letzten Datenbits gehen die Schalter Tc bzw. 10c in die jeweils andere Stellung Ta bzw. 10a. Demzufolge wird der Rückkopplungspfad 9 unterbrochen und der Inhalt der Verzögerungselemente wird auf die Leitung 8 übertragen.
In F i g. 5 ist der logische Aufbau eines empfängerseitigen Decoders dargestellt Der Decoder 51 hat die Aufgabe, die empfangenen Daten und Prüfbits mit dem Generator Polynom g(x) zu multiplizieren. Wenn während der Übertragung ein Wechsel bezüglich einer ungeraden Anzahl von Bitstellen vorgekommen ist, wird dieser Wechsel in der Form von zwei binären Einsen in den Verzögerungselementen 55 und 57 erscheinen. Wenn keine ungeraden Fehleranzahlen aufgetreten sind, sollten diese beiden Bitstellen jeweils eine binäre »0« aufweisen. Die Daten werden weiterhin in einem Pufferregister 493 gespeichert Der Decoder prüft die Daten und veranlaßt im fehlerfreien Fall, daß der Inhalt des Registers 493 an einen Verbraucherschaltkreis ausgegeben wird.
Zur Erläuterung der Arbeitsweise der Erfindung wird auf F i g. 8 Bezug genommen, tn der ein Zeit- und Fehleranalysediagramm des logischen Ausgangsverhaltens eines digitalen Datensystems dargestellt ist Dieses Datensystem enthält den Codierer (F i g. 2), den NRZI-Mischer (Fig.3), den NRZI-Entmischer (Fig.4) und den Decoder (F i g. 5) in der in F i g. 1 dargestellten Gesamtanordnung.
In F i g. 8 sind die aufeinanderfolgenden Bit-Zeitintervalle 71 bis 7*12 dargestellt und kennzeichnen die jeweils zugehörigen Spalten. Es soll angenommen werden, daß während der Zeit 71 — 74 ein vier Bitstellen aufweisendes Eingangssignal 1111 und während TT- TlO eine weitere Datenfolge 1001 an den Eingang 3 des Codierers von F i g. 2 angelegt wird. Die Zeitintervalle T5, T6 sowie Γ11 und 7*12 sind der Übertragung der Prüfbits vorbehalten. Im Rahmen dieses Beispiels soll ferner angenommen werden, daß der anfängliche Inhalt der Verzögerungselemente 11 und 13 des Codierers 1 jeweils in einer binären »0« besteht.
Auf der Ausgangsleitung 8 des Codierers stellt sich sofort während der Zeitintervalle Ti —T4 das Ausgangssignal 1111 und während TT- TiO das Ausgangs signal 1001 ein. Weiterhin sind die von dem EXKLUSIV-ODER-Glied 5 auf die Ausgangsleitung 8 abgegebenen Prüfbits während T5— 7*6 »0« und »0« bzw. während 7*11 — 712 »1« und »1«. Für den Inhalt des
ίο Verzögerungselementes 27 im Mischer (Fig.3) wird während der Zeiten 71 und 77 jeweils eine »0« angenommen. Während der Zeitintervalle 71 — 76 wird am Ausgang des Mischers die Folge 000010 für ein entsprechendes Eingangssignal 111100 erhalten. In ähnlicher Weise wurde während 77—712 aus der Eingangsbitfolge 100111 die Ausgangsfolge 010000 erzeugt.
Die so gemischte Bitfolge wird auf ein Übertragungsmedium gegeben, wobei nicht auszuschließen ist, daß es in hinsichtlich einiger seiner Symbole durch das Kanal rauschen beeinträchtigter Weise an der Entmischerstufe 41 auf der Empfängerseite ankommt.
Im Empfänger ist unter anderem eine in F i g. 4 dargestellte Entmischstufe vorgesehen. Der Betrieb des Entmischers beginnt ebenfalls zum Zeitpunkt 71. Für die weitere Erläuterung ist die Berücksichtigung von Synchronisations- und Taktproblemen belanglos. Bezüglich dieses Punktes ist festzustellen, daß die Erfindung unabhängig davon auf verschiedenen Gebieten allgemein angewendet werden kann. Verfolgt man unter Heranzie- hung der F i g. 4 und 8 den Vorgang der konventionellen Multiplikation, ergibt sich, daß für eine Eingangsbitfolge 000010 während 71 — 76 auf der Ausgangsleitung 49 (Inverter 47) ein Ausgangssignal 111100 erscheint. In gleicher Weise wird am Ausgang 111111 während 77—712 für ein entsprechendes Eingangssignal 000000 erha.1 ten. Das vom Entmischer 41 erhaltene Ausgangssignal wird seriell dem in F i g. 5 dargestellten Decoder 51 über die Leitung 49 zugeführt. Die Ausgangsdaten der Entmischstufe werden weiterhin in einen Puf- ferspeicher 493 aufgenommen. Wenn die Daten in den Pufferspeicher eingelesen werden, beginnt der Decoder 51 damit, jede Ziffernstelle auf der Leitung 49 durch das Code Polynom g(x) zu teilen. Wenn als Ergebnis davon die während der Zeitintervalle 76 und 712 in den Ver zögerungselementen 55 und 57 gespeicherten Ziffern stellen beide »0« sind, bedeutet das, daß kein Fehler erkannt worden ist Für den Zeitraum 71 — 76 ist in dem gewählten Ausführungsbeispiel kein Fehler erkannt worden. Demzufolge ist der Inhalt der beiden
so Verzögerungselemente 55 und 57 jeweils »0«, wie aus F i g. 8 für den Zeitraum 76 hervorgeht. Am Eingang 31a des Entmischers wurde jedoch ein Einzelfehler während des Zeitintervalls 78 beobachtet Dieser Einzelfehler wurde multipliziert und erscheint während 78 und 79 als benachbarter Doppelfehler am Inverteraus gang 47 der Entmischstufe. Die Fehleranzeige erfolgt derart, daß die Inhalte der Verzögerungselemente 55 und 57 zum Zeitpunkt 712 beide »1« sind.
Zur Erläuterung der Behandlung der beiden Prüfbits
im Decoder 51 soll bezüglich der Zeitintervalle 74, 75 und 76 nocheinmal besonders Bezug genommen werden auf F i g. 5. Während des Zeitintervalls 74 erscheint als Eingang auf der Leitung 49 eine binäre »1«, während die Inhalte der Verzögerungselemente 55 bzw. 57 durch eine binäre »0« bzw. »1« dargestellt sind. Das EXKLUSIV-ODER-Glied 53 erzeugt eine »1« auf der Leitung 54 nur dann, wenn ein Unterschied zwischen der binären Ziffernstelle auf der Leitung 49 und der im Verzöge-
rungselement 57 enthaltenen Binärstelle auftritt. Da zum Zeitpunkt TA sowohl auf der Eingangsleitung als auch im Verzögerungselement 57 gleichermaßen eine »1« erscheint, liefert das EXKLUSI V-ODER-Glied folglich am Ausgang eine »0«. Dieses Ausgangssignal wird zu Beginn des Zeitintervalls TS in das Verzögerungselement 55 geschoben, wobei dessen (früherer) Inhalt andererseits in das Verzögerungselement 57 verschoben wird. Während TS ist der Eingang »0« und der Ausgang des Verzögerungselementes 57 ist ebenfalls »0«, so daß vom EXKLUSIV-ODER-Glied 53 eine »0« erzeugt wird. Im Zeitpunkt T% gelangt der Zustand des EXKLUSIV-ODER-Glieds 53 als »0« in das Verzögerungselement 55, während der (frühere) »O«-Zustand des Verzögerungselementes 55 in das Verzögerungselement 57 geschoben wird. Da der Eingang auf der Leitung 49 und der Inhalt des Verzögerungselementes 57 beidemal »0« ist, tritt als Inhalt des EXKLUSIV-ODER-Gliedes 53 eine »0« auf. Am Ende des Zeitintervalls Γ6 weisen beide Verzögerungselemente 55 und 57 jeweils eine »0« auf, was der Hinweis dafür ist, daß kein Fehler entdeckt wurde. Wird die letzte Verschiebung nicht durchgeführt, so kann ein Fehler in der letzten Bitposition der Eingangsdatenfolge nicht erkannt werden.
Was geschieht nun in demselben System während der Zeitintervalle T6—Ti2 für eine willkürliche Eingangsbitfolge 1001, wenn ein Einzelfehler in beispielsweise der zweiten Bitposition (TS) einer codierten Datenfolge während der Übertragung auftritt? Dieser Fehler gelangt über den Eingang 31a auf die Entmischstufe. Wäh- rend der Zeitintervalle TT- 7"10 werden die aufeinanderfolgenden Datenziffernstellen des gewählten Beispiels 1001 codiert und in der oben beschriebenen Weise übertragen. Der zum Zeitpunkt T% am Eingang der Entmischstufe auftretende Fehler (in diesem Fall den Einzelfehler durch Verfälschung einer »1« in eine »0«) wird jedoch zu einem benachbarten Doppelfehler decodiert. Die beiden benachbarten Fehlerpositionen erscheinen während 7"8 und T9 am Inverterausgang 47 der Entmischstufe, was leicht durch einen Vergleich mit den während 7"2 und Γ3 auftretenden Ausgängen ersehen werden kann. Geht man den Funktionsablauf des Decoders in der oben beschriebenen Weise für diesen Fall durch, ergibt sich, daß am Ende des Zeitintervalls 7"12 in beiden Verzögerungselementen 55 und 57 jeweils eine binäre »1« enthalten ist Das ist als Fehlerhinweis zu werten. Bezüglich der Darstellung in den F i g. 2 und 8 ist noch festzustellen, daß zwischen den Zeitintervallen TA und TS sowie Γ10 und Γ11 der Schalter 10c öffnet indem er von der Stellung 106 in die Stellung 10a übergeht Auch der Schalter 7c geht in die Stellung 7a. Als Folge davon werden die während der Zeitintervalle TA und Γ10 in den Verzögerungselementen 11 und 13 enthaltenen Zustände jeweils während der entsprechenden Zeitintervalle TS, T6 bzw. T11, T12 ausgegeben.
Würde man die in Fig.2 dargestellte Codierschaltung durch die in F i g. 6 gezeigte ersetzen und zusätzlich anstelle des in F i g. 4 dargestellten Decoders den Decoder nach Fi g. 7 verwenden, könnte man den logischen Ablauf wiederum durch jede Stufe verfolgen und verifizieren, daß das erfindungsgemäße Verfahren sowie die zugehörige Schaltung in der Lage ist, sowohl ungerade Fehleranzahlen als auch Bündelfehler zu erkennen.
Der in F i g. 7 dargestellte Codierer repräsentier* ein komplexeres Polynom
als das in F i g. 2 mit g(x) = i+x2. Bezüglich der prinzipiellen Schaltungsauslegung kann auf das Buch von W. W. Peterson, »Error-Correcting Codes«, M.I.T. Press, Cambridge, Mass., 1961, verwiesen werden. Darüber hinaus kann ein zu der Darstellung von F i g. 8 entsprechendes Analysediagramm verwendet werden, um die logischen Eigenschaften eines mit diesen Teilschaltungen nach Art der Übersichtsfigur 1 dargestellten Systems zu prüfen.
Hierzu 3 Blatt Zeichnungen

Claims (2)

1 2 1967, Seiten 138,242,243,246,330-335, Proceedings of Patentansprüche: the IRE, Januar 1961, Seiten 228 bis 235; US-PS 34 65 287; IBM Technical Disclosure Bulletin, VoI. 11,
1. Einrichtung zur Erkennung von ungeradzahli- No. 12, Mai 1969, Seiten 1623/24.
gen Fehlermengen in einer Datenübertragungsein- 5
richtung unter Verwendung eines gemäß einem zy- Einige Eigenschaften von zyklischen Codes
Wischen Code arbeitenden Codierers und eines entsprechenden Decodierers und eines zusätzlichen Mi- Peterson behandelt die Codierung von Folgen aus schere und entsprechenden Entmischers, dadurch n—r aufeinanderfolgenden Ziffernstellen durch Hinzugekennzeichnet, daß der Codierer das Gene- 10 fügen von r Prüfbits sowie die Übertragung der n—r rator-Polynom Informationsziffernstellen und der r Prüfbits. Ähnlich
wie im folgenden verwendet Peterson zur Darstellung
g(x) = (1 +xf t(x) der Binärinformation eine Polynom-Schreibweise, d. h.
jede Folge von binären Ziffernstellen denkt man sich als
und der Mischer das Misch-Polynom 15 Koeffizienten von entsprechenden Polynomgliedern einer Scheinvariablen. In dieser Schreibweise erscheint S(x) =: (1 +xf ein Block von π Bits in der Form aufeinanderfolgender
Polynomglieder bis hin zum Grad n—\.
realisiert, wobei t(x) ein Polynom mit einer ungera- Beispielsweise lautet die Darstellung der Binärfolge
den Güederzahi darstellt und m>i und ganzzahüg 20 0110111 -in dieser Polynom-Schreibweise ist x+x2+*4+*5 +Xs; entsprechend würde die Binärfolge
2. Einrichtung zur Erkennung von Bündelfehlern 110101 als l+x+x3+^ geschrieben werden. Dieser bis zu einer Länge von b Bitstellen in einer Daten- Schreibweise liegt die Übereinkunft zugrunde, daß die übertragungseinrichtung unter Verwendung eines Polynomglieder nach ansteigendem Grad geordnet sind, gemäß einem zyklischen Code arbeitenden Codie- 25 Die Ursache dafür liegt in der bei serieller Übertragung rers und eines entsprechenden Decodierers und ei- üblicher Art, das Glied der höchsten Ordnung zuerst zu nes zusätzlichen Mischers und entsprechenden Ent- senden. Peterson zeigt auch, daß auf die polynomischen mischers, dadurch gekennzeichnet, daß der Codierer Ausdrücke die normalen Rechenregeln Anwendung findas Generator-Polynom den können. Eine Ausnahme bildet lediglich die Addi-
30 tion, die in Modulo-2-Art vorzunehmen ist. Beispiel:
g(x)={\+xft(x)
(1+*/ = i+x
und der Mischer das Misch-Polvaom x+x2
DE2320422A 1972-05-19 1973-04-21 Einrichtung zur Fehlererkennung Expired DE2320422C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US25497572A 1972-05-19 1972-05-19

Publications (2)

Publication Number Publication Date
DE2320422A1 DE2320422A1 (de) 1973-11-29
DE2320422C2 true DE2320422C2 (de) 1986-09-11

Family

ID=22966309

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2320422A Expired DE2320422C2 (de) 1972-05-19 1973-04-21 Einrichtung zur Fehlererkennung

Country Status (7)

Country Link
US (1) US3775746A (de)
JP (1) JPS5123843B2 (de)
CA (1) CA984513A (de)
DE (1) DE2320422C2 (de)
FR (1) FR2185901B1 (de)
GB (1) GB1380868A (de)
IT (1) IT987427B (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1500232A (en) * 1974-07-04 1978-02-08 Marconi Co Ltd Digital data signal transmission arrangements
JPS6052509B2 (ja) * 1977-05-16 1985-11-19 ソニー株式会社 デジタル信号伝送方法
JPS55115753A (en) * 1979-02-27 1980-09-05 Sony Corp Pcm signal transmission method
US4276647A (en) * 1979-08-02 1981-06-30 Xerox Corporation High speed Hamming code circuit and method for the correction of error bursts
US4276646A (en) * 1979-11-05 1981-06-30 Texas Instruments Incorporated Method and apparatus for detecting errors in a data set
US4559625A (en) * 1983-07-28 1985-12-17 Cyclotomics, Inc. Interleavers for digital communications
JPS5977490A (ja) * 1983-08-22 1984-05-02 キヤノン株式会社 不揮発性表示手段付電子機器
DE3345777A1 (de) * 1983-12-17 1985-06-27 ANT Nachrichtentechnik GmbH, 7150 Backnang Anordnung zur verbesserten paritaetszaehlung
EP0188627B1 (de) * 1984-07-21 1990-10-10 Sony Corporation Vorrichtung zum speichern und/oder zur wiedergabe optischer karten
US4979173A (en) * 1987-09-21 1990-12-18 Cirrus Logic, Inc. Burst mode error detection and definition
US5140595A (en) * 1987-09-21 1992-08-18 Cirrus Logic, Inc. Burst mode error detection and definition
US4993029A (en) * 1989-03-13 1991-02-12 International Business Machines Corporation Method and apparatus for randomizing data in a direct access storage device
NL9101376A (nl) * 1990-08-16 1992-03-16 Digital Equipment Corp Een verbeterd foutendetectie-codeerstelsel.
CA2050123C (en) * 1990-10-11 1997-12-09 Subrahmanyam Dravida Apparatus and method for parallel generation of cyclic redundancy check (crc) codes
US5377208A (en) * 1991-11-02 1994-12-27 U.S. Philips Corporation Transmission system with random error and burst error correction for a cyclically coded digital signal
JP3170123B2 (ja) * 1993-11-29 2001-05-28 日本放送協会 誤り訂正回路
US5923680A (en) * 1997-06-05 1999-07-13 Northern Telecom Limited Error correction in a digital transmission system
JPH1141114A (ja) * 1997-07-18 1999-02-12 Sony Corp 送信装置、受信装置、通信方法及び無線通信システム
US20030110434A1 (en) * 2001-12-11 2003-06-12 Amrutur Bharadwaj S. Serial communications system and method
US7284184B2 (en) * 2003-01-30 2007-10-16 International Business Machines Corporation Forward error correction scheme compatible with the bit error spreading of a scrambler
US7509568B2 (en) * 2005-01-11 2009-03-24 International Business Machines Corporation Error type identification circuit for identifying different types of errors in communications devices
US9356785B2 (en) * 2011-02-15 2016-05-31 Blackberry Limited Method and system for security enhancement for mobile communications
US8588426B2 (en) * 2011-02-21 2013-11-19 Blackberry Limited Methods and apparatus to secure communications in a mobile network

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3278729A (en) * 1962-12-14 1966-10-11 Ibm Apparatus for correcting error-bursts in binary code
DE1211687B (de) * 1964-11-10 1966-03-03 Telefunken Patent System zur linearen systematischen Kodierung
US3487362A (en) * 1967-04-10 1969-12-30 Ibm Transmission error detection and correction system
US3582881A (en) * 1969-06-09 1971-06-01 Bell Telephone Labor Inc Burst-error correcting systems
CA925212A (en) * 1970-06-22 1973-04-24 Western Electric Company, Incorporated Digital data scrambler-descrambler apparatus for improved error performance

Also Published As

Publication number Publication date
GB1380868A (en) 1975-01-15
CA984513A (en) 1976-02-24
DE2320422A1 (de) 1973-11-29
US3775746A (en) 1973-11-27
JPS4928208A (de) 1974-03-13
IT987427B (it) 1975-02-20
FR2185901B1 (de) 1977-04-29
FR2185901A1 (de) 1974-01-04
JPS5123843B2 (de) 1976-07-20

Similar Documents

Publication Publication Date Title
DE2320422C2 (de) Einrichtung zur Fehlererkennung
DE2608902C3 (de) Code-Wandler-Vorrichtung
DE2540472C3 (de) Verfahren und Schaltungsanordnungen zur Codierung binärer Daten unter Anwendung eines abgewandelten Null-Modulationscodes
DE2711526A1 (de) Verfahren und anordnung zur sequentiellen uebertragung von binaerdaten in aufeinanderfolgenden bitzellen eines uebertragungskanals
DE2207991B2 (de) Multiplexuebertragungssystem
DE2822667A1 (de) Schaltungsanordnung und verfahren zum lesen codierter information
DE1437584B2 (de) Verfahren und einrichtung zum uebertragen von in form einer binaeren impulsfolge vorliegenden daten
DE2503107A1 (de) Korrekturcode fuer impulsfehler
DE1300144B (de) Gegen Synchronisations- und Informationsfehler gesicherte Daten-uebertragungseinrichtng
DE2460263A1 (de) Schaltungsanordnung zum korrigieren des schlupffehlers in datenuebertragungssystemen unter verwendung von zyklischen codes
DE2559119B2 (de) Schaltung zur konzentrierung digitaler signale
DE1149745B (de) Puls-Kode-Nachrichtenuebertragungssystem
DE3150215A1 (de) &#34;analog-digital-wandler&#34;
DE3523278C2 (de) Decoder zur Decodierung eines zweistufig codierten Codes
DE1934869A1 (de) Verfahren und Geraet zur Kodierung asynchroner Digitalsignale
DE1278765B (de) Einrichtung zur Fehlerueberwachung bei einer datenverarbeitenden Anlage
CH631563A5 (de) Verfahren und einrichtung zur decodierung strichcodierter daten.
DE1937259A1 (de) Selbstpruefende Fehlererkennungsschaltung
DE2063275B2 (de) Verfahren und Vorrichtung zur Fehlererkennung beim Decodieren einer ursprünglich als Signalfolge mit m Pegelstufen vorliegenden Nachricht
DE1100679B (de) Verfahren und Schaltungsanordnung zur Sicherung von Fernschreibnachrichten, bei denen die einzelnen Zeichen in einem 5-Schritte-Code uebertragen werden
CH617051A5 (de)
DE3327250A1 (de) Echtzeit-fehlererkennungseinrichtung fuer miller-codierte binaerdaten
DE2624101C3 (de) Decodierverfahren für einen HDB-Decoder
DE2851851C2 (de) Verfahren zur Umformung und Übertragung von digitalen Signalen und Anordnung zur Durchführung des Verfahrens
DE1524884B2 (de) Verfahren und Schaltungsanordnung zur Übertragung digitaler Nachrichten unter Bildung und Einfügung von Prüfbits

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee