DE1278765B - Einrichtung zur Fehlerueberwachung bei einer datenverarbeitenden Anlage - Google Patents
Einrichtung zur Fehlerueberwachung bei einer datenverarbeitenden AnlageInfo
- Publication number
- DE1278765B DE1278765B DES90112A DES0090112A DE1278765B DE 1278765 B DE1278765 B DE 1278765B DE S90112 A DES90112 A DE S90112A DE S0090112 A DES0090112 A DE S0090112A DE 1278765 B DE1278765 B DE 1278765B
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- circuits
- logic
- gate
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/74—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/007—Fail-safe circuits
- H03K19/0075—Fail-safe circuits by using two redundant chains
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
Description
Int. Cl.:
G06f
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Deutsche Kl.: 42 m3-11/08
Nummer: 1278 765
Aktenzeichen: P 12 78 765.4-53 (S 90112)
Anmeldetag: 19. März 1964
Auslegetag: 26. September 1968
Die Erfindung bezieht sich auf eine Einrichtung zur Fehlerüberwachung bei einer datenverarbeitenden
Anlage mit einem Speicher zur Aufnahme von zu verarbeitenden binären Daten, einer logischen
Schaltung zur Durchführung logischer Verknüpfungen mit diesen Daten, einer zwischen dem Speicher
und der logischen Schaltung eingefügten Umsteuerschaltung, welche der logischen Schaltung in zwei
aufeinanderfolgenden Teilzyklen zunächst den wahren Wert und dann den komplementären Wert jeder
Binärziffer zuführt, und mit einer an den Ausgang der logischen Schaltung angeschlossenen Diskriminatoranordnung,
welche die in den beiden Teilzyklen nacheinander erzeugten Ausgangssignale der logischen
Schaltung miteinander vergleicht und die Übertragung eines dieser Signale zu einer Verwertungsschaltung
nur dann zuläßt, wenn die beiden Signale zueinander komplementär sind.
Bei einer bekannten Datenverarbeitungsanordnung dieser Art ist die logische Schaltung eine arithmetische
Addierschaltung, und der Speicher enthält für jede Stufe der Addierschaltung die entsprechenden
Ziffern der beiden Summanden sowie die von der vorhergehenden Stufe stammende Übertragsziffer.
Der Addierschaltung werden im ersten Teilzyklus die wahren Werte dieser drei Ziffern und im zweiten
Teilzyklus deren komplementäre Werte zugeführt, und die Diskriminatoranordnung prüft, ob die Ergebnisziffer
im zweiten Teilzyklus komplementär zu der Ergebnisziffer im ersten Teilzyklus ist. Dadurch
wird das richtige Arbeiten der Addierschaltung kontrolliert. Diese Lösung eignet sich aber nur für den
Sonderfall, daß die logische Operation eine binäre arithmetische Addition oder Subtraktion ist, die mit
drei Binärziffern durchgeführt wird. Sie versagt, wenn beliebige andere logische Operationen durchgeführt
oder mehr oder weniger als drei Binärziffern verarbeitet werden sollen.
Es ist bei der Übertragung von binär codierten Informationen auch ganz allgemein bekannt, die Information
einmal in direkter Form und einmal in komplementärer Form zu übertragen und diese beiden
Informationen auf der Empfangsseite miteinander zu vergleichen. Die Fehlerkontrolle beruht in
diesem Fall auf der geringen Wahrscheinlichkeit dafür, daß eine Störung die beiden komplementären
Informationen genau entgegengesetzt beeinflußt. Zwingende Voraussetzung hierfür ist aber, daß auf
dem Übertragungsweg mit den Informationen keine logische Operation durchgeführt wird, denn im
Regelfall wären die Ergebnisse dieser logischen Operation für die direkte Information und für die kom-
Einrichtung zur Fehlerüberwachung bei einer
datenverarbeitenden Anlage
datenverarbeitenden Anlage
Anmelder:
Societe Nouvelle d'Electronique
et de la Radio-Industrie, Paris
et de la Radio-Industrie, Paris
Vertreter:
Dipl.-Ing. E. Prinz, Dr. G. Hauser
und Dipl.-Ing. G. Leiser, Patentanwälte,
8000 München 60, Ernsbergerstr. 19
und Dipl.-Ing. G. Leiser, Patentanwälte,
8000 München 60, Ernsbergerstr. 19
Als Erfinder benannt:
Jean Jacques Georges Mayer, Paris
Beanspruchte Priorität:
Frankreich vom 20. März 1963 (928 616)
plementäre Information nicht mehr zueinander komplementär.
Das Ziel der Erfindung ist die Schaffung einer Einrichtung zur Fehlerüberwachung bei einer datenverarbeitenden
Anlage der eingangs angegebenen Art, welche eine Kontrolle des richtigen Arbeitens
der logischen Schaltung bei jeder beliebigen logischen Operation und für jede beliebige Anzahl von zu verarbeitenden
binären Eingangsgrößen ermöglicht.
Nach der Erfindung wird dies dadurch erreicht, daß die logische Schaltung aus umsteuerbaren logischen
Elementarschaltungen besteht, die in Abhängigkeit von dem Wert eines binären Steuersignals
entweder als Und-Schaltungen oder als Oder-Schaltungen arbeiten, und daß in an sich bekannter Weise
eine Steueranordnung vorgesehen ist, welche den logischen Elementarschaltungen in den beiden aufeinanderfolgenden
Teilzyklen in an sich bekannter Weise zunächst den einen und dann den anderen Wert des Steuersignals zuführt.
Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Bei der erfindungsgemäßen Anordnung besteht die logische Schaltung ausschließlich aus Und-Schaltungen
und Oder-Schaltungen. Bekanntlich läßt sich damit jede gewünschte logische Operation durchführen.
Es besteht aber die Besonderheit, daß jede dieser elementaren Verknüpfungsschaltungen unter der
Wirkung eines binären Steuersignals so umschaltbar ist, daß sie die andere Operation durchführt, daß also
809 618/266
3 4
eine Und-Schaltung zur Oder-Schaltung wird, wäh- signal. P. In diesen Leitungen liegt eine Torschaltung
rend eine Oder-Schaltung zur Und-Schaltung wird. 33 bzw. 33'.
Diese Umschaltung erfolgt gleichzeitig mit der Korn- Die logische Schaltung 30, die in einem einfachen
plementierung der Eingangsgrößen und ergibt die Fall so ausgeführt sein kann, wie später unter Bezug-Wirkung,
daß die Ausgangsgröße der logischen 5 nähme auf Fig. 3 beschrieben wird, hat erne Aus-Schaltung
ebenfalls den komplementären Wert an- gangsleitung 34, die das binäre Ausgangssignal S
nimmt. Dies gilt für jede beliebige Zahl von Ein- oder 3 führt. Sie ist mit einer Torschaltung 35 vergangsgrößen
und bei jeder beliebigen logischen Funk- bunden, die so ausgeführt ist, daß sie nur das
tion, mag sie noch so kompliziert sein. Es ist daher Signal S durchläßt. Vor dieser Torschaltung zweigt
in jedem Fall eine wirksame Kontrolle des richtigen io eine Leitung 34' ab, die das Signal 3>
durch eine wei-Arbeitens der logischen Schaltung möglich. tere Torschaltung 35' führt. Hinter der Torschaltung
Die vorgeschlagene Einrichtung kann mit verhält- 35 folgen nacheinander eine Speicherschaltung 36
nismäßig einfachen Schaltungsmaßnahmen realisiert und eine Verwertungsschaltung 37 für das Signal S.
werden. Ein besonders einfacher Aufbau ergibt sich Eine weitere Leitung 34" zweigt hinter der Speicherbeispielsweise
dadurch, daß jede logische Elementar- 15 schaltung 36 von der Leitung 34 ab und endet am
schaltung zwei Torschaltungen mit parallelgeschal- einen Eingang einer Vergleichsschaltung 38, deren
teten Eingängen enthält, die von dem einen bzw. anderer Eingang mit der Leitung 34' verbunden ist
dem anderen Wert des binären Steuersignals geöffnet und das Signal 5 von der Torschaltung 35' über eine
werden, daß an den Ausgang der einen Torschaltung Negationsschaltung 39 empfängt,
eine Und-Schaltung und an den Ausgang der anderen 20 Ein Taktgeber 40 erzeugt zwei gegeneinander ver-Torschaltung eine Oder-Schaltung angeschlossen sind setzte Folgen von Entsperrungsimpulsen G, G' auf und daß die Ausgänge der Und-Schaltung und der zwei Impulsschienen 41 bzw. 41', die mit den Tor-Oder-Schaltung mit den beiden Eingängen einer wei- schaltungen 31, 33, 35 bzw. 31', 33', 35' verbunden teren Oder-Schaltung verbunden sind. sind. Die Vergleichsschaltung 38 gibt ein Bestäti-
eine Und-Schaltung und an den Ausgang der anderen 20 Ein Taktgeber 40 erzeugt zwei gegeneinander ver-Torschaltung eine Oder-Schaltung angeschlossen sind setzte Folgen von Entsperrungsimpulsen G, G' auf und daß die Ausgänge der Und-Schaltung und der zwei Impulsschienen 41 bzw. 41', die mit den Tor-Oder-Schaltung mit den beiden Eingängen einer wei- schaltungen 31, 33, 35 bzw. 31', 33', 35' verbunden teren Oder-Schaltung verbunden sind. sind. Die Vergleichsschaltung 38 gibt ein Bestäti-
Ausführungsbeispiele der Erfindung werden nach- 25 gungssignal V zu einer Leitung 42 ab, wenn eine Ko-
folgend an Hand der Zeichnungen näher erläutert. inzidenz zwischen den beiden Signalen festgestellt
Darin zeigt wird, welche über die Leitungen 34' und 34 zuge-
Fig. 1 das Blockschaltbild eines Teils eines daten- führt werden. Die Leitung 42 endet an der Verwer-
verarbeitenden Systems mit einer Prüfschaltung zur tungsanordnung 37 und am Speicher 10. Dadurch
Überprüfung einer zugehörigen logischen Schaltung, 30 wird einerseits die Verwertung des Signals S einge-
Fig. 2 das Blockschaltbild einer abgeänderten leitet und andererseits der Speicher dadurch weiter-
Ausführungsform der Anordnung von Fig. 1, geschaltet, daß entweder die Leitungen 21 bis 24 zu
F i g. 3 Einzelheiten einer logischen Schaltung, die anderen Speicherorganen des Speichers umgeschaltet
in den Anordnungen von Fig. 1 oder 2 enthalten werden oder die Speicherorgane 11 bis 14 zur Aufsein
kann, 35 nähme einer neuen Gruppe von Ziffernwerten vor-
Fig. 4 das Blockschaltbild einer umschaltbaren bereitet werden.
Verknüpfungsschaltung, die in der logischen Schal- Zur Erläuterung der Wirkungsweise der Anord-
tung von F i g. 3 verwendbar ist, nung von F i g. 1 sei als Beispiel angenommen, daß
F i g. 5 das Blockschaltbild einer anderen um- die Schaltung 30 die in F i g. 3 gezeigte Form hat,
schaltbaren Verknüpfungsschaltung, die in der logi- 40 so daß sie das Signal
sehen Schaltung von Fig. 3 verwendbar ist, S = AB + CD
F i g. 6 das Blockschaltbild einer besonderen logischen Schaltung, deren Betrieb bei Systemen der in bzw. dessen Komplement
F i g. 1 und 2 gezeigten Art mit nur teilweiser Ände- 'S — Gi -\-TT)-(C + TJ)
rung der Eingangsdaten überprüft werden kann, und 45
F i g. 1 und 2 gezeigten Art mit nur teilweiser Ände- 'S — Gi -\-TT)-(C + TJ)
rung der Eingangsdaten überprüft werden kann, und 45
F i g. 7 eine andere Ausführungsform einer beson- erzeugt. Sie enthält zu diesem Zweck drei umschalt-
deren logischen Schaltung, deren Betrieb bei bare Verknüpfungsschaltungen 26, 27 und 28. Die
Systemen der in F i g. 1 und 2 gezeigten Art mit nur Verknüpfungsschaltungen 26 und 27 sind Und-Oder-
teilweiser Änderung der Eingangsdaten überprüft Netzwerke, die mit den Eingangsleitungen 21, 22
werden kann. 50 bzw. 23, 24 verbunden sind, während die Verknüp-
Die in Fig. 1 gezeigte Anordnung enthält ein Ein- fungsschaltung 28 ein Oder-Und-Netzwerk ist, das
gangsregister oder einen Eingangsspeicher 10 mit mit den Ausgangsleitungen 46 und 47 der Netzwerke
einer Gruppe von binären Speicherelementen 11,12, 26,-27 verbunden ist. Jedes dieser Netzwerke ist mit
13, 14, die für eine beliebige Zahl solcher Elemente zwei Steuerklemmen ausgestattet, welche an die Umstehen.
Von diesen Speicherelementen gehen Leitun- 55 schaltleitungen 25 bzw. 25' angeschlossen sind. An
gen 21, 22, 23 bzw. 24 zu einer logischen Schaltung den Ausgang des Netzwerks 28 ist die Ausgangs-30,
zu der noch zwei weitere Leitungen 25 und 25' leitung 34 der logischen Schaltung 30 angeschlossen,
gehen. Die Leitungen 21 bis 24 führen Informations- In der ersten Hälfte eines Betriebszyklus des Taktsignale,
die mit A, B,.C bzw. D bezeichnet sind. Sie gebers 40 (Fig. 1) öffnet ein Impuls G auf der Imgehen
durch eine Torschaltung 31, während weitere 60 pulsschiene 41 die Torschaltungen 31, 33 und 35,
Leitungen 21', 22', 23' und 24', welche von diesen während die Torschaltungen 31', 33' und 35' ge-Leitungen
vor der Torschaltung 31 abzweigen, durch schlossen sind. Wenn das Signal P auf der Leitung
eine Negationsschaltung 32 gehen, der eine Torschal- 25 vorhanden ist, sind die Netzwerke 26 und 27 im
tang 31' nachgeschaltet ist. Die Negationsschaltung Zustand eines Und-Netzwerks, während das Netz-32
ist so ausgeführt, daß sie die Signaled bis D in 65 werk 28 die Oder-Funktion durchführt. Die Verihre
entsprechenden Komplemente ~Ä, Ή, U, ZJ um- änderlichen A, B, C und D auf den Leitungen 21,
wandelt. Die Leitung 25 führt ein Funktions- 22, 23 bzw. 24 rufen die Signale AB bzw. CD an
signal P und die Leitung 25' führt ein Funktions- den Ausgängen der Schaltungen 26 und 27 hervor,
5 6
so daß das gewünschte Signal S auf der Leitung 34 an die Leitungen 25 und 25' angeschlossen sind, daerscheint.
Wenn beispielsweise die Signale A, B mit sie durch die entsprechenden Signale P bzw. P
und C jeweils den Wert 1 haben, während D den entsperrt werden.
Wert 0 hat, ergibt sich AB = 1 und CD = 0, so daß Anstatt die beiden Gruppen von Eingangsleitun-
S = I ist. Dieses Signal wird dann in der Schaltung 5 gen 21 bis 24 und 2Γ bis 24' der logischen Schal-36
gespeichert, da der Verbraucher 37 wegen des tung 30 mit einer einzigen Gruppe von Speicher-Fehlens
des Bestätigungssignals V zur Aufnahme organen 11 bis 14 im Speicher 10 zu verbinden, wie
dieses Signals noch nicht bereit ist. in F i g. 1 dargestellt ist, können auch unter Fortin
der zweiten Hälfte des Taktgeberzyklus öffnet lassung der Negationsschaltung 32 getrennte Grupder
Impuls G' die Torschaltungen 31', 33' und 35', io pen von Speicherorganen verwendet werden, wenn
während die Torschaltungen 31, 33 und 35 geschlos- ein ausreichend großes Register verfügbar ist. Das
sen sind. Anstatt des Impulses P auf der Leitung 25 ist in F i g. 2 dargestellt, wo der Speicher 10 zwei
erscheint der Impuls P auf der Leitung 25'; er Gruppen von Speicherelementen 111, 112, 113 usw.
schaltet die Netzwerke26, 27 und 28 in ihren an- für die Signaled, B, C usw. sowie 111', 112', 113'
deren Betriebszustand um, so daß die Netzwerke 26 15 usw. für deren Komplemente ~Ä, Ή, ü usw. enthält,
und 27 als Oder-Netzwerke arbeiten, während das Die beiden Gruppen von Eingangsleitungen 121,
Netzwerk 28 die Und-Funktion durchführt. Da nun 122, 123 bzw. 121', 122', 123' gehen von diesen
die komplementären Signale Z, Έ, U und Z? auf den Speicherorganen durch zugeordnete Torschaltungen
Leitungen 21, 22, 23 bzw. 24 vorhanden sind, haben 131 bzw. 131', und sie werden vor der logischen
die Ausgangssignale der Netzwerke 26 und 27 die 20 Schaltung 130 zusammengeführt. Die Leitungen 125
Form ~Ä + Έ bzw. ü + Ί), so daß das komplemen- und 125' für die Funktionssignale P bzw. P enthalten
täre Signal Έ über die Ausgangsleitung 34 übertragen Torschaltungen 133 bzw. 133' wie bei dem Ausfühwird.
Da bei den zuvor angenommenen Werten rungsbeispiel von Fig. 1. Diese Torschaltungen wer-Z
= S = U = O, während D = I, ergibt sich den wie zuvor über Leitungen 141 bzw. 141' von
~Ä + Έ — 0 und ü + Z) = 1 und somit S = O, also 25 einem Taktgeber 140 gesteuert,
die richtige Negation von 5 = 1. Das SignalS wird In Fig. 2 ist ferner eine etwas andere Art einer über die Torschaltung 35' der Negationsschaltung 39 Diskriminatorschaltung am Ausgang der logischen zugeführt, wo es in das Signal S umgewandelt wird, Schaltung 130 dargestellt. Die von der logischen das dann mit dem in der Schaltung 36 gespeicherten Schaltung abgehende Leitung 134 führt direkt zum Signal S durch die Vergleichsschaltung 38 verglichen 30 Verbraucher 137, während eine Abzweigung 134' wird, welche das Bestätigungssignal V abgibt, eine Flip-Flop-Schaltung 151 erregt, deren Ausgangsweiches den Verbraucher 37 zur Aufnahme des ge- signal zusammen mit dem Ausgangssignal einer speicherten Signals bereit macht. zweiten Flip-Flop-Schaltung 152 der Vergleichs-Wenn eines der Netzwerke 26 bis 28 in einem der schaltung 138 zugeführt wird. Das auf der Ausgangsbeiden Halbzyklen des Taktgebers 40 nicht richtig 35 leitung 142 der Vergleichsschaltung 138 erscheinende gearbeitet hätte, wäre durch die Vergleichsschaltung Bestätigungssignal V wird wieder dem Verbraucher 38 die Nichtidentität der Signale festgestellt worden; 137 und dem Speicher 110 sowie zusätzlich über eine sie hätte dann das Bestätigungssignal V nicht abge- Verzögerungsschaltung 153 der Flip-Flop-Schaltung geben, so daß die Anordnung 37 nicht empfangs- 152 zugeführt, die als Schrittmacher für das Zählbereit gemacht und der Speicher 10 nicht weiter- 40 Flip-Flop 151 wirkt. Somit löst der Signalimpuls V geschaltet worden wäre. Im nächsten Taktgeber- das Flip-Flop 152 nach jedem richtigen Prüfergebnis zyklus wäre dann die Übertragung der gleichen am Ende jedes Taktgeberzyklus aus, während eines Datengruppe zur logischen Schaltung 30 wiederholt der beiden paarweise zusammengehörigen digitalen worden, und dies wäre möglicherweise noch öfter Signale in diesem Zyklus (d. h. das Signal, das in erfolgt, bis der Fehler beseitigt worden wäre. 45 dem richtig zusammenpassenden Paar den Wert 1 Das Und-Oder-Netzwerk 26 ist im einzelnen in darstellt und daher die Form eines Impulses vor-F i g. 4 dargestellt; diese Darstellung gilt natürlich gegebener Polarität hat) das Zähl-Flip-Flop 151 ausauch für das Netzwerk 27. Es enthält zwei Torschal- löst, so daß die beiden Flip-Flops am Ende eines tungen 43 und 43', die parallel an die Leitungen 21 Zyklus, in welchem die logische Schaltung 130 richtig und 22 angeschlossen sind, eine der Torschaltung 43 50 gearbeitet hat, im Gleichschritt sind. Die Vergleichsnachgeschaltete Und-Schaltung 44, eine der Tor- schaltung 138 erzeugt dann den Signalimpuls V unter schaltung 43' nachgeschaltete Oder-Schaltung 44' Steuerung durch die vom Taktgeber kommende Lei- und eine Oder-Schaltung 45, welche die Ausgangs- tung 14Γ zugleich mit dem Erscheinen des Aussignale der Schaltungen 44 und 44' empfängt. Die gangssignals S auf der Leitung 134, so daß dieses zu-Torschaltungen 43 und 43' haben Steuerklemmen, 55 letzt erwähnte Signal in der Anordnung 137 verweiche an die Leitungen 25 und 25' angeschlossen wertet wird.
die richtige Negation von 5 = 1. Das SignalS wird In Fig. 2 ist ferner eine etwas andere Art einer über die Torschaltung 35' der Negationsschaltung 39 Diskriminatorschaltung am Ausgang der logischen zugeführt, wo es in das Signal S umgewandelt wird, Schaltung 130 dargestellt. Die von der logischen das dann mit dem in der Schaltung 36 gespeicherten Schaltung abgehende Leitung 134 führt direkt zum Signal S durch die Vergleichsschaltung 38 verglichen 30 Verbraucher 137, während eine Abzweigung 134' wird, welche das Bestätigungssignal V abgibt, eine Flip-Flop-Schaltung 151 erregt, deren Ausgangsweiches den Verbraucher 37 zur Aufnahme des ge- signal zusammen mit dem Ausgangssignal einer speicherten Signals bereit macht. zweiten Flip-Flop-Schaltung 152 der Vergleichs-Wenn eines der Netzwerke 26 bis 28 in einem der schaltung 138 zugeführt wird. Das auf der Ausgangsbeiden Halbzyklen des Taktgebers 40 nicht richtig 35 leitung 142 der Vergleichsschaltung 138 erscheinende gearbeitet hätte, wäre durch die Vergleichsschaltung Bestätigungssignal V wird wieder dem Verbraucher 38 die Nichtidentität der Signale festgestellt worden; 137 und dem Speicher 110 sowie zusätzlich über eine sie hätte dann das Bestätigungssignal V nicht abge- Verzögerungsschaltung 153 der Flip-Flop-Schaltung geben, so daß die Anordnung 37 nicht empfangs- 152 zugeführt, die als Schrittmacher für das Zählbereit gemacht und der Speicher 10 nicht weiter- 40 Flip-Flop 151 wirkt. Somit löst der Signalimpuls V geschaltet worden wäre. Im nächsten Taktgeber- das Flip-Flop 152 nach jedem richtigen Prüfergebnis zyklus wäre dann die Übertragung der gleichen am Ende jedes Taktgeberzyklus aus, während eines Datengruppe zur logischen Schaltung 30 wiederholt der beiden paarweise zusammengehörigen digitalen worden, und dies wäre möglicherweise noch öfter Signale in diesem Zyklus (d. h. das Signal, das in erfolgt, bis der Fehler beseitigt worden wäre. 45 dem richtig zusammenpassenden Paar den Wert 1 Das Und-Oder-Netzwerk 26 ist im einzelnen in darstellt und daher die Form eines Impulses vor-F i g. 4 dargestellt; diese Darstellung gilt natürlich gegebener Polarität hat) das Zähl-Flip-Flop 151 ausauch für das Netzwerk 27. Es enthält zwei Torschal- löst, so daß die beiden Flip-Flops am Ende eines tungen 43 und 43', die parallel an die Leitungen 21 Zyklus, in welchem die logische Schaltung 130 richtig und 22 angeschlossen sind, eine der Torschaltung 43 50 gearbeitet hat, im Gleichschritt sind. Die Vergleichsnachgeschaltete Und-Schaltung 44, eine der Tor- schaltung 138 erzeugt dann den Signalimpuls V unter schaltung 43' nachgeschaltete Oder-Schaltung 44' Steuerung durch die vom Taktgeber kommende Lei- und eine Oder-Schaltung 45, welche die Ausgangs- tung 14Γ zugleich mit dem Erscheinen des Aussignale der Schaltungen 44 und 44' empfängt. Die gangssignals S auf der Leitung 134, so daß dieses zu-Torschaltungen 43 und 43' haben Steuerklemmen, 55 letzt erwähnte Signal in der Anordnung 137 verweiche an die Leitungen 25 und 25' angeschlossen wertet wird.
sind, so daß sie durch die Signale P bzw. P entsperrt Wenn dagegen das Flip-Flop 151 während eines
werden. Taktgeberzyklus wegen des fehlerhaften Auftretens Das in F i g. 5 dargestellte Oder-Und-Netzwerk 28 von zwei aufeinanderfolgenden Ziffern des Wertes 0
enthält in ähnlicher Weise zwei Torschaltungen 48 60 nicht ausgelöst wird oder infolge von zwei Impulsen
und 48', die an die Leitungen 46 und 47 angeschlos- des Wertes 1 zweimal ausgelöst wird, sind die beiden
sen sind, eine Oder-Schaltung 49 hinter der Tor- Schaltungen 151 und 152 außer Tritt gefallen, wenn
schaltung 48, eine Und-Schaltung 49' hinter der Tor- die Vergleichsschaltung 138 durch den Taktgeberschaltung
48' und eine Oder-Schaltung 50, welche die impuls G' (vgl. F i g. 1) ausgelöst wird, so daß kein
Ausgangssignale der Schaltungen 49 und 49' emp- 65 Bestätigungssignal F auf der Leitung 142 erscheint,
fängt. Die Torschaltungen 48 und 48' haben Steuer- Die Schrittmacherschaltung 152 wird daher am Ende
klemmen, die parallel zu den Steuerklemmen der eines solchen Zyklus nicht weitergeschaltet, während
Torschaltungen 43 und 43' der Netzwerke 26 und 27 die Zählschaltung 151, falls sie während des folgen-
den Zyklus in richtiger Weise einmal ausgelöst wird, wieder in Tritt fällt, so daß das System in den normalen
Betriebszustand zurückkehrt.
In F i g. 6 ist eine besondere logische Schaltung 130 α gezeigt, die beispielsweise bei dem System von
F i g. 2 zur Erzeugung der Funktion
S=AB+AC+BC
verwendet werden kann. Sie enthält drei Und-Schaltungen
161, 162, 163, welche an die Leitungen 121, 122, 123 so angeschlossen sind, daß sie von diesen
die Signalkombinationen A, B; B, C bzw. A, C empfangen. Die Und-Schaltungen 161 und 162 sind mit
den Eingängen einer Oder-Schaltung 164 verbunden, deren Ausgangssignal zusammen mit demjenigen der
Und-Schaltung 163 einer weiteren Oder-Schaltung 165 zugeführt wird, so daß das zuvor angegebene
digitale Signal S auf der Ausgangsleitung 134 entsteht. Wie zuvor erläutert wurde, hat das komplementierte
Signal S die Form ΆΒ + /TU + ΉΌ, so
daß es durch einfachen Ersatz der ursprünglichen Signaled, B, C, durch die entsprechenden komplementären
Werte A~, Ή, ü auf den Leitungen 121, 122
und 123 erzeugt werden kann, ohne daß es erforderlich ist, den Betrieb der Verknüpfungsschaltungen
161 bis 165 zu ändern. Die Funktionsleitungen 125, ■ 125' (bzw. 25, 25' bei der Anordnung von F i g. 1)
können daher in diesem Sonderfall entfallen.
In Fig. 7 ist dagegen eine besondere logische Schaltung 30 α dargestellt, welche so ausgeführt ist,
daß sie das symmetrische digitale Signal
S = (A + Έ) (Z + B)
abgibt. Die Eingangsleitungen dieser Schaltung entsprechen den Leitungen 21, 22, 25 und 25' von
Fig. 1. Sie enthält zwei Und-Oder-Netzwerke 66 und 67, deren Ausgangssignale einem Oder-Und-Netzwerk
68 zugeführt werden und die ihre Eingangsinformation von den Leitungen 21 und 22
einerseits direkt und andererseits über Negationsschaltungen 69, 70 empfangen. Die drei Verknüpfungsschaltungen
66, 67 und 68 werden durch die Leitungen 25, 25' in gleicher Weise umgeschaltet,
wie für die entsprechenden Netzwerke 26, 27 und 28 von Fig. 3 erläutert worden ist. Bei Vorhandensem
des Signals P auf der Leitung 25 führt das Netzwerk
66 zunächst die Und-Funktion mit dem Signal A von der Leitung 21 und dem Signal Έ von der Negationsschaltung 70 durch, während das Netzwerk 67 in
gleicher Weise die Und-Funktion mit dem Signals von der Leitung 22 und dem Signal ~Ä von der Negationsschaltung
69 durchführt, so daß das Ergebnis der gewünschte digitale Wert S auf der Ausgangsleitung
34 der Schaltung 68 ist, die als Und-Schaltung arbeitet. Im anderen Zustand der Schaltung, der
durch das Erscheinen des Signals P auf der Leitung 25' hervorgerufen wird, führen die Netzwerke 66 und
die Oder-Funktion mit den gleichen Kombinationen von Eingangssignalen durch, während das
Netzwerk 68 als Und-Schaltung arbeitet, wodurch das Ergebnis 5 erhalten wird. Es ist zu erkennen, daß
es in diesem Fall nicht erforderlich ist, die Eingangssignale A und B außerhalb der logischen Schaltung
zu komplementieren.
Die zuvor beschriebene Anordnung ermöglicht also die Prüfung des Betriebs einer logischen Schaltung
mit verhältnismäßig einfachen Mitteln, mit einem sehr kleinen Bedarf an überschüssigem oder
verdoppeltem Schaltungsaufwand und mit einem hohen Sicherheitsgrad (100 %>
bei einem einzigen Fehler pro Zyklus). Durch die Verwendung von im wesentlichen gleichen Übertragungswegen für zwei
zueinander in Beziehung stehende, aber verschiedene Signale, von denen eines notwendigerweise ein Impuls
der Einheitsgröße ist, wird insbesondere die Möglichkeit von fehlerhaften Nullsignalen infolge
von unterbrochenen Leitungen oder ausgefallenen Schaltungselementen beseitigt; diese Möglichkeit ist
bei den bisher bekannten Systemen mit parallelen Wegen für die Übertragung gleicher Signale nicht
ausgeschlossen. Die logische Schaltung selbst besteht nur aus unkomplizierten algebraischen Einheiten
ohne Speicherfunktion, beispielsweise Und-Schaltungen, Oder-Schaltungen und (beispielsweise im Fall
von F i g. 7) Negationsschaltungen, und die zugehörigen Prüforgane sind ebenfalls einfach aufgebaut.
Obgleich einige dieser Organe (z. B. Torschaltungen) der Klarheit wegen als getrennte Einheiten dargestellt
worden sind, ist es offensichtlich, daß mehrere dieser Organe (sowohl innerhalb der logischen Schaltung
selbst als auch in der zugehörigen Prüfschaltung) zur Erzielung eines gedrängteren Aufbaus zu Blöcken
kombiniert werden können. Natürlich sind die im Zusammenhang mit F i g. 3 bis 7 beschriebenen besonderen
logischen Schaltungen lediglich Beispiele für eine große Vielzahl von Schaltungen, die bei
Systemen der in Fig. 1 und 2 gezeigten Art verwendbar sind, die ihrerseits auf sehr verschiedenartige
Weise abgeändert werden können, beispielsweise durch Austausch von einander entprechenden
Teilen, etwa durch Ersatz des Speichers 10 durch den Speicher 110 oder umgekehrt.
Claims (3)
1. Einrichtung zur Fehlerüberwachung bei einer datenverarbeitenden Anlage mit einem
Speicher zur Aufnahme von zu verarbeitenden binären Daten, einer logischen Schaltung zur
Durchführung logischer Verknüpfungen mit diesen Daten, einer zwischen dem Speicher und der
logischen Schaltung eingefügten Umsteuerschaltung, welche der logischen Schaltung in zwei aufeinanderfolgenden
Teilzyklen zunächst den wahren Wert und dann den komplementären Wert jeder Binärziffer zuführt, und mit einer an den
Ausgang der logischen Schaltung angeschlossenen Diskriminatoranordnung, welche die in den beiden
Teilzyklen nacheinander erzeugten Ausgangssignale der logischen Schaltung miteinander vergleicht
und die Übertragung eines dieser Signale zu einer Verwertungsschaltung nur dann zuläßt,
wenn die beiden Signale zueinander komplementär sind, dadurch gekennzeichnet, daß
die logische Schaltung (30; 130) aus umsteuerbaren logischen Elementarschaltungen (26, 27,
28; 66, 67, 68) besteht, die in Abhängigkeit von dem Wert eines binären Steuersignals entweder
als Und-Schaltungen oder als Oder-Schaltungen arbeiten, und daß in an sich bekannter Weise
eine Steueranordnung (33, 33', 40; 133, 133', 140) vorgesehen ist, welche den logischen
Elementarschaltungen in den beiden aufeinanderfolgenden Teilzyklen in an sich bekannter Weise
zunächst den einen und dann den anderen Wert des Steuersignals zuführt.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher (10, 110) außer
den zu verarbeitenden Daten das die Funktion der logischen Elementarschaltungen (26, 27, 28;
66, 67) bestimmende binäre Steuersignal (P, P) abgibt und daß in die die beiden Werte dieses
binäre Steuersignal führenden Leitungen vom Taktgeber (40; 140) in den beiden Teilzyklen abwechselnd
geöffnete und gesperrte Torschaltungen (33, 33'; 133,133') eingefügt sind.
3. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jede
logische Elementarschaltung (26 in F i g. 4, 28 in Fig. 5) zwei Torschaltungen (43, 43'; 48, 48')
mit parallelgeschalteten Eingängen enthält, die von dem einen bzw. dem anderen Wert des bi-
nären Steuersignals geöffnet werden, daß an den Ausgang der einen Torschaltung (43; 48') eine
Und-Schaltung (44; 49') und an den Ausgang der anderen Torschaltung (43'; 48) eine Oder-Schaltung
(44'; 49) angeschlossen sind und daß die Ausgänge der Und-Schaltung (44; 49') und der
Oder-Schaltung (44'; 49) mit den beiden Eingängen einer weiteren Oder-Schaltung (45; 50)
verbunden sind.
In Betracht gezogene Druckschriften:
Französische Patentschriften Nr. 1 288 049,
Französische Patentschriften Nr. 1 288 049,
1 301100; USA.-Patentschriften Nr. 2 512 038, 2 861 744;
IBM Technical Disclosure Bulletin, Vol. 3., Nr. 8,
IBM Technical Disclosure Bulletin, Vol. 3., Nr. 8,
Januar 1961, S. 10 und 11.
Hierzu 2 Blatt Zeichnungen
809 618/266 9.68 © Bundesdruckerei Berlin
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR928616A FR1360236A (fr) | 1963-03-20 | 1963-03-20 | Perfectionnements aux procédés de détection d'erreurs d'une chaine digitale de calcul et dispositif utilisé |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1278765B true DE1278765B (de) | 1968-09-26 |
Family
ID=8799657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DES90112A Pending DE1278765B (de) | 1963-03-20 | 1964-03-19 | Einrichtung zur Fehlerueberwachung bei einer datenverarbeitenden Anlage |
Country Status (8)
Country | Link |
---|---|
US (1) | US3340506A (de) |
JP (1) | JPS4817774B1 (de) |
BE (1) | BE645517A (de) |
CH (1) | CH410479A (de) |
DE (1) | DE1278765B (de) |
FR (1) | FR1360236A (de) |
GB (1) | GB1020438A (de) |
NL (1) | NL6402996A (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3492645A (en) * | 1966-11-02 | 1970-01-27 | Bell Telephone Labor Inc | Monitoring circuit for line unit scanned on a time shared basis |
US3846626A (en) * | 1971-12-29 | 1974-11-05 | Sharp Kk | Electronic desk calculator with verification function |
US3768071A (en) * | 1972-01-24 | 1973-10-23 | Ibm | Compensation for defective storage positions |
AT335005B (de) * | 1975-01-22 | 1977-02-25 | Leinfellner Helmut Ing | Fehlererkennendes ubertragungssystem fur informationen mittels impulszugen vorgegebener lange |
GB1535185A (en) * | 1975-05-17 | 1978-12-13 | Plessey Co Ltd | Multiprocessor data processing system peripheral equipment access unit |
US4377006A (en) * | 1979-07-12 | 1983-03-15 | Zenith Radio Corporation | IR Remote control system |
DE3303102A1 (de) * | 1983-01-31 | 1984-08-02 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zur regelung der durchflussmenge |
US5412671A (en) * | 1990-12-03 | 1995-05-02 | Unisys Corporation | Data protection and error correction, particularly for general register sets |
NL9401923A (nl) * | 1994-11-17 | 1996-07-01 | Gti Holding Nv | Werkwijze en inrichting voor het in een veiligheidssysteem verwerken van signalen. |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2512038A (en) * | 1947-06-07 | 1950-06-20 | Martha W C Potts | Error detecting code system |
US2861744A (en) * | 1955-06-01 | 1958-11-25 | Rca Corp | Verification system |
FR1288049A (fr) * | 1960-02-03 | 1962-03-24 | Ibm | Systèmes de verrouillage de données |
FR1301100A (fr) * | 1961-02-24 | 1962-08-10 | Buchungsmaschinenwerk Veb | Procédé et dispositif de transmission de données avec détection simultanée d'erreurs |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3237157A (en) * | 1960-12-30 | 1966-02-22 | Ibm | Apparatus for detecting and localizing malfunctions in electronic devices |
-
1963
- 1963-03-20 FR FR928616A patent/FR1360236A/fr not_active Expired
-
1964
- 1964-03-10 US US350711A patent/US3340506A/en not_active Expired - Lifetime
- 1964-03-16 CH CH335964A patent/CH410479A/fr unknown
- 1964-03-19 DE DES90112A patent/DE1278765B/de active Pending
- 1964-03-19 GB GB11657/64A patent/GB1020438A/en not_active Expired
- 1964-03-20 NL NL6402996A patent/NL6402996A/xx unknown
- 1964-03-20 BE BE645517A patent/BE645517A/xx unknown
- 1964-03-21 JP JP39015475A patent/JPS4817774B1/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2512038A (en) * | 1947-06-07 | 1950-06-20 | Martha W C Potts | Error detecting code system |
US2861744A (en) * | 1955-06-01 | 1958-11-25 | Rca Corp | Verification system |
FR1288049A (fr) * | 1960-02-03 | 1962-03-24 | Ibm | Systèmes de verrouillage de données |
FR1301100A (fr) * | 1961-02-24 | 1962-08-10 | Buchungsmaschinenwerk Veb | Procédé et dispositif de transmission de données avec détection simultanée d'erreurs |
Also Published As
Publication number | Publication date |
---|---|
JPS4817774B1 (de) | 1973-05-31 |
US3340506A (en) | 1967-09-05 |
CH410479A (fr) | 1966-03-31 |
FR1360236A (fr) | 1964-05-08 |
BE645517A (de) | 1964-07-16 |
NL6402996A (de) | 1964-09-21 |
GB1020438A (en) | 1966-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3544820C2 (de) | ||
DE2608902C3 (de) | Code-Wandler-Vorrichtung | |
DE2614000A1 (de) | Einrichtung zur diagnose von funktionseinheiten | |
DE2320422C2 (de) | Einrichtung zur Fehlererkennung | |
DE2717311C3 (de) | Datenprozessor | |
DE2659200A1 (de) | Pruefanordnung fuer einen fehlererkennungskreis | |
DE2150751B2 (de) | Digitaler sinus-kosinus-generator | |
DE1278765B (de) | Einrichtung zur Fehlerueberwachung bei einer datenverarbeitenden Anlage | |
DE2405858A1 (de) | Normalisierendes verschiebezaehlernetzwerk | |
DE3722907A1 (de) | Maximallaengen-schieberegister-folgegenerator | |
DE1185404B (de) | Fehlerermittlungsanlage | |
DE1274217B (de) | Impulsfolgefrequenzwandler zur Vorgabe von Geschwindigkeitskomponenten bei einer digitalen Lageregelung | |
DE2235802C2 (de) | Verfahren und Einrichtung zur Prüfung nichtlinearer Schaltkreise | |
DE3838940A1 (de) | Schaltung mit testfunktionsschaltung | |
DE2224140A1 (de) | Schaltwerk zum Übersetzen der Schliessung je eines von mehreren Zweipol-Schaltern in einen entsprechenden seriellen Bitcode | |
DE1474351B2 (de) | Datenspeicher | |
DE3819706A1 (de) | Vorrichtung zum erzeugen einer linear auftretenden maximallaengencodefolge | |
DE2337084A1 (de) | Tasteneingabeschaltung | |
DE1183723B (de) | Elektronischer Schluesselgenerator | |
DE2312494A1 (de) | Verfahren zum erzeugen zweier zuege elektrischer impulse, deren frequenzverhaeltnis keine ganze zahl ist | |
DE1937259A1 (de) | Selbstpruefende Fehlererkennungsschaltung | |
DE2002583C2 (de) | Schaltung zum Vorwärts/Rückwärts-Zählen der von einem optischen System gelieferten Interferenzsstreifen | |
DE2003832A1 (de) | Binaeres Universalregister,insbesondere Zaehl- und Komplementierregister | |
DE1524156B2 (de) | Digitale elektronische recheneinrichtung | |
DE2724110C2 (de) | Quasi-Zufallsgenerator |