DE2405858A1

DE2405858A1 - Normalisierendes verschiebezaehlernetzwerk

Info

Publication number: DE2405858A1
Application number: DE19742405858
Authority: DE
Inventors: Daniel Joseph Desmonds; Donald Preston Tate
Original assignee: Control Data Corp
Current assignee: Control Data Corp
Priority date: 1973-03-28
Filing date: 1974-02-07
Publication date: 1974-10-17
Also published as: US3831012A; NL179005C; GB1438307A; FR2223749B1; AU6391973A; JPS49130640A; NL179005B; CA1007379A; NL7400331A; FR2223749A1

Description

Die Erfindung betrifft ein normalisierendes Verschiebezählernetzwerk für Digitalrechner, das auf positive oder negative Zahlen einwirkt, um eine Zahl entsprechend der Zahl von Bitpositionen zu erzeugen, um welche der Operand verschoben werden muß, um das höchste signifikante Bit des Operanden in eine Position neben dem Vorzeichenbit des Operanden zu bringen. Das Netzwerk vermag sowohl mit einem Operanden voller Bereichsbreite als auch mit zwei Operanden halber Bereichsbreite zu arbeiten.

Bei elektronischen Rechnern ist im allgemeinen das am weitesten links stehende Bit in einem vorgegebenen Register ein Vorzeichen-

Mü/Bl/M

;39842/0697

stehenden Bits bit, während alle rechts vom Vorzeichenbit? auch niedrige Bits genannt, den Operanden selbst darstellen, üblicherweise steht das Vorzeichenbit einer Zahl auf Null, wenn die Zahl positiv ist. Binäre Einsen geben das Vorhandensein von Zweierpotenzen und Nullen das Fehlen der Zweierpotenzen in der entsprechenden Stelle im Register an. Wenn eine Zahl mit positivem Vorzeichen kleiner ist als das Aufnahmevermögen des Registers, in welchem sie gespeichert ist, folgt auf das ganz links stehende Vorzeichenbit eine Folge von Nullen, bis das erste signifikante Bit oder einer der Operanden auftritt.

Bei vielen Rechenvorgangen in elektronischen Rechnern ist es wünschenswert, die Operanden zu normalisieren. Dies wirft jedoch zwei grundsätzliche Probleme auf. Im Fall von positiven Zahlen kann die Normalisierung als eine Bestimmung der ersten Stelle nach dem Vorzeichenbit bezeichnet werden, wo die Grenze zwischen einer "Null" und einer "Eins" in einer Binärzahl auftritt. Wenn bei einer negativen Zahl das Vorzeichenbit eine Eins ist und die führenden signifikanten oder insignifikanten Ziffern im Register Einsen statt Nullen sind, liegt das Problem in der Bestimmung, wo die erste Grenze zwischen einer 1 und einer O in der Binärziffer auftritt. Das Problem läßt sich also so definieren: Auffindung der ersten Bitposition in einem Register, an welcher der Operand nach einer Anzahl gleicher Ziffern, die alle dem ersten Bit (Vorzeichenbit) entsprechen, umspringt auf ein vom Vorzeichenbit verschiedenes Bit.

Die herkömmlichen normalisierenden Verschiebezählernetzwerke sind jedoch für positive Zahlen ausgelegt und erfordern, daß vor der Normalisierung das Komplement der negativen Zahl gebildet wird. Dies bedeutet, daß der Rechner für negative Zahlen einen zusätzlichen logischen Schritt durchführen muß, der für positive Zahlen nicht nötig ist. Dieser zusätzliche logische

;098A?/0697

Schritt erfordert daher im Vergleich zu der für positive Zahlen erforderlichen Zeitspanne zusätzliche Normalisierungs-.zeit für die negative Zahl. Dies stellt für Rechner einen unüberwindlichen Nachteil für die als "Pipeline" bezeichnete Arbeitsweise dar, bei welcher ein kontinuierlicher Strom von Operanden in das Rechenwerk eingegeben und die gleiche Folge von Operationen an allen Operanden durchgeführt wird. Die Durchführbarkeit eines "Pipeline"-Systems hängt davon ab, daß alle Operanden in genau der gleichen Zeitspanne verarbeitet werden, so daß ein ununterbrochener Fluß von Operanden in den und aus einem vorgegebenen Abschnitt des Rechenwerks erreicht werden kann.

Eine Lösung dieses Problems könnte darin bestehen, für die negativen Zahlen vor ihrer ,Eingabe in das für die positive Operation vorgesehene Normalisiernetzwerk das Komplement zu bilden. Dies würde jedoch erhebliche zusätzliche Logik für die Steuerung des Zeitpunkts oder Takts der Komplementfunktion und für die Eingabe der Komplement-ergänzten Zahlen in den Normalisierer erfordern. Ein weiteres Problem, welches eine beträchtliche Zahl zusätzlicher Schaltungen und mindestens eine zusätzliche logische Stufe für vergleichsweise lange binäre Operanden erfordert, besteht in der Auffächerung oder Erweiterung des Vorzeichenbits der Operanden über die Gesamtlänge des Komplementnetzwerks, so daß jedem Abschnitt des auf jedes Bit einwirkenden Komplementnetzwerks das Vorzeichen der Zahl zur Verfügung steht, um zu bestimmen, ob die Zahl unverändert durchgelassen oder ob das Komplement gebildet werden soll.

Der Erfindung liegt somit die Aufgabe zugrunde, ein normalisierendes Verschiebezählernetzwerk sowohl für positive als auch für negative Operanden zu schaffen, das sich zur Verwendung bei einem "Pipeline"-Rechner eignet. Außerdem bezweckt die Erfindung die Schaffung eines für große Operanden geeigneten

4098^7/0697

Normalisiernetzwerks, das jedoch auch zur Verarbeitung einer größeren Zahl von kleineren Operanden eingesetzt werden kann.

Diese Aufgabe wird erfindungsgemäß durch ein normalisierendes bzw. normierendes Verschiebezählernetzwerk gelöst, wie es im Patentanspruch 1 bzw. 2 sowie in vorteilhaften Weiterbildungen in Unteransprüchen gekennzeichnet/und das bei einem "Pipeline"-Rechner zur Verarbeitung eines kontinuierlichen Operandenstroms eingesetzt werden kann. Dieses Netzwerk bestimmt die Zahl der Stellenpositionen, um welche ein binärer Operand in einem Register verschoben werden muß, um das signifikanteste Bit bzw. das Bit des höchsten Stellenwerts entweder eines positiven oder eines negativen Operanden neben das Vorzeichenbit zu rücken. Einige Rechner bewirken zu diesem Zweck lediglich eine Linksverschiebung des Operanden. Andere Rechner bewirken für den gleichen Zweck eine Stellenwertverschiebung nach rechts, Die Erfindung ist auf einen nach beiden Möglichkeiten arbeitenden Rechner anwendbar.

Außerdem kann die Erfindung in einer Form realisiert werden, bei welcher zwei Operanden gleichzeitig verarbeitet werden können, wobei das Zählernetzwerk in Hälften für zwei Operanden von jeweils der halben Größe der normalen Operandenlänge aufgeteilt ist. Dies ist besonders bei Anwendung auf einen "Pipeline"-Rechner von großem Vorteil, da mit der gleichen Hardware ein vergleichsweise großer Zahlenfluß oder zwei Polgen von kleineren Zahlen verarbeitet werden können. Hierdurch wird eine große Vielseitigkeit geboten, da insbesondere bei wissenschaftlichen Anwendungen ein leistungsfähiger Rechner für die zweckmäßige Verarbeitung eines vergleichsweise großen Zahlenstroms gebraucht wird. Beispielsweise sollte auch dann die Kapazität für größere Zahlen vorhanden sein, wenn die typische Rechenaufgabe des Rechners sich aus Gruppen kleinerer Zahlen zusammensetzt. Im Fall von vergleichsweise kleinen

409847/0697

Zahlen kann der erfindungsgemäße Rechner zwei Operandenströme verarbeiten.

Bei der dargestellten Ausführungsform der Erfindung werden der Operand oder die Operanden, einschließlich des Vorzeichenbits, von einer Reihe von exklusiven ODER-Schaltkreisen aufgenommen. Am Eingang des ersten exklusiven ODER-Gatters liegt dabei eine eingebaute Vorspannung bzw. ein Steuersignal und das Vorzeichenbit des Operanden an. An den Eingängen des zweiten exklusiven ODER-Gatters liegt das Vorzeichenbit und das erste oder höchste Stellen-Bit des Operanden. In diesem Zusammenhang ist zu bemerken, daß das höchste Bit bzw. das Bit der höchsten Stelle des Operanden durch die Breite der Datenverbindungsleitungen und der in der Rechenanlage verwendeten" Register bestimmt wird und vom höchst signifikanten Bit des augenblicklich in der Anlage befindlichen Operanden zu unterscheiden ist. Innerhalb der ganzen Reihe der exklusiven ODER-Schaltungen wird jede dieser Schaltungen mit zwei voneinander unabhängige EingangsSignalen beaufschlagt, von denen das eine vom zugeordneten Bit des Operanden und das andere vom nächst höheren Bit des Operanden stammt. Das Ausgangssignal eines exklusiven ODER-Gatters ist nur dann eine "1" bzw. positiv, wenn die beiden Eingangssignale verschieden sind. Infolgedessen gibt das erste oder höchste exklusive ODER-Gatter, das ein positives Ausgangssignal liefert, die am höchsten signifikante Ziffer des Operanden an, da es das erste exklusive ODER-Gatter mit verschiedenen EingangsSignalen ist.

Je nach der Bereichsbreite der in Verbindung mit einer vorgegebenen Ausführungsform des normalisierenden Verschiebezählernetzwerks ve rwendeten Operanden variiert die Zahl der Bits, die erforderlich sind, um eine der gesamten Bereichsbreite des Operanden äquivalente Verschiebezählung darzustellen. Bei der beschriebenen Ausführungsform ist das Netzwerk in zwei Hälften

£09842/0697

-D-

unterteilt, die jeweils eine Operanden-Bereichsbreite von 24 Bits besitzen, so daß ein Verschiebezähler mit einem Sechs-Bit-Ausgang vorgesehen sein muß. Jedes Bit des Verschiebezählerausgangs wird unabhängig durch einen logischen Verzweigungsbaum bestimmt, welcher das Ausgangssignal der Reihe von exklusiven ODER-Schaltungen untersucht. Dieser logische Baum bestimmt Einer-Bit der höchsten Stelle, welches zugleich das am höchsten signifikante Bit des Operanden angibt, und bestimmt unabhängig anhand dieser Bitstelle für das Bit der Verschiebezählung, welches dem vorgegebenen logischen Baum zugeordnet

der

ist, ob ein Einer-Bit im von der Reihe/exklusiven ODER-Glieder erzeugten Resultat ein Einer-Bit im Verschiebezählerausgang erfordert oder nicht. Selbstverständlich gibt es- verschiedene Möglichkeiten zur logischen Durchführung dieser Punktion, von denen eine im folgenden aufgezeigt ist, die jedoch sämtlich nach dem gleichen logischen Prinzip arbeiten.

Im folgenden ist eine bevorzugte Ausführungsform der Erfindung anhand der beigefügten Zeichnung näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild eines Netzwerks mit Merkmalen nach der Erfindung und

Fig. 2 ein detailliertes schematisches Schaltbild eines der beiden identischen Blöcke 12 und 14 gemäß Fig. 1.

Gemäß Fig. 1 besteht das erfindungsgemäße normalisierende oder normierende Ver_wschiebezählernetzwerk 10 aus zwei identischen Abschnitten 12 und 14, von denen der eine in Fig. 2 in Einzelheiten veranschaulicht ist. Der Eingang zum Netzwerk 10 besteht aus einer Datenverbindungsleitung 13» die bei der dargestellten Ausführungsform eine 48 Bit-Leitung ist. Vierundzwanzig Bits dieser Verbindungsleitung, welche die Stellen 2

409842/0697

bis 2Γ des 48 Bit-Operanden darstellen, werden dem Abschnitt 12 eingespeist, während die restlichen 24 Bits der Stellen 2 bis 2 ' dem Abschnitt 14 eingegeben werden. Die Kapazitäten der Datenverbindungsleitungen sind durch die in diese Leitungen eingefügten, im Kreis stehenden Ziffern angedeutet. Die Abschnitte 12 und 14 erzeugen bei der dargestellten Ausführungsform jeweils ein 6 Bit-Verschiebezählerausgangssxgnal, das über Datenleitungen 16 bzw. 18 an UND-Glieder 20 bzw. 22 angelegt wird. Die UND-Glieder 20 und 22 sind mit einem ODER-Glied 24 verbunden, das seinerseits über eine 6 Bit-Datenverbindungsleitung 26 z.B. an ein Verschiebezählerregister 28 angeschlossen ist, welches das Ausgangssignal des Netzwerks speichert.

Den UND-Gliedern 20 und 22 werden die Verschiebezählerausgangssignale von den Abschnitten 12 und 14 sowie ein "GLEICH"-Ausgangssignal 30 und ein "GLEICH"-Ausgangssignal 32 vom Abschnitt 14 zugeführt. Wenn Operanden der vollen Bereichsbreite empfangen werden, wird die Verschiebezählung für den ganzen Operanden vom einen oder vom anderen Abschnitt abgenommen. Wenn alle zum Abschnitt 14 gelangenden Eingangsbits gleich sind, befindet sich das am höchsten signifikante Bit, anhand dessen die Versehiebezählung bestimmt wird, im Abschnitt 12,

0 23
dem die Bits der Stellen 2 bis 2 ^J eingegeben wurden. Das UND-Glied 20 wird somit aktiviert, um die Versehiebezählung zum Register 28 durchzuschalten, da die am Abschnitt 14 auftretende Zählung keine Bedeutung besitzt. Wenn jedoch die dem Abschnitt 14 zugeführten Bits nicht sämtlich gleich sind, aktiviert das GLEICH-Ausgangssignal 32 das UND-Glied 22, so daß die Versehiebezählung vom Abschnitt 14 zum Register 28 überschrieben wird, weil das am höchsten signifikante Bit des

24

Operanden eindeutig in einer der Bitpositionen von 2 bis 2 ' steht.

409847/0697

Falls anstelle eines Operanden voller Bereichsbreite zwei Operanden halber Bereichsbreite vorhanden sind, werden die Verschiebezählungen für jeden Abschnitt unabhängig voneinander zu den Verschiebezähler-Registern 34 und 36 überschrieben, die zur Verdeutlichung der Darstellung in gestrichelten Linien eingezeichnet sind. Selbstverständlich läßt sich unter Anwendung bekannter Schaltkreislogik auch mit nur einem zusätzlichen Register für die Zweioperanden-Betriebsart auskommen, wenn das Register 28 in Doppel-Funktion eingesetzt wird. Wahlweise könnten die Verschiebezählerausgangssignale der Netzwerke 12 und 14 dem Register 28 eingegeben und je nach der Anordnung der übrigen Rechnerteile, die im vorliegenden Fall nicht näher veranschaulicht zu werden brauchen, sequentiell entnommen werden.

In Fig. 2 ist ein Abschnitt des Netzwerks dargestellt, der entweder als Abschnitt 12 oder als Abschnitt 14 verwendet werden kann, was von den Anschlüssen zu diesem Abschnitt abhängt. Zum Zweck der Erläuterung ist dieser Teil als Abschnitt 14 bezeichnet. Der Verschiebezählerausgang 18 ist an der rechten Seite von Fig. 2 dargestellt. Die Eingänge zu

24 47

diesem Abschnitt sind mit den Symbolen > von 2 bis 2 ' bezeichnet. Diese Eingänge führen sämtlich zu exklusiven ODER-Schaltungen, die in Fig. 2 jeweils als Buchstabe E in einem Quadrat angegeben sind. Als Bezeichnung im Sinne der Boole'sehen logischen Algebra gilt für jedes exklusive ODER-Gatter AB + AB. In Fig. 2 sind die UND-Glieder mit A und die ODER-Glieder mit O bezeichnet. Der negierte (Nicht-A = A)-Ausgang der logischen Elemente ist durch einen kleinen Kreis an dem das betreffende Element bezeichnenden Quadrat angegeben. Die Zwischenverbindungen innerhalb der Figur sind durch Verbindungen zwischen gleichartig bezeichneten Kreisen in Verbindung mit den logischen Elementen angegeben. Die kleinen, unbezeichneten Quadrate an der linken bzw. Eingangsseite der

409842/0697

logischen Elemente sind ebenfalls UND-Glieder. Die im Kreis stehenden Symbole A und A' in den Fig. 1 und 2 sind in einem einzigen Abschnitt nicht miteinander verbunden, sondern, wie bei 38 in Pig. I angedeutet, zwischen den Abschnitten zusammengeschaltet.

Beim Abschnitt 14 gemäß Fig. 2 gibt das im Kreis stehende Symbol A¹ die Eingangsverbindung an, welche das Operanden-Vorzeichenbit empfängt, während das im Kreis stehende Symbol A mit der Verbindung A' des Abschnitts 12 verbunden ist.

Gemäß Fig. 2 werden alle Eingangsoperandenbits an die logischen exklusiven ODER-Elemente angelegt, die miteinander gekoppelt sind, so daß jedes Bit einen der beiden Eingänge für je zwei benachbarte exklusive ODER-Elemente bestimmt. Außerdem besitzt jedes exklusive ODER-Element zwei Eingänge, von denen jeder durch benachbarte Operandenbits bestimmt- wird. Das exklusive ODER-Element liefert nur dann" ein Ausgangssignal, wenn die beiden Eingangssignale verschieden sind, und folglich geben die exklusiven ODER-Elemente das erste signifikante Bit in positiven oder in negativen Operanden

an, die entsprechend im Format 000000110101 bzw.

111111001011 vorliegen. Da jedes exklusive ODER-Element

einem spezifizierten Eingangsoperandenbit zugeordnet ist, stellt das höchste exklusive ODER-Element mit einem Ausgangssignal das höchste Operandenbit dar, welches die Bitposition oder -stelle angibt, auf welcher der Operand normiert wird.

Alle Ausgänge des exklusiven ODER-Elemente sind mit Abschnitten eines logischen Stamms oder Baums verbunden, der aus mehreren logischen Elementen besteht, die so untereinander verbunden sind, daß sie auf der Datenverbindungsleitung 18 ein Verschiebezählerausgangssignal erzeugen, welches für das dem höchst signifikanten Bit des Operanden zugeordnete ex-

4.Q9842/0697

klusive ODER-Element repräsentativ ist. Eine Möglichkeit zur Realisierung dieses logischen Stamms ist in Fig. 2 dargestellt. Selbstverständlich gibt es noch andere, äquivalente Möglichkeiten zur Erzeugung des Verschiebezählerausgangssignals, ohne daß vom Rahmen der Erfindung abgewichen wird.

Der logische Grundstamm (nicht der gemäß Fig. 2) ist derjenige, welcher eine Verschiebezählung von O bei einem Eingangssignal von 2=1 und 2 bis 2^=0 erzeugt. Dieser allgemeinste logische Stamm ist im folgenden erläutert.

Der logische Stamm muß in jeder beliebigen Konfiguration ein Resultat liefern, das durch die im folgenden erläuterten Boole'sehen Gleichungen bestimmt wird. Zunächst wird der aus 24 Bits bestehende Operand in sechs Gruppen A, B, C, D, E und F aufgeteilt, die jeweils vier Bits des Operanden enthalten. Die Gruppe A enthält dabei die vier höchst bewerteten Bits des Operanden, während die Gruppe F die vier niedrigsten Bits enthält. Die anderen Gruppen sind in numerischer Reihenfolge zwischen den Gruppen A und F angeordnet.

Für jede Gruppe gibt es drei Zustände, die durch tiefgesetzte Indizes zu dem die Gruppe angebenden Buchstaben bezeichnet sind. Der Zustand A mit 1 bedeutet, daß alle Ausdrücke in einer Gruppe gleich sind.

Alle Ausdrücke in jeder Gruppe können mit N_Q, fL, N₂ und N, für die höchste Stelle bis zur niedrigsten bezeichnet werden. Ein Zustand mit Index 2 bedeutet:

1 = N₀ +

409842/O697

Ein Zustand mit Index 3 bedeutet: 1 = N₀ + N₁.

Im Hinblick auf die vorstehende Erläuterung der Bedeutung ist der Boole'sehe Ausdruck für eine 1 in jeder Bitposition des Ausgangs am Abschnitt Ik folgender:

Für 2°

Für 2¹

Für 2² Für 2⁵

1 = A₂ + A₁ B₂ + A₁ B₁

^Ül ⁵I ¹I ^F2

1 = A₃ + A₁ B₃ + A₁ B₁ C₃

+ A₁ B₁ C₁ D₃ + A₁ B₁ C₁ D₁

B₁ C₁ D₁ E₁

1 = A₁ + B₁ C₁ + B₁ 1 = A₁ B₁ C₁ + A₁ B₁

1 = A₁ +

;098A?/069

Es ist auch vergleichsweise einfach, einen logischen Stamm zu entwickeln, der Verschiebezählungen erzeugt, die eine positive oder negative Vorgabe oder Vorspannung gegenüber der durch das eben beschriebene Netzwerk erzeugten Verschiebezählung besitzen, was von den Erfordernissen des Gesamtaufbaue des Rechners abhängt.

Fig. 2 veranschaulicht ein Netzwerk, das auf eine Vorspannung oder Vorgabe von +2 gegenüber dem grundsätzlichen Netzwerk eingestellt ist. Mit anderen Worten: Dieses Netzwerk erzeugt bei einem Eingangssignal von 2 =1 und 2 bis ζ ^ = O eine Verschiebezählung von 2 statt O.

Aus Fig. 1 ist ersichtlich, daß dem Resultat die Zahl 24 hinzuaddiert werden muß, bevor die Verschiebe zählung zum Register 28 durchgeschaltet wird, wenn in der Betriebsart mit voller Bereichsbreite die Verschiebezählung am Netzwerk 14 erhalten wird. Diese Addition ist in dem Netzwerk gemäß Fig. 2 fest verdrahtet. Falls die Verbindung 40 eine logische 1 ist, wird die Verschiebe zählung 18 gegenüber dem Eingangsoperanden um 24 erhöht, um die Tatsache zu berücksichtigen, daß der Abschnitt 14 den höheren Wert der beiden Abschnitte besitzt. Genauer gesagt: Dieses Eingangssignal läßt den Abschnitt erkennen, daß er nicht mit einem 24 Bit-Operanden, sondern mit den Bit
beitet.

24 47
den Bits 2 bis 2 ' eines Operanden voller Bereichsbreite ar-

Zusammenfassend wird mit der Erfindung somit ein normalisierendes Verschiebezählernetzwerk für Digitalrechner geschaffen, das entweder positive oder negative, in einem Register gespeicherte Operanden verarbeitet. Dieses Netzwerk arbeitet entweder nach einer normalen Betriebsart oder nach einer Doppeloperanden-Betriebsart, in welcher jeder der beiden Operanden eine Hälfte des Operanden normaler Bereichsbreite darstellt, um als

Ergebnis einen Operanden oder mehrere Operanden entsprechend der Zahl von Registerstellen zu liefern, um welche der Operand oder die Operanden verschoben werden müssen, um normalisierte Operanden zu erzeugen.

Zunächst wird der Operand durch eine Reihe von exklusiven ODER-Schaltungen solcher Anordnung untersucht oder geprüft, daß jedes Bit des Operanden ein Eingangssignal zu zwei benachbarten exklusiven ODER-Schaltungen bildet und jede dieser Schaltungen ihrerseits ihre beiden voneinander unabhängigen Eingangsgrößen von benachbarten Bits des Operanden empfängt. Das oberste bzw. erste Bit des Operanden ist das Vorzeichenbit, das als Eingangssignal einer ersten exklusiven ODER-Schaltung zugeführt wird. Das Vorzeichenbit stellt auch ein Eingangssignal zu einer zweiten exklusiven ODER-Schaltung dar, an deren anderem Eingang das erste signifikante Bit des Operanden zugeführt wird. Die exklusiven ODER-Schaltungen bestimmen durch einen Vergleich des ersten Bits des Operanden mit dem Vorzeichenbit sowie durch einen anschließenden Vergleich jedes Bits mit dem vorhergehenden und dem nachfolgenden Bit, wo das erste signifikante Bit des Operanden steht. Die Verschiebezählung für dieses erste signifikante Bit wird durch Untersuchung oder Prüfung der Ausgangssignale der exklusiven ODER-Schaltungen in einer Anzahl von unabhängigen, vorbestimmten Gruppen entschlüsselt, um jeweils unabhängig die einzelnen Bitwerte in einer Binärziffer zu definieren, welche deren für die Normalisierung erforderliche Verschiebezählung ausdrückt.

.,.Q98A7/Q697

Claims

PATENTANSPRÜCHE

Normalisierendes Verschiebezählernetzwerk, dadurch gekennzeichnet , daß unnormierte Binär-Operanden mit zugeordnetem Vorzeichenbit über eine Aufnahmeeinrichtung einer Anzahl von nachgeschalteten Komparatornetzwerken zum Vergleichen benachbarter Binar-Bits des Operanden zuführbar sind, daß eines der Netzwerke das Vorzeichenbit für den Operanden mit der höchsten Bitstelle des Operanden vergleicht , daß jedes Netzwerk ein erstes Signal, wenn die verglichenen Bits gleich sind, und ein zweites Signal erzeugt, wenn die verglichenen Bits verschieden sind, daß die Komparatornetzwerke ein das höchst signifikante Operandenbit angebendes Ausgangssignal erzeugen, und daß eine Schaltung zur Bewertung des logischen Stammbaums und zur Erzeugung einer normalisierenden Verschiebezählung aufgrund dieses Ausgangssignals vorhanden ist.

Verschiebezählernetzwerk zur Erzeugung einer Verschiebezählung für einen Operanden, gekennzeichnet durch eine Einrichtung zum Vergleichen benachbarter Bits eines Operanden, wobei diese Einrichtung ein erstes Ausgangssignal, wenn alle Bits gleich sind, und ein zweites Ausgangssignal erzeugt, wenn die Bits ungleich sind, und wobei mehrere dieser Einrichtungen so zusammengeschaltet sind, daß sie auf alle Bits des Operanden ansprechen, und durch eine an die genannten Einrichtungen angeschlossene Schaltung zur Bewertung des logischen Stammbaums und zur

Erzeugung der Bits des Verschiebezähleroperanden in Abhängigkeit von einer Einrichtung zur Ermittlung der höchsten Größenordnung, die ein Ausgangssignal .liefert, welches anzeigt, daß benachbarte Operandenbits nicht gleich sind.

3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet , daß die Vergleichs- oder Komparatoreinrichtung ein logisches exklusives ODER-Element ist.

4. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Anordnung in zwei Abschnitte derart unterteilt ist, daß zwei Operanden halber Bereichsbreite oder ein Operand voller Bereichsbreite gleichzeitig verarbeitet werden können, daß die Abschnitte Verbindungsmittel für den Betrieb mit voller Bereichsbreite aufweisen, um die Verbindung zwischen benachbarten Operandenbits, welche die Abschnitte trennen, herzustellen, und daß eine Auswahleinrichtung zur Bestimmung des Abschnitts vorgesehen ist, der die Verschiebezählung bei Betriebsart mit voller Bereichsbreite enthält, und welche feststellt, ob die im Abschnitt der höchsten Größenordnung enthaltenen Bits sämtlich gleich oder ungleich sind.

4098A7/069V