DE2310553A1 - Vorrichtung zur durchfuehrung arithmetischer und logischer operationen - Google Patents
Vorrichtung zur durchfuehrung arithmetischer und logischer operationenInfo
- Publication number
- DE2310553A1 DE2310553A1 DE19732310553 DE2310553A DE2310553A1 DE 2310553 A1 DE2310553 A1 DE 2310553A1 DE 19732310553 DE19732310553 DE 19732310553 DE 2310553 A DE2310553 A DE 2310553A DE 2310553 A1 DE2310553 A1 DE 2310553A1
- Authority
- DE
- Germany
- Prior art keywords
- organs
- binary
- register
- elements
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/533—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
- G06F7/5334—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product
- G06F7/5336—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm
- G06F7/5338—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm each bitgroup having two new bits, e.g. 2nd order MBA
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/141—Discrete Fourier transforms
- G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/535—Dividing only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/226—Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/535—Indexing scheme relating to groups G06F7/535 - G06F7/5375
- G06F2207/5352—Non-restoring division not covered by G06F7/5375
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Discrete Mathematics (AREA)
- Complex Calculations (AREA)
Description
INSTITUT FRANCAIS DU PETROLE DES CARBURANTS ET LUBRIFIANTS,
Rueil-Malmaison, Frankreich
Vorrichtung zur Durchführung arithmetischer und logischer Operationen
Die Erfindung bezieht sich auf eine Vorrichtung zur Durchführung arithmetischer und logischer Operationen, die
in den Aufbau eines Digitalrechners einbezogen werden kann.
Insbesondere fällt dieser Vorrichtung die Aufgabe zu, Multiplikationsoperationen zweier Operanden einerseits völlig
selbständig und andererseits eine Reihe von logischen und digitalen Operationen durchzuführen, die von einem Mikroprogramm
aus gesteuert werden.
Innerhalb der Digitalrechner ermöglicht die Mikroprogrammierung mit Hilfe von einfachen Operatoren, wie z.B. Additionsoperatoren,
die Durchführung von logischen und darüber hinaus von komplexeren Operationen wie z.B. die Multiplikation oder
309837/0909
die Division, ohne daß es hierzu erforderlich wäre, entsprechende Schaltungen vorzusehen. Die Durchführung dieser Operationen
erfordert demgegenüber eine hohe Zahl von Informationsaustauschvorgängen zwischen dem zur Steuerung dienenden Mikroprogramm
und den ausgewählten Operatoren. Aus diesem Grunde ist die für die Ausführung dieser Operationen anfallende Zeit
größer als diejenige, die ein Multiplikator benötigt, der zur Erfüllung der gleichen Aufgaben mit voll verdrahteten Schaltungen
versehen ist.
Die verdrahteten Multiplikatoren weisen demgegenüber den großen Nachteil auf, daß diese durch eine zu spezialisierte
Schaltungsanordnung gebildet sind, um zumindest teilweise zur Ausführung weiterer Operationen herangezogen werden zu
können.
Durch Einsatz der erfindungsgemäß aufgebauten Vorrichtung können die obengenannten Nachteile vermieden werden.
Diese wird durch eine Schaltungsanordnung gebildet, durch die einerseits die hohe Arbeitsgeschwindigkeit eines verdrahteten
Multiplikators ausgenutzt und diese zum anderen für andere, weniger spezialisierte Aufgaben herangezogen werden kann.
Im allgemeinen umfaßt die Vorrichtung drei Register, von denen zwei den bei einer Multiplikationsoperation zu
verarbeitenden Operanden zugeordnet sind, während das dritte Register mit einem der beiden vorhergenannten Register gekoppelt
ist, um das Teilergebnis einer auf beiden Operanden durchgeführten Operation aufzunehmen. Die Teilsummierungen werden in einem
Addierer durchgeführt. Die aufeinanderfolgenden Operationen werden auf bekannte Art innerhalb einer Zyklenfolge ausgeführt,
die die Prüfung der aufeinanderfolgenden Binärziffern des Multiplikators
und die Addition bzw. die Subtraktion des Multiplikanden mit einem Teilergebnis umfaßt, das sich im Laufe des vorhergehenden
Zyklus eingestellt hat und entsprechend zu den Binärelementen geringer Wertigkeit des Registers, das den Multiplikator
enthält und des dritten Registers verschoben wurde.
Einer der Wesenszüge der Vorrichtung liegt darin begründet, daß diese ein Umschaltsystem für Befehle besitzt,
309837/0909
eUigegongen
die sich aus einem Mikrobefehl ableiten. Enthält ein Mikrobefehl einen Multiplikationsbefehl für zwei Operanden, so verbindet das
ümschaltsystem die an der Multiplikation beteiligten Elemente mit einer Steuereinheit, die eine selbständige Leitung der durchzuführenden
Operationen vornimmt. Weitere, während der Multiplikation auftretende Befehle werden somit gesperrt, bis diese Multiplikation
ausgeführt ist. Enthält ein Mikrobefehl Anweisungen, die mit anderen logischen Operationen wie z.B. mit Additionen
mit Normalisierungen von Binärzahlen oder mit Radiziervorgängen im Zusammenhang stehen, so wird der bzw. die Operanden in zwei
Register übertragen, die wie der Addierer unter der direkten Steuerung eines Dekodierorgans für Mikrobefehle stehen können, wobei
die selbständig arbeitende Steuereinheit für Operationen von Multiplikationen
gesperrt bleibt.
Ein weiterer Wesenszug der Vorrichtung liegt darin, daß der Addierer und eines der Register, das bei einer Multiplikationsoperation
den Teil höherer Wertigkeit eines Teilergebnisses aufnehmen muß, jeweils ein zusätzliches Binärelement außer
dem den Vorzeichen der Binärzahlen zugeordneten enthalten. Hierbei bestehen Verbindungen zwischen dem zusätzlichen Binärelement
des Registers und dem Element, das dem Vorzeichen dieses gleichen Registers zugeordnet ist, zwischen dem Binärelement des Vorzeichens
des Addierers und dem zusätzlichen Binärelement des Addierers. Darüber hinaus ist es mit Hilfe eines Systems möglich,
das Vorzeichen einer aus einem der Operanden ermittelten Anzahl, auf das zusätzliche Binärelement des Addierers zu übertragen.
Durch diese Verbindungen und mit Hilfe dieses Systems ist es dem jeweiligen Fall entsprechend und unter der Steuerung entsprechender
Einrichtungen möglich, den reellen Wert des Vorzeichens der Teilergebnisse und der Operanden während der aufeinanderfolgenden
Zyklen beibehalten zu können. Außerdem wird die Vorrichtung dadurch gekennzeichnet, daß diese ein Prüfsystem
und ein Normalisierungssystem für Binärzahlen umfaßt, die im Addierer
enthalten sind und die sich nach Signalen richten, die an den Ausgängen der drei Binärelemente anliegen, wobei eines
von ihnen das zusätzliche Binärelement darstellt und die beiden anderen dem Vorzeichen und der Binärzahl höherer Wertigkeit
zugeordnet sind.
309837/0909 " 4 "
Darüber hinaus umfaßt die Vorrichtung ein System, durch das nach Steuerung durch einen Mikrobefehl der Ausgangsbefehl
einer vorherbestimmten Zahl von Binärzahlen, die in einer
aufeinanderfolgenden Reihe von Binärelementen des Addierers enthalten sind, umgekehrt werden kann.
Dieser letztgenannte Wesenszug erweist sich insbesondere bei der Neuordnung einer bestimmten Anzahl von Prüfabschnitten
eines Signals als vorteilhaft, das bei Operationen analysiert wird, die mit der schnellen Fourier-Transformierten
in der den Fachleuten bekannten Art in Zusammenhang stehen. Diese Neuordnung erfolgt gewöhnlich durch Verschieben der für
die Adressen dieser Prüfabschnitte in einem Speicher repräsentativen Binärzahlen zu den Binärelementen geringer Wertigkeit
eines Registers und durch Einbringen der somit verschobenen Anzahl in den Eingang geringer Wertigkeit eines zweiten Registers.
Die Folge der Verschiebungen und der aufeinanderfolgend durchzuführenden
Prüfungen erfordern eine hohe Anzahl von Mikrobefehlen und führt zu einem Eingreifen der Steuerorgane während einer
hohen Anzahl aufeinanderfolgender Zyklen. Wie in der folgenden Beschreibung näher ausgeführt wird, ermöglicht das Umkehrsystem
eine Beschleunigung der Neuordnungsphase der Prüfabschnitte.
Weitere Wesenszüge und Vorteile der erfindungsgemäß aufgebauten Vorrichtung ergeben sich aus der folgenden Beschreibung
im Zusammenhang mit den beigefügten Zeichnungen zur beispielhaften Darstellung einiger Ausführungsformen. Es zeigen:
- Figur 1 -eine schematische Darstellung der einzelnen Elemente der Vorrichtung,
- Figur 2 - eine schematische Darstellung der Verbindungen zwischen
den Systemen, die einerseits einem der Register und andererseits dem Addierer zugeordnet sind
und die Beibehaltung der Vorzeichen eines Operanden und einer Teilsumme ermöglichen; darüber hinaus wird
das Prüf- und Normalisierungssystem-dargestellt;
309837/0909 " 5 "
- Figur 3 - eine schematische Darstellung des Systems zur Umkehrung
der in einer Folge von Binärelementen des Addierers enthaltenen Binärziffer-Reihe.
Die in Figur 1 schematisch gezeigte Vorrichtung umfaßt drei Register 1, 2 und 3, die jeweils eine Anzahl von
Binärelementen enthalten, die auf die der zu verarbeitenden Operanden abgestimmt sind; ferner umfaßt die Schaltung einen Addierer
4. Das Register 1 ist mit fünf Elementen 6A, 6B, 6C, 6D und 6E verbunden, die Elementartransformationen aufgrund der enthaltenen
Binärzahl vornehmen. Wird diese Binärzahl mit H bezeichnet, so liefern die Elemente 6A, 6B, 6C, 6D und 6E jeweils die Binärzahlen
O, H, 2H, H und 2H, wobei die beiden letzten jeweils die konjugierten Größen von H und 2H bezeichnen. Die Elemente 6A bis
6E sind jeweils mit fünf Logikgattern vom Typ der UND-Gatter 7A, 7b, 7C, 7D und 7E verbunden. Die Ausgangsklemmen dieser Gatter
sind jeweils mit den Eingangsklemmen des Addierers über ein ODER-Gatter 40 angeschlossen. Die Ausgangsklemmen der Gatter 7D und
7E liefern jeweils die Signale H und 2H und sind ebenfalls mit der Eingangsklemme „übertrag" des Addierers 4 über ein ODER-Gatter
8 verbunden. Die Eingangsklemmen des Addierers sind darüber hinaus mit den Ausgangsklemmen des Registers 3 verbunden.
Außerdem ist die Vorrichtung mit einem Steuerorgan (schematisch durch ein Register 9 dargestellt) ausgerüstet, auf
das nacheinander die Befehle entsprechend der Funktion der Vorrichtung übertragen werden, die von einem nicht dargestellten
Mikrobefehls-Speicher und von einem zugehörigen Dekodierelement 10 geliefert werden.
Die Vorrichtung umfaßt darüber hinaus eine bistabile Kippstufe 11, deren eine Eingangsklemme mit einer Ausgangsklemme
des Dekodierelements 10 verbunden ist und von dem eine Ausgangsklemme mit einem nicht dargestellten Organ zur Prüfung des
Betriebszustandes verbunden ist.
Außerdem gehören zu dieser Vorrichtung vier UND-Gatter 12A, 12B, 12C und 12D, von denen jeweils eine Eingangsklemme mit dem Dekodierelement 10 und eine andere Eingangsklemme
mit der mit MT bezeichneten Ausgangsklemme der Kippstufe 11 verbunden ist. Die Ausgangsklemmen der Gatter 12A, 12B und 12C
309837/0909
sind jeweils mit einer der Eingangsklemmen von drei ODER-Gattern 13A, 13b und 13C verbunden. Deren Ausgangsklemmen sind wiederum
mit den Steuerungs-Eingangsklemmen von drei UND-Gattern 7A, 7B und 7D verbunden. Ferner umfaßt die Vorrichtung fünf UND-Gatter,
14a, 14b, 14C, 14D und 14E, von denen jeweils eine.Eingangsklemme
mit der mit MT bezeichneten Ausgangsklemme der Kippstufe 11 verbunden ist. Die Ausgangsklemmen der Gatter 14A und 14B sind
jeweils mit den Steuerungs-Eingangsklemmen der UND-Gatter 7E und 7C verbunden. Die Ausgangsklemmen der Gatter 14C, 14D und 14E
sind jeweils mit einer Steuerungs-Eingangsklemme der UND-Gatter 13A, 13B und 13C verbunden. Schließlich ist die Ausgangsklemme
des UND-Gatters 12D an eine Eingangsklemme des ODER-Gatters 8 angeschlossen.
Die Vorrichtung umfaßt darüber hinaus einen Zähler 15, von dem eine Eingangsklemme mit der mit MT bezeichneten
Ausgangsklemme der Kippstufe 11 über ein UND-Gatter 16 verbunden ist. Fernerhin ist ein Vergleichsglied 17 vorgesehen, von
dem eine Eingangsklemme mit einer.Ausgangsklemme des Zählers 15
und eine Ausgangsklemme einerseits mit einer Eingangsklemme RAZ (Nullstellung) der bistabilen Kippstufe 11 und andererseits mit
einem Element 18 verbunden ist, das im betätigten Zustand ein Signal liefert, durch das im Zähler 15 ein bestimmter Wert eingestellt
werden kann. Eine Eingangsklemme des UND-Gatters 16 ist mit einem nicht dargestellten Organ verbunden, das ein periodisches
Signal HL liefert, mit dem eine Zeitbasis definiert
Das Register 2 des Multiplikators umfaßt eine bistabile ιErweiterungs'-Kippstufe EM 5. Durch diese kann das Binärelement
geringer Wertigkeit des Registers 2 gespeichert werden, wenn die enthaltene Binärzahl in Richtung auf geringe Wertigkeiten
verschoben wird.
Die Vorrichtung umfaßt weiterhin ein Dekodierungsorgan 19, dessen Eingangsklemmen mit den Ausgangsklemmen der
beiden Binärelemente geringer Wertigkeit des Registers 2 und mit den Ausgangsklemmen der Erweiterungs-Kippstufe 5 verbunden
sind. Die Ausgangsklemmen dieses Dekodierungsorgans 19 sind
- 7 309837/0909
mit den Eingangskieramen der UND-Gatter 14A, 14B, 14C, 14D und 14E verbunden. Die Ausgangsklemmen des Addierers sowie die des
Registers 2 sind mit den Eingangsklemmen eines Verschiebungselements 20 verbunden, das die Verschiebung zu den Binärelementen
geringerer oder höherer Wertigkeit vornimmt. Das Verschiebungselement 20 ist mit den Registern 3 und 2 und mit der Erweiterungskippstufe
5 über die logischen Einheiten 21, 22 und 23 verbunden, die die Zuordnung des zu den jeweiligen Binärelementen
dieser Register verschobenen Operanden und des Teilergebnisses übernehmen.
Die Ausgangsklemme des UND-Gatters 16 ist mit den „Zeitbasis11-Eingangsklemmen der Register 2 und 3 und der Erweiterungskippstufe
5 über die steuernden ODER-Gatter 24, 25 und 26 verbunden.
Für die Vorrichtung ergibt sich folgende Arbeitsweise:
- In den Fällen, in denen der Teil des in das Register 9 übertragenen
Mikrobefehls den Multiplikationsbefehl zweier Operanden enthält, wird der Multiplikand in das Register 1 und der
Multiplikator in das Register 2 übertragen. Das Dekodierungselement
10 liefert nunmehr ein Signal RAl, das die bistabile Kippstufe 11 einstellt. Das am Ausgang MT der Kippstufe erzeugte
Signal bewirkt das öffnen der Gatter 14A, 14B, 14C, 14D und
14E und das am Ausgang MT dieser Kippstufe entstehende konjugierte
Signal sperrt die Gatter 12A, 12B, 12C und 12D. Auf diese Weise bewertet die Kippstufe 11 die vom Dekodierungsorgan
19 ausgearbeiteten Befehle und sperrt die aus dem Mikrobefehl hervorgehenden Befehle, wenn ein Multiplikationsbefehl ausgegeben
wurde.
Innerhalb der automatischen Funktionsweise arbeitet die Vorrichtung nach dem in Fachkreisen bekannten Booth-Algorithmus.
Das herkömmliche Verfahren besteht in der Durchführung einer Reihe von Additionszyklen und Verschiebungen nach
Steuerung eines Mikroprogramms. Die Multiplikation zweier Zahlen von η Binärelementen erfordert η Schleifen von zumindest
zwei Mikrobefehlen, d.h. 2n Zyklen und darüber hinaus eine Vorzeichen-Korrektur.
- 8 309837/0909
Das Boothsche Verfahren ermöglicht eine Zweiteilung der Anzahl der durchzuführenden aufeinanderfolgenden
Schleifen und erübrigt die Vornahme einer Vorzeichen-Korrektur. Bei diesem Verfahren werden die Binärelemente des Multiplikators
in Zweiergruppen geprüft und die folgende Operation bestimmt, die entsprechend dem Prüfergebnis an den aufeinanderfolgenden
Teilergebnissen vorzunehmen ist.
Die Erweiterungskippstufe 5 speichert das Binärelement
geringer Wertigkeit des Registers 2, wenn sein Inhalt zu Stellen geringer Wertigkeit verschoben wurde. Das Dekodierungsorgan
19 arbeitet in Abhängigkeit vom Zustand der beiden Binärelemente M 0 und M1 geringster Wertigkeit des Registers
und dem der Kippstufe EM die folgenden Befehle aus:
n-2 | Mn-1 | EM | Befeh |
O | O | O | O |
O | O | 1 | + M |
O | 1 | O | + M |
O | 1 | 1 | + 2M |
1 | O | O | - 2M |
1 | O | 1 | - M |
1 | 1 | O | - M |
1 | 1 | 1 | O |
wobei + M und + 2M jeweils „Hinzunahme oder Abzug des Multiplikanden"
und „zweimalige Hinzunahme bzw. Abzug des Multiplikanden" und O „Hinzunahme von Null" ausdrücken. Die vom Dekodierungsorgan
erzeugten Befehle O, + M und 2M heben die Sperrung der Gatter 7A, 7B und 7C über die Gatter 14C, 14D und 14B
und die ODER-Gatter 13A und 13B auf und ermöglichen die Übertragung
der Zahlen O, H und 2H der Elemente 6A, 6Buid 6C auf
die Eingänge des Addierers. Die Befehle - M und - 2M heben die Sperrung der Gatter 7D und 7E auf und ermöglichen die übertragung
der Zahlen H und 2ΙΪ in den Addierer 4. Da die Binärzahlen
- M und - 2M in Form des „Komplement zu 2" dargestellt werden, das sich auf die Zahlen M und 2M bezieht, werden diese aus H
und ZH in der Weise ermittelt, daß ein Signal + 1 auf den Ein-
309837/0909
gang „übertrag" des Addierers über das Gatter 8 übertragen
wird.
Die aufeinanderfolgenden Operationszyklen setzen zu einem Initialzeitpunkt ein, zu dem nach Dekodierung des
Mikrobefehls im Dekodierungselement 10 der Multiplikand und
der Multiplikator jeweils in die Register 1 und 2 übertragen werden, zu dem das Register 3 und die Erweiterungskippstufe 8
auf Null gestellt werden und zu dem eine vorherbestimmte Anzahl
Co in den Zähler 15 eingebracht wird.
Zu Beginn jedes Zyklus wird die im Register 3 enthaltene Anzahl und - dem jeweiligen Prüfergebnis entsprechend eine
der Zahlen 0, H, 2H, H oder 2H in den Addierer übertragen,
der hiervon die Summe ermittelt. Nachdem die Binärelemente geringer Wertigkeit des Multiplikators in Zweiergruppen geprüft
wurden, wobei das zusätzliche Binärelement 5, das eine Binärziffer
enthält, bereits während des vorhergehenden Operationszyklus geprüft wurde, wird das Teilergebnis der während des gleichen
Zyklus durchgeführten Addition in das Register 3 und der Teil dieses Ergebnisses, das dessen Kapazität überschreitet, in das
Register 2 übertragen. Diese übertragung erfolgt unter der Kontrolle
der Logikelemente 21, 22, und 23, nach Verschiebung (um zwei Stellen) des Inhalts des Addierers und dem des Registers 2
im Verschiebungselement 20. Durch die aufeinanderfolgenden Verschiebungen
befinden sich sämtliche Binärelemente des Multiplikators nacheinander auf den beiden Stellen geringer Wertigkeit
des Registers 2 sowie auf der Erweiterungskippstufe 5 und werden durch das Dekodierungsorgan 19 geprüft, das bei jedem Zyklus
den Wert bestimmt, der dem Teil hoher Wertigkeit des im Register 3 enthaltenen Teilergebnisses zuzufügen ist.
Zum Initialzeitpunkt wird über das Element 18 ein Wert Co in den Zähler15 eingegeben. Wurde das Gatter 16 über
das Signal MT geöffnet, so bewirken die Zeitbasis-Impulse HL bei jedem Zyklus ein Weiterlaufen des Zählers 15 um eine Einheit.
Nach einer bestimmten Anzahl von Zyklen, die von der Anzahl der Binärelemente der Operanden abhängt, erreicht die im
Zähler 15 enthaltene Zahl einen bestimmten Wert C. Entspricht
- 10 -
309837/0909
eingegangen am.
die Differenz C-Co einer bestimmten Zahl m, so ist die Multiplikationsoperation
zwischen den beiden Operanden abgeschlossen und das Vergleichsglied 17 gibt einen Impuls ab, der über
die Eingangsklemme RAZ (Nullstellung) die bistabile Kippstufe 11 steuert. Bei jedem Zyklus kann somit der Zustand der Kippstufe
11 in der Weise geprüft werden, daß man der Entwicklung der Folge der Additionsoperationen und der Verschiebungen folgt,
die durch den Mikrobefehl ausgelöst werden. Auf diese Weise wird der Umschaltzeitpunkt der bistabilen Kippstufe, der dem
Nullstellungs-Signal (RAZ) folgt, bestimmt, über das nunmehr
von der Kipsptufe 11 gelieferte Signal MT werden die UND-Gatter 14A, 14B, 14C, 14D sowie 14E geschlossen, wobei das vom
Signal MT abgeleitete Signal MT die UND-Gatter 12A, 12B, 12C und 12D öffnet. Hierdurch ergibt sich eine Sperrung des Dekodierungsorgans
sowie eine direkte Abhängigkeit der Vorrichtung von der Steuerung durch das Programm der Mikrobefehle.
Demgegenüber kann die Vorrichtung auch in abhängiger Form arbeiten, was Teilungsoperationen auf zwei Operanden und
nach. Steuerung durch einen Mikrobefehl anlangt. Der Dividend befindet sich in diesem Falle in den Registern 3 und 2 und der
Divisor im Register 1. Die Division erfolgt durch Addition oder Subtraktion des Divisors gegenüber dem Dividend, Prüfung des
Vorzeichens des Teilrestes und Verschiebung dieses Teilrestes zu den binären Elementen hoher Wertigkeit.
Die Vorrichtung kann darüber hinaus weitere Operationen durchführen, die sich auf zwei Operanden beziehen, sofern
diese von Mikrobefehlen gesteuert wird, d.h. wenn die Gatter 14A bis 14E gesperrt sind und wenn die Gatter 12A bis
12D geöffnet sind. Somit kann die Vorrichtung Additionen, Subtraktionen,
Divisionen ausführen und zum Radizieren usw. eingesetzt werden. In einem dieser Fälle befinden sich die Operanden
beispielsweise in den Registern 1 und 3, die mit den Eingangsklemmen des Addierers verbunden sind. Durch Einwirken des
UND-Gatters 12D und des UND-Gatters 8 kann das Dekodierungselement
10 die Einführung eines beliebigen übertragenen Wertes auf den «übertragungs"-Eingang des Addierers steuern.
- 11 309837/0909
2310653
In der Beschreibung wurde bereits erwähnt, daß bei automatischem Betrieb das Verschiebungselement 20 eine
Verschiebung von 2 Stellen einführt. Diese Element kann darüber hinaus, nach Stellen hoher oder geringer Wertigkeit, eine Lageverschiebung
der Zahl vornehmen, die vom Inhalt des Addierers und anschließend vom Inhalt des Registers 2 gebildet wird und
zwar vor der übertragung in die beiden zugehörigen Register 3 und 2, wobei die Steuerung vom Dekodierungselement 10 der Mikrobefehle
ausgeht.
Durch weitere Besonderheiten der Vorrichtung können bestimmte Verluste der im Register 3 und im Addierer 4
enthaltenen Information vermieden und die Mikroprogrammierung vereinfacht werden.
In der Darstellung der Figur 2 ist klarer zu erkennen, daß die in Figur 1 gezeigte Logikeinheit 22, die das
Verschiebungselement 20 mit dem Register 3 verbindet, aus den vier Untereinheiten 29, 30, 31 und 32 und aus einem ODER-Gatter
33 besteht. Die Untereinheit 29 gewährleistet die Übernahme der von externen, nicht dargestellten Elementen ausgehenden
Informationen in das Register 3. Die Untereinheiten 30, 31 und 32 sind jeweils mit den Ausgangsklemmen des Verschiebungsele-'
ments 20 verbunden, das die versetzten Werte für eine Position zu den Binärelementen hoher Wertigkeit und für eine oder zwei
Positionen zu den Binärelementen geringer Wertigkeit liefert. Der Addierer 4 und das Register 3 sind in bekannter Form mit
einem Binärelement ausgerüstet, das sich auf das Vorzeichen bezieht. Eine Besonderheit der Vorrichtung liegt darin, daß dieser
Addierer und dieses Register jeweils mit einem zusätzlichen Binärelement, SV bzw. NSV, ausgerüstet sind. Die Untergruppe
einerseits und die Untergruppen 31 und 32 andererseits übertragen auf das Element NSV jeweils das vom Binärelement 5 sowie
das vom Binärelement SV des Addierers abgegebene Signal.
Diese zusätzlichen Binärelemente SV und NSV übernehmen eine Mehrfachfunktion:
a) Umfaßt der Multiplikand m Binärziffern und erfordert einer
der Zyklen einer Multiplikation die Addition oder Subtraktion
309837/0909 - 12 "
gegenüber einem Teilergebnis einer Binärzahl gleich dem doppelten Wert des Multiplikanden, so ermöglicht das Binärelement
SV die Einbeziehung dieser Zahl in den Addierer, der somit m + 1 Binärelemente enthält. Die Untereinheiten 30 und 31 ermöglichen
die Einführung des vom Element SV des Addierers 4 abgegebenen Signals in das Element NSV. Hierbei kann festgestellt
werden, daß in diesem Falle das Vorzeichen des Teilergebnisses beibehalten wird.
b) Bei einer Divisionsoperation befindet sich der Dividend in den Registern 2 und 3 und der Divisor im Register 1. Die
Division besteht in der Addition bzw. Subtraktion des Divisors gegenüber dem Dividend und umfaßt die Prüfung des Vorzeichens
des Teilrestes und die Verschiebung des Teilrestes um eine Position zu den Binärelementen hoher Wertigkeit. Das Element
ermöglicht eine Übertragung des vom Element S des Addierers gelieferten Signals in das Element NSV. Hierbei kann festgestellt
werden, daß das Binärelement NSV des Registers 2 eine Beibehaltung des Vorzeichens des Dividenden bei der Initialverschiebung
und das Binärelement SV des Addierers die Beibehaltung eines Vorzeichens genau beim ersten Teilrest ermöglicht.
c) Sollen bei einer durchzuführenden Operation zwei Zahlen von m Binärziffern in einem Addierer zu m Binärelementen addiert
werden, so verhindert der Einsatz des Elements SV den Ausfall des Vorzeichens in den Fällen, in denen die im Addierer enthaltene
Binärzahl die Kapazität dieses Addierers überschreitet. Bei Einführung zweier Zahlen A und B in die Register 1 und 3
bewirkt die Verbindung der Binärelemente NS und NSV die Wiedergabe der gleichen Binärziffer.
Darüber hinaus ist das Element 40 mit dem Addierer 4 in der Weise verbunden, daß die Vorzeichen-Binärziffer der
vom Element 6B stammenden Zahl A in das Binärelement SV übertragen wird. Hierbei kann festgestellt werden, daß am entsprechenden
Ausgang des Addierers das wahre Vorzeichen der Addition beibehalten wird.
Bei einer Subtraktion handelt es sich um die vom Element 6D stammende Vorzeichen-Binärziffer, die in das Binär-
309837/0909 - 13 -
element SV übertragen wird.
Ein weiterer Vorteil der beiden zusätzlichen, in das Register 3 und in den Addierer einbezogenen Binärelemente
NSV und SV sowie der obengenannten Verbindungen wird im Laufe einer Verschiebungsoperation deutlich. Werden die
Signale an den Ausgängen des Addierers und an denen des Elements SV nach einer Verschiebung zu den binären Elementen hoher
Wertigkeit in das Register 3 und in das Element NSV übertragen, so ist festzustellen, daß das Vorzeichen der übertragenen
Anzahl beibehalten wird und daß es gegebenenfalls durch eine Verschiebung zu den binären Elementen geringer Wertigkeit
beibehalten werden kann. Darüber hinaus kann festgestellt werden, daß in den Fällen, in denen die übertragene Zahl zu den
Binärelementen geringer Wertigkeit verschoben wird, das im Binärelement
des Addierers enthaltene wahre Vorzeichen in das Vorzeichen-Binärelement NS des Registers 3 übertragen wird.
Somit kann man die Hälfte der Summe beider Zahlen selbst dann ermitteln, wenn die für ihre Summe repräsentative Zahl die Kapazität
des Addierers überschreitet.
Die Vorrichtung ist darüber hinaus mit einem System ausgerüstet, das es ermöglicht, zu überprüfen, ob die im Addierer
enthaltene Zahl die Kapazität dieses letzteren überschreitet.
Zu diesem Zweck sind die Ausgänge der Elemente SV und S des Addierers 4 mit den Eingangsklemmen eines exklusiven
ODER-Gatters 27 verbunden. Es kann somit leicht nachgeprüft werden, daß die Anzahl die Kapazität des Addierers nur dann überschreitet,
wenn die in diesen Elementen enthaltenen Binärziffern voneinander abweichen und wenn demzufolge das Gatter 27 an seinem
Ausgang ein Signal erzeugt.
Die Vorrichtung umfaßt darüber hinaus ein Normalisierungsprüfsystem,
das durch ein exklusives ODER-Gatter gebildet wird, mit dessen Eingangsklemmen die Ausgänge des Binärelements
SV und die des Binärelements hoher Wertigkeit des Addierers 4 verbunden sind. Wird die Mantisse einer Zahl mit Gleitkomma
„normalisiert", so nimmt man Verschiebungen der im Addie-
309837/0909
-i4 - eingegangen
rer enthaltenen Zahl zu den Binärelementen hoher Wertigkeit
vor bis die in den Elementen SV und PF enthaltenen Binärziffern voneinander abweichen. Diese Bedingung wird durch das
Signal erfaßt, das in diesem Falle durch das Gatter 28 erzeugt wird.
Die sich auf die schnelle Fourier-Transformierte (FFT) beziehenden Berechnungen erfordern die Neuordnung von
Prüfabschnitten des zu analysierenden Signals. Diese Neuordnung
wird in Übereinstimmung mit dem in Fachkreisen bekannten Cooley-Tuckey-Verfahren durchgeführt und umfaßt eine Anzahl
von Adressenänderungen der Prüfabschnitte in einem Speicher. Die für dieses Verfahren erforderlichen Adressenänderungen
werden durch Einsatz eines Systems vereinfacht, das mit den Ausgangsklemmen des Addierers verbunden ist. Bei dieser erfolgt
für eine Anzahl von m Binärziffern eine paarweise Umkehrung von η Binärziffern geringer Wertigkeit dieser Zahl, die
jeweils die Adressen der umzukehrenden Prüfabschnitte darstellen. Mit Hilfe des in Figur 3 dargestellten Systems kann diese
Operation durch eine Anordnung von verdrahteten Elementen und entsprechend der Steuerung durch einen Mikrobefehl erfolgen.
Das die aufeinanderfolgenden Mikrobefehle enthaltende Register 9 ist mit dem Dekodierungselement 10 verbunden.
Dieses letztere steuert ein UND-Gatter 34, dessen Ausgang mit dem Register 3 verbunden ist. Stellt η die Anzahl der umzukehrenden
Binärziffern dar, so sind die Ausgänge η + 1, η + 2 m direkt mit einem Verteilerelement 35 verbunden. Die η Ausgänge
geringer Wertigkeit des Addierers 4 sind mit einem Verteilsystem verbunden, das die übertragung der in den entsprechenden
Binärelementen enthaltenen Binärziffern in das Element ermöglicht und zwar entweder mit ihrer zuerst eingenommenen
Wertigkeit,oder nach Umkehrung ihrer jeweiligen Wertigkeit bei
der ümkehroperation.
Um die Zeichnung übersichtlicher gestalten zu können, wurde nur der Teil des Verteilsystems dargestellt, der zu den Ausgängen
der Wertigkeit 1 und η gehört. Der Ausgang der Wertig-
- 15 309837/0909
keit 1 ist mit dem Eingang zweier UND-Gatter 36A und 36B und der Ausgang der Wertigkeit η mit dem Eingang zweier UND-Gatter
37A und 37B verbunden. Die Ausgangsklemmen der Gatter 36B und 37A einerseits und die Ausgangsklemmen der Gatter 37B und 36A
andererseits sind mit dem Element -35 über jeweils zwei ODER-Gatter 38 und 39 verbunden. Das Dekodierungsorgan 10 übernimmt
in Abhängigkeit davon, ob der Befehl der η Binärziffern geringer Wertigkeit beizubehalten oder umzukehren ist, die übertragung
eines Freischaltungsbefehls der Gatter 36B und 36A einerseits und der Gatter 37A und 37B andererseits. Das öffnen des Gatters
34 ermöglicht die übertragung des Inhalts des Elements 35 in das Register 3.
An dieser Stelle ist darauf hinzuweisen, daß Änderungen der beschriebenen Vorrichtung, insbesondere innerhalb
des Systems (15, 17, 18) möglich sind, das die Anzahl der bei einer Multiplikation auszuführenden Operationszyklen bestimmt.
So könnte beispielsweise in den Zähler 15 ein Initialwert + ρ oder - ρ eingebracht und durch das Vergleichsglied 17 die Rückkehr
des Zählers auf den Wert Null bei Beendigung der zur Multiplikation erforderlichen, aufeinanderfolgenden Operationszyklen
geprüft werden.
309837/0909
Claims (1)
- Patentansprüche :1J Vorrichtung zur Durchführung arithmetischer und logischer Operationen nach Steuerung eines Mikroprogramms, dadurch gekennzeichnet, daß diese in Kombination ein erstes, ein zweites und ein drittes Register umfaßt, die darauf abgestimmt sind, zu verarbeitende Operanden aufzunehmen, die durch eine Folge von Binärziffern steigender Wertigkeit gebildet werden, ferner ein zusätzliches Element (5) zur Speicherung der Binärziffer geringster Wertigkeit des zweiten Registers, Organe (6A, 6B, 6C, 6D und 6E) zur gleichzeitigen Erzeugung von Signalen, die einer Zahl (H) im ersten Register und einer Konjugierten (ΪΪ) dieser Zahl, dem doppelten Wert (2H) der Zahl (H) und ihrer Konjugierten (2H) sowie der Zahl Null entsprechen, ferner Additionsorgane (4) zweier Binärzahlen, Organe zur Dekodierung (10) von Mikrobefehlen, eine Dekodierungseinheit (19) für zwei Binärζiffern geringer Wertigkeit des zweiten Registers und der im zusätzlichen Element (5) enthaltenen Binärziffer, ferner Elemente (7A, 7B, 7C, 7D und 7E) zur Übertragung eines der von den Organen (6A... 6E) gelieferten Signale auf die Additionsorgane, ferner Organe (12A, 12B, 12C und 12D) zur Überwachung der Übertragung der im Mikrobefehl enthaltenen Anweisungen einerseits auf die. Steuereingänge der Elemente (7A, ..., 7E), die die Übertragung der Signale übernehmen, die den Zahlen Null, (H) und (H) entsprechen, und andererseits auf die Additionsorgane, ferner Elemente (14A, 14B, 14C, 14D und 14E) zur Steuerung der Übertragung der von der Dekodierungseinheit (19) erzeugten Signale auf die Steuereingänge der Elemente (7A, ...,7E), Organe (11) zur Speicherung eines Multiplikationsbefehls zweier Operanden, die sich im ersten und im zweiten Register befinden, wobei diese Organe bei Steuerung durch die Dekodierungsorgane (10) ein Signal zur Sperrung der Kontrollorgane (12A, ..., 12D) und zur Betätigung der Steuerofgane (14A,..., 14E) erzeugen, ferner Organe (20) zur Verschiebung der in den Additionsorganen (4) und im zweiten Register enthaltenen Zah-309837/0909 - 17 -len und Organe (21, 22, 23) zur übertragung dieser verschiedenen Zahlen auf das dritte und auf das zweite Register und das zusätzliche Element (5), ferner Organe, die unter Steuerung der Speicherorgane (11) die selbständige Leitung der aufeinanderfolgenden Operationszyklen übernehmen, die zur Multiplikation der beiden Operanden erforderlich sind, die sich im ersten und im zweiten Register befinden, wobei die Anzahl der Zyklen von der Anzahl der Binärziffern der Operanden abhängt, wobei diese letzten Organe ein Element zur Änderung des Zustande der Speicherorgane am Ende dieser Zyklen umfassen und wobei die Speicherorgane ein Signal liefern, um die Steuerelemente (14A, ..., 14E) zu sperren und um die Kontrollorgane (12A,..., 12D) zu öffnen.Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Speieherorgane eine bistabile Kippstufe umfassen, von der einer der Steuereingange mit den Dekodierungsorganen (10) und einer der Ausgänge mit den Steuerorganen (14) und mit den Organen zur Durchführung der selbständigen Steuerung der Operationszyklen verbunden ist, während der andere Ausgang an die Kontrollorgane (12) angeschlossen ist.Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Organe zur Durchführung der selbständigen Steuerung der Operationszyklen einen Zähler (15) sowie Organe (18) umfassen, um in den Zähler einen vorherbestimmten Initialwert einzuführen, ferner Organe, (17), um die im Zähler enthaltene Zahl mit einer zweiten vorherbestimmten Zahl zu vergleichen, wobei die Differenz zwischen diesen beiden Zahlen der Anzahl der aufeinanderfolgend durchzuführenden Operationszyklen entspricht und die Vergleichsorgane am Ende dieser Zyklen ein Signal liefern, um den Schaltzustand der Speieherorgane zu beeinflussen.Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Verschiebungseinrichtungen (20) Organe umfassen, um die in den Additionsorganen und im zweiten Register enthaltenen Zahlen um zwei Stellen in Richtung auf die Binärelemente geringer Wertigkeit zu verschieben, wobei die- 18 -309837/0909Steuerung durch die Organe zur selbständigen Steuerung der Operationszyklen erfolgt, ferner Organe zur Verschiebung der in den Additionsorganen und im dritten Register enthaltenen Zahlen um eine Stelle zu den Binärelementen hoher oder geringer Wertigkeit, wobei hier die Steuerung durch die Dekodierungsorgane (1.0) erfolgt.5. Vorrichtung nach Anspruch 1, bei der die Additionsorgane und das dritte Register jeweils ein Binärelement (respektive S und NS) aufweisen, das der Vorzeichen-Binärziffer zugeordnet ist, dadurch gekennzeichnet, daß die Additionsorgane und das dritte Register darüber hinaus jeweils ein zusätzliches Binärelement (respektive SV und NSV) umfassen und daß Vorrichtungen vorgesehen sind, um in das zusätzliche Binärelement (NSV) des dritten Registers die gleiche Binärziffer übertragen zu können, die auch im Element (NS) enthalten ist, das der Vorzeichen-Binärziffer dieses gleichen Registers zugeordnet ist, wenn eine Übertragung einer, Binärzahl in dieses Register durch externe Steuerung der Vorrichtung durchgeführt wird, ferner Organe zur Übertragung in das zusätzliche Binärelement (NSV) des dritten Registers der Binärziffer, die im Binärelement (S) der dem Vorzeichen zugeordneten Additionsorgane enthalten ist, wenn eine Verschiebung des Inhalts des dritten Registers zu den Binärelementen hoher Wertigkeit vorgenommen wird, sowie Vorrichtungen zur übertragung in das zusätzliche Element (NSV) des dritten Registers der Binärzahl, die im zusätzlichen Binärelement (SV) der Additionsorgane enthalten ist, wenn eine Verschiebung der in diesem Register enthaltenen Zahl um eine oder um zwei Stellen zu den Binärelementen geringer Wertigkeit vorgenommen wird.6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß diese Organe umfaßt, um die im zusätzlichen Binärelement (NSV) des dritten Registers enthaltene Binärziffer in das dem Vorzeichen zugeordnete, zusätzliche Binärelement (SV) des Addierers zu übertragen, ferner Organe, um die dem Vorzeichen der Zahlen (die durch die Organe 6A, ..., 6E erzeugt werden) zugeordnete Binärziffer in das zusätzliche Binärelement (SV) dea Addierers zu übertragen.3098 37/0909 " 19 "7. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß diese ein Prüf- und Normalisierungssystem aufweist, das zwei exklusive ODER-Gatter umfaßt, die jeweils mit der Ausgangsklemme des zusätzlichen Binärelements (SV) der Additionsorgane einerseits und jeweils mit der Ausgangsklemme des Binärelements (S), das dem Vorzeichen zugeordnet ist und des Binärelements (PF), das der Binärziffer höchster Wertigkeit zugeordnet 1st, der Additionsorgane andererseits verbunden sind.8. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß diese Organe umfaßt, um in einer Reihenfolge Signale zu erzeugen, die aus den Binärelementen der Additionsorgane hervorgehen, darüber hinaus Organe, um die Reihenfolge der Erzeugung der Signale umzukehren, die aus aufeinanderfolgenden Binärelementen in einer vorherbestimmten Anzahl η hervorgehen und Binärziffern steigender Wertigkeit zugeordnet sind.30 9837/0909 OHOBW-Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7207787A FR2175261A5 (de) | 1972-03-06 | 1972-03-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2310553A1 true DE2310553A1 (de) | 1973-09-13 |
DE2310553C2 DE2310553C2 (de) | 1987-03-05 |
Family
ID=9094733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19732310553 Granted DE2310553A1 (de) | 1972-03-06 | 1973-03-02 | Vorrichtung zur durchfuehrung arithmetischer und logischer operationen |
Country Status (7)
Country | Link |
---|---|
US (1) | US3861585A (de) |
JP (1) | JPS5710458B2 (de) |
DE (1) | DE2310553A1 (de) |
FR (1) | FR2175261A5 (de) |
GB (1) | GB1419315A (de) |
IT (1) | IT981095B (de) |
NL (1) | NL182104C (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2253415A5 (de) * | 1973-12-04 | 1975-06-27 | Cii | |
JPS50131433U (de) * | 1974-04-18 | 1975-10-29 | ||
JPS5411859B2 (de) * | 1974-05-31 | 1979-05-18 | ||
US3997771A (en) * | 1975-05-05 | 1976-12-14 | Honeywell Inc. | Apparatus and method for performing an arithmetic operation and multibit shift |
US4041292A (en) * | 1975-12-22 | 1977-08-09 | Honeywell Information Systems Inc. | High speed binary multiplication system employing a plurality of multiple generator circuits |
JPS5289435A (en) * | 1976-01-22 | 1977-07-27 | Mitsubishi Electric Corp | Multiplying device |
JPS52155803U (de) * | 1976-05-20 | 1977-11-26 | ||
JPS6053907B2 (ja) * | 1978-01-27 | 1985-11-27 | 日本電気株式会社 | 二項ベクトル乗算回路 |
JPS58144259A (ja) * | 1982-02-19 | 1983-08-27 | Sony Corp | デイジタル信号処理装置 |
DE3924344A1 (de) * | 1989-07-22 | 1991-02-14 | Vielhaber Michael Johannes Dip | Digitalrechner-betriebsverfahren zur modularen reduktion eines produktes zweier grosser zahlen und entsprechender arithmetikprozessor |
US5138570A (en) * | 1990-09-20 | 1992-08-11 | At&T Bell Laboratories | Multiplier signed and unsigned overflow flags |
US6519695B1 (en) * | 1999-02-08 | 2003-02-11 | Alcatel Canada Inc. | Explicit rate computational engine |
CN108363559B (zh) * | 2018-02-13 | 2022-09-27 | 北京旷视科技有限公司 | 神经网络的乘法处理方法、设备和计算机可读介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3069085A (en) * | 1958-04-15 | 1962-12-18 | Ibm | Binary digital multiplier |
US3641331A (en) * | 1969-11-12 | 1972-02-08 | Honeywell Inc | Apparatus for performing arithmetic operations on numbers using a multiple generating and storage technique |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3584781A (en) * | 1968-07-01 | 1971-06-15 | Bell Telephone Labor Inc | Fft method and apparatus for real valued inputs |
US3684879A (en) * | 1970-09-09 | 1972-08-15 | Sperry Rand Corp | Division utilizing multiples of the divisor stored in an addressable memory |
JPS5238703B2 (de) * | 1971-12-27 | 1977-09-30 |
-
1972
- 1972-03-06 FR FR7207787A patent/FR2175261A5/fr not_active Expired
-
1973
- 1973-02-28 GB GB982373A patent/GB1419315A/en not_active Expired
- 1973-03-02 US US337369A patent/US3861585A/en not_active Expired - Lifetime
- 1973-03-02 DE DE19732310553 patent/DE2310553A1/de active Granted
- 1973-03-05 IT IT21156/73A patent/IT981095B/it active
- 1973-03-06 JP JP2650473A patent/JPS5710458B2/ja not_active Expired
- 1973-03-06 NL NLAANVRAGE7303159,A patent/NL182104C/xx not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3069085A (en) * | 1958-04-15 | 1962-12-18 | Ibm | Binary digital multiplier |
US3641331A (en) * | 1969-11-12 | 1972-02-08 | Honeywell Inc | Apparatus for performing arithmetic operations on numbers using a multiple generating and storage technique |
Non-Patent Citations (1)
Title |
---|
Knüpfer: Technik digitaler Rechenanlagen, 1969, VEB-Vlg. Berlin * |
Also Published As
Publication number | Publication date |
---|---|
IT981095B (it) | 1974-10-10 |
NL7303159A (de) | 1973-09-10 |
GB1419315A (en) | 1975-12-31 |
NL182104C (nl) | 1988-01-04 |
DE2310553C2 (de) | 1987-03-05 |
NL182104B (nl) | 1987-08-03 |
US3861585A (en) | 1975-01-21 |
JPS4912734A (de) | 1974-02-04 |
FR2175261A5 (de) | 1973-10-19 |
JPS5710458B2 (de) | 1982-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2724125C2 (de) | ||
DE3306084C2 (de) | ||
DE3210816C2 (de) | ||
DE2023354C2 (de) | Datenverarbeitungsanlage mit einem Mikrobefehlsspeicher | |
DE2758830A1 (de) | Rechenvorrichtung | |
DE2934971A1 (de) | Datenverarbeitungssystem | |
DE2311220A1 (de) | Digital-informations-verarbeitungsvorrichtung zur zeichenerkennung | |
DE1178623B (de) | Programmgesteuerte datenverarbeitende Maschine | |
DE1549476B2 (de) | Anordnung zur ausfuehrung von divisionen | |
DE1162111B (de) | Gleitkomma-Recheneinrichtung | |
DE2310553A1 (de) | Vorrichtung zur durchfuehrung arithmetischer und logischer operationen | |
DE1549477B1 (de) | Einrichtung zur schnellen akkumulation einer anzahl mehr stelliger binaerer operanden | |
DE2440389A1 (de) | Vorrichtung zum verschieben von digitalen informationen in datenverarbeitungsgeraeten | |
DE2902496A1 (de) | Digitale datenmultiplikationsanordnung | |
DE2405858A1 (de) | Normalisierendes verschiebezaehlernetzwerk | |
DE2222197A1 (de) | Anordnung zur Auf- bzw. Abrundung von Zweierkomplement-Zahlen | |
DE2612750A1 (de) | Multipliziereinrichtung | |
EP0453641A2 (de) | CORDIC-Prozessor für Vektordrehungen in Carry-Save-Architektur | |
DE1549508B2 (de) | Anordnung zur uebertragsberechnung mit kurzer signallaufzeit | |
DE3701599A1 (de) | Vielfunktions-arithmetisch-logische-schaltung | |
DE2746355A1 (de) | Einrichtung und verfahren zur wahlweisen multiplikation oder division zweier als binaerzahlen vorliegender operanden | |
DE2743575A1 (de) | Verfahren und einrichtung zur multiplikation einer ersten zahl mit einer zweiten zahl | |
DE1223177B (de) | Elektronischer Digitalrechner mit Schaltung fuer die Errechnung der Quadratwurzel aus einer Binaerzahl | |
DE1184122B (de) | Addiervorrichtung | |
DE1125685B (de) | Rechenmaschine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |