DE2440389A1 - Vorrichtung zum verschieben von digitalen informationen in datenverarbeitungsgeraeten - Google Patents

Vorrichtung zum verschieben von digitalen informationen in datenverarbeitungsgeraeten

Info

Publication number
DE2440389A1
DE2440389A1 DE2440389A DE2440389A DE2440389A1 DE 2440389 A1 DE2440389 A1 DE 2440389A1 DE 2440389 A DE2440389 A DE 2440389A DE 2440389 A DE2440389 A DE 2440389A DE 2440389 A1 DE2440389 A1 DE 2440389A1
Authority
DE
Germany
Prior art keywords
shift
conductor
conductors
switch
bit position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2440389A
Other languages
English (en)
Other versions
DE2440389C2 (de
Inventor
Robert L Magers
Andrew A Perlowski
Robert H Wallace
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell Inc
Original Assignee
Honeywell Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Inc filed Critical Honeywell Inc
Publication of DE2440389A1 publication Critical patent/DE2440389A1/de
Application granted granted Critical
Publication of DE2440389C2 publication Critical patent/DE2440389C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
    • G06F5/015—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising having at least two separately controlled shifting levels, e.g. using shifting matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Shift Register Type Memory (AREA)
  • Logic Circuits (AREA)
  • Mechanical Control Devices (AREA)

Description

"Vorrichtung zum Verschieben von digitalen Informationen in Datenverarbeitungsgeräten"
Die Erfindung betrifft eine Vorrichtung zum Verschieben digitaler Informationen und insbesondere Schiebeeinheiten, in denen eine Schaltermatrix benutzt wird.
Neuere Portschritte im Rechnerbau haben verschiedene Mängel der Verschiebenetzwerke, wie sie in neuzeitlichen Rechnern benutzt werden, ans Licht gebracht. Schnelle Addierwerke und Netzwerke für komplexen übertrag machen es der zentralen Recheneinheit eines Rechners möglich, 32 Daten-Bits in weniger als 100 Nanosekunden zu addieren, jedoch ist dieselbe Recheneinheit möglicherweise außerstande, mehr als nur ein Daten-Bit oder zwei Daten-Bits in demselben Zeitraum zu verschieben.
Bisher wurde das Verschieben durch Verwendung von Schiebe-
509812/0764
-*- 2U03SÜ
registern, Meßstellenumschalter und binär aufgereihter Verschiebevorrichtungen ausgeführt . Jedoch zeigt jede dieser Techniken Grenzen, die ihre allgemeine Brauchbarkeit beschränken. Tm Falle von Schieberegistern hängt die Zeit zur Ausführung einer Multibitverschiebung normalerweise von der Zahl der erforderlichen Verschiebevorgänge ab. Dementsprechend werden die Daten mit einer viel -geringeren Geschwindigkeit als derjenigen verschoben, in der die arithmetischen Operationen ablaufen. Die multiplexe Einstellung, also die Einstellung eines Mehrstellenumschälters, ist allgemein auf ein einzigen Bit oder zwei Bits während einer Zeitverschiebung begrenzt, und zwar infolge der schwierigen Zwischenverbindungen. Zur Verwirklichung von Multibitverschie·· bungen läßt man im allgemeinen Daten zyklisch in mehreren Durchlaufen durch die zentrale Rechnereinheit laufen. Binär angeordnete öder aufgereihte Verschiebeeinheiten erfordern eine große Zahl von Zwischenverbindungen und die Zeitdehnung, dia in arithmetischen Verschiebungen entsprechend dem Zweierkomplement erforderlich ist, ist durchweg lästig.
Demnach besteht eine Aufgabe der Erfindung in der Angabe einer Verschiebevorrichtung, in der Multibitverschiebungen in einem einzigen Datendurchlauf erreicht werden können.
Entsprechend der Erfindung ist in einem System für die Handhabung digitaler Daten in der Form von N durch diskrete Logikzustände dargestellten Informationsbits, das eine Pluralität von N Bitpositionen von Null bis N-I darstellenden Eingangsleitern aufweist (N ist dabei eine positive ganze Zahl), ein verbessertes Gerät für die Verschiebung der Daten in Bezug auf die Bitpositionen vorgesehen, das sich dadurch auszeichnet, daß es folgende Elemente enthält:
1.) N Ausgangsleiter, die Bitpositionen von Null bis N-I dar-3 stellen, 2.) einen Nullpunkt-Verschiebungsleiter für die übertragung eines Nullpunkt-Verschiebungssignals,
3.) eine Nullpunkt-Verschiebungsschaltvorrichtung, die funktionell jeden Eingangsleiter mit einem entsprechenden, eine gleiche Bitposition darstellenden Ausgangsleiter verbindet,
509812/0764
bzw. verbinden kann, so daß.jeder Ausgangsleiter in Antwort auf das Nullpunkt-Verschiebungssignal in denselben Logikzustand wie der entsprechende Eingangsleiter geschaltet wird,
'!.) Rechtsverschiebungsleiter, die Rechtsverschiebungen der Bitpositionen darstellen,
5.) Rechtsverschiebungs-Sohaltersätze, die Rechtsverschiebungen der Bitpositionen darstellen und von denen jeder durch einen der Rechtsverschiebeleiter betätigt wird, die eine gleiche Bitpositionsverschiebung nach rechts darstellen,
6.) Rechtsverschiebeschaltermittel in jedem Reehtsverschiebe-Schaltersatz für die betriebsgem'ifte Verbindung eines der genannten Eingangs leiter an einen der genannten Ausgangsleiter zur Darstellung einer Bitposition, die die Bitposition des einen Einn;angsleiters um die Zahl derjenigen Rechts-Bitpositionsverschiebungen übersteigt, die durch den Rechtsverschiebeleiter dargestellt v/ird, der die Schaltervorrichtung betätigt,
7.) Linksverschiebungsleiter, die Bitpositionsverschiebungen nach links darstellen,
8.) Linksverschiebungs-Schaltersfitze, die \rerschiebungen der Bitpositionen nach links darstellen und von denen jeder durch einen der Linksverschiebeleiter betätigt wird, die eine gleiche Linksverschiebung der Bitpositionen darstellen,
9.) Linksverschiebeschaltermittel in jedem Linksverschiebe-Schaltersatz für die betriebsgemäße oder funktioneile Verbindung eines der genannten Eingangsleiter mit einem der genannten Ausgangsleiter zur Darstellung einer Bitposition, die um die Zahl der Links-Bitpositionsverschiebungen, die durch den JAnksverSchiebungsleiter dargestellt werden, der die Linksverschiebeschaltermittel betätigt, kleiner als die Bitposition des einen Eingangsleiters ist,
10) erste Steuermittel zum Verschieben der auf den Eingangsleitern vorhandenen Daten nach rechts durch Erregung des ' Rechtsverschiebeleiters, der die Zahl der zu verschiebenden Rechts-Bitpositionen darstellt,
11) zweite Steuermittel für das Verschieben der auf den Eingangsleitern vorhandenen Daten nach links durch Erregung des Linksverschiebeleiters, der die Zahl der zu verschiebenden Links-Bitpositionen darstellt,
509812/0764
12.) dritte Steuermittel für das Drehen (Rotieren) der auf den Eingangsleitern anwesenden Daten nach rechts durch Erregen des Reehts-Verschiebungsleiters, der die Zahl der zu drehenden Rechts-Bitpositionen oder rechten Bitpositionen darstellt, und durch Erregung des Links-Verschiebungsleiters, der N minus die Zahl der zu drehenden Rechts-Bitpositionen darstellt, und
13·) vierte Steuermittel für das Drehen der auf den Eingangsleitern anwesenden Daten nach links durch Erregung des Links-Verschiebeleiters, der die· Zahl der zu verschiebenden Links-Bitpositionen oder der linken Bitpositionen wiedergibt, und durch Erregung des Rechts-Verschiebeleiters, der N minus der Zahl der zu drehenden, linken Bitpositionen darstellt.
Nachstehend werden Anordnungen gemäß der Erfindung als Beispiele unter Bezugnahme auf die beigefügte Zeichnung zwecks Erläuterung näher beschrieben. In der Zeichnung zeigen:
Pig. I ein elektrisches Schaltbild einer bevorzugten
Ausführungsform einer 8-Bit-Matrix-Verschiebeeinrichtung, die in Übereinstimmung mit der Erfindung gestaltet ist,
Fig. 2 ein Schaltbild einer bevorzugten Ausführungsform eines elektrischen Verschiebeschalters gemäß der Erfindung,
Pig. 3 ein Schaltbild einer hevorzugten Ausführungsform eines elektrischen, arithmetischen rechten Schalters oder Rechts-Schalters nach der Erfindung,
Fig. ΊΑ ein Diagramm mit der Darstellung der Art und Weise, in der die bevorzugte Verschiebeeinheit befähigt ist, an einer anfänglichen öperandenzahl logische, arithemtische und zirkuläre Verschiebungen vorzugnehmen, und
509812/0764
Fig. ^B ein Diagramm, das das Verfahren zeigt, in dem die bevorzugte Verschiebeeinheit arithmetische Verschiebungen nach rechts ausführt , wenn das Vorzeichen-Bit einer initialen Operandenzahl ( einer Ausgangszahl) positiv ist.
Die in Fig. 1 gezeigte bevorzugte Ausführungsform der vorliegenden Erfindung ist von Nutzen in einem Rechner, der digitale Zahlen in Form von Informationsbits verarbeitet, die durch diskrete logische Zustände dargestellt sind. Beispielsweise könnten die Eingangsleiter 1Y-7Y eine aus-sieben Bits bestehende digitale Zahl darstellen, in der der Leiter IY das gewichtigste Bit, also das Bit der höchsten Stellenzahl, und der Leiter 7Y das unbedeutendste Bit, also das Bit der letzten Stelle, wiedergibt. Der Loiter OY würde zur Darstellung des Vorzeichen-Bits der Zahl (das heißt + oder -) benutzt. Die auf die Leiter . OY-7Y übertragene digitale Zahl könnte in binärer Form dargestellt werden, in der ein erstes Potentialniveau auf einem Leiter einen logischen Zustand ("1") und ein anderes Potentialniveau einen logischen Zustand "0" wiedergeben würde. Somit würden die Leiter OY-?Y Bitpositionen 0-7 entsprechend der Eingangszahl darstellen.
In einem solchen System für die Verarbeitung digitaler Zahlen würden die Ausgangsleiter 0X-7X den Eingangsleitern 0Y-7Y entsprechen und so die Bitpositionen 0-7 einer entsprechenden digitalen Ausgangszahl wiedergeben. Das bedeutet, daß Ausgangsleiter 1X-7X zur Darstellung einer aus sieben Bits gebildeten Digitalzahl und der Leiter OX zur Darstellung des Vorzeichens dieser Digitalzahl benutzt werden würden. Widerstände 20 bis 27 und Pufferverstärker 30 bis 37 geben normalerweise den entsprechenden Ausgangsleitern OX-7X je eine ihrem Logikzustand 0 entsprechende Vorspannung,
Jeder der Eingangs- und Ausgangsleiter stellt eine Bitposition einer digitalen Zahl, die übertragen werden soll, dar. Wenn die digitalen Zahlen in' herkömmlicher binärer Schreibweise dar-
509812/0764
gestellt sind, wird jeder nachfolgende Leiter von der unbedeutendsten Bitposition zur gewichtigsten Bitposition hin einen Stellenwert darstellen, d«r einer Vervielfachung der vorangegangenen Stellung aen Paktor 2 entspricht. Beispielsweise würde der Leiter 7Y einen Stellenwert von 2 darstellen, der
Leiter 6Y einen Stellenwert von 21, der Leiter 5Y einen Stellen-
p
wert von 2 usw.. Entsprechend bez
dieselben Stellenwerte darstellen.
wert von 2 usw.. Entsprechend bezifferte Ausgangsleiter würden
Die Bitpositionen der Bits der auf den Eingangsleitern oder Eingangsleitungen OY-7Y wiedergegebenen Daten kf5nnen durch Verwendung der in Fig. 1 gezeigten Schaltermatrix verschoben werden, Die Matrix enthält, wie ersichtlich, Schalter IA bis 64A mit je drei-Klemmen. Eine bevorzugte Ausführungsform eines der Schalter ist im einzelnen in Fig. 2 gezeigt. Der Schalter hesteht aus einem NPN-Transistor, dessen Basis an einen der vertikalen Eingangsleiter OY-7Y angeschlossen ist; der Kollektor liegt an einem der horizontalen Ausgangsleiter OX-7X und der Emitter ist jeweils an eine:der diagonalen Steuerleitungen angeschlossen.
Die Schaltermatrix enthält ferner 36 mit B bezeichnete Schalter, die in der aus Fig. 1 ersichtlichen Weise angeschlossen und numeriert sind. Wie Fig. 3 zeigt, besteht jeder Schalter in der bevorzugten Ausführungsform aus einer herkömmlichen Diode, deren Anode an einen der horizontalen Ausgangsleiter OX-7X und deren Kathode an eine der diagonalen Steuerleitungen angeschlossen ist.
Ferner enthält die Matrix einen Steuerschalter 40, der selektiv einen Null-Verschiebeleiter OLR erregen kann, um die Digi talzahl auf den Eingangsleitern OY-7Y zu den Ausgangsleitern ohne Verschiebung irgendeines Informationsbits zu verschieben. Wenn der Null-Verschiebeleiter OLR erregt wird oder ist, sind bzw. werden die Eingangsleiter OY-7Y, die die Eingangs-Bit- positionen 0-7 entsprechend darstellen, operativ an die Aus gangsleiter OX-7X angeschlossen, die demgemäß die entsprechenden
509812/0764
Au3gangs-Bitpositionen 70-7 wiedergeben. Jeder Ausgangsleiter wird in denselben logischen Zustand wie der Eingangsleiter, der dieselbe relative Bitposition darstellt, umgeschaltet, so daß die Eingangs zahl wirksam auf die Ausgangsleiter übertragen wird.
Die Matrix enthalt auch Rechts-Verschiebesteuer.schalter (Steuerschalter für die Verschiebung nach rechts) 1RS-7RS, die selektiv die Rechts-Verschiebeleiter 1R-7R entsprechend verschieben können. Die Leiter 1R-7R geben in entsprechender Weise die Positionsverschiebung der Bits nach rechts wieder. Jeder der Rechts-Verschiebeleiter 1R-7R ist an einen Satz von Reehts-Verschiebungsschaltern A angeschlossen. Die Gesamtzahl der Schalter in jedem Satz ist gleich der Gesamtzahl der Eingangsleiter (8), vermindert um die Zahl der Bitpositions-Reehts-Verschiebungen, dargestellt durch den Rechts-Verschiebeleiter, der an die Schalter in dem betrachteten Schaltersatz angeschlossen ist. Beispielsweise ist der Rechts-Verschiebeleiter 3R an 8 minus 3 Schalter, also an fünf Schalter angeschlossen.
Jeder Rechts-Verschiebeec-halter innerhalb jedes Rechts-Verschiebeschaltersatzes schließt operativ einen der Eingangsleiter an einen der Ausgangsleiter an, der eine Bitposition darstellt, die über die Bitposition des Eingangsleiters um diejenige Zahl von Rechts-Bitpositionsverschiebungen«hinausgeht, die durch den Rechts-Verschiebeleiter dargestellt wird, der den Schalter betätigt. Wenn beispielsweise derRechts-Verschiebeleiter 3R erregt wird, schaltet der Schalter 25A den Eingangsleiter OY, der die Null-Bitposition darstellt t auf den Ausgangsleiter 3X, der die Bitposition 3 wiedergibt. 3 geht über 0 um die Zahl der Rechts-Bitpositionsverschiebungen hinaus, die durch den Leiter 3R dargestellt wird, also um 3 Bitpositionsverschiebungen.
Die Matrix enthält ferner Steuerschalter 1LS-7LS, die Links-Verschiebeleiter 1L-7L entsprechend selektiv erregen können. Die Links-Verschiebeleiter 1L-7L stellen entsprechende Links-Bitpositionsverschiebungen 1-7 dar. Jeder der Leiter 1L-7L ist
509812/076/,
an einen Satz von Links-Verschiebeschaltersätzen angeschlossen. Die Zahl der Schalter in jedem Satz ist gleich der Gesamtzahl der Eingangsleiter abzüglich der Links-Bitpositionsverschiebungen, die durch den an den Satz angeschlossenen Verschiebeleiter dargestellt sind. Ein Beipiel: Der Leiter 6L stellt sechs Bit-Positionsverschiebungen dar. Die Gesamtzahl der Schalter, die in dem Schaltersatz an den Leiter 6L angeschlossen sind, beträgt demnach 8-6, also 2.
Jeder Schalter innerhalb des Schaltersatzes verbindet einen Eingangsleiter mit einem Ausgangsleiter, der eine Bitposition darstellt, die um die Zahl der Bitpositionsverschiebungen nach links, wie sie durch den Links-Verschiebeleiter, der den Schalter betätigt, dargestellt wird, kleiner als die Bitposition des Eingangsleiters ist. Wenn beispielsweise der Links-Verschiebeleiter 6l erregt wird, verbindet der Schalter 7A den Eingangsleiter 6Y, der die Bitposition 6 darstellt, mit dem Ausgangsleiter OX, der die Bitposition Null wiedergibt. Null ist um die Zahl der Links-Bitpositionsverschiebungen, die durch den Leiter 6L dargestellt wird, kleiner als 6,was einer Positionsverschiebung um 6 entspricht.
Zwecks Verschiebung von Daten an den Eingangsleitern OY-7Y nach rechts wird der Rechts-Verschiebeleiter, der die Zahl der zu verschiebenden Rechts-Bitpositionen darstellt, erregt. So wird beispielsweise zum Verschieben von Daten um 3 Bitpositionen nach rechts der Schalter 3RS geschlossen, so daß der Leiter 3R erregt wird. Zum Verschieben von Daten auf den Eingangsleitern nach links wird der Links-Verschiebeleiter erregt, der die Zahl der zu verschiebenden Links-Bitpositionen darstellt. Wenn die Daten beispielsweise um 6 Bitpositionen nach links verschoben werden sollen, wird der Schalter 6LS zwecks Erregung des Leiters 6L geschlossen.
Die Daten auf den Eingangsleitungen werden dadurch nach rechts gedreht oder rotiert, daß der die Zahl der zu drehenden oder rotierenden rechten Bitpositionen darstellende Rechts-Verschiebe-
5098 1 2/076A
leiter gleichzeitig mit dem Links-Verschiebeleiter erregt wird, der die Zahl derjenigen Links-Bitpositionsverschiebungen darstellt, die gleich der Zahl der Eingangsleiter abzüglich der Zahl der rechten, zu drehenden Bitpositionen ist. Wenn beispielsweise das Datum oder die Information um 3 Bitpositionen nach rechts gedreht werden soll, wird der Schalter 3RS geschlossen, so daß er den Leiter 3R erregt, und gleichzeitig wird der Schalter 5LS zur Erregung des Leiters 5L geschlossen. Zum Drehen der Information auf den Eingangsleitern nach"links wird der Links-Schiebeleiter, der die Zahl der zu drehenden, linken Bitpositionen angibt, gleichzeitig mit dem rechten Verschiebeleiter oder Rechts-Verschiebeleiter, der die Zahl der Rechts-B'itpositionsverschiebungen darstellt, gedreht. Diese Zahl der rechten Bitpositionsverschiebungen ist gleich der Zahl der Eingangsleiter abzüglich der Zahl der zu drehenden linken Bitpositionen. Wenn beispielsweise die Information um 3 Bitpositionen nach links gedreht werden soll, wird der Schalter 2LS zur Erregung des Leiters 2L und gleichzeitig der Schalter 6RS zur Erregung des Leiters 6R geschlossen.
Um jeden Ausgangsleiter in seinen logischen Zustand a,ln zu schalten, wird der Schalter ^i zur Erregung des. Leiters 38 geschlossen. Annähernd die Hälfte der Matrix ist mit Schaltern 1ARS-7ARS für die arithmetische Verschiebung nach links ausgestattet j diese Schalter werden zur Erregung arithemtischer Rechts-Verschiebeleiter 1AR-7AR benutzt. Diese Leiter dienen dem Schalten bestimmter Ausgangsleiter in ihren Zustand "1", wenn das Vorzeichenbit der an den Eingangsleitern stehenden Zahl negativ ist; in diesem Falle werden also die Ausgangsleiter auf die logische 1 geschaltet.
Ein Beispiel der Arbeitsweise der Matrix wird jetzt anhand der Fig. 1IA und 1IB beschrieben. Jeder Eingangs leiter der Matrix ist an einen Ausgangsleiter durch einen Schalter angeschlossen, der mittels eines diagonalen Steuerleitere gesteuert wird. Der diagonale Steuerleiter wird so kodiert, daß
509812/0764
er die Art der Verschiebung und die Zahl der verschobenen Bitpositionen anzeigt, wenn der Leiter aktiviert ist. Die •Steuerleiter werden unwirksam gemacht, wenn die Matrix nicht benutzt wird und wenn in dieser Zeit die Ausgangsleiter auf ihre logischen Zustände "O" vorgespannt sind. Wenn von der Matrix verlangt wird, daß sie Daten ohne Ausführung einer Verschiebung hindurchläßt, wird der Steuerschalter 1IO geschlossen, εο daß der Leiter OLR erregt wird. Jeder Eingang wird dann einer Einzigknotenverzögerung und einer Ausgangspufferverzögerung unterworfen, so daß die an jeder Eingangeleitung erscheinende Information schnell auf die entsprechende Ausgangsleitung geschaltet wird. Dadurch können sich die Daten nicht gegenseitig ins Gehege kommen.
Wenn eine logische Verschiebung nach rechts um 3 Bitpositionen verlangt wird, wird der Steuerschalter 3RS zur Erregung des Leiters 3R geschlossen. Der Eingangsleiter OY wird operativ an den Ausgangsleiter 3X angeschlossen, der Eingangsleiter IY an den Ausgangsleiter 1IX usw.. Die Ausgangsleiter 0X-2X werden nicht geschaltet und bleiben demnach im Logikzustand "0". Die3 ist die eigentliche Bedingung für eine logische Verschiebung nach rechts. Wie in dem Falle, in dem keine Verschiebungen erwünscht sind, werden zum Verschieben der Information um 3 Bitpositionen von den Eingangsleitern zu den Ausgangsleitern nur eine EinzeBnotenverzögerung und eine Ausgangspufferverzögerung gefordert. Geht man von der in Pig. 1IAl gezeigten Zahl auf den EingangsMtern 0Y-7Y aus, so ergibt sich die in Pig. 4A2 gezeigte Zahl auf den Ausgangsleitern.
Eine Logikverschiebung um 3 BitpOsitionen nach links wird in der oben beschriebenen Weise vorgenommen, jedoch mit der Ausnahem, daß der Leiter 3LS zur Erregung der Verschiebeleitung 3L geschlossen wird. In diesem Falle wird die auf den Eingangsleitern stehende Information um 3 Positionen nach links verschoben und führt zu der in Fig. ^A3 gezeigten Zahl.
509812/0764
Eine arithmetische Verschiebung nach rechts um 3 Bitpositionen würde in derselben Weise vorgenommen werden, wie sie oben für die logische Verschiebung nach rechts beschrieben worden ist, jedoch mit der Ausnahme, daß der Zustand der Ausgangsleitungen OX-2X durch den Wert des Vorzeichenbits am Einganpssleiter OY gesteuert wird.' Wenn das Vorzeichenbit eine logische 0 ist, ist die vorstehend beschriebene Verschiebung richtig. Wenn das Vorzeichenbit eine logische 1 ist, müssen die Ausgangsleiter OX-2X in ihren logischen Zustand 11I" gebracht werden. Um dies zu erreichen, werden die Schalter 3RS und 3ARS gleichzeitig geschlossen, so daß die Ausgangsleiter 0X-2X in ihren logischen Zustand. 1 mittels der B-Schalter geschaltet werden, die an den Leiter 3AR angeschlossen sind. Die Ergebnisse einer arithmetischen Verschiebung nach rechts um 3 Bitpositionen ist in den Fig. 1IBl und ΊΒ2 für den Fall eines Vorzeichenbits "logisch 0" und durch Fig. 1IAl und !iA2 für den Fall eines Vorzeichenbits "logisch 1" gezeigt.
Eine arithmetische Verschiebung nach links um 3 Bitpositionen wird wie eine arithmetische Verschiebung nach rechts bewirkt ., jedoch mit der Ausnahme, daß der Leiter 3L alleine und ohne Rücksicht auf das Vorzeichenbit erregt wird. Die Ergebnisse einer arithmetischen Verschiebung um 3 Bitpositionen nach links sind durch die Fig. 1IAl und 1IAi dargestellt.
Eine Drehverschiebung nach rechts erfordert die Verwendung zweier digitaler Steuerleiter. In einer Drehverschiebung nach rechts um 5 Bitpositionen wird der Schalter 5RS zur Erregung der Leitung 5R und der Schalter 3LS zur Erregung des Leiters 3L geschlossen. Zusätzlich zu der durch den Leiter 5R erzielten Verschiebung verbindet der Leiter 3L operativ den Eingangsleiter 3Y mit dem Ausgangsleiter OX, den Eingangsleiter 1IY mit dem Ausgangs leiter IX, den Eingangsleiter 5Y mit dem Ausgangsleiter 2X usw., um eirw- Drehung nach Techts zu erreichen. Die Ergebnisse dieser Verschiebung sind in den Fig. 1IAl und 4A2 gezeigt.
50981 2/0764
Eine ähnliche Verschiebung findet bei einer Drehverschiebung nach links statt. Wenn beispielsweise das D?tum oder die Information um 3 Bitpositionen nach links gedreht wird, wird der Schalter 2LS zur Erregung des ^Leiters 2L und der Schalter 6RS zur Erregung des Leiters 6R geschlossen. Die Ergebnisse der Drehverschiebung nach links sind schematisch in den Fig. 1IAl und 4A7 gezeigt.
Für den Fachmann ergibt sich klar, daß die einzigartige Konstruktion der Matrix eine Drehverschiebung nach links wie nach rechts durch bloße gleihhzeitige Erregung zweier Steuerleiter zur erzielen gestattet. Dies ist ein bedeutendes Merkmal, das eine vollständige Drehverschiebung mit einem Minimum an Schaltungsaufwand erlaubt. Der Fachmann wird auch erkennen und anerkennen, daß das hier beschriebene Konzept auf Verschiebeeinrichtungen für 16 und 32 Bits ausgedehnt werden kann.
Patentansprüche!
509812/0764

Claims (1)

  1. Patentansprüche :
    Q~? Gerät zum Verschieben von Daten in Bezug zu Bitpositionen in einem System für die Behandlung digitaler Daten in Form von N Informationsbits, die durch diskrete Logikzustände dargestellt sind, wobei das System eine Plüralität von N Eingangsleitern enthält, die Bitpositionen von Null bis N-I darstellen und wobei N eine positive ganze Zahl ist, dadurch gekennzeichnet, daß das Gerät folgende Elemente enthält: N Ausgangsleiter, die Bitpositionen von Null bis N-I darstellen, einen Nullpunkt-Verschiebungsleiter für die Übertragung eines Nullpunktverschiebuhgssignals,
    eine Nullpunkt-Verschiebungsschaltvprrichtung, die jeden Eingangsleiter mit einem entsprechenden, eine gleiche Bitposition darstellenden Ausgangsleiter für das Schalten jedes Ausgangsleiters in Antwort auf das Nullverschiebungssignal in denselben Logikzustand, wie ihn der entsprechende Eingangsleiter hat, verbindet,
    Rechtsverschiebungsleiter, die Rechtsverschiebungen der Bitpositionen darstellen,
    Rechtsversehiebungsschaltersätze, die Rechtsverschiebungen der Bitpositionen darstellen und von denen jeder durch einen der Rechtsverschiebungsleiter betätigt wird, die eine gleiche Bitpositionsverschiebung nach rechts darstellen, Rechtsverschiebeschaltermittel in jedem Rechtsverschiebeschaltersatz für die funktioneile Verbindung eines der genannten Eingangsleiter an einen der genannten Ausgangsleiter, die eine Bitposition darstellen, die die Bitposition des genannten einen Eingangsleiters um diejenige Zahl der Bitpositionsverschiebungen nach rechts übersteigt, die durch den Rechtsverschiebungsleiter dargestellt sind, der die Schaltermittel betätigt, Linksverschiebungsleiter, die Bitpositionsverschiebungen nach links darstellen,
    Linksverschiebungs-Schaltersätze, die Verschiebungen der Bitpositionen nach links darstellen und von denen jeder durch einen der Linksverschiebeleit-er betätigt wird, der eine gleiche Links-
    509812/0764
    verschiebung der Bitpositionen darstellt, Linksverschiebeschaltermittel in jedem Linksverschiebeschaltersatz für die funktioneile Verbindung von einem der genannten Eingangsleiter mit einem der genannten Ausgangsleiter, die die Zahl derjenigen Linksbitpositionsverschiebungen kleiner als die Bitposition des einen Eingangsleiters ist, die durch den Linksverschiebungsleiter dargestellt sind, der die Linksverschiebeschaltermittel betätigt,
    erste Steuermittel zum Verschieben der auf den Eingangsleitern vorhandenen Daten nach rechts durch Erregung des Rechtsverschiebeleiters, der die Zahl der zu verschiebenden Rechtsbitpositionen darstellt,
    zweite Steuermittel für das Verschieben der auf den Eingangsleitern vorhandenen Daten nach links durch Erregung des Linksverschiebeleiters, der die Zahl der zu verschiebenden Linksbitpositionen darstellt,
    dritte Steuermittel für das Drehen der auf den Eingangsleitern stehenden Daten nach rechts durch Erregen des Rechtsverschiebungsleiters, der die Zahl der zu drehenden Rechtsbitpositionen darstellt, und durch Erregung des Linksverschiebeleiters, der die Zahl N, vermindert um die Zahl der zu drehenden Rechtsbitpositionen, darstellt, und
    vierte Steuermittel für das Drehen der auf den Eingangsleitern stehenden Daten nach links durch Erregung des Linksverschiebeleiters, der die Zahl der zu verschiebenden Linksbitpositionen wiedergibt, und durch Erregung des Rechtsverschiebeleiters, der die Zahl N abzüglich der Zahl der zu drehenden Linksbitpositionen darstellt.
    2. Gerät nach Anspruch 1,dadurch gekennzeich? noe t, daß jede Schaltervorrichtung eine Halbleiterschaltervorrichtung enthält.
    3. Gerät nach Anspruch !,dadurch gekennzeichnet, daß jede Schaltervorrichtung einen Transistor enthält, der eine operativ an einen Eingangsleiter angeschlossene Basis, einen operativ an einen Ausgangsleiter angeschlossenen Kollektor und einen operativ an einen Verschiebeleiter angeschlossenen
    5098Ί 2/076/»
    Emitter aufweist.
    ^. Gerät nach Anspruch 1,dadurch gekennzeichnet, daß die Zahl der Rechtsverschiebeleiter gleich N-I ist und daß die Rechtsverschiebeleiter die Rechts-Bitpositionsverschiebungen von 1 bis N-I darstellen.
    5. Gerät nach Anspruch 4,dadurch gekennzeichnet, daß die Zahl der Linksverschiebeleiter gleich N-I ist und daß die Linksverschiebeleiter die Links-Bitpositionsverschiebungen von 1 bis N-I darstellen.
    6. Gerät nach Anspruch 5, dadurch gekennzeichnet, daß die Zahl der Rechtsverschiebungs-Schaltersätze gleich N-I ist und daß die Rechtsverschiebungs-Schaltersätze Rechts-Bitpositionsverschiebungen von 1 bis N-I darstellen.
    7. Gerät nach Anspruch 6,dadurch gekennzeichnet, daß die Zahl der Linksverschiebungs-Schaltersätze gleich N-I ist und daß die Linksverschiebungs-Schaltersätze Links-Bitpositionsverschiebungen von 1 bis N-I darstellen.
    8. Gerät nach Anspruch !,dadurch gekennzeichnet, daß die Zahl der Rechtsverschiebungs-Schalterraittel in jedem Rechtsverschiebungs-Schaltersatz gleich der Zahl N abzüglich der Zahl der durch den Schaltersatz dargestellten Rechts-Bitpositionsverschiebungen ist.
    9. Gerät nach Anspruch 8,dadurch gekennzeichnet, daß die Zahl der Linksverschiebungs-Schaltermittel in jedem Linksverschiebungs-Schaltersatz gleich der Zahl N abzüglich der Zahl der durch den Schaltersatz dargestellten Links-Bitpositionsverschiebungen ist.
    10. Gerät nach Anspruch !,gekennzeichnet durch arithmetische Rechtsverschiebungsleiter, die arithmetische Rechts-Bitpositionsverschiebungen von 1 bis N-I darstellen,
    509812/0764
    2U0389
    N-I Sätze arithmetischer Schalter (Rechtsschalter), die arithmetische Rechts-Bitpositionsverschiebungen von 1 bis N-I darstellen, wobei jeder Satz operativ einen entsprechenden arithmetischen Rechtsverschiebeleiter, der eine gleiche Zahl von Bitpositionsverschiebungen darstellt, mit jedem der Ausgangsleiter verbindet, die eine Bitposition darstellen, die gleich der oder kleiner als die genannte gleiche Zahl von Bitpositionsverschiebungen, vermindert um 1, ist, und fünfte Steuermittel für die Erregung des arithmetischen Rechtsverschiebungsleiters, der Bitpositionsverschiebungen darstellt, die gleich der Zahl derjenigen Positionen ist, die zur gleichen Zeit rechts zu verschieben sind, während die ersten Steuermittel den Rechtsverschiebungsleiter erregen, der die Zahl der zu verschiebenden Rechts-Bitpositionen darstellt, so daß die Ausgangsleiter operativ mit dem erregten arithmetischen Rechtsverschiebeleiter durch die Schalter verbunden werden, wodurch die Ausgangsleiter in einen vorgegebenen Logikzustand geschaltet werden.
    509812/0764
    Leerseite
DE2440389A 1973-08-27 1974-08-23 Vorrichtung zur Verschiebung digitaler Daten Expired DE2440389C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00391610A US3818203A (en) 1973-08-27 1973-08-27 Matrix shifter

Publications (2)

Publication Number Publication Date
DE2440389A1 true DE2440389A1 (de) 1975-03-20
DE2440389C2 DE2440389C2 (de) 1984-06-14

Family

ID=23547279

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2440389A Expired DE2440389C2 (de) 1973-08-27 1974-08-23 Vorrichtung zur Verschiebung digitaler Daten

Country Status (8)

Country Link
US (1) US3818203A (de)
JP (1) JPS5922260B2 (de)
CA (1) CA995767A (de)
DE (1) DE2440389C2 (de)
FR (1) FR2242727B1 (de)
GB (1) GB1454209A (de)
IT (1) IT1020227B (de)
SE (1) SE403204B (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3887799A (en) * 1973-12-03 1975-06-03 Theodore P Lindgren Asynchronous n bit position data shifter
US3961750A (en) * 1974-04-05 1976-06-08 Signetics Corporation Expandable parallel binary shifter/rotator
US3934132A (en) * 1974-06-10 1976-01-20 Control Data Corporation Shift network for dual width operands
US3967101A (en) * 1975-03-17 1976-06-29 Honeywell Information Systems, Inc. Data alignment circuit
US4051358A (en) * 1976-02-20 1977-09-27 Intel Corporation Apparatus and method for composing digital information on a data bus
JPS52156522A (en) * 1976-06-23 1977-12-27 Yuuzatsuku Denshi Kougiyou Kk Shift circuit
JPS5652441A (en) * 1979-10-05 1981-05-11 Pioneer Electronic Corp Programmable bit shift circuit
JPS5679352A (en) * 1979-12-03 1981-06-29 Nec Corp Address generator
USRE33664E (en) * 1980-12-31 1991-08-13 At&T Bell Laboratories Data shifting and rotating apparatus
US4396994A (en) * 1980-12-31 1983-08-02 Bell Telephone Laboratories, Incorporated Data shifting and rotating apparatus
JPS593548A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 可変長符号の符号変換回路
JPS60142422A (ja) * 1983-12-29 1985-07-27 Fujitsu Ltd ビツト操作回路
AU610934B2 (en) * 1987-08-21 1991-05-30 Commonwealth Scientific And Industrial Research Organisation A transform processing circuit
US4818988A (en) * 1988-01-04 1989-04-04 Gte Laboratories Incorporated Crosspoint switching array
US4843383A (en) * 1988-01-13 1989-06-27 National Semiconductor Corporation Transistor matrix shifter
US5027300A (en) * 1989-12-20 1991-06-25 Bull Hn Information Systems Inc. Two level multiplexer circuit shifter apparatus
JP2526532B2 (ja) * 1992-10-14 1996-08-21 日本プレシジョン・サーキッツ株式会社 画像処理用デジタルフィルタ
US6226735B1 (en) * 1998-05-08 2001-05-01 Broadcom Method and apparatus for configuring arbitrary sized data paths comprising multiple context processing elements
JP5514206B2 (ja) * 2008-07-29 2014-06-04 コーニンクレッカ フィリップス エヌ ヴェ 複数のｌｅｄを有する照明デバイス
US8438522B1 (en) 2008-09-24 2013-05-07 Iowa State University Research Foundation, Inc. Logic element architecture for generic logic chains in programmable devices
US8661394B1 (en) 2008-09-24 2014-02-25 Iowa State University Research Foundation, Inc. Depth-optimal mapping of logic chains in reconfigurable fabrics

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1916377A1 (de) * 1968-03-29 1969-11-20 Burroughs Corp Verfahren und Anordnung zur Verschiebung von Datenfeldern

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588483A (en) * 1968-03-14 1971-06-28 Robert J Lesniewski Variable digital processor including a register for shifting and rotating bits in either direction
US3731073A (en) * 1972-04-05 1973-05-01 Bell Telephone Labor Inc Programmable switching array

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1916377A1 (de) * 1968-03-29 1969-11-20 Burroughs Corp Verfahren und Anordnung zur Verschiebung von Datenfeldern

Also Published As

Publication number Publication date
FR2242727A1 (de) 1975-03-28
FR2242727B1 (de) 1978-06-09
SE7410793L (de) 1975-02-28
US3818203A (en) 1974-06-18
SE403204B (sv) 1978-07-31
JPS5922260B2 (ja) 1984-05-25
JPS5051637A (de) 1975-05-08
DE2440389C2 (de) 1984-06-14
IT1020227B (it) 1977-12-20
GB1454209A (de) 1976-11-03
CA995767A (en) 1976-08-24

Similar Documents

Publication Publication Date Title
DE2440389A1 (de) Vorrichtung zum verschieben von digitalen informationen in datenverarbeitungsgeraeten
DE2457312A1 (de) Datenbehandlungseinrichtung mit einem feldwaehler
DE1168127B (de) Schaltungsanordnung zum Vergleich von Zahlen
DE1162111B (de) Gleitkomma-Recheneinrichtung
DE2405858A1 (de) Normalisierendes verschiebezaehlernetzwerk
DE1574499B2 (de) Speicheranordnung für binare Daten unter Verwendung einer ge schlossenen Datenumlaufschleife
DE2160528B2 (de) Digitaler differential-integrator
DE1499206B2 (de) Rechenanlage
DE3314137C2 (de)
DE1549508B2 (de) Anordnung zur uebertragsberechnung mit kurzer signallaufzeit
DE3545937A1 (de) Mikroprozessor
DE2357654A1 (de) Assoziativspeicher
DE3440680C2 (de)
DE2442535A1 (de) Funktionswaehleinrichtung fuer elektronischen rechner, insbesondere taschenrechner
DE2235883C3 (de) Datenverarbeitungseinrichtung
DE1799012B1 (de) Registereinrichtung zur Erleichterung des Wechsels von Teilprogrammen und Teilprogrammschnitten in einem elektronischen Rechner
DE1774675A1 (de) Elektronisches Rechengeraet
EP0598112B1 (de) Verfahren und anordnung zum bilden der summe einer kette von produkten
DE2000275A1 (de) Elektronischer Walzenschalter
DE1277598B (de) Datenverarbeitungsanlage
DE1549485C3 (de) Anordnung zur Division binärer Operanden ohne Rückstellung des Restes
DE1549449A1 (de) Einrichtung zur Verarbeitung von Gleitkommazahlen
DE2901455C3 (de) Speicherzugriffssteuerung zum wahlfreien Zugriff zu einem umlaufenden Speicher und Verfahren zum Betreiben desselben
DE1916377B2 (de) Verfahren und Anordnung zur Verschiebung von Datenfeldern
DE3609056A1 (de) Zaehlerschaltkreis

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G11C 19/00

8181 Inventor (new situation)

Free format text: PERLOWSKI, ANDREW A., PLANO, TEX., US WALLACE, ROBERT H., CLEARWATER, FLA., US MAGERS, ROBERT I., TULSA, OKLA., US

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee