DE1574499B2 - Speicheranordnung für binare Daten unter Verwendung einer ge schlossenen Datenumlaufschleife - Google Patents

Description

Die Erfindung betrifft eine Speicheranordnung für binäre Daten unter Verwendung einer geschlossenen Datenumlaufschleife, in die mehrere Einzeldaten umfassende Dateneinheiten eingegeben, zum fortgesetzten Umlauf gebracht und zur weiteren, zeitlich versetzten Verwendung wieder herausgegriffen werden können, mit einem Zeitgeber zur Erzeugung von Taktsignalen zur Kennzeichnung aufeinanderfolgender Zeitpunkte des Datenumlaufrhythmus.

Zwischen Datenverarbeitungseinrichtungen langsamer Geschwindigkeit und solchen höherer Geschwindigkeit ist es naheliegend, einen Datenzwischenspeicher für die Bereitstellung von Daten zu verwenden, die mit langsamer Geschwindigkeit einlaufen und mit höherer Geschwindigkeit übertragen werden sollen, und umgekehrt für solche, die mit einer hohen Geschwindigkeit einlaufen und mit einer langsamen Geschwindigkeit übertragen werden sollen. Es gibt mannigfaltige Bauformen solcher Einrichtungen, z. B. magnetische Trommelspeicher, welche einen reservierten Bereich für die Aufnahme und/oder Übertragung von Daten mit der Geschwindigkeit üblicher Ein-/Ausgabegeräte enthalten. Der Austausch von Daten aus diesem Bereich mit dem Hauptspeicherbereich der Trommel kann dann mit der üblichen Trommelrechnergeschwindigkeit erfolgen. Solche Zwischenspeicher sind ebenfalls unter Verwendung von Kernspeichern gebaut worden.

Verzögerungsleitungen, die dasselbe Grundkonzept benutzen, werden ebenfalls zu diesem Zweck verwendet. Hierzu seien die USA.-Patentschriften 3 273 131 und 3 289 171 sowie die entsprechenden deutschen Anmeldungen J 27 240 und J 24 727 (deutsche Auslegeschrift 1236 581) genannt. Datenbits werden seriell in eine Verzögerungsleitung eingegeben oder aus ihr herausgenommen, wobei die einzelnen Daten bitweise mit Folgefrequenzen übertragen werden, die den Ein-/Ausgabegeräten angepaßt sind. Für die Übertragung mit höherer Geschwindigkeit, z. B. von oder zu einem zentralen Rechner, können die Datenbits seriell mit der Impulsfolgefrequenz der Verzögerungsleitung in die Verzögerungsleitung hinein- oder aus ihr herausgegeben werden.

In der USA.-Patentschrift 3153 776 wurde ein Pufferspeicher mit Datenumlauf beschrieben, bei dem zwar eine serielle oder parallele Dateneingabe möglich ist; als Ausgabe ist aber nur die serielle Ausgabe über ein Schieberegister und dessen Ausgangslcitung angegeben. Die Lösung dieses Pufferspeichers ist im übrigen durch einen sehr komplexen Gesamtaufbau mit mehreren hintereinandergeschalteten Speichermedien gekennzeichnet. Die aufgenommenen Datenfolgen können nur unveränder wieder abgegeben werden; besondere Eingriffs- und Abänderungsmöglichkeiten sind nicht vorgesehen.

Die Aufgabe der vorliegenden Erfindung ist eine eingangs bezeichnete Speicheranordnung mit

ίο einer geschlossenen Datenumlaufschleife mit einem festgelegten Durchlaufrhythmus, wobei der Gesamtaufbau im Gegensatz zum genannten Pufferspeicher möglichst einfach ist und im wesentlichen aus einem einzigen homogenen Umlaufmedium besteht, das nur eine einzige Trennstelle aufweist; an dieser Trennstelle soll außer dem zyklischen Datendurchlauf vom Ende zum Anfang des Umlaufmediums und außer der Datenausgabe die Unterbrechung des zyklischen Umlaufs und die wahlweise Abänderung einzelner Daten oder die Eingabe neuer Daten von außen her möglich sein. Sowohl die Dateneingabe in die Umlaufschleife als auch die Ausgabe aus ihr heraus sollen an der Trennstelle bitseriell oder auch bitparallel erfolgen können.

Die Vorteile einer solchen Speicheranordnung gegenüber dem genannten Stand der Technik, insbesondere USA.-Patentschrift 3 153 776, sind neben einem übersichtlichen und wartungsfreundlichen Aufbau mit einem einzigen vorgesehenen Umlaufmedium bei paralleler oder serieller Eingabemöglichkeit auch die Möglichkeit serieller oder paralleler Ausgabe an der einzig vorgesehenen Trennstelle des homogenen Umlaufmediums, gegebenenfalls auch unter wahlweiser Abänderung von Einzeldaten zu Markierungszwecken. Mit der Möglichkeit der seriellen oder parallelen Ein- und Ausgabe wird eine Speicheranordnung geschaffen, die vorzüglich zur Abwicklung des zweiseitig gerichteten Datenverkehrs zwischen einem Rechner über Datenübertragungsleitungen mit entfernten Endstellen geeignet ist. Die Daten werden mit den Endstellen bitweise seriell ausgetauscht, während der Datenaustausch mit einem Rechner byteweise erfolgen kann.
Die Lösung der Aufgabe der vorliegenden Erfindung ist durch den Anspruch 1 gekennzeichnet.

Weitere Ausgestaltungen der Erfindung, insbesondere, was die Mittel und Möglichkeiten von Verschiebungen innerhalb des umlaufenden Datenstromes und die Paralleleingabe von einem Rechner her anbetrifft, werden durch die Unteransprüche angegeben.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben. Es zeigt

F i g. 1 eine Blockdarstellung der für die Erfindung benutzten Funktionsgruppen,

F i g. 2 eine Übersicht über Einteilung und Umfang der benutzten umlaufenden Dateneinheiten,
F i g. 3 eine Blockdarstellung des für die Erfindung zugrunde gelegten Zeitgebers,

F i g. 4 ein Schaltbild des verwendeten Hauptregisters,

F i g. 5 eine Darstellung der Zusammengehörigkeit der nachstehenden F i g. 5 A, 5 B und 5 C,

F i g. 5 A, 5 B und 5 C ein Schaltbild der verwendeten Schreibsteuerung,

F i g. 6 ein Schaltbild des verwendeten Schieberegisters und

5 6

F i g. 7 ein Schaltbild der zugehörigen Schieberegi- rungsbeispieles möge noch eine Betrachtung des Da-

stersteuerung. teneinheitsformates, wie in F i g. 2 dargestellt, gege-

Ein Schieberegister 16 ist so angeordnet, daß es ben werden. Ein drei Binärbits umfassendes Bitstel-

bitserielle Daten, die in einer als Verzögerungsleitung lungsmarkierungsfeld ist als Anfang jeder Datenein-

10 ausgebildeten dynamischen Speichereinrichtung 5 heit vorgesehen, in der ein Datenbyte enthalten sein

umlaufen sollen, kontinuierlich aus dieser Verzöge- kann, das zum Rechner übertragen werden soll, oder

rungsleitung 10 in seine elektronischen Kreise ein- in die der Rechner umgekehrt ein Datenbyte zur

liest und anschließend wieder in die Verzögerungslei- Übertragung an eine Ausgabeeinheit eingeben kann,

tung 10 einschreibt. Das Schieberegister enthält so Das zweistellige Steuerungsfeld gibt an, ob die be-

viele Stufen, wie gleichzeitig Stellen zum wahlweisen to treffende achtstellige Bitgruppe sich in den höheren

Ein- oder Auslesen in bitparalleler Form in Zusam- oder in den niederen Stellen des nachfolgenden fünf-

menarbeit mit einem Rechner vorgesehen sind. Die zehnteiligen Datenfeldes befindet. Wenn dieses

Daten, die aus der Verzögerungsleitung 10 ausgele- Steuerungsfeld Eins-Null enthält, wird dem Rechner

sen werden, gelangen in das Schieberegister 16 und angezeigt, daß weitere Daten angefordert werden

werden so lange hindurchgeschoben, bis eine voll- 15 oder daß Daten innerhalb der Verzögerungsleitung 10

ständige Dateneinheit im Schieberegister 16 steht. aufgelaufen sind, die auf eine Ausgabe zum Rechner

Die Verschiebefunktionen werden dann abgebro- warten. Nach einer daraufhin durchgeführten Daten-

chen, und eine Parallelübertragung aus dem Schiebe- übertragung ändert der Rechner das Steuerungsfeld

register 16 in einen angeschlossenen Rechner ist nun in Null-Eins um.

möglich, wobei der Beginn einer solchen Parallel- 30 Die Daten laufen in der Reihenfolge Bitstellungsübertragung durch einen bestimmten Steuerungsfeld- markierung, Steuerungsfeld, Datenfeld um. Wie bewert (F i g. 2) aufgerufen wird. Dieser Steuerungs- reits beschrieben, werden von langsamlaufenden Einfeldwert steht in der vierten und fünften Bitstelle je- gabegeräten die Daten in das Datenfeld bitweise aufder Dateneinheit. Die umlaufenden Daten im Daten- genommen; ebenso werden Daten aus dem Datenfeld feld (F i g. 2) werden durch eine solche eingefügte 25 bitweise zu langsamlaufenden Ausgabegeräten abge-Parallelauslesung nicht beeinflußt. Nachdem die be- geben. Ausgaben erfolgen dabei mit der höchsten treffende Parallelübertragung stattgefunden hat, wird Stelle des Datenfeldes voran, währenddem Eingaben der Steuerungsfeldwert einfach invertiert. über die niedrigste Stelle des Datenfeldes beginnend

Bei der Parallelübertragung von Daten in die Da- erfolgen. Ein Byte aus acht Bits wird in die Stellen 8 tenumlaufschleife hinein gelangen z. B. acht Bits vom 30 bis 1 des Datenfeldes eingegeben. Für ein Byte aus Rechner in das Schieberegister 16. Der Ausgang des sieben Bits werden nur die Stellen 8 bis 2 und für ein Schieberegisters 16, der mit den Wiedereingabekrei- Byte aus sechs Bits die Stellen 8 bis 3 des Datenfelsen der Verzögerungsleitung 10, der Schreibsteue- des belegt.

rung 14, abgestimmt ist, läßt die festgehaltenen Daten Angenommen, es sollen Daten zu einem Ausgabesich unmittelbar an die Daten anschließen, die gege- 35 gerät übertragen werden. Zuerst werden alle 15 Stelbenenfalls vorhergehend eingeschleust worden wa- len des Datenfeldes von der Verzögerungsleitung 10 ren. Nach der seriellen Eingabe der Daten in die her aufgefüllt. Die anfängliche Bitstellungsmarkie-Verzögerungsleitung 10 wird der Steuerungsfeldwert rung ist 000, der Steuerungsfeldwert 01. Dahinter wiederum einfach invertiert folgt das mit Daten gefüllte Datenfeld 15 bis 1. Um

Nunmehr wird eine Beschreibung des Ausfüh- 40 dem Ausgabegerät die entsprechenden Daten, mit

rungsbeispiels im einzelnen gegeben. der höchsten Stelle beginnend, zuzuführen, wird das

F i g. 1 ist eine Blockdarstellung der Funktions- gesamte Datenfeld herausgeschoben. Dies ist in

gruppen und ihrer Verbindungen untereinander, wie F i g. 2 durch eine Folge von T dargestellt, welche

sie für die vorliegende Erfindung verwendet werden. zeigt, wie das letztstelligste Datenbit im Datenfeld

Die Verzögerungsleitung 10 dient zur Serienspeiche- 45 taktweise nach links wandert. Die Bitstellungsmar-

rung der umlaufenden Daten. Es kann z.B. eine ma- kierung enthält dabei jeweils einen sich Schritt für

gnetostriktive Verzögerungsleitung 10 vorgesehen Schritt ändernden binären Wert,

werden. Andererseits könnte es aber auch eventuell In mittlerer Höhe der F i g. 2 gibt eine Bezeich-

eine Magnettrommel sein. Die Daten aus der Ver- nung »Aufruf zur Parallelübertragung« und ein

zögerungsleitung 10 werden seriell in das Hauptregi- 50 Steuerungsfeldwert 10 dem Rechner an, daß Daten

ster 12 gemäß Fi g. 4 übertragen. In diesem werden in das Datenfeld übertragen oder aus dem Datenfeld

die Daten über einen kompletten Zyklus von 20. Tak- entnommen werden können. Die Übertragung zwi-

ten festgehalten. Die aufgenommenen 20 Datenbits sehen dem Schieberegister 16 und dem Rechner ver-

werden dann im nächstfolgenden Zyklus von wieder- läuft dann parallel in jeweils acht Bits umfassenden

um 20 Takten seriell über die Schreibsteuerung 14 55 Datenbytes,

gemäß F i g. 5 A, 5 B wieder in die Verzögerungs- Das dargestellte Γ und die Daten in den daneben

leitung eingeschrieben. links liegenden höheren Stellen stellen die jeweils im

Das Schieberegister 16 ist ebenfalls mit dem Aus- Datenfeld enthaltenen Daten, die. an ein Ausgabegegang der Verzögerungsleitung IQ. verbunden und rät übertragen werden sollen, dar. Die Buchstabennimmt gleichzeitig mit dem Hauptregister 12 die aus- 60 reihe R und die davon rechts in den niederen Stellen gelesenen Daten auf. Des weiteren ist das Schiebere- enthaltenen Daten stellen solche Daten dar, die von gister 16 mit einem zweiten Eingang der Schreib- einem Eingabegerät kommend angesammelt werden, steuerung 14. verbündet;. Das Schieberegister 16 ar- In den beiden untersten Zeilen der Fi g. 2 sind beitet unter Kontrolle einer Schieberegistersteuerung Angaben vermerkt, die jeweils den Takten entspre-18 gemäß F i g. 7, welche entsprechend den umlau- 65 chen, in denen Daten aus der Verzögerungsleitung fenden Bitstellungsmarkierungsfelddaten (Fig. 2) 10 in das Hauptregister 12 ausgelesen und Daten au; und Steuerungsfelddaten ihre Steuersignale bildet. dem Hauptregister 12 über die Schreibverzögerungs

Vor der Erläuterung der Einzelheiten des. Ausfüh- stellen der Schreibsteuerung. 14 im nachfolgendei

Zyklus eingeschrieben werden. Dabei liegen die Schreibtakte jeweils etwas früher als die Lesetakte, um das Hauptregister 12 laufend für die Bits des nächsten Wortes freizuschaffen.

Von der Verzögerungsleitung 10 ausgehende Daten werden durch einen nicht dargestellten Detektor festgestellt und lassen mit dessen Hilfe auf die Leitungen 26 oder 30 gemäß Fig.4 ein Signal erfolgen: Auf Leitung 26, wenn das abgegebene Datenbit eine Eins, und auf Leitung 30, wenn das abgegebene Datenbit eine Null darstellt. Ein Torimpuls zur ersten Viertelzeit 1/4 vom Zeitgeber (Fig. 3) auf Leitung 25 öffnet die Und-Schaltungen 20 und 22. Die jeweils gerade ein Signal vom Detektor durchgebende Und-Schaltung 22 oder 20 gibt ein Ausgangssignal entweder auf den Ein- oder auf den Aus-Eingang einer bistabilen Schaltung 24. Bei einer Eins wird diese bistabile Schaltung 24 eingeschaltet und gibt ein Ausgangssignal auf eine Und-Schaltung 32 weiter. Diese Und-Schaltung 32 gibt dann zur dritten Viertelzeit 3/4, zu der ein Signal über Leitung 88 einläuft, ein Ausgangssignal über die Leitung 36 weiter. Wenn eine binäre Null aus der Verzögerungsleitung 10 zur ersten Viertelzeit 1/4 herauskommt, wird die bistabile Schaltung 24 ausgeschaltet und somit kein Signal auf Leitung 36 zur dritten Viertelzeit 3/4 abgegeben.

Die Bits einer durchlaufenden Dateneinheit gemäß F i g. 2 werden statisch durch die bistabilen Schaltungen 38 bis 54 gespeichert, deren eine für jede Bitstelle vorbehalten ist. Es ist zu bemerken, daß nur der Anfang und das Ende der insgesamt vorzusehenden zwanzig bistabilen Schaltungen dargestellt sind.

Die bistabile Schaltung 38 z. B. wird, wie alle anderen außer 44 und 46, direkt durch eine vorgeschaltete Und-Schaltung, im Beispiel 37, eingeschaltet. Ein Eingang dieser Und-Schaltung 37 ist mit der bereits genannten Ausgangsleitung 36 der Und-Schaltung 32 verbunden. Ein zweiter Eingang der vorgeschalteten Und-Schaltung 37 bekommt einen Taktimpuls im Takt T1. Im Takt T1 wird, wenn aus der Verzögerungsleitung 10 ein Binärwert 1 ausgelesen wird, die Ausgangsleitung 36 wirksam und schaltet die bistabile Schaltung 38 ein. Diese bistabile Schaltung 38 speichert die Bitstelle 4 der Bitstellungsmarkierung. Die übrigen bistabilen Schaltungen werden gegebenenfalls in den angegebenen Takten Tl bis T 20 eingeschaltet. Die Rückstellung der einzelnen bistabilen Schaltungen 38 bis 54 findet jeweils immer in dem Takt statt, der dem Takt einer möglichen neuen Einschaltung vorangeht; im Beispiel der bistabilen Schaltung 38 während des Taktes Γ 20. Auf diese Art werden die Bits einer kompletten Dateneinheit in den Takten T1 bis Γ 20 eingelesen und, wenn das letzte Bit des Datenfeldes in der bistabilen Schaltung 54 im Takt 20 eingelesen wird, wird gleichzeitig die bistabile Schaltung 38 wieder gelöscht, um für den Empfang des ersten Bits der nächsten Dateneinheit, das aus der Verzögerungsleitung herauskommt, frei zu sein.

Die bistabilen Schaltungen 44 und 46 haben zusätzliche Funktionen zur Aufgabe. Eine vom Rechner herkommende Steuersignalleitung 56 ist vorgesehen, mit deren Hilfe die bistabilen Schaltungen 44 und 46 auf 01 gesetzt werden können. Diese beiden bistabilen Schaltungen, die zur Aufnahme des Steuerungsfeldes vorgesehen sind, werden von binär 10 auf binär 01 umgesetzt, wenn eine Parallelübertragung von acht Bits zum oder vom Rechner durchgeführt worden ist. Hierbei ist zu bemerken, daß die drei Bitstellungsmarkierungsbits nicht verändert werden, sondern ausschließlich die zwei Bits des Steuerungsfeldes.

Aus dem Hauptregister 12 gemäß Fig.4 werden die eingespeicherten Daten über die Schreibsteuerung 14 nach F i g. 5 A bis 5 C weiter übertragen. Die Daten aus den bistabilen Schaltungen 38 bis 54 werden

ίο über die Und-Schaltungen 58 gemäß Fig. 5 A in die Schreibsteuerung aufgenommen. Dabei erfolgt die Übertragung aus dem Hauptregister 12 über die Und-Schaltungen 58 durch die Taktimpulse Tl bis T 20 übersteuert, um sie 18 Takte später nacheinander wieder weiterzugeben. Zum Beispiel läuft das Bit 4 des Bitstellungsmarkierungsfeldes über die oberste Und-Schaltung 58 durch ein Taktsignal T19 übersteuert hindurch. Die übrigen Bits der Dateneinheit werden durch entsprechende Zeitgeberimpulse zu den Takten Γ 20 und Tl bis Γ18 durchgesteuert. Oder-Schaltungen 60 führen die einzeln durchgegebenen Bits auf eine Und-Schaltung 62, mit deren zweitem Eingang der Ausgang eines Inverters 64 verbunden ist. Dieser kehrt das Signal um, daß über eine Leitung 66 herangeführt wird. Diese Leitung 66 ist ebenfalls auf einen Eingang einer weiteren Und-Schaltung 68 geführt, die einen zweiten Eingang aufweist, der über einen Inverter 70 mit den Ausgängen der bereits genannten Oder-Schaltungen 60 verbunden ist. Die Und-Schaltung 68 besitzt noch einen dritten Eingang, welcher durch die Leitung 72 gesteuert wird. Ein positives Signal wird über die Leitung 72 immer angelegt, wenn nicht gerade ein Byte aus dem Rechner in die Verzögerungsleitung 10 einzugeben ist. Wenn ein Byte übertragen werden soll, wird die Leitung 72 negativ und die Und-Schaltung 68 gesperrt.

Normalerweise laufen die Daten über die Und-Schaltung 62, von der Verzögerungsleitung 10 über das Hauptregister 12 kommend, weiter auf eine Kette von bistabilen Schaltungen 76 bis 84 zum Zwecke einer Schreibverzögerung.

Diese bilden eine Durchlauf kette, innerhalb derer die Daten jeweils von einer auf die nächste Stufe durchgegeben werden können. Wenn Bits des Datenfeldes verschoben werden sollen, wird diese zusätzliche Verzögerung zum Teil ausgeschaltet, wobei das Wiedereinlesen in die Verzögerungsleitung 10 früher als normal erfolgt.

Zu jeder Schreibverzögerungsstufe gehören eine bistabile Schaltung wie z. B. 76 und eine Und-Schaltung 86, die ein 1-Bit, das gegebenenfalls von einer Oder-Schaltung 74 her einläuft, durchläßt, um damit die bistabile Schaltung 76 einzuschalten. Diese bistabile Schaltung 76 wird dagegen ausgeschaltet, wenn über die Leitung 92 positives Potential im Falle eines O-Bits einläuft.

Die beiden Leitungen 90 und 92 arbeiten immer invers. Die Leitung 90 führt z. B. ein positives Signal für ein 1-Bit zu, die Leitung 92 dabei ein negatives. So nimmt die bistabile Schaltung 76 den Ein-Zustand für ein 1-Bit an und den Aus-Zustand für ein O-Bit. Dies erfolgt fortlaufend in jedem der Takte Tl bis T 20, jeweils abhängig von den beiden inversen Ausgangsleitungen 90 und 92 der Oder-Schaltung 74.

Diese Oder-Schaltung 74 und auch einige andere Schaltungen sind an ihren Ein- oder/und Ausgängen zum Teil mit halben offenen Pfeilen gekennzeichnet.

309 547/330

9 10

Dies soll negative Signale kennzeichnen. Für die die Und-Schaltung 108 geführt, welche den Ubertra-

Oder-Schaltung 74 z. B. ergibt jeder negative Ein- gungszeitpunkt des Bits bestimmt, das während der

gangsimpuls einen Ausgangsimpuls; auf der Leitung vorangehenden Takte Tl bis Γ20 in der bistabilen

90 einen positiven und auf der Leitung 92 einen ne- Schaltung 82 gespeichert und darauf die bistabile

gativen. Wenn also kein Impuls auf die Oder-Schal- 5 Schaltung 84 gerückt wurde. Für Datenübertragun-

tung eingegeben wird, verbleibt die Leitung 90 nega- gen mit Bytes zu je sieben Bits oder zu je sechs Bits

tiv und die Leitung 92 positiv. in die oder aus der Verzögerungsleitung 10 ist es er-

AUe Bits, die zur dritten Viertelzeit 3/4 in die bi- forderlich, die Rückstellung der bistabilen Schaltung

stabile Schaltung 76 der ersten Schreibverzögerungs- 96, wie in F i g. 5 A gezeigt, in den Takten T19 oder

stufe als 1 oder 0 eingegeben worden sind, werden in ίο Τ 18 durchzuführen.

die bistabile Schaltung 78 der zweiten Schreibver- Jedesmal, wenn ein Bit oder kein Bit, d. h. eine bizögerungsstufe zur ersten Viertelzeit 1/4 des nach- näre 1 oder eine binäre 0, in die Verzögerungsleitung sten Taktes übertragen. Ebenso wird zur dritten 10 übertragen oder aus ihr herausgenommen wird, Viertelzeit 3/4 dieses nächsten Taktes die bistabile erfolgt über die Leitung 116 ein Signal, welches nun Schaltung 80 der dritten Schreibverzögerungsstufe 15 auch die Abänderung der im Bitstellungsmarkievon der zweiten her gesetzt. Dies geht so weiter bei rungsfeld vorhandenen Daten und, wenn erfordereinem Ein-Ausgang der bistabilen Stufe 80 über eine lieh, auch der Daten im Steuerungsfeld einleitet.
Und-Schaltung 94, welche durch ein logisches Die Bitstellungsmarkierungsdaten aus den bistabi-Nicht-Ausgangssignal von einer bistabilen Schaltung len Schaltungen 38, 40 und 42 gemäß F i g. 4 werden 96 geöffnet wird. Das bedeutet mit anderen Worten: 20 an die bistabilen Schaltungen 132, 134 und 136 geWenn die bistabile Schaltung 96 nicht eingeschaltet maß F i g. 5 C im Takt T12, durch die Leitung 138 ist, gibt sie an ihrem unteren Ausgang, der mit einem gesteuert, weitergegeben. Diese drei bistabilen Schaloffenen Halbpfeil gekennzeichnet ist, kein negatives tungen 132, 134 und 136 werden gegebenenfalls im Ausgangssignal ab; der untere Eingang der Und- nächsten Zyklus im Takt Γ11 rückgestellt. Die Aus-Schaltung 94 über die Leitung 98 ist somit für den 25 gänge dieser drei bistabilen Schaltungen sind auf eine Durchlauf der Daten von der dritten Schreibverzöge- Und-Schaltung 142 geführt, um gegebenenfalls den rungsstufe auf die vierte Schreibverzögerungsstufe Inhalt des Steuerungsfeldes abzuändern. Wenn ein mit der bistabilen Schaltung 82 freigegeben. Weiter Signal auf der Leitung 116 ansteht und wenn alle geht es dann über die fünfte Schreibverzögerungs- drei bistabilen Schaltungen 132, 134 und 136 eingestufe mit der bistabilen Schaltung 84 und von deren 30 schaltet sind, was einer binären 111, d.h. einer dezi-Ausgang auf eine Und-Schaltung 108, deren zweiter malen Sieben entspricht, sind alle vier Eingänge der Eingang wie die schon genannte Und-Schaltung 94 Und-Schaltung 142 erregt, und ein Signal wird darmit einem logischen Nicht-Signal der bistabilen aufhin auf die beiden obersten Eingänge der nachfol-Schaltung 96 geöffnet wird. Vom Ausgang der Und- genden Und-Schaltungen 144 und 146 gegeben. Bei Schaltung 108 geht es weiter über eine Oder-Schal- 35 7- oder 6-Bit-Bytes wird auf diese Eingänge der beitung 110 auf zwei Und-Schaltungen 112 und 114. den Und-Schaltungen 144 und 146 bereits ein Signal 112 steuert das Wiedereinschreiben eines 1-Bits und gegeben, wenn die drei bistabilen Schaltungen 132, 114 eines O-Bits in die Verzögerungsleitung 10. Eine 134 und 135 eine Stellung 110 = 6 oder 101 = 5 hader beiden Und-Schaltungen, 112 oder 114 wird da- ben. Die beiden Und-Schaltungen 144 und 146 geben bei jeweils über die Leitung 28 zur ersten Viertelzeit 40 dann die ihren ersten Eingängen zugeführten Signale 1/4 geöffnet. Eine Verschiebung ist notwendig, wenn in den Takten T 3 oder Tl entsprechend den in entsprechend F i g. 5 C über die Leitung 116 von F i g. 2 ganz unten angegebenen Schreibtakten weiter, einer Ein-/Ausgabeeinheit ein Signal »Aufruf zur Se- Der Takt T 3 entspricht der Einerstelle des Steuerien-Übertragung« gegeben wird, womit angezeigt ist, rungsfeldes, wohingegen T 2 mit dessen Zweierstelle daß eine Übertragung aus der Verzögerungsleitung 45 zusammenfällt. Eine Inversion des Inhalts der Zwei- • 10 heraus oder in dieselbe hinein ablaufen soll. Das erstelle wird dadurch erreicht, daß im Takt T 3 das gleiche Signal über die Leitung 116 ist ebenfalls in Ausgangssignal der Und-Schaltung 144 über die der F i g. 5 A auf die Und-Schaltung 120 geführt. Zur Oder-Schaltungen 148 und 150 und weiter über die dritten Viertelzeit 3/4 im Takt T 6 gelangt dieses Si- Leitung 66 gegeben wird. Die Leitung 66 führt über gnal durch die Und-Schaltung 120 hindurch und er- 50 einen Inverter 64 gemäß F i g. 5 A auf die Undreicht, als negativer Impuls, den oberen negativen Schaltung 62. Diese Und-Schaltung 62 empfängt auf Eingang der bistabilen Schaltung 96 »Schieben«. ihrem anderen Eingang dazu das Steuerungsfeldbit 2 Diese bistabile Schaltung 96 kennzeichnet, daß eine aus dem Hauptregister 12. Daraufhin wird die Zwei-Verschiebeoperation stattfinden soll. Der Ausgang erstelle entsprechend der Funktion des Inverters 64 der bistabilen Schaltung 96 bereitet eine Und-Schal- 55 zusammen mit der Und-Schaltung 62 umgekehrt, wie tung 122 vor, welche dann, wenn ein »Neues Bit« sie vorher war, eingestellt. Die Einerstelle wird, von aus einer Eingabeeinheit übertragen werden soll, ein- der Und-Schaltung 146 ausgehend, ebenso innerhalb geschaltet wird. Mit anderen Worten: Das Bit, das in des Taktes Γ 2 invertiert.

die-Verzögerungsleitung 10 hineinübertragen werden Die Schaltkreise zur Umwandlung der Bitstelsoll, wird von der Eingabeeinheit her auf einer Lei- 60 lungsmarkierungsdaten enthalten entsprechend tung, die mit »Neues Bit« bezeichnet ist, auf die F i g. 5 C drei Und-Schaltungen 155, 156 und 158, Und-Schaltung 122 gegeben. Das neue Bit wird dann die ebenfalls geöffnet werden, wenn auf der Leitung im Takt Tl zur ersten Viertelzeit 1/4 in die Ver- 116 ein Signal ansteht. In den Takten Tl, T20 und zögerungsleitung 10 eingegeben, nachdem das Aus- T19 (s. dazu F i g. 2, unterste Zeile) wird der Inhalt gangssignal der Und-Schaltung 128 (F i g. 5 A) die 65 der drei die Bitstellungsmarkierungsdaten speichernbistabile Schaltung 96 rückgestellt hat. Das Nicht- den bistabilen Schaltungen 38, 40 und 42 gemäß Ausgangssignal dieser bistabilen Schaltung 96 von F i g. 4 über die Und-Schaltungen 155, 156 und 158 ihrem unteren Ausgang über die Leitung 98 wird auf zur Und-Schaltung 62 (F i g. 5 A) durchgegeben und,

falls erforderlich, wenn die Leitung 116 ein Signal führt, abgeändert. Immer, wenn die Leitung 116 ein Signal führt, bewirkt die binäre Einerstelle der Bitstellungsmarkierung ein Ausgangssignal der Und-Schaltung 155 über die Oder-Schaltung 148 und die Oder-Schaltung 150 und sperrt damit den Inverter 64 (F i g. 5 A). Die Stellung der binären Zweierstelle wird im Takt T 20 (s. F i g. 2) abgeändert, wenn die bistabile Schaltung 42 eingeschaltet ist. Die binäre Viererstelle wird abgeändert, wenn die Zweier- und Einerstelle im Takt T19 eingeschaltet sind. Die Abänderung dieser drei Stellen wird über ein Signal über die Leitung 66, wie bereits für das Steuerungsfeld vorbeschrieben, durchgeführt. Die Betriebsweise der drei Stellen ist dabei so, daß immer die höchste Stelle zuerst geändert wird, darauf die mittlere und dann die niederste. Immer, wenn im neuen Einspeicherungstakt die eine bzw. die beiden niederen Stellen gerade umgekehrt stehen wie die betreffende Stelle selbst, wird diese umgedreht.

Die Schieberegistersteuerung 18 gemäß F i g. 7 umfaßt eine Anordnung von Und-Schaltungen 162 bis 174, die mit Ausgängen der bistabilen Schaltungen 132, 134 und 136 in F i g. 5 C verbunden sind, welche die laufenden Daten der Bitstellungsmarkierung enthalten.

Es sei an dieser Stelle noch einmal auf die F i g. 1 hingewiesen. Das Schieberegister 16 soll Daten von der Verzögerungsleitung 10 nur immer gleichzeitig mit dem Hauptregister 12 empfangen. Die entsprechende Verbindung von der Verzögerungsleitung 10 verläuft über die Leitung 36 gemäß F i g. 4. Die Daten werden auf eine Und-Schaltung 240 gemäß F i g. 6 geführt und immer dann durchgelassen, wenn eine Leitung 232 von der Schieberegistersteuerung, die noch zu beschreiben ist, ein Öffnungssignal auf diese Und-Schaltung 240 gibt. Eine Oder-Schaltung 243 und, je nachdem, ob es sich um eine binäre 1 oder 0 handelt, geben den über die Leitung 36 kommenden Signalzustand weiter, um damit die bistabile Schaltung 180 bei »1« ein- oder bei »0« auszuschalten.

Die entsprechenden »1 «-Daten werden zum Schieberegister weiter übertragen, wenn eine Und-Schaltung 184 durch ein Signal »Verschieben« auf Leitung 244 geöffnet wird. Das Ausgangssignal dieser Und-Schaltung 184 wird über eine Oder-Schaltung 186 und eine darauffolgende Und-Schaltung zum Einschalten einer bistabilen Schaltung 188 weitergegeben, wenn über eine Leitung 187 ein entsprechendes Signal »Eingeben 2« ansteht. Das Ausgangssignal der bistabilen Schaltung 188 wird daraufhin über die bistabilen Schaltungen 190, 191 usw. bis 200, 202 und über die Leitung 204 auf eine Und-Schaltung 206 in der Schreibsteuerung gemäß F i g. 5 A weitergegeben.

Daten aus der Verzögerungsleitung 10 heraus oder in die Verzögerungsleitung 10 hinein werden bei Zusammenarbeit mit dem Rechner in Bytes zu acht, sieben oder sechs Bits parallel übertragen. Diese Datenübertragung erfolgt in beiden Richtungen über das Schieberegister 16 gemäß F i g. 6. Obwohl in F i g. 6 zwar nur drei Stufen des Schieberegisters, die erste, zweite und letzte, dargestellt sind, enthält dieses insgesamt acht Stellen. Die bistabilen Schaltungen 188, 191 usw. bis 202 sind drei von acht bistabilen Schaltungen, die zur parallelen Datenübertragung zum Rechner dienen. Die Daten werden aus der Verzögerungsleitung 10 in das Schieberegister 16 eingeschoben, bis ein vollständiges Byte zu acht Bits in den bistabilen Schaltungen 188, 191 bis 202 steht. Entsprechende Steuerungsmaßnahmen, die noch zu erklären sind, werden wirksam, um die Verschiebungsoperation zu unterbrechen und damit die entsprechenden Daten zur Übertragung in den Rechner statisch festzuhalten. Bei Bytes von nur sieben oder sechs Bits läßt der Rechner die bistabilen Schaltungen 188 oder 188 und 191 einfach unberücksichtigt.
Daten aus dem Rechner werden in das Schieberegister 16 über Und-Schaltungen 185, 221 bis 223 in die bereits erklärten bistabilen Schaltungen 188 bis 202 eingegeben. Zu einem geeigneten Zeitpunkt werden dann die so zwischengespeicherten Daten in die in der Verzögerungsleitung 10 bereits umlaufenden

is Daten eingeblendet.

Die Steuerung des Schieberegisters 16 wird mit der Schieberegistersteuerung 18 gemäß F i g. 7 beschrieben.
Daten aus der Verzögerungsleitung 10 werden in das Hauptregister 12 gemäß F i g. 4 in einem als Beispiel betrachteten Zyklus einer Dateneinheit übertragen und in die Verzögerungsleitung 10 im nachfolgenden Zyklus wieder eingeschrieben.
Bei der Benutzung des Schieberegisters 16 zur Eingabe und Ausgabe von Daten werden sich abwechselnde Zyklen so benutzt, daß Daten in ungeradzahligen Zyklen aus der Verzögerungsleitung 10 in das Schieberegister 16 eingelesen und in geradzahligen Zyklen aus dem Schieberegister 16 zur Eingabe in die Verzögerungsleitung 10 eingeschrieben werden.

Gemäß F i g. 7 wird die entsprechende Taktgabe wie folgt bewirkt: Für das Auslesen von Daten aus der Datenumlaufschleife in bitparallelen Bytes ist es erforderlich, die Schieberegistereinstellung festzuhalten, wenn das erste Bit eines betroffenen Bytes in der bistabilen Schaltung 202 gemäß F i g. 6 angekommen ist. Zur weiteren Erläuterung sei ein Beispiel angenommen. Gemäß F i g. 2 möge das betrachtete erste Bit in Stelle 9 des Datenfeldes stehen. Im Takt T19 ist dieses Bit und die nachfolgenden sieben Bits eingelaufen. Die Übertragungstakte eines Bytes in Stellen 15-8, 14-7,13-6... 8-1 sind T13 bis T 20.
Wenn Daten in die Verzögerungsleitung 10 einge-

♦5 geben werden sollen, gibt der im Bitstellungsmarkierungsfeld gespeicherte Wert die Bitstelle an, die dem letzten Bit noch nicht übertragener Daten benachbart ist. Aus F i g. 2 ist für das betrachtete Beispiel zu erkennen, daß in den Takten Γ 4 bis Γ11 das Einlesen von Daten aus dem Schieberegister 16 in die Schreibsteuerung 14 erfolgt, die sich unmittelbar an Daten in den Stellen 15, 14, 13... 9 anschließen. Diese Takte sind in F i g. 7 unter dem Wort »Übertragung« dargestellt.

Wie bereits berührt, sind die Ausgänge der bistabilen Schaltungen 132, 134 und 136, welche die Bitstellungsmarkierungsdaten enthalten, mit den Und-Schaltungen 162 bis 174 verbunden, deren Ausgänge alle mittels einer Oder-Schaltung 176 zusammengefaßt und auf eine Und-Schaltung 252 weitergegeben werden. Diese Und-Schaltungen 162 bis 174 analysieren das Auftreten bestimmter Bitstellungsmarkierungen in bestimmten Takten, um daraus die Rückstellung einer bistabilen Schaltung 230 (F i g. 7) ab-

zuleiten. Die Rückstellung dieser bistabilen Schaltung 230 bewirkt durch Sperrung der UND-Schaltung 240 das Anhalten der Daten, die gerade von der Verzögerungsleitung 10 in das Schieberegister 16 laufen.

Damit Daten aus der Datenumlaufschleife in das Schieberegister 16 in ungeradzahligen Zyklen aufgenommen werden können, wird eine Und-Schaltung 231 im Takt T 5 jedes ungeradzahligen Zyklus geöffnet, um die bistabile Schaltung 230 einzuschalten, welche ihrerseits ein Signal »Nicht Anhalten« über die Leitung 232 auf das Schieberegister 16 abgibt. Damit können Daten zum Schieberegister 16 die Und-Schaltung 240 gemäß F i g. 6 durchlaufen.

Gemäß F i g. 7 ist der negative Ausgang der bistabilen Schaltung 230 auf eine negative Oder-Schaltung 234 geführt, um mit deren Hilfe eine Und-Schaltung 236 zur dritten Viertelzeit 3/4 einzuschalten und gleichzeitig über eine Und-Schaltung 237 eine bistabile Schaltung 242 einzuschalten. Zur folgenden ersten Viertelzeit 1/4 wird das so gebildete Signal »Verschieben« über eine Und-Schaltung 246 durchgegeben und erzeugt damit ein Signal »Eingeben 2« über Leitung 187.

Die Funktion eines Signals »Eingeben 1« auf Leitung 182 bewirkt die Übertragung von Daten in die Stufe 0 der Verzögerungsleitung und aus den bistabilen Schaltungen 188, 191 usw. in die bistabilen Schaltungen 190 bis 200 zur dritten Viertelzeit 3/4 Die Aufgabe der Leitung »Verschieben« 224 ist es, Wege von den bistabilen Schaltungen 180 bis 200 (acht an der Zahl) zu den bistabilen Schaltungen 188 bis 202 zu öffnen. Die Aufgabe der Leitung »Eingeben 2« 187 ist es, die Übertragung von der bistabilen Schaltung 180 nach 188, 190 nach 191 usw. bis 200 nach 202 zur folgenden ersten Viertelzeit 1/4 zu takten.

Wenn Daten aus der Verzögerungsleitung 10 in das Schieberegister 16 aufgenommen werden, öffnen die im Bitstellungsmarkierungsfeld vorhandenen Daten gegebenenfalls eine der Und-Schaltungen 162 bis 174 gemäß F i g. 7. Damit wird die bistabile Schaltung 230 zurückgestellt und die Leitung »Nicht Anhalten« 232 ausgeschaltet, also negativ. Somit werden die bis dahin aufgenommenen Daten im Schieberegister 16 festgehalten und entsprechende Ausgangssignale über die Leitungen 214, 216... 204 zum Rechner parallel verfügbar.

Zur Aufnahme von Daten vom Rechner her kündigt ein Signal auf der Leitung 266 (F i g. 7) an, daß zu übertragende Daten anstehen. Das Signal »Eingeben 2« auf Leitung 187 erfolgt darauf zur nächsten dritten Viertelzeit 3/4. Das Signal »Daten vom Rechner« über die Leitung 266 wird gemäß F i g. 6 auch zum Schieberegister 16 gegeben, um dort die Und-Schaltungen 185, 221 bis 223 zu öffnen, womit der parallele Datenempfang über die Leitungen 218, 220 und 222 ermöglicht wird und dann die Daten auf die bistabilen Schaltungen 188 bis 202 durchlaufen.

Die Eingabe dieser Daten in die Verzögerungsleitung 16 wird im nächsten geradzahligen Zyklus bewerkstelligt. In diesem gibt die Und-Schaltung 260 (F i g. 7) einen negativen Impuls auf die Einseite der bistabilen Schaltung 269 und den Inverter 263 mit einem ebenfalls negativen Eingang, welcher seinerseits ein Signal »Letztes Bit Einsetzen« über die Leitung 268 abgibt, um mit dessen Hilfe die bistabile Schaltung 180 einzuschalten. Das »Letzte Bit« ist

ίο das Schlußbit, das zusätzlich ins Schieberegister 16 eingesetzt wird und so weit hindurchgeschoben wird, bis es in der bistabilen Schaltung 202 gemäß F i g. 6 angekommen ist. Das Vorhandensein des »Letzten Bits«, dargestellt durch eine binäre »1« in irgendeiner Stufe (außer den beiden bistabilen Schaltungen 200 und 202 der letzten Stufe) hindert eine Und-Schaltung 277 (F i g. 7), die bistabile Schaltung 269 zu früh zu löschen. Die Eingangsleitungen der Und-Schaltung 277 sind nicht an den Ausgängen der bi-

ao stabilen Schaltungen des Schieberegisters 16 einzeln dargestellt. Sie sind logisch so von den Schieberegisterausgängen nach den Eingängen der Und-Schaltung 277 geführt, daß die bistabile Schaltung 269 dann, aber erst dann zurückgestellt wird, wenn nur noch in der allerletzten Stufe des Schieberegisters 16 eine »1«, das »Letzte Bit«, enthalten ist. Dem Schieberegister 16 inzwischen die Datenübertragung in die Verzögerungsleitung 10 mit Hilfe der Schreibsteuerung 14 zu ermöglichen, wird durch das bereits genannte Einschalten der bistabilen Schaltung 269 im betrachteten geradzahligen Zyklus erreicht. Gleichzeitig wird der Oder-Schaltung 234 (F i g. 7) ein negatives Signal zugeführt. Ein Ausgangssignal der Oder-Schaltung 176 gibt wiederum das taktzeitgerechte Signal zum Beginn der seriellen Weiterübertragung. Die Ausgangsleitung 204 des Schieberegisters 16 ist mit der Und-Schaltung 206 in F i g. 5 A verbunden. Der Ausgang dieser Und-Schaltung 206 gelangt über die Oder-Schaltung 74 auf die Stufen 1 bis 5 der Schreibverzögerung und die einschreibenden Und-Schaltungen 112,114 gemäß F i g. 5 B.

F i g. 3 stellt den Zeitgeber für die vorliegende Erfindung dar. Ein Oszillator 301 gibt seine Ausgangssignale auf einen Zähler 303, welcher jeden vierten Zählimpuls auf eine Ringschaltung 305 gelangen läßt und andererseits die ersten und dritten Viertelzeiten 1/4 und 3/4 formiert. Die Ringschaltung 305 wird kontinuierlich angetrieben, bis im abgezählten Takt T 20 ein Impuls auf die bistabile Schaltung 307 gegeben wird, welche damit von Zyklus zu Zyklus abwechselnd ein- und ausgeht, um geradzahlige und ungeradzahlige Zyklen zu unterscheiden. Auf jeden Takt Γ 20 folgt im Anschluß wieder ein Takt Tl.

Hierzu 3 Blatt Zeichnungen

Claims (13)

Patentansprüche:

1. Speicheranordnung für binäre Daten unter Verwendung einer geschlossenen Datenumlaufschleife, in die mehrere Einzeldaten umfassende Dateneinheiten eingegeben, zum fortgesetzten Umlauf gebracht und zur weiteren, zeitlich versetzten Verwendung wieder herausgegriffen werden können, mit einem Zeitgeber zur Erzeugung von Taktsignalen zur Kennzeichnung aufeinanderfolgender Zeitpunkte des Datenumlaufrhythmus, gekennzeichnet durch ein einziges, homogenes Umlaufspeichermedium (Verzögerungsleitung 10) mit nur einer einzigen Trennstelle, über die sämtliche Datenein- und -ausgaben in und aus der Speicheranordnung in serieller oder paralleler Form (bit- oder byteweise) erfolgen können und an der innerhalb der umlaufenden Dateneinheiten (Bytes, Wörter, Blöcke) die wahlweise Abänderung einzelner oder mehrerer Einzeldaten (Bits, Zeichenschritte) durchführbar ist.

2. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine Einrichtung zur wahlweisen Stellenversetzung (erste bis fünfte Schreibverzögerung gemäß F i g. 5 B) innerhalb der Datenumlaufschleife vorgesehen ist, mit deren Hilfe die Einzeldaten von Dateneinheiten, die jeweils bestimmten, durch die Zeitgeber-Taktsignale (Tl bis Γ20) gekennzeichneten Datenstellen entsprechen, in andere Datenstellen versetzt werden können.

3. Speicheranordnung nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß mit jeder Dateneinheit je ein Bitstellungsmarkierungsfeld (4,2,1 gemäß F i g. 2) umläuft, durch welches die Stellung der zugehörigen Dateneinheit in bezug auf die Gesamtheit der umlaufenden Daten gekennzeichnet wird.

4. Speicheranordnung nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß mit jeder Dateneinheit je ein Steuerungsfeld (2,1 gemäß F i g. 2) umläuft, durch welches gekennzeichnet wird, daß die betreffende Dateneinheit zur Parallelübertragung im Bezugsabschnitt (214, 216 ... 204) ansteht und daß dieses Steuerungsfeld (2,1- gemäß F i g. 2) gegebenenfalls nach Durchführung der Parallelübertragung in seine Normalstellung zurückgestellt wird.

5. Speicheranordnung nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß ein Schieberegister (16) vorhanden ist, welches unter Kontrolle einer Schieberegistersteuerung (18) wählbar Daten aus der Datenumlaufschleife aufnehmen und durch seine einzelnen Stellen schrittweise vorschieben kann, und daß eine ebenfalls wählbare Verbindung (Schreibsteuerung 14) vom Ausgang des Schieberegisters (16) zur Eingabe der registrierten Werte in die Datenumlaufschleife vorgesehen ist.

6. Speicheranordnung nach Anspruch 5, dadurch gekennzeichnet, daß innerhalb der Schieberegistersteuerung (18) eine Erkennungsschaltungsanordnung (162, 164 bis 174; 230) vorgesehen ist, welche in taktzeitmäßiger Abhängigkeit vom Bitstellungsmarkierungsfeld (4,2,1 in Fig. 2) einerseits die Verschiebefunktion des Schieberegisters (16) beenden und damit die gerade im Schieberegister (16) eingespeicherte Dateneinheit statisch für eine Parallelausgabe zur Verfügung halten kann und andererseits anlaufende Verschiebungsoperationen in taktzeitmäßiger Abhängigkeit vom Bitstellungsmarkierungsfeld (4,2,1 in Fig. 2) dahingehend überwacht, daß eine parallel eingespeicherte Dateneinheit stellungsgerecht in die taktzeitzugeordneten Datenstellen der Umlaufschleife eingeschoben werden kann.

7. Speicheranordnung nach einem der Ansprüche 2 bis 6 mit einer Schreibsteuerung (14) für die Eingabe von Daten in die dynamische Speichereinrichtung (10) innerhalb der Datenumlaufschleife, dadurch gekennzeichnet, daß diese Schreibsteuerung (14) Verzögerungsstellen (erste bis fünfte Schreibverzögerung) enthält, die ihrerseits bei normalem, nichtstellenversetzendem Betrieb einen Teil des Umlaufweges bilden, die aber zum Zwecke der Stellenversetzung in ihrer wirksamen Folge und/oder Zahl wahlweise steuerbar sind.

8. Speicheranordnung nach Anspruch 7, gekennzeichnet durch eine Erkennungsschaltungsanordnung (120, 128; 96; 122, 94, 108) zur Erkennung von Steuersignalen zur Auswahl der wirksamen Folge und/oder Zahl von Verzögerungsstellen (erste bis fünfte oder erste bis dritte Schreibverzögerung).

9. Speicheranordnung nach einem der Ansprüche 3 bis 8, gekennzeichnet durch eine Erkennungsschaltungsanordnung (162, 164, 174, 176; 231, 252, 230; 271, 274; 272, 276, 260; 277, 269) zur laufenden Analyse des Bitstellungsmarkierungsfeldes (4,2,1 gemäß F i g. 2) und zum Aufruf und zur Beendigung einer seriellen Datenübertragung.

10. Speicheranordnung nach einem der Ansprüche 3 bis 9, dadurch gekennzeichnet, daß eine Schaltungsanordnung (F i g. 5 C) zur Abänderung des Bitstellungsmarkierungsfeldes (4,2,1 gemäß F i g. 2) vorgesehen ist, welche abgeänderte, neue Bitstellungsmarkierungsfeldwerte zur Einblendung in den laufenden Datenstrom zur Verfügung stellt.

11. Speicheranordnung nach einem der Ansprüche 5 bis 10, dadurch gekennzeichnet, daß im Schieberegister (16) eine Anordnung von Und-Schaltungen (185, 221, 223) zur parallelen Dateneingabe von außen in die Datenumlaufschleife vorgesehen ist und daß diese Und-Schaltungen (185, 221, 223) unter Steuerung von Signalen stehen, welche einerseits eine Parallelübertragung von außen ermöglichen und andererseits die zwischengespeicherten Daten als abgeschlossene Dateneinheiten in die Datenumlaufschleife seriell einzuschieben gestatten.

12. Speicheranordnung nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß die in der Datenumlaufschleife zirkulierenden Dateneinheiten außer auf den Eingang des Schieberegisters (16) auch auf den Eingang eines Hauptregisters (12) geführt werden, dessen Datenausgang mit einem Eingang der Schreibsteuerung (14) verbunden ist, so daß, wenn zwischenzeitlich keine Funktion des Schieberegisters (16) zur seriellen oder parallelen Ein- oder Ausgabe

von Daten durchgeführt wird, die umlaufenden Daten direkt vom Hauptregister (12) über die Schreibsteuerung (14) in die dynamische Speichereinrichtung (10) wieder eingegeben werden können.

13. Speicheranordnung nach einem der vorgenannten Ansprüche, gekennzeichnet durch eine Erkennungsschaltungsanordnung (155, 156, 158; 142, 144, 146) für ein Aufrufsignal zur seriellen Datenübertragung zwischen der Speicheranordnung und mindestens einem angeschlossenen Ein-/Ausgabegerät und gegebenenfalls eine gleichzeitige Änderung des Bitstellungsmarkierungsfeldes und/oder des Steuerungsfeldes.