DE1449581B2 - Vorrichtung zum auslesen eines rechenmaschinen grosspeichers - Google Patents

Vorrichtung zum auslesen eines rechenmaschinen grosspeichers

Info

Publication number
DE1449581B2
DE1449581B2 DE19631449581 DE1449581A DE1449581B2 DE 1449581 B2 DE1449581 B2 DE 1449581B2 DE 19631449581 DE19631449581 DE 19631449581 DE 1449581 A DE1449581 A DE 1449581A DE 1449581 B2 DE1449581 B2 DE 1449581B2
Authority
DE
Germany
Prior art keywords
memory
partial
register
address
memories
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19631449581
Other languages
English (en)
Other versions
DE1449581A1 (de
Inventor
Heinz 7750 Konstanz Voigt
Original Assignee
Telefunken Patentverwertungsgesell schaft mbH, 7900 Ulm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungsgesell schaft mbH, 7900 Ulm filed Critical Telefunken Patentverwertungsgesell schaft mbH, 7900 Ulm
Publication of DE1449581A1 publication Critical patent/DE1449581A1/de
Publication of DE1449581B2 publication Critical patent/DE1449581B2/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Complex Calculations (AREA)
  • Cash Registers Or Receiving Machines (AREA)
  • Storage Device Security (AREA)

Description

ϊ 51
i 449 581
3 4
man einen Speicher großer SpeWierkapazitllt in deutig beschreibt, Ein Speicherregisttr 4 dient als einem Teiladressenregister zur Übernahme des Puffer zwischen dem Speicherblock und den an den zweiten Teils der Adresse aus dem Adressenregister Speicher angeschlossenen Geräten. Es vermag genau eis auch einem Pufferregister zur vorübergehenden ein Informationswort zu speichern,
Aufnahme des Inhalts einer ausgelesenen Speicher- 5 Da, wie bereits dargelegt, das der Erfindung zelle, bei der die Ablesung jeder Speicherzelle in meh- zugrunde liegende Problem nur beim Ausleser, von reren Stufen durch voneinander unabhängige Steuer- Informationen aus dem Speicher auftritt, wird im signale gesteuert wird, von denen ein erstes die Adres- folgenden die Darstellung dadurch vereinfacht, daß seneinstellung am Teilspeicher und ein zweites die die Informationsrichtung des Einsen reibens in den Übernahme der ausgelesenen Information in das ge- ίο Speicher weggelassen wird. Das soll jedoch nicht meinsame Speicherregister bewirkt. Die Erfindung bedeuten, daß das erfindungsgemäße System zum besteht darin, da3 UND-Glieder vorgesehen sind, die Auslesen des Speichers nicht mit einem System zum in Abhängigkeit von dem den niedrigstwertigen Teil Einschreiben kombiniert werden könnte,
der Adressen enthaltenden ersten Teil des Speicher- Jedem Teilspeicher, wie. er in Fig. I dargestellt adressenregisters die Wege für das erste und das 15 ist, sind in Anwendung der Erfindung drei bistabile zweite Steuersignal zu dem ausgewählten Teilspeicher Registerelemente 5 bis 7 zugeordnet. Ein erstes dieser Cffnen, und daß für jeden Teilspeicher Schaltmittel R.egisterlemente 5 kennzeichnet den Belegtzustand vorgesehen sind, die in Abhängigkeit vom Auftreten des Teilspeichers. Es v. <d duich ein erstes Steuerdes ersten Steuersignals das Auslesen des Inhalts der signal eingeschaltet, das der·. Teilspeicher über einen eingestellten Speicherzelle in das Pufferregister be- 20 Steuereingang 8 zugeführt wird, und es wird erst wirken, sowie weitere Schaltmittel, die in Abhängig- wieder gelöscht, wenn durch das zveite Steuersignal, lceit vom Auftreten des zweiten Steuersignals nach das einem Eingang 9 zugeführt wird, der Speicher Beendigung des Auslesens in das Pufferregister die für neue Steuersignale freigegeben wird. Der EinÜbertragung seines Inhalts in das gemeinsame gang 8 wirkt auf ein UND-Glied 10, das nur geöffnet Speicherregister bewirken. 25 wird, wenn der Teilspeicher während des Auftretens Ein wesentlicher Unterschied der Erfindung gegen- eines ersten Steuersignals nicht belegt ist. Über den über der bekannten Anordnung besteht somit in der Ausgang dieses UND-Glieds wird dann das Zuordnung der Speicheradressen zu den einzelnen Registerelement S eingeschaltet, und gleichzeitig wird Speicherzellen und der dadurch bewirkten Be- diese Tatsache über einen Ausgang 11 an das Kchleunigung der Speicherabfrage durch die Möglich- 30 Rechenwerk zurückgemeldet, das das erste Steuerkeit einer Überlappung von aufeinanderfolgenden signal ausgesandt hat. Auf diese Weise wird eine Speicherzyklen. Bei der bekannten Anordnung sind Doppelbelegung vermieder..
die den aufeinanderfolgenden Adressen zugeord- Das Ausgangssignal des UND-Glieds 10 leitet den neten Speicherzellen im gleichen Teilspeicher ange- Ablauf des ersten Schrittes ein, indem es den Teilordnet. Bei der Erfindung sind aufeinanderfolgende 35 speicher belegt, die Adresse über tla Vielfach-UND-Adrersen immer in verschiedenen Teilspeichern zu Glied 12 von einem Adresseneingang 13 in paralleler finden, z. B. bei zwei Teilspeichern die Adressen 0, 2, Form in das Adressen register 2 überträgt und über 4,6, 8 ... in einem ersten Teilspeicher und die ein weiteres UND-Glied 14 ein monostabiles Flip-Adressen 1,3,5,7,9... in einem zweiten Teil- Flop 15 zum Kippen bringt, das den Speicherzyklus speicher. Dadurch wird bewirkt, daß bei linearen 40 synchronisiert (über Leitung 16). Das UND-Glied 10 Programmen, wo aufeinanderfolgende Speicher- braucht nur während eines kurzen Augenblicks erregt adnssen verarbeitet werden, der Rechner nicht zu sein, so daß auch der Eingang 8 nur kurzzeitig jedesmal bis zum Abschluß eines Speicherzyklus zu angesteuert zu werden braucht. Das Rechenwerk, das warten braucht, bis der nächste eingeleitet wird, dem Eingang 8 das Steuersignal angeboten hat. kann sondern daß der nächste Zyklus schon eingeleitet 45 also sofort wieder andere Schaltzustände einnehmen, werden kann, bevor der vorhergehende abge- so daß beispielsweise einem anderen Teilspeicher schlossen ist. im nächsten Augenblick ebenfalls ein erstes Steuer-Im folgenden wird ein Ausführungsbeispiel der signal und e<ne zugehörige Adresse angeboten wird. Erfindung an Hand der Fig. 1 und 2 näher erläutsrt, Die Verbindung zwischen dem Rechenwerk und dem von denen 50 Teilspeicher bleibt also gemäß der Erfindung nicht Fig. 1 einen Teilspeicher einschließlich der dazu- während des ganzen Speicherzyklusbestehen,sondern gehörigen Abfeuereinrichtung und bricht sofort nach dem ersten Steuersignal wieder ab F i g. 2 die Zusammenschaltung zweier Teil- und wird gemäß der Erfindung nur durch eine neuerspeicher zu einem Großspeicher enthält. liehe A '.Uivität des Rechenwerks durch Aussenden Als wesentliches Element enthält jeder Teil- 55 emes zweiten Steuersignals über den Eingang 9 wieder speicher gemäß F i g. 1 einen Speicherblock 1, der hergestellt.
beispielsweise aus einer Anzahl von magnetische Es wird nun der Fall angenommen, daß das zweite Speicherkerne enthaltenden Speichermatrizen besteht. Steuersignal erst nach Abschluß des selbsttätig ab-Die Speicherkerne sind im allgemeinen zu Gruppen laufenden und nur durch das monostabile Flip-Flop zusammengefaßt, die je ein Informationswort zu 60 15 überwachten Speicherzyklus eintrifft. Das zweite speichern vermögen und je eine Zelle des Speichers Steuersignal wird vom Eingang 9 unmittelbar auf das bilden, die nur im ganzen aufgerufen und durch eine bistabile Registerelement 6 derart gegeben, daß das Adresse bestimmt werden kann. Element eingeschaltet wird und damit ein Vielfach-Weiter ist ein Adressenregister 2 vorgesehen, das UND-Glied 17 öffnet, über dessen Ausgang 32 die üblicherweise aus binären Registerelementen zu- 65 im Speicherregister 4 bereitgestellte Information in sammengesetzt ist und eine Adresse aufzunehmen paralleler Form an das Rechenwerk übergeben wird, vermag, die in einer Entschlüsselungseinrichtung 3 Zugleich erregt dieses Element 6 ein weiteres UND-entschliisselt wird und eine Zelle des Speichers ein- GUeI 18, dessen Ausgangsimpuls die Register-
is 5
581
5 6
elementeS bis 7 löscht, so daß der Teilspeicher für Ausgänge 11 der Teilspeicher gemäß Fig. 1 die Aufnahme eines neuen ersten Steuersignals wieder zusammenfaßt, während ein Ausgang 28 alle Ausbereit ist. Das dritte Registerelement 7 wird von dem gänge 20 gemäß F i g. 1 zusammenfaßt,
monostabilen Flip-Flop IS im Augenblick des Bei nur zwei Teilspeichern besitzt das Adressen-Kippens eingeschaltet, und es verhindert eine zwei- 5 register des Großspeichers nur ein bistabiles Element malige Ansteuerung des monostabilen Flip-Flops zur Unterscheidung der Teilspeicher, während alle innerhalb eines Speicherzyklus, indem es das UND- weiteren Adressenelemente die Bestimmung einer Glied 14 nach dem ersten Kippen bis zum Ende der Zelle innerhalb der Teilspeicher festlegt. Das eine Belegung sperrt. Element 29 ist getrennt von der übrigen Adresse
Da das zweite Steuersignal zu beliebigen Zeit- io dargestellt, die in dem Adressenregister 30 vorliegt, punkten auf das erste Steuersignal folgen kann, kann Dieses Element 29 speichert vorzugsweise die auch der Fall eintreten, daß das zweite Steuersignal niedrigstwertige Adressenstelle, so daß durch Zählen bereits während des Speicherzyklus auftritt, d. h. ehe entstandene Adressenfolgen sich gleichmäßig abdie Information im Speicherregister 4 zur Verfügung wechselnd auf die beiden Teilspeicher beziehen, steht. Auch in diesem Fall wird das Registerelement 6 15 Durch diese Maßnahme wird der Simultanbetrieb bei eingeschaltet, es speichert jedoch lediglich ohne den häufig auftretenden unmittelbaren Adressenweitere unmittelbare Wirkung den Ausgabewunsch folgen am besten gewährleistet,
des Rechenwerks, solange der Speicherzyklus noch In der beschriebenen Zusammenschaltung gemäß nicht abgeschlossen ist. Erst wenn dies der Fall ist, der Erfindung wird ein vorteilhafter Betrieb des wird das UND-Glied 17 über eine vom monostabilen ao Großspeichers ermöglicht. Ein erster Schritt wird Flip-Flop IS kommende Leitung 19 freigegeben, und durch die Vorgabe einer Adresse im Adressendie Information wird übertragen. Gleichzeitig werden register 29 und 30 und durch ein erstes Steuersignal die Registerelemente gelöscht. über der Eingang 25 eingeleitet. Dieses Steuersignal
Über einen weiteren Ausgang 20 meldet der Teil- gelangt nur an den Teilspeicher, der durch den Inhalt speicher dem das zweite Steuersignal aussendenden 25 des Elenrents 29 bestimmt ist. Über den Steuer-Rechenwerk, ob und wann der zweite Schritt, d. h. ausgang 27 wird sofort die erfolgte oder nicht erfolgte die Übergabe der Informationen an das Rechenwerk Belegung zurückgemeldet. Daraufhin kann das Adresstattfindet. Dieser Ausgang 20 ist unmittelbar mit senregister 29 und 30 sogleich umgestellt werden, um dem Ausgang des UND-Glieds 18 verbunden, durch ein weiteres erstes oder ein zweites Steuersignal an den der Teilspeicher freigegeben wird. 30 einen der anderen Teilspeicher zu senden.
Der an Hand von F i g. 1 erläuterte Teilspeicher Benötigt das Rechenwerk die angeforderten Daten läßt eine Kombination mit beliebig vielen Teil- schnellstmöglich, so gibt es sofort nach dem ersten speichern, die gemeinsam einen großen Speicher Steuersignal über die Leitung 26 ein zweites Steuerbilden, zu. F i g. 2 zeigt die Zusammenschaltung signal ab, ehe das Adressenelement 29 seinen zweier Teilspeicher. In der Praxis wird die Zahl der 35 Zustand gewechselt hat. Es empfiehlt sich jedoch, zusammengeschalteten Teilspeicher jedoch wesentlich das erste Steuersignal möglichst früh zu geben, da größer sein. Die Zusammenschaltung der Teil- dann die Wartezeit bis zum Ende des Speicherzyklus speicher erfolgt, indem die Informations- und entfällt, wenn schließlich das zweite Steuersignal Adressenleitungen sowie die Rückmeldeleitungen gegeben wird. Zusammen mit dem zweiten Steuer-Ausgänge 11, 13, 20 und 32) je miteinander verbun- 40 signal muß dann nochmals kurzzeitig das Adressenden werden. Die Eingänge 8 und 9 der einzelnen element 29 eingestellt werden, damit das zweite Teilspeicher, über die die Steuersignale zugeführt Steuersignal den gewünschten Teilspeicher erreicht, werden, werden über UND-Glieder 21 bis 24 derart Mit der Rückmeldung über den gemeinsamen Auszusammengeführt, daß jeweils die Eingänge 8 bzw. 9 gang 28 schließlich steht die angeforderte Information eines Teilspeichers mit den Quellen der ersten und 45 in dem gemeinsamen Speicherregister 31 des Großzweiten Steuersignale des Rechenwerks verbunden speichere zur Verfügung.
sind. Die Quelle der ersten Steuersignale liegt an Die Zahl der so zusammenschaltbaren Teilspeicher
einem Eingang 25 an, der auf die UND-Glieder 21 läßt sich beliebig erhöhen. Die für die Parallelüber-
und 23 führt, während die Quelle der zweiten Steuer- tragung der Adresse und der Information erforder-
signale über einen Eingang 26 mit den UND-Gliedern 50 liehen Vielfachleitungen können auch vereinfacht
22 und 24 verbunden ist. Die Rückmeldung über werden, wenn Adresse und Information in Serie über-
die Belegung erfolgt über einen Ausgang 27, der alle tragen werden.
Hierzu 1 Blatt Zeichnungen

Claims (3)

1 2 Teilspeicher unterteilt und jeden der Teüspeicher mit Patentansprüche; einer eigenen Ansteuereinrichtung, d.h. mit einem Speicheradreßregister, einem Speicherregister zur
1. Vorrichtung zum Auslesen eines aus Pufferung der einzuschreibenden oder auszulesenden mehreren Teilspeichern bestehenden Rechen- 5 Information sowie mit den erforderlichen die maschinen-Großspeicbers mit einem für alle Speicheradresse entschlüsselnden und den Speicher-Teilspeicher gemeinsamen Speicherregister und zyklus steuernden elektronischen Schaltwtteln ausiinem für alle Teüspeicher gemeinsamen, zwei- rüstet,
teiligen Adressenregister, dessen erster Teil die Mit dieser an sich technologisch bedingten Auswahl des Teilspeichers bestimmt und dessen io Struktur ergibt sich darüber hinaus eine Möglichkeit, zweiter Teil den Speicherplatz innerhalb eines die einzelnen Teüspeicher durch gegenseitige zeit-Teilspcichers bestimmt, und für jeden Teil- liehe Verschachtelung der Speicherzyklen weitgehend speicher gesondert sowohl mit einem Teil- simultan zu betreiben. Dadurch kann die Zeit für die pdressenregister zur Übernahme des zweiten Entnahme von Informationen aus η Teilspeichern Teils der Adresse aus dem Adressenregister als 15 wesentlich unter die η-fache Dauer eines Speicherguch einem Pufferregister zur vorübergehenden zyklus gedruckt werden. Besonders beim Einschreiben Aufnahme des Inhalts einer ausgelesenen von Informationen in die Teilspeicher kann diese SpeicherzeUt.-, bei der die Ablesung jeder Speicher- Möglichkeit ohne allzu großen Aufwand realisiert lelle in mehreren Stufen durch voneinander unab- werden, da hierbei nicht der für die Zeitbilanz hängige Steuersignale gesteuert wird, von denen 20 wesentliche Ablauf des Speicherzyklus abgewartet ein erstes die Adresseneinstellung am Teilspeicher werden muß. Nach der Übergabe der Adresse und und ein zweites die Übernahme der ausgelesenen der einzuschreibenden Information an den Teil-Information in das gemeinsame Speicherregister speicher kann die Steuerung des Gesamtspeichers bewirkt, dadurch gekennzeichnet, daß bereits wieder an» 'ere Teüspeicher ansteuern.
UND-Glieder (21,22 bzw. 23,24) vorgesehen 35 Dagegen muß beim Auslesen von Informationen find, die in Abhängigkeit von dem den niedrigst- aus einem Teüspeicher nach der Adressenübergabe wertigen Teil der Adresse enthaltenden ersten ein voller Speicherzyklus abgewartet werden, ehe die Teil (29) des Speicheradressenregisters die Wege Information zur Verfugung steht. Die Steuerung des (8 bzw. 9) für das erste ucH das zweite Steuer- Gesarntspeichers muß also entweder untätig warten, signal zu dem ausgewählten Teüspeicher öffnen, 30 oder sie muß so universell ausgestaltet sein, daß sie und daß für jeden Teibpeic' er Schaltmittel (5, inzwischen andere Teüspeicher auswählen kann, ohne 15) vorgesehen sind, die in Abhängigkeit vom die Zuordnung zwischen der ursprünglichen AnAuftreten des ersten Steuersignals das Auslesen steuerung eines Teilspeichers und der im Speicherdes Inhalts der eingestellten Speicherzelle in das register nach Abschluß des Speicherzyklus verfüg-Pufferregister (4) bewirken, sowie weitere Schalt- 35 baren Information zu verlieren. Beispielsweise kann mittel (6, 7), die in Abhängigkeit vom Auftreten diese Zuordnung durch Vervielfachung der vom des zweiten Steuersignals nach Beendigung des Großspeicher zur Rechenmaschine führenden Auslesens in das Pufferregister die Übertragung Informationskanäle gesichert werden,
seines Inhalts in das gemeinsame Speicherregister Es ist auch bereits ein aus mehreren Teilspeichern bewirken. 40 bestehender Großspeicher bekannt, der ein für alle
2. Vorrichtung nach Anspruch 1, dadurch gc- Teüspeicher gemeinsames Speicherregister und ein kennzeichnet, daß für jeden Teüspeicher ein für alle Teüspeicher gemeinsames Adressenregister Registerelement vorgesehen ist, das das zweite aufweist. Der Inhalt des Adressenregisters bestimmt Steuersignal registriert und seine Wirkung ver- sowohl die Auswahl der Teüspeicher als auch den zögert, wenn es vor Abschluß des durch einen 45 Speicherplatz innerhalb des Teilspeichers. Jeder Teilvorangegangenen ersten Schritt angeregten speicher besitzt gesondert ein Teilspeicheradressen-Speicherzyklus eintrifft. register, welches zur Aufnahme der niedrigerwertigeo
3. Vorrichtung nach Anspruch 1 und 2, da- Stellen der Adresse dient, sowie ein Pufferregister zur durch gekennzeichnet, daß jedem Teüspeicher ein vorübergehenden Aufnahme des Inhalts einer ausgeweiteres Registerelement zugeordnet ist, das von 50 lesencn Speicherzelle. Die Ablesung geschieht in dim ersten Steuersignal eingeschaltet wird und mehreren Stufen, die durch voneinander unabhängige bis zum Abschluß des zweiten Schrittes einge- Steuersignale gesteuert werden. Dabei bewirkt ein schaltet bleibt und so lange die Beeinflussung erstes Steuersignal die Adresseneinstellung am Teildcs Teilspeichers durch weitere erste Steuer- speicher und ein zweites Steuersignal die Übernahme signale unterbindet. 55 der ausgelesenen Information in das gemeinsame
Speicherregister,
f Soweit sdnimt die beüanme Anordnung in ihren
———— wesentlichen Teilen mit der Anordnung nach der
Erfindung überein. Entsprechend geht die Erfindung 60 aus von einer Vorrichtung zum Auslesen
Die Erfindung bezieht sich auf einen insbesondere eines aus mehreren Teilspeichern bestehenden
aus magnetischen Speicherelementen bestehenden Rechenmaschinen-Großspeichers mit einem für alle
Rechenmaschinen-Großspeicher, der aus mehreren Teüspeicher gemeinsamen Speicherregister und
Tcilspeichern mit jeweils eigener Ansteuereinrichtung einem für alle Teüspeicher gemeinsamen, zweiteiligen
besteht. 65 Adressenregister, dessen erster Teil die Auswahl des
Es ist bekannt, daß der Größe eines einheitlich Teilspeichers bestimmt und dessert zweiter Teil den
aufgebauten Speicherblocks durch Impulslaufzeiten Speicherplatz innerhalb eines Teilspeichers bestimmt,
(fid Störkapazitäten Grenzen gesetzt sind, so daß und für jeden Teüspeicher gesondert sowohl mit
DE19631449581 1963-12-20 1963-12-20 Vorrichtung zum auslesen eines rechenmaschinen grosspeichers Pending DE1449581B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DET0025298 1963-12-20

Publications (2)

Publication Number Publication Date
DE1449581A1 DE1449581A1 (de) 1970-02-26
DE1449581B2 true DE1449581B2 (de) 1972-02-10

Family

ID=7551968

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19631449581 Pending DE1449581B2 (de) 1963-12-20 1963-12-20 Vorrichtung zum auslesen eines rechenmaschinen grosspeichers

Country Status (3)

Country Link
US (1) US3302187A (de)
DE (1) DE1449581B2 (de)
GB (1) GB1044580A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2148932A1 (de) * 1970-10-02 1972-04-06 Plessey Handel Und Invest Ag Informationsspeicher

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3426329A (en) * 1966-02-14 1969-02-04 Burroughs Corp Central data processor for computer system having a divided memory
US3626427A (en) * 1967-01-13 1971-12-07 Ibm Large-scale data processing system
US3623022A (en) * 1969-12-29 1971-11-23 Ibm Multiplexing system for interleaving operations of a processing unit
US3806880A (en) * 1971-12-02 1974-04-23 North American Rockwell Multiplexing system for address decode logic

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2148932A1 (de) * 1970-10-02 1972-04-06 Plessey Handel Und Invest Ag Informationsspeicher

Also Published As

Publication number Publication date
GB1044580A (en) 1966-10-05
US3302187A (en) 1967-01-31
DE1449581A1 (de) 1970-02-26

Similar Documents

Publication Publication Date Title
DE1449765C3 (de) Einrichtung zur Abfrage eines assoziativen Speichers
DE4019135C2 (de) Serieller Speicher auf RAM-Basis mit parallelem Voraus-Lesen und Verfahren zum Speichern von Datenelementen in eine serielle Speichervorrichtung
DE1901343C3 (de) Datenverarbeitungsanlage zur Ausführung von Mateirenrechnungen
DE2258460C3 (de) Programmierbare Steueranordnung für maschinelle Vorrichtungen
DE2635592A1 (de) Multiprozessor-abrufsystem
DE2364408B2 (de) Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers
DE2364254B2 (de) Schaltungsanordnung fuer datenverarbeitende geraete
DE2854782C2 (de) Datenverarbeitungssystem und Verfahren zum Ersetzen eines Datenblocks in einem Schnellspeicher
DE3148099C2 (de) Anordnung zum Erkennen einer Digitalfolge
DE1774943B2 (de) Dateneingabeeinrichtung Ausscheidung aus 1474025
DE2054941C2 (de) Anordnung zur Auswahl von Datensätzen
DE1499191B2 (de) Elektronische einrichtung fuer eine datenverarbeitungsanlage
DE1449581B2 (de) Vorrichtung zum auslesen eines rechenmaschinen grosspeichers
DE2720842A1 (de) Daten-uebertragungssystem
DE1762205C3 (de) Schaltungsanordnung für ein elektronisch gesteuertes Selbstwählamt
DE1957600C3 (de)
DE2404887C2 (de) Schaltungsanordnung für den Informationsaustausch mit einem Rechner
DE2650275A1 (de) Speicher mit fluechtiger datenspeicherung und wahlfreiem zugriff
DE1449581C (de) Vorrichtung zum Auslesen eines Rechenmaschinen-Großspeichers
DE1549852A1 (de) Anordnung zur Steuerung der Aufzeichnung von alphanumerischen Zeichen
EP0116883A2 (de) Schaltungsanordnung zur Zwischenspeicherung von Befehlsworten
DE1474090B2 (de) Datenverarbeitungsanlage
DE1449816C3 (de) Schaltungsanordnung zur Steuerung des Zugriffs zu einem Magnettrommelspeicher
DE3016269C2 (de)
DE2250307A1 (de) Verfahren und anordnung zur anpassung der datenuebertragungsgeschwindigkeit eines kanals an die verarbeitungsgeschwindigkeit einer elektronischen datenverarbeitungsanlage