DE1449581C - Vorrichtung zum Auslesen eines Rechenmaschinen-Großspeichers - Google Patents
Vorrichtung zum Auslesen eines Rechenmaschinen-GroßspeichersInfo
- Publication number
- DE1449581C DE1449581C DE1449581C DE 1449581 C DE1449581 C DE 1449581C DE 1449581 C DE1449581 C DE 1449581C
- Authority
- DE
- Germany
- Prior art keywords
- memory
- partial
- register
- address
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 title claims description 122
- 230000000694 effects Effects 0.000 claims description 6
- 210000000352 storage cell Anatomy 0.000 claims 2
- 210000004027 cells Anatomy 0.000 claims 1
- 230000001934 delay Effects 0.000 claims 1
- 230000001419 dependent Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000001360 synchronised Effects 0.000 description 1
Description
Die Erfindung bezieht sich aiii einen insbesondere
aus magnetischen Speicherelementen bestehenden Rcchcnmaschincn-Großspcichcr, der aus mehreren
Teilspcichern mit jeweils eigener Ansleuercinrichtung
besteht.
(is ist bekannt, daß der Größe eines einheitlich aufgebauten Speicherbloeks durch ImpiilslaulV.cilcn
und Störkapa/.itätcn Grenzen gesetzt sind, so daß Teilspeicher unterteilt und jeden der Teilspeicher mit
einer eigenen Abfeuereinrichtung, d. h. mit einem Speicheradreßregister, einem Speicherregister zur
Pufferung der einzuschreibenden oder auszulesenden Information sowie mit den erforderlichen die
Speicheradresse entschlüsselnden und den Speicherzyklus steuernden elektronischen Schaltmitteln ausrüstet.
Mit dieser an sich technologisch bedingten
ίο Struktur ergibt sich darüber hinaus eine Möglichkeit,
die einzelnen Teilspeicher durch gegenseitige zeitliche Verschachtelung der Speicherzyklen weitgehend
simultan zu betreiben. Dadurch kann die Zeit für die Entnahme von Informationen aus η Teilspeichern
wesentlich unter die n-fache Dauer eines Speicherzyklus gedrückt werden. Besonders beim Einschreiben
von Informationen in die Teilspeicher kann diese Möglichkeit ohne allzu großen Aufwand realisiert
werden, da hierbei nicht der für die Zeitbilan/.
wesentliche Ablauf des Speicherzyklus abgewartet werden muß. Nach der Übergabe der Adresse und
der einzuschreibenden Information an den Teilspeicher kann die Steuerung des Gesamtspeichers
bereits wieder andere Teilspeicher ansteuern.
»5 Dagegen muß beim Auslesen von Informationen aus einem Teilspeicher nach der Adressenübergabe
ein voller Speicherzyklus abgewartet werden, ehe die Information zur Verfugung steht. Die Steuerung des
Gesamtspeichers muß also entweder untätig warten, oder sie muß so universell ausgestaltet sein, daß sie
inzwischen andere Teilspeicher auswählen kann, ohne die Zuordnung zwischen der ursprünglichen Ansteuerung
eines Teilspeichers und der im Speicherregister nach Abschluß des Speicherzyklus verfiigbaren
Information zu verlieren. Beispielsweise kann diese Zuordnung durch Vervielfachung der vom
Großspeicher zur Rechenmaschine führenden Informationskanäle gesichert werden.
Es ist auch bereits ein aus mehreren Teilspeichern bestehender Großspeicher bekannt, der ein für alle
Teilspeicher gemeinsames Speicherregister und ein für alle Teilspeicher gemeinsames Adressenregister
aufweist. Der Inhalt des Adressenregisters bestimmt sowohl die Auswahl der Teilspeicher als auch den
Speicherplatz innerhalb des Teilspeichers. Jeder Teilspeicher besitzt gesondert ein Teilspeicheradressenregister,
welches zur Aufnahme der niedrigerwertigen Stellen der Adresse dient, sowie ein Pufferregister zur
vorübergehenden Aufnahme des Inhalts einer ausgelesenen Speicher/eile. Die Ablesung geschieht in
mehreren Stufen, die durch voneinander unabhängige Steuersignale gesteuert werden. Dabei bewirkt ein
erstes Steuersignal die Adresseneinslelhmg am Teilspeichcr
und ein /weites Steuersignal die Übernahme der alisgelesenen Information in das gemeinsame
Speicherregister.
Soweit stimmt die bekannte Anordnung in ihren wesentlichen Teilen mit der Anordnung nach der
Erfindung überein. Entsprechend geht die Erfindung aus von einer Vorrichtung zum Auslesen
eines aus mehreren Teilspeichern bestehenden Rechenmaschinen-Gioßspeichcrs mit einem für alle
Tcilspcichcr gemeinsamen Speicherregister und einem für alle Teilspeicher geineinsamen, zweiteiligen
Adressenregisler, dessen erster Teil die Auswahl ties
Teilspeichers bestimmt und dessen zweiter Teil den Speicherplatz innerhalb eines Teilspeichcrs bestinunl,
und für jeden Teilspeicher gesondert sowohl mit
3 4
man einen Speicher großer Speicherkapazität in deutig beschreibt. Ein Speichenegister 4 dient als
einem Teiladressenregister zur Übernahme des Puffer zwischen dem Speicherblock und den an den
zweiten Teils der Adresse aus dem Adressenregister Speicher angeschlossenen Geräten. Es vermag genau
als auch einem Pufferregister zur vorübergehenden ein Informationswort zu speichern.
Aufnahme des Inhalts einer ausgelesenen Speicher- 5 Da, wie bereits dargelegt, das der Erfindung zelle, bei der die Ablesung jeder Speicherzelle in meh- zugrunde liegende Problem nur beim Auslesen von reren Stufen durch voneinander unabhängige Steuer- Informationen aus dem Speicher auftritt, wird im signale gesteuert wird, von denen ein erstes die Adres· folgenden die Darstellung dadurch vereinfacht, daß seneinstellung am Teilspeicher und ein zweites die die Informationsrichtung des Einschreiben in den Übernahme der ausgelesenen Information in das ge- ίο Speicher weggelassen wird. Das soll jedoch nicht meinsame Speicherregister bewirkt. Die Erfindung bedeuten, daß das erfindungsgemäße System zum besteht darin, daß UND-Glieder vorgesehen sind, die Auslesen des Speichers nicht mit einem System zum in Abhängigkeit von dem den niedrigstwertigen Teil Einschreiben kombiniert werden könnte,
der Adressen enthaltenden ersten Teil des Speicher- Jedem Teilspeicher, wie er in F i g. 1 dargestellt adressenregisters die Wege für das erste und das 15 ist, sind in Anwendung der Erfindung drei bistabile zweite Steuersignal zu dem ausgewählten Teilspeicher Registerelemente 5 bis 7 zugeordnet. Ein erstes dieser öffnen, und daß für jeden Teilspeicher Schaltmittel Registerlemente 5 kennzeichnet den Belegtzustand vorgesehen sind, die in Abhängigkeit vom Auftreten des Teilspeichers. Es wird durch ein erstes Steuerdes ersten Steuersignals das Auslesen des Inhalts der signal eingeschaltet, das dem Teilspeicher über einen eingestellten Speicherzelle in das Pufferregister be- 20 Sicuereingang 8 zugeführt wird, und es wird erst wirken, sowie weitere Schaltmittel, die in Abhängig- wieder gelöscht, wenn durch das zweite Steuersignal, keit vom Auftreten des zweiten Steuersignals nach das einem Eingang 9 zugeführt wird, der Spdchci Beendigung des Auslesens in das Pufferregister die für neue Steuersignale freigegeben wird. Der EinÜbertragung seines Inhalts in das gemeinsame gang 8 wirkt auf ein UND-Glied IU, das nur geöffnet Speicherregister bewirken. 25 wird, wenn der Teilspeicher während des Auftretens Ein wesentlicher Unterschied der Erfindung gegen- eines ersten Steuersignals nicht belegt ist. Über den über der bekannten Anordnung besteht somit in der Ausgang dieses UND-Glieds wird dann das Zuordnung der Speicheradressen zu den einzelnen Regisjerelement 5 eingeschaltet, und gleichzeitig wird Speicherzellen und der dadurch bewirkten Be- diese Tatsache über einen Ausgang Il an das schleunigung der Speicherabfrage durch die Möglich- 30 Rechenwerk zurückgemeldet, das das erste Steuerkeit einer Überlappung von aufeinanderfolgenden signal ausgesandt hat. Auf diese Weise wird eine Speicherzyklen. Bei der bekannten Anordnung sind Doppelbelegung vermieden.
Aufnahme des Inhalts einer ausgelesenen Speicher- 5 Da, wie bereits dargelegt, das der Erfindung zelle, bei der die Ablesung jeder Speicherzelle in meh- zugrunde liegende Problem nur beim Auslesen von reren Stufen durch voneinander unabhängige Steuer- Informationen aus dem Speicher auftritt, wird im signale gesteuert wird, von denen ein erstes die Adres· folgenden die Darstellung dadurch vereinfacht, daß seneinstellung am Teilspeicher und ein zweites die die Informationsrichtung des Einschreiben in den Übernahme der ausgelesenen Information in das ge- ίο Speicher weggelassen wird. Das soll jedoch nicht meinsame Speicherregister bewirkt. Die Erfindung bedeuten, daß das erfindungsgemäße System zum besteht darin, daß UND-Glieder vorgesehen sind, die Auslesen des Speichers nicht mit einem System zum in Abhängigkeit von dem den niedrigstwertigen Teil Einschreiben kombiniert werden könnte,
der Adressen enthaltenden ersten Teil des Speicher- Jedem Teilspeicher, wie er in F i g. 1 dargestellt adressenregisters die Wege für das erste und das 15 ist, sind in Anwendung der Erfindung drei bistabile zweite Steuersignal zu dem ausgewählten Teilspeicher Registerelemente 5 bis 7 zugeordnet. Ein erstes dieser öffnen, und daß für jeden Teilspeicher Schaltmittel Registerlemente 5 kennzeichnet den Belegtzustand vorgesehen sind, die in Abhängigkeit vom Auftreten des Teilspeichers. Es wird durch ein erstes Steuerdes ersten Steuersignals das Auslesen des Inhalts der signal eingeschaltet, das dem Teilspeicher über einen eingestellten Speicherzelle in das Pufferregister be- 20 Sicuereingang 8 zugeführt wird, und es wird erst wirken, sowie weitere Schaltmittel, die in Abhängig- wieder gelöscht, wenn durch das zweite Steuersignal, keit vom Auftreten des zweiten Steuersignals nach das einem Eingang 9 zugeführt wird, der Spdchci Beendigung des Auslesens in das Pufferregister die für neue Steuersignale freigegeben wird. Der EinÜbertragung seines Inhalts in das gemeinsame gang 8 wirkt auf ein UND-Glied IU, das nur geöffnet Speicherregister bewirken. 25 wird, wenn der Teilspeicher während des Auftretens Ein wesentlicher Unterschied der Erfindung gegen- eines ersten Steuersignals nicht belegt ist. Über den über der bekannten Anordnung besteht somit in der Ausgang dieses UND-Glieds wird dann das Zuordnung der Speicheradressen zu den einzelnen Regisjerelement 5 eingeschaltet, und gleichzeitig wird Speicherzellen und der dadurch bewirkten Be- diese Tatsache über einen Ausgang Il an das schleunigung der Speicherabfrage durch die Möglich- 30 Rechenwerk zurückgemeldet, das das erste Steuerkeit einer Überlappung von aufeinanderfolgenden signal ausgesandt hat. Auf diese Weise wird eine Speicherzyklen. Bei der bekannten Anordnung sind Doppelbelegung vermieden.
die den aufeinanderfolgenden Adressen zugeord- Das Ausgangssignal des UND-Glieds IO leitet den
neteii Speicherzellen im gleichen Teilspeicher ange- Ablauf des ersten Schrittes ein, indem es den Teilordnet.
Bei der Erfindung sind aufeinanderfolgende 35 speicher belegt, die Adresse über ein Vielfach-UND-Adressen
immer in verschiedenen Teilspeichern zu Glied 12 von einem Adresseneingang 13 in paralleler
finden, z. B. bei zwei Teilspeichern die Adressen 0, 2, Form in das Adressenregister 2 überträgt und über
4, 6, 8 ... in einem ersten Teilspeicher und die ein weiteres UND-Glied 14 ein nionostabiles Flip-Adressen
I, 3, 5, 7,')... in einem zweiten Teil- Flop 15 zum Kippen bringt, das den Speicherzyklus
speicher. Dadurch wird bewirkt, daß bei linearen 40 synchronisiert (über Leitung 16). Das UND-Glied 10
Programmen, wo aufeinanderfolgende Speicher- braucht nur während eines kurzen Augenblicks erregt
adressen verarbeitet werden, der Rechner nicht zu sein, so daß auch der Eingang 8 nur kurzzeitig
jedesmal bis zum Abschluß eines Speicherzyklus zu angesteuert zu werden braucht. Das Rechenwerk, das
warten braudit, bis der nächste eingeleitet wird, dem Eingang 8 das Steuersignal angeboten hat, kann
sondern daß der nächste Zyklus schon eingeleitet 45 also sofort wieder andere Schaltzustünde einnehmen,
werden kann, bevor der vorhergehende abge- so daß beispielsweise einem anderen Teilspeicher
schlossen ist. im nächsten Augenblick ebenfalls ein erstes Steuei Im
folgenden wird ein Ausführungsbeispiel der signal und eine zugehörige Adresse angeboten wird
Erfindung an Hand der Fig. I und 2 näher erläutert, Die Verbindung zwischen dem Rechenwerk und dem
von denen 50 Teilspeicher bleibt also gemäß der Erfindung nicht
F i g. I einen Teilspeicher einschließlich der dazu- während des ganzen Speicherzykhis bestehen, sondern
gehörigen Ansleuereinrichtung und bricht sofort nach dem ersten Steuei signal wieder ab
F i g. 2 die Zusammenschaltung zweier Teil- und wird gemäß der Erfindung nur durch eine neuei speicher
zu einem Großspeicher enthält liehe Aktivität des Rechenwerks durch Aussenden
Als wesentliches Element enthält jeder Teil- 55 eines zweiten Steuersignals über den l'ingang 9 wieder
speicher gemäß Fig. I einen Speicherblock 1, der hergestellt.
beispielsweise aus einer Anzahl von magnetische Fs wird nun der Fall angenommen, daß das zweite
Speicherkerne enthaltenden Speichermatrizen besteht Steuersignal erst nach Abschluß des selbsttätig ab-Die
Speicherkerne sind im allgemeinen zu Gruppen laufenden und nur durch das nionoslabile Flip-Flop
zusammengefaßt, die je ein Informationswort zu 60 15 überwachten Speicherzyklus eintrifft. Das zweite
speichern vermögen und je eine Zelle des Speichers Steuersignal wird vom Eingang 9 unmittelbar auf das
bilden, die nur im ganzen aufgerufen und durch eine bistabile Registerelement 6 derart gegeben, daß das
Adresse bestimmt werden kann. Element eingeschaltet wird und damit ein Vielfach-Weiter
ist ein Adressenregister 2 vorgesehen, das UND-Glied 17 öffnet, über dessen Ausgang 32 die
üblicherweise aus binären Registerelementen zu- 65 im Speicherregister 4 bereitgestellte Information in
sammengesetzt ist und eine Adresse aufzunehmen paralleler Form an das Rechenwerk übergeben wird,
vermag, die in einer Entschlüsselungseiniiehtung 3 Zugleich erregt dieses Element 6 ein weiteres UND-entschliisselt
wird und eine Zelle des Speichers ein- Glied 18, dessen Ausgangsimpuls die Register-
elemente 5 bis 7 löscht, so daß der Teilspeichcr für
die Aufnahme eines neuen ersten Steuersignals wieder bereit ist. Das dritte Rcgisterelement 7 wird von dem
monostabilen Flip-Flop 15 im Augenblick des Kippens eingeschaltet, und es verhindert eine zweimalige
Ansteuerung des monostabilen Flip-Flops innerhalb eines Speicherzyklus, indem es das UND-Gli(.d
14 nach dem ersten Kippen bis zum Ende der Belegung sperrt.
Da das zweite Steuersignal zu beliebigen Zeitpunkten auf das erste Steuersignal folgen kann, kann
auch der Fall eintreten, daß das zweite Steuersignal bereits während des Speicherzyklus auftritt, d. h. ehe
die Information im Speicherregister 4 zur Verfügung steht. Auch in diesem Fall wird das Registerelement 6
eingeschaltet, es speichert jedoch lediglich ohne weitere unmittelbare Wirkung den Ausgabewunsch
des Rechenwerks, solange der Speicherzyklus noch nicht abgeschlossen ist. Erst wenn dies der Fall ist,
wird das UND-Glied 17 über eine vom inonostabilen Flip-Flop 15 kommende Leitung 19 freigegeben, und
die Information wird übertragen. Gleichzeitig werden die Registerclcmente gelöscht.
Über einen weiteren Ausgang 20 meldet der Teilspcicher dem das zweite Steuersignal aussendenden
Rechenwerk, ob und wann der zweite Schritt, d. h. die Übergabe der Informationen an das Rechenwerk
stattfindet. Dieser Ausgang 20 ist unmittelbar mit dem Ausgang des UND-Glieds 18 verbunden, durch
den der Teilspcicher freigegeben wird.
Der an Hand von F i g. 1 erläuterte Teilspeicher läßt eine Kombination mit beliebig vielen Teilspeichern,
die gemeinsam einen großen Speicher bilden, zu. F i g. 2 zeigt die Zusammenschaltung
zweier Teilspcicher. In der Praxis wird die Zahl der zusammcngeschaltcten Teilspeichcr jedoch wesentlich
größer sein. Die Zusammenschaltung der Teilspeicher erfolgt, indem die Informations- und
Adressenleitungcn sowie die Rückmeldeleitungen (Ausgänge 11, 13, 20 und 32) je miteinander verbunden
werden. Die Eingänge 8 und 9 der einzelnen Teilspeicher, über die die Steuersignale zugeführt
werden, werden über UND-Glieder 21 bis 24 derart zusammengeführt, daß jeweils die Eingänge 8 bzw. 9
eines Teilspcichcrs mit den Quellen der ersten und zweiten Steuersignale des Rechenwerks verbunden
sind. Die Quelle der ersten Steuersignale liegt an einem Eingang 25 an, der auf die UND-Glieder 21
und 23 führt, während die Quelle der zweiten Steuersignale über einen Eingang 26 mit den UND-Gliedern
22 und 24 verbunden ist. Die Rückmeldung über die Belegung erfolgt über einen Ausgang 27, der alle
Ausgänge 11 der Teilspeichcr gemäß Fig. I
zusammenfaßt, während ein Ausgang 28 alle Ausgänge 20 gemäß Fi g. 1 zusammenfaßt.
Bei nur zwei Teilspcichern besitzt das Adrcssenregister
des Großspeichers nur ein bistabiles Element zur Unterscheidung der Teilspeicher, während alle
weiteren Adressenelemente die Bestimmung einer Zelle innerhalb der Teilspcicher festlegt. Das eine
Element 29 ist getrennt von der übrigen Adresse
ίο dargestellt, die in dem Adressenregister 30 vorliegt.
Dieses Element 29 speichert vorzugsweise die niedrigstwertige Adressenstelle, so daß durch Zählen
entstandene Adressenfolgen sich gleichmäßig abwechselnd auf die beiden Teilspeicher beziehen.
Durch diese Maßnahme wird der Simultanbetrieb bei den häufig auftretenden unmittelbaren Adressenfolgen
am besten gewährleistet.
In der beschriebenen Zusammenschaltung gemäß der Erfindung wird ein vorteilhafter Betrieb des
Großspeichers ermöglicht. Ein erster Schritt wird durch die Vorgabe einer Adresse im Adressenregister
29 und 30 und durch ein erstes Steuersignal über den Eingang 25 eingeleitet. Dieses Steuersignal
gelangt nur an den Teilspeicher, der durch den Inhalt des Elements 29 bestimmt ist. Über den Steuerausgang
27 wird sofort die erfolgte oder nicht erfolgte Belegung zurückgemcldet. Daraufhin kann das Adressenregister
29 und 30 sogleich umgestellt werden, um ein weiteres erstes oder ein zweites Steuersignal an
einen der anderen Teilspeicher zu senden.
Benötigt das Rechenwerk die angeforderten Daten schnellstmöglich, so gibt es sofort nach dem ersten
Steuersignal über die Leitung 26 ein zweites Steuerbignal
ab, ehe das Adrcssenelemcnt 29 seinen Zustand gewechselt hat. Es empfiehlt sich jedoch,
das erste Steuersignal möglichst früh zu geben, da dann die Wartezeit bis zum Ende des Speicherzyklus
entfällt, wenn schließlich das zweite Steuersignal gegeben wird. Zusammen mit dem zweiten Stcuersignal
muß dann nochmals kurzzeitig das Adressenelement 29 eingestellt werden, damit das zweite
Steuersignal den gewünschten Tcilspcicher erreicht. Mit der Rückmeldung über den gemeinsamen Ausgang
28 schließlich steht die angeforderte Information in dem gemeinsamen Speicherregister 31 des Großspeichers
zur Verfügung.
Die Zahl der so zusammenschaltbaren Tcilspeicher läßt sich beliebig erhöhen. Die für die Parallelübertragung
der Adresse und der Information erforderliehen Vielfachleitungen können auch vereinfaehl
werden, wenn Adresse und Information in Serie übertragen werden.
Hierzu 1 Blatt Zeichnungen
Claims (3)
- Patentansprüche:I. Vorrichtung zum Auslesen eines aus mehreren Teilspeichern bestehenden Rechenmaschinen-Großspeichers mit einem für alle Teilspeicher gemeinsamen Speicherregister und einem für alle Teilspeicher gemeinsamen, zweiteiligen Adressenregister, dessen erster Teil die Auswahl des Teilspeichers bestimmt und dessen zweiter Teil den Speicherplatz innerhalb eines Teilspeichers bestimmt, und für jeden Teilspeicher gesondert sowohl mit einem Teiladressenregister zur Übernahme des zweiten Teils der Adresse aus dem Adressenregister als auch Einern Pufferregister zur vorübergehenden Aufnahme , des Inhalts einer ausgelesenen Speicherzelle, beider die Ablesung jeder Speicherzelle in mehreren Stufen durch voneinander unabhängige Steuersignale gesteuert wird, von denen ein erstes die Adresseneinstellung um Teilspcicher und ein zweites die Übernahme der ausgelesenen Information in das gemeinsame Speicherregister bewirkt, dadurch gekennzeichnet, daß UND-Glieder (21,22 bzw. 23,24) vorgesehen sind, die in Abhängigkeit von dem den niedrigstwertigen Teil der Adresse enthaltenden ersten Teil (29) des Speicheradressenregisters die Wege (8 bzw. 9) für das erste und das zwcile Steuersignal /u dem ausgewählten Teilspeicher öffnen, und daß für jeden Teilspeicher Schaltmittel (S, 15) vorgesehen sind, die in Abhängigkeit vom Auftreten des ersten Steuersignals das Auslesen des Inhalts der eingestellten Speicherzelle in das Pufferregister (4) bewirken, sowie weitere Schaitmittel (6, 7), die in Abhängigkeit vom Auftreten des /weiten Steuersignals nach Beendigung des Auslesens in das Pufferregister die Übertragung seines Inhalts in das gemeinsame Speicherregister bewirken.
- 2. Vorrichtung nach Anspruch I, dadurch gekennzeichnet, daß für jeden Teilspeicher ein Registerelement vorgesehen ist, das das zweite Steuersignal registriert und seine Wirkung verzögert, wenn es vor Abschluß des dutch einen vorangegangenen ersten Schritt angeregten Speicherzyklus eintrifft.
- 3. Vorrichtung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß jedem Teilspeicher ein weiteres Kegisterelement zugeordnet ist, das von dem ersten Steuersignal eingeschaltet wird und bis zum Abschluß des zweiten Schrittes eingeschaltet bleibt und so lange die Beeinflussung des Teilspeichers duidi weitere erste Steuersignale unterbindet.
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2550339C2 (de) | Speichersystem mit einem langsam arbeitenden Hauptspeicher großer Kapazität und mit zumindest einem schnell arbeitenden Pufferspeicher geringer Kapazität | |
DE2258460C3 (de) | Programmierbare Steueranordnung für maschinelle Vorrichtungen | |
DE2819571A1 (de) | Datenverarbeitungsanlage mit mehreren prozessoren | |
DE2130299B2 (de) | Eingabe-/Ausgabekanal für eine Datenverarb eitungsanlage | |
DE1146290B (de) | Elektronisches Datenverarbeitungssystem | |
DE2364254B2 (de) | Schaltungsanordnung fuer datenverarbeitende geraete | |
DE4019135A1 (de) | Serieller speicher auf ram-basis mit parallelem voraus-lesen | |
DE1275800B (de) | Steuerwerk fuer datenverarbeitende Maschinen | |
DE2854782C2 (de) | Datenverarbeitungssystem und Verfahren zum Ersetzen eines Datenblocks in einem Schnellspeicher | |
DE3148099C2 (de) | Anordnung zum Erkennen einer Digitalfolge | |
DE1524111C3 (de) | Elektronische Datenverarbeitungsanlage | |
DE2111642A1 (de) | Vorrichtung zum Informationsaustausch zwischen einem schnellen und einem langsamen Speicher | |
DE1499191B2 (de) | Elektronische einrichtung fuer eine datenverarbeitungsanlage | |
DE1774053B2 (de) | Uebertragungssystem fuer digitale daten | |
DE2316321C2 (de) | Schaltungsanordnung an der Schnittstelle zwischen einer Steuerung eines Rechenwerkes und einem Hauptspeichers einer Rechenanlage | |
DE1449581C (de) | Vorrichtung zum Auslesen eines Rechenmaschinen-Großspeichers | |
DE2610428C3 (de) | Anordnung zur Steuerung der Zwischenspeicherung von zwischen zwei Funktionseinheiten zu übertragenden Daten in einem Pufferspeicher | |
DE1449581B2 (de) | Vorrichtung zum auslesen eines rechenmaschinen grosspeichers | |
DE1276375B (de) | Speichereinrichtung | |
EP0116883A2 (de) | Schaltungsanordnung zur Zwischenspeicherung von Befehlsworten | |
DE2233164B2 (de) | Schaltungsanordnung zur uebertragung von aufeinanderfolgenden bitstellen zwischen zwei registern | |
DE3016269C2 (de) | ||
DE3149678A1 (de) | Anordnung zur zwischenspeicherung von zwischen zwei funktionseinheiten in beiden richtungen zu uebertragenden informationen in einem pufferspeicher | |
DE1474090B2 (de) | Datenverarbeitungsanlage | |
DE3016738A1 (de) | Verfahren zur uebertragung eines bitmusterfeldes in einen speicher und schaltungsanordnung zur ausuebung des verfahrens |