DE3016269C2 - - Google Patents

Info

Publication number
DE3016269C2
DE3016269C2 DE3016269A DE3016269A DE3016269C2 DE 3016269 C2 DE3016269 C2 DE 3016269C2 DE 3016269 A DE3016269 A DE 3016269A DE 3016269 A DE3016269 A DE 3016269A DE 3016269 C2 DE3016269 C2 DE 3016269C2
Authority
DE
Germany
Prior art keywords
memory
data
currently
ptog
memories
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3016269A
Other languages
English (en)
Other versions
DE3016269A1 (de
Inventor
Philip Bolton Lancashire Gb Broughton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Services Ltd
Original Assignee
Fujitsu Services Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Services Ltd filed Critical Fujitsu Services Ltd
Publication of DE3016269A1 publication Critical patent/DE3016269A1/de
Application granted granted Critical
Publication of DE3016269C2 publication Critical patent/DE3016269C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus

Description

Die Erfindung betrifft eine Informationsspeichereinrichtung nach dem Oberbegriff des Anspruches 1.
Eine derartige Einrichtung ist aus der DE-OS 28 06 045 als ein System mit zwei Speichern mit direktem Zugriff bekannt, bei dem die beiden Speicher, nämlich der Pufferspeicher und der Hintergrundspeicher, ein zweistufiges Speichersystem darstellen, in welchem sichergestellt ist, daß die gleichen Daten in den Pufferspeicher und in den Hintergrundspeicher eingeschrieben werden. Dies bedeutet, daß bei diesem bekannten System beide Speicher stets im Betrieb sind, und nicht einer dieser Speicher ausgewählt wird, um bestimmte Vorgänge durchzuführen.
Des weiteren ist aus der GB-PS 14 87 706 eine Datenspeicheranordnung bekannt, bei der für die Eingabe und Ausgabe von Daten mehrere Speicher verwendet werden, wobei Vorkehrungen getroffen sind, um einen der vorhandenen Speicher exklusiv für die Eingabe bzw. Ausgabe auszuwählen. Hierbei werden für das Schreiben und Lesen jeweils verschiedene Speicher zum gleichen Zeitpunkt ausgewählt.
Bei der Datenverarbeitung werden häufig Informationen in einem Speicher mit direktem Zugriff gespeichert, der eine Vielzahl von Speicherplätzen besitzt, die individuell, nämlich ein Speicherplatz gleichzeitig, adressiert werden können. Es kann von Zeit zu Zeit erforderlich sein, den Speicher mit direktem Zugriff auf einen vorbestimmten Zustand rückzusetzen, z. B. jeden Speicherplatz auf "Null" zu setzen. Dies hat im allgemeinen in der Weise zu geschehen, daß ein Speicherplatz nach dem anderen der Reihe nach durchlaufen und in den gewünschten Zustand rückgesetzt wird. Damit ist ein erheblicher Zeitaufwand verbunden, insbes. dann, wenn eine große Anzahl von Speicherplätzen im Speicher mit direktem Zugriff vorhanden sind, was zu einer unannehmbaren Verzögerung im Betrieb der Einrichtung führen kann.
Aufgabe der Erfindung ist es deshalb, die gattungsgemäße Einrichtung so weiterzubilden, daß das Rücksetzen des Speichers mit direktem Zugriff auf einen vorbestimmten Zustand mit möglichst geringem Zeitaufwand erfolgen kann.
Gemäß der Erfindung wird dies mit den Merkmalen des Kennzeichens des Anspruches 1 erreicht. Weitere Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
Mit der Informationsspeichereinrichtung nach der Erfindung wird angezeigt, welcher der beiden Speicher gerade in Betrieb ist; in diesen Speicher werden alle Lese-Schreib-Zugriffe zu der Speichereinrichtung gerichtet. Zu einem bestimmten Zeitpunkt ist somit nur jeweils einer der beiden Speicher im Betrieb.
Das Rücksetzen eines der Speicher wird mit dem Lese-Schreibvorgang des anderen überlappt. Der Rücksetzbefehl bewirkt ein Vertauschen der Rolle der beiden Speicher, so daß der Speicher, der gerade rückgesetzt worden ist, anstelle des gerade im Betrieb befindlichen verwendet wird. Der Befehl kann deshalb sehr rasch ausgeführt werden.
Eine Einrichtung nach der Erfindung benötigt nur zwei derartiger Speicher, die abwechselnd in Betrieb sind, so daß dann, wenn einer der Speicher in Betrieb ist, der andere rückgesetzt wird. Es ist jedoch manchmal erwünscht, das Maß der Überlappung dadurch zu vergrößern, daß drei oder mehr Speicher vorgesehen werden, so daß während der Zeit, während der ein Speicher in Betrieb ist, zwei oder mehr andere Speicher gerade rückgesetzt werden. Dies ergibt praktisch mehr Zeit zum Rücksetzen der Speicher und kann deshalb in solchen Fällen zweckmäßig sein, in denen Rücksetzbefehle sehr häufig auftreten.
Eine Informationsspeichereinrichtung nach der Erfindung ist insbes. anwendbar auf die Speicherung von Gültigkeitsmarkierungen für Datenausdrücke in einem Datenspeicher, z. B. einem Hilfsspeicher in einem hierarchischem Datenspeichersystem.
Dem Datenspeicher können eine Anzahl von Informationsspeichereinrichtungen nach der Erfindung zur Speicherung von Gültigkeitsmarkierungen für Daten unterschiedlicher Art zugeordnet sein. Dies ermöglicht, Daten einer bestimmten Art selektiv zu löschen.
Nachstehend wird die Erfindung in Verbindung mit der Zeichnung anhand eines Ausführungsbeispieles erläutert. Es zeigt:
Fig. 1 eine Gesamtblockschaltbild einer Datenverarbeitungseinrichtung mit einem hierarchischem Speichersystem mit einer Gültigkeitsmarkierung, und
Fig. 2 und 3 die Gültigkeitsmarkiereinrichtung im Detail.
Nach Fig. 1 weist die Datenverarbeitungseinrichtung ein zentrales Verarbeitungsgerät 11 und ein Speichersystem 12 auf. Das Speichersystem besteht aus einem Hauptspeicher 13 (der beispielsweise 64 K Datenausdrücke aufnimmt) und einem Hilfsspeicher 14 (der 1 K=1024 Datenausdrücke speichert). Der Hilfsspeicher ist deshalb wesentlich kleiner als der Hauptspeicher, hat jedoch eine erheblich geringere Zugriffsdauer. Der Hilfsspeicher dient zur Speicherung von Kopien von Datenausdrücken, die gerade von dem Verarbeitungsgerät 11 verwendet werden, so daß auf sie mit minimaler Zeitverzögerung zugegriffen werden kann. Im Betrieb gibt das Verarbeitungsgerät 11, wenn es einen Datenausdruck auslesen soll, die Adresse dieses Ausdrucks an das Speichersystem 12. Das Speichersystem prüft zuerst, ob der Datenausdruck im Hilfsspeicher 14 vorhanden ist. Ist dies der Fall, wird der Ausdruck sofort aufgefunden. Wenn der Ausdruck jedoch nicht vorhanden ist, muß ein Hauptspeicherzugriff eingeleitet werden, um den Ausdruck abzurufen und ihn in den Hilfsspeicher einzuführen.
Derartige zweistufige Speicherhierarchien sind in der Technik bekannt und werden hier nicht näher erläutert, da sie nicht Gegenstand der Erfindung sind.
Dem Hilfsspeicher ist eine Gültigkeitsmarkiereinrichtung 15 zugeordnet. Diese gibt dem Verarbeitungsgerät 11 eine Anzeige darüber, ob der gerade adressierte Datenausdruck im Hilfsspeicher eine gültige Kopie des Hauptspeichers ist.
Mit einer solchen Gültigkeitsmarkiereinrichtung ist es zum Löschen eines Datenausdruckes aus dem Hilfsspeicher nur erforderlich seine Gültigkeitsmarkierung rückzusetzen, um anzuzeigen, daß der Ausdruck ungültig ist.
Unter Verwendung der Gültigkeitsmarkiereinrichtung ist es möglich, den Hilfsspeicher dadurch vollständig zu löschen, daß alle Gültigkeitsmarkierungen rückgesetzt werden. Andererseits ist es möglich, den Speicher teilweise dadurch zu löschen, daß Datenausdrücke einer der folgenden Arten selektiv gelöscht werden:
  • (a) Lokale Daten, d. h. Daten, die zu einem bestimmtem Vorgang oder zu bestimmten Vorgängen gehören, im Gegensatz zu öffentlichen (public) Daten, die für alle Vorgänge im System zur Verfügung stehen. Derartige lokale Daten sollen vorzugsweise gelöscht werden, wenn das Verfahren, zu dem sie gehören, beendet ist.
  • (b) Nicht im Hilfsspeicher verwendbare Daten, d. h. Daten, die in einen Speicher durch einen ersten Vorgang eingeschrieben werden, so daß sie später in einem zweiten Vorgang ausgelesen werden können. In einem solchen Fall ist es, wenn der zweite Vorgang nicht sofort ablaufen kann, nicht gerechtfertigt, daß eine Kopie der Daten im Hilfsspeicher behalten wird, wenn der erste Vorgang endet, und solche Daten sollen deshalb vorzugsweise zu diesem Zeitpunkt gelöscht werden. Nicht im Hilfsspeicher verwendbare Daten können entweder öffentliche oder lokale Daten sein.
Um eine solche Teillösung zu ermöglichen, enthält die Gültigkeitsmarkiereinrichtung getrennte Sätze von Gültigkeitsmarkierungen für öffentliche, lokale und nicht im Hilfsspeicher verwendbare Daten. So können beispielsweise lokale Daten selektiv durch Rücksetzen nur der lokalen Gültigkeitsmarkierungen gelöscht werden.
Das Löschen des Hilfsspeichers wird durch drei Signale aus dem Verarbeitungsgerät gesteuert:
CLEAR:Vollständiges Löschen des Hilfsspeichers CLEARL:Löschen der lokalen Daten CLEARNS:Löschen der nicht im Hilfsspeicher verwendbaren Daten.
Nach den Fig. 2 und 3 weist die Gültigkeitsmarkiereinrichtung 15 sieben Speicher mit direktem Zugriff M 1-M 7 auf. Jeder dieser Speicher enthält 1K individiuell adressierbare Bits, und zwar eines für jede Speicherstelle des Hilfsspeichers.
Nach Fig. 2 wird das erste Paar von Speichern mit direktem Zugriff M 1, M 2 zur Speicherung von Gültigkeitsbits für öffentliche Daten verwendet. Diesem Paar ist eine bistabile Schaltung PTOG zugeordnet, um anzuzeigen, welcher dieser Speicher gerade im Betrieb ist: Wenn PTOG gesetzt ist (PTOG=1), ist gerade M 1 in Betrieb, und wenn PTOG nicht gesetzt ist (PTOG=0), ist gerade M 2 in Betrieb. Die bistabile Schaltung PTOG hat eine Kippwirkung, d. h., wenn ein Impuls ihrem Takteingang aufgegeben wird, ändert sie sich in ihren entgegengesetzten Zustand.
Das Ausgangssignal aus PTOG steuert zwei Auswählschaltungen S 1, S 2, von denen jede die aus zehn Bits bestehende Hilfsspeicheradresse auf der Leitung 17 und den Ausgang eines 10-Bit-Zählers 16 aufnimmt. Die Ausgänge der Auswählschaltungen S 1, S 2 werden den Adresseneingängen von M 1 und M 2 aufgegeben.
Wenn PTOG=1, wird M 1 durch die Hilfsspeicheradresse und M 2 durch den Zähler 16 adressiert. Wenn umgekehrt PTOG=0, wird M 1 durch den Zähler 16 und M 2 durch die Hilfsspeicher adressiert.
Die Dateneingänge von M 1 und M 2 werden mit den Ausgängen eines Paares von UND-Gliedern G 1, G 2 verbunden, die beide ein Steuersignal PD aufnehmen, das anzeigt, ob der gerade in den Hilfsspeicher eingeschriebene Datenausdruck ein gültiger Ausdruck öffentlicher Daten ist. Das UND-Glied G 1 wird durch den Ausgang von PTOG und das UND- Glied G 2 durch den inversen Ausgang wirksam gemacht. Wenn PTOG=1, nimmt M 1 das Signal PD als Dateneingang auf, während M 2 den Wert "0" aufnimmt. Wenn umgekehrt PTOG=0, nimmt M 1 den Wert "0" auf, während M 2 das Signal PD aufnimmt.
Die Datenausgänge von M 1 und M 2 werden einer Auswählschaltung S 12 aufgegeben, die durch PTOG gesteuert wird, der Ausgang von M 1 wird ausgewählt, wenn PTOG=1, und der Ausgang von M 2 wird ausgewählt, wenn PTOG=0.
Daraus ergibt sich, daß zu einem bestimmten Zeitpunkt der eine oder andere der Speicher M 1, M 2 ausgewählt wird, welcher als der Gültigkeitsbitspeicher für öffentliche Daten wirkt, und daß alle Lese- oder Schreibvorgänge an den Gültigkeitsbits in den ausgewählten Speicher mit direktem Zugriff gerichtet werden. In der Zwischenzeit ist der gerade nichtausgewählte Speicher durch den Zähler 16 adressiert worden und seinem Dateneingang ist eine "0" aufgegeben worden. Wenn der Zähler die Adressen des nichtausgewählten Speichers durchläuft, wird somit jedes Bit auf Null rückgesetzt.
Öffentliche Daten können somit einfach dadurch gelöscht werden, daß die bistabile Schaltung PTOG getaktet wird. Dies bewirkt, daß die Rollen der Speicher M 1, M 2 vertauscht werden, so daß der Speicher, der gerade rückgesetzt war, der wird, der gerade in Betrieb ist. PTOG wird durch das Steuersignal CLEAR getaktet. Öffentliche Daten werden deshalb nur dann gelöscht, wenn eine vollständige Löschung des Hilfsspeichers erforderlich ist. Das zweite Paar von Speichern M 3, M 4 wird zur Speicherung von Gültigkeitsbits für lokale Daten verwendet. Dieses Paar besitzt eine zugeordnete bistabile Kippschaltung LTOG zur Bestimmung, welches der Paare gerade in Betrieb ist. LTOG steuert Auswählschaltungen S 3, S 4 und S 34, die in der Funktion ähnlich den Schaltungen S 1, S 2 und S 12 sind. LTOG steuert ferner zwei UND-Glieder G 3 und G 4, die Eingänge von M 3 und M 4 speisen. Diese Glieder G 3, G 4 nehmen den inversen Wert des Signales PD auf, der "1" ist, wenn ein lokaler, d. h. nichtöffentlicher Datenausdruck in den Hilfsspeicher eingeschrieben wird.
Der Betrieb der Speicher M 3, M 4 ist deshalb ähnlich den Speichern M 1, M 2: Zu jedem bestimmten Zeitpunkt ist einer der Speicher gerade im Betrieb, während der andere von dem Zähler 16 durchlaufen wird und auf Null rückgesetzt wird. Lokale Daten können einfach dadurch gelöscht werden, daß die bistabile Schaltung LTOG getaktet wird, so daß die Rollen von M 3 und M 4 vertauscht werden. Der Takteingang von LTOG wird aus einem ODER-Glied 18 abgeleitet, das die Steuersignale CLEAR und CLEARL aufnimmt. Lokale Daten werden deshalb gelöscht, wenn eine vollständige Löschung von Daten oder aber eine selektive Löschung von lokalen Daten erforderlich ist.
Nach Fig. 3 wird das dritte Paar von Speichern mit direktem Zugriff M 5, M 6 verwendet, um Gültigkeitsbits für nicht im Hilfsspeicher verwendbare Daten zu verwenden. Diesem Paar ist eine bistabile Kippschaltung NTOG zugeordnet, die festlegt, welcher Speicher des Paares gerade in Betrieb ist. NTOG steuert Auswählschaltungen S 5, S 6 und S 56, die in der Funktion ähnlich den Schaltungen S 1, S 2 und S 12 sind. NTOG steuert ferner zwei UND-Glieder G 5 und G 6, die die Dateneingänge von M 5 und M 6 speisen. Diese Glieder nehmen ein Steuersignal NS auf, das anzeigt, ob der gerade in den Hilfsspeicher eingeschriebene Datenausdruck ein gültiger Datenausdruck von nicht im Hilfsspeicher verwendbaren Daten ist.
Der Betrieb der Speicher M 5, M 6 ist somit ähnlich dem der Speicher M 1, M 2: Zu jedem bestimmten Zeitpunkt ist ein Speicher des Speicherpaares in Betrieb, während der andere von dem Zähler 16 durchlaufen und auf Null rückgesetzt wird. Nicht im Hilfsspeicher verwendbare Daten können einfach dadurch gelöscht werden, daß die bistabile Schlatung NTOG getaktet wird, so daß die Rollen von M 5 und M 6 vertauscht werden. Der Takteingang von NTOG wird aus einem ODER-Gatter 19 abgeleitet, das die Steuersignale CLEAR und CLEARNS aufnimmt. Nicht im Hilfsspeicher verwendbare Daten werden deshalb gelöscht, wenn eine vollständige Löschung von Daten oder aber, wenn eine selektive Löschung von nicht im Hilfsspeicher verwendbaren Daten erforderlich ist.
Das Steuersignal NS wird ferner nach einer Inversierung dem Dateneingang des Speichers M 7 aufgegeben, der direkt durch die Hilfsspeicheradresse auf dem Pfad 17 adressiert ist. Somit erinnert sich M 7 an die Plätze der Datenausdrücke in dem Hilfsspeicher (ob gültig oder ungültig), die keine nicht im Hilfsspeicher verwendbaren Daten sind. Der Zweck dieses Speichers wird nachstehend erläutert.
Nach Fig. 2 werden die Ausgänge der Auswählschaltungen S 12 und S 34 in einem ODER-Glied 20 kombiniert. Der Ausgang des ODER-Gliedes zeigt deshalb an, daß bei dem gerade adressierten Datenausdruck entweder das öffentliche Gültigkeitsbit oder das lokale Gültigkeitsbit besetzt ist. Dies reicht jedoch nicht aus, um zu zeigen, ob der Datenausdruck tatsächlich gültig ist, da es sich um einen nicht im Hilfsspeicher verwendbaren Datenausdruck handeln kann, der durch Vertauschen von M 5 und M 6 selektiv gelöscht worden ist.
Zur Erzeugung eines GÜLTIG-Signales wird deshalb der Ausgang des ODER-Gliedes 20 in einem UND-Glied 21 mit dem Ausgang eines ODER- Gliedes 22 kombiniert (Fig. 3), das die Ausgänge der Auswählschaltung S 56 und des Speichers M 7 aufnimmt. Wenn der Ausdruck kein nicht im Hilfsspeicher verwendbarer Ausdruck ist (d. h. der Ausgang von M 7=1), wird das GÜLTIG-Signal ausschließlich durch die ODER- Funktion der öffentlichen und lokalen Gültigkeitsbits dieses Ausdruckes bestimmt. Wenn jedoch der Ausdruck ein nicht im Hilfsspeicher verwendbarer Ausdruck ist, (d. h. der Ausgang von M 7=0), wird das GÜLTIG-Signal durch die UND-Funktion der nicht im Hilfsspeicher verwendbaren Gültigkeitsbits mit der ODER-Funktion der öffentlichen und lokalen Gültigkeitsbits bestimmt.
Bei einer Modifizierung der vorbeschriebenen Gültigkeitsmarkiereinrichtung kann jedes Speicherpaar mit direktem Zugriff M 1/M 2, M 3/M 4 und M 5/M 6 durch einen Satz von drei oder mehr Speichern mit direktem Zugriff ersetzt werden, die bistabilen Schaltungen PTOG, LTOG und NTOG können durch Einrichtungen ersetzt werden, die drei oder mehr Zustände haben (z. B. Schieberegister), und die Zweiweg- Auswählschaltungen S 1 und so weiter, können durch Dreiweg- oder Mehrweg-Auswählschaltungen ersetzt werden. Das System ist so ausgelegt, daß es in einer Weise betrieben wird, bei der ein Speicher mit direktem Zugriff eines jeden Satzes gerade in Betrieb ist, während die beiden anderen (oder die anderen) Speicher mit direktem Zugriff rückgesetzt werden. Wenn es erwünscht ist, den Hilfsspeicher zu löschen, wird der Speicher mit direktem Zugriff, der gerade in Betrieb ist, mit einem der Reservespeicher mit direktem Zugriff vertauscht und das Löschen des nunmehr außer Betrieb genommenen Speichers beginnt. Ein derartiges System ermöglicht mehr Zeit für das Löschen eines jeden individuellen Speichers mit direktem Zugriff, da das Löschen eines jeden Speichers mit dem Einsatz der beiden anderen oder der anderen Speicher überlappt ist.

Claims (4)

1. Informationsspeichereinrichtung mit wenigstens zwei Speichern mit direktem Zugriff, deren jeder eine Vielzahl von individuell adressierbaren Speicherplätzen enthält, mit einer ersten Einrichtung, die anzeigt, welcher der beiden Speicher gerade in Betrieb ist, dadurch gekennzeichnet,
  • a) daß die erste Einrichtung (PTOG) bewirkt, daß alle Lese-Schreib-Zugriffe zu der Speichereinrichtung in den gerade in Betrieb befindlichen Speicher gerichtet werden,
  • b) daß eine zweite Einrichtung (16) selbsttätig die Adressen des gerade nicht in Betrieb befindlichen Speichers der Reihe nach durchläuft und den Inhalt dieses Speichers gleichzeitig mit Lese-Schreib-Zugriffen zu dem gerade in Betrieb befindlichen Speicher auf einen vorbestimmten Wert rücksetzt, und
  • c) daß eine dritte Einrichtung (S 12) auf einen Rücksetz- Befehl anspricht, um die erste Einrichtung (PTOG) so zu schalten, daß der gerade nicht in Betrieb befindliche Speicher der Speicher wird, der gerade in Betrieb ist, und umgekehrt.
2. Informationsspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Einrichtung (PTOG) eine bistabile Kippschaltung aufweist.
3. Informationsspeichereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweite Einrichtung (16) einen Zähler aufweist.
4. Informationsspeichereinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß Schaltkreise (S 1, S 2), vorgesehen sind, die von dem Ausgang der ersten Einrichtung (PTOG) gesteuert sind, daß die Ausgänge der Schaltkreise (S 1, S 2) mit den Adresseneingängen der entsprechenden Speicher (M 1, M 2) verbunden sind, und daß die Eingänge beider Schaltkreise (S 1, S 2) mit dem Ausgang des Zählers (16) und mit einer Adressenleitung (17) so verbunden sind, daß der gerade in Betrieb befindliche Speicher durch das Signal auf der Adressenleitung (17) adressiert wird, und der gerade nicht in Betrieb befindliche Speicher durch den Zähler (16) adressiert wird.
DE19803016269 1979-05-09 1980-04-26 Informationsspeichereinrichtung Granted DE3016269A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB7916020 1979-05-09

Publications (2)

Publication Number Publication Date
DE3016269A1 DE3016269A1 (de) 1980-11-20
DE3016269C2 true DE3016269C2 (de) 1988-09-08

Family

ID=10505029

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803016269 Granted DE3016269A1 (de) 1979-05-09 1980-04-26 Informationsspeichereinrichtung

Country Status (6)

Country Link
US (1) US4310902A (de)
AU (1) AU539369B2 (de)
BE (1) BE884825A (de)
DE (1) DE3016269A1 (de)
FR (1) FR2456367B1 (de)
ZA (1) ZA802367B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0787032B2 (ja) * 1985-07-08 1995-09-20 日本電気アイシ−マイコンシステム株式会社 半導体記憶装置
US5076480A (en) * 1990-09-27 1991-12-31 Dennison Manufacturing Company Variable pitch feed of fasteners
US20040064657A1 (en) * 2002-09-27 2004-04-01 Muraleedhara Navada Memory structure including information storage elements and associated validity storage elements

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3611315A (en) * 1968-10-09 1971-10-05 Hitachi Ltd Memory control system for controlling a buffer memory
US3675218A (en) * 1970-01-15 1972-07-04 Ibm Independent read-write monolithic memory array
US3737879A (en) * 1972-01-05 1973-06-05 Mos Technology Inc Self-refreshing memory
US4008460A (en) * 1975-12-24 1977-02-15 International Business Machines Corporation Circuit for implementing a modified LRU replacement algorithm for a cache
GB1487706A (en) * 1976-01-16 1977-10-05 Plessey Co Ltd Data storage arrangement for buffering asynchronous input and output data streams
US4070706A (en) * 1976-09-20 1978-01-24 Sperry Rand Corporation Parallel requestor priority determination and requestor address matching in a cache memory system

Also Published As

Publication number Publication date
US4310902A (en) 1982-01-12
ZA802367B (en) 1981-04-29
AU539369B2 (en) 1984-09-27
FR2456367B1 (fr) 1986-07-25
BE884825A (fr) 1981-02-19
FR2456367A1 (fr) 1980-12-05
DE3016269A1 (de) 1980-11-20
AU5821980A (en) 1980-11-13

Similar Documents

Publication Publication Date Title
DE2637054C3 (de) Steuervorrichtung für einen Pufferspeicher
DE1951552C3 (de) Speichereinrichtung mit Sicherung durch Schutzschlüssel
DE2432608C3 (de) Speicheranordnung fur eine Datenverarbeitungseinrichtung
DE2364254B2 (de) Schaltungsanordnung fuer datenverarbeitende geraete
DE1524111C3 (de) Elektronische Datenverarbeitungsanlage
DE2718551B2 (de)
DE1524788A1 (de) Schaltungsanordnung zur Erkennung und zum automatischen Ersetzen von schadhaften Speicherstellen in Datenspeichern
DE3013064C2 (de) Schaltungsanordnung zur Übertragung von Bitgruppen zwischen einer von mehreren peripheren Einheiten und einem Pufferspeicher
DE1260532B (de) Speicher mit Kenn-Wert-Aufruf
DE3016269C2 (de)
DE1774607B2 (de) Speicheranordnung mit einem informationszerstoerend lesbaren speicher
EP0051308B1 (de) Verfahren und Schaltungsanordnung zur Formatierung einer Magnetspeicherplatte
DE2235883C3 (de) Datenverarbeitungseinrichtung
DE1296429B (de) Datenbearbeitungsanlage
DE2331874A1 (de) Vorrichtung zum rechnerischen verarbeiten von kostenrechnungsaufzeichnungen
DE3016738C2 (de) Verfahren zur Übertragung eines Bitmusterfeldes in einen Speicher und Schaltungsanordnung zur Ausübung des Verfahrens
DE2750126B2 (de)
DE3133407C2 (de) Programmgesteuerter Rechner
DE1474380A1 (de) Matrixspeicheranordnung
DE2219070C3 (de) Anordnung zur Steuerung von Programmverschiebungen und zur Wiedereingabe von Unterprogrammen bei einer mit Multiprogrammierung arbeitenden digitalen Datenverarbeitungsanlage
DE1474090B2 (de) Datenverarbeitungsanlage
DE2419836A1 (de) Verfahren zur durchfuehrung von unterprogramm-sprungbefehlen in datenverarbeitungsanlagen
DE2204883C3 (de) Anordnung zur Durchführung des Informationsaustauschs zwischen Datenverarbeitungseinheiten und einem Datenspeicher
EP0026460A1 (de) Schaltungsanordnung zum Adressieren von Daten für Lese- und Schreibzugriffe in einer Datenverarbeitungsanlage
DE4028979C2 (de) Einrichtung zur Diagnose von nicht rücklesbaren Ports in Mikrocomputern

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee