DE2364408B2 - Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung der im Oberbegriff des Patentanspruchs 1 angegebenen Art zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers für einen hochintegrierten Mikrocomputer.

In einem Mikrocomputer, werden die Funktionen, wie z. B. arithmetische Grundfunktionen, Tastatureingabe, Druckwerksausgabe, Tabulation, Interpretation von Anwender-Programmen usw., als Folge der Elementaranweisungen des Mikroprogramms oder bestimmter Datenfolgen ausgeführt. In der Grundausrüstung einer solchen Schaltungsanordnung ist eine Rechen- und Steuereinheit (RSE) vorhanden, ein Nur-Lesespeicher und ein Schreib/Lese-Speicher. Die »RSE« führt die arithmetischen, logischen und Transferoperationen zur Verknüpfung der Speicher und Register aus und übernimmt und steuert den Informationsaustausch innerhalb des gesamten Mikrocomputers. Mit diesen Operationen lassen sich beispielsweise beliebige arithmetische Vorgänge darstellen, Daten und Steuersignale an andere Baugruppen oder Peripherieeinheiten ausgeben bzw. von diesen aufnehmen, logische Entscheidungen treffen und Daten aus Zusatzspeichern aus und in diese einlesen.

Der Schreib/Lese-Speicher ist erforderlich, um zu verarbeitende Daten, Zwischenwerte etc. abzulegen und für eine Weiterverarbeitung heranzuziehen. Er kann auf separaten Chips oder z. B. im RSE-Chip enthalten sein. Alle arithmetischen Operationen werden zwischen diesem Speicher und einem Rechenregister der »RSE« ausgeführt.

Im Nur-Lesespeicher schließlich ist das Mikroprogramm enthalten, das sich durch eine kontinuierliche, stetige Adressierung der Speicherplätze in ständiger Bereitschaft befindet, somit quasi in einer Ruheschleife kreist und bei Vorhandensein einer Eingabe — z. B. von einer Tastatur aus — an der entsprechenden Stelle verzweigt wird, woraufhin gemäß des nun zur Ausgabe aus ihm gelangenden Mikroprogramms die Verarbeitung der Eingabe erfolgt.

Einfache Geräte der Datenverarbeitung, wie z. B. anspruchslosere Tischrechner, kommen mit einem einzigen Nur-Lesespeicher für einen Mikrobefehlsvorrat aus, wie er sich mit wirtschaftlich vertretbarem Aufwand auf einem Chip realisieren läßt. Anspruchsvollere Geräte hingegen benötigen einen größeren Programmspeicherumfang, so daß zwei oder mehr Chips erforderlich sind. Bei bekanntgewordenen Schaltungsanordnungen dieser Art ist in der »RSE« ein (z. B. durch Zählimpulse stetig fortschaltbares) Adressenregister vorgesehen, daß über eine Sammelleitung die einzelnen Speicherplätze der Nur-Lesespeicher in einer stetigen Folge aufzurufen vermag. Soll eine Bearbeitung (etwa die einer arithmetischen Aufgabe) vorgenommen werden, so wird durch Setzen des Adressenregisters durch die »RSE« mit der entsprechenden Mikroprogramm-Adresse ein Sprung an die zugehörige Stelle des Mikroprogramms ausgeführt, und das Auslesen der einzelnen Programmschritte beginnt. Dazu erfolgt im Anschluß an die Sprungadresse die Fortschaltung des Adressenregisters in einer stetigen Folge, der Transport einer jeden Adresse über die Sammelleitung und die Chip-interne Ansteuerung des jeweils zugehörigen Speicherplatzes in den Nur-Lesespeicher-Chips.

Der Zeitbedarf bei dieser Lösung, der sich für jede einzelne Adressierung der Mikroprogrammschritte aus den Teilzeiten »Adressentransport über die Sammelleitung« und »Chip-interne Ansteuerung des Speicherplatzes« zusammensetzt, ist jedoch sehr hoch. Er fällt besonders bei der MOS-Technik stark ins Gewicht, bei der der Signalfluß gegenüber der bipolaren Technik sehr langsam ist.

Eine Schaltung zur Speicherplatzadressierung ist in der DT-OS 22 24 389 beschrieben worden, die ein Speichersystem betrifft, in dem jedes Speicherchip ein eigenes Adressenregister besitzt. Von außen angelieferte Adressen werden über je einen Eingang bit-seriell in das Adressenregister eines jeden Speicherchips eingegeben. Eine Taktfolge sorgt dafür, daß die Adressen bit für bit eingeschoben werden. Zusätzliche, in der Adresse enthaltene bits aktivieren über eine Chipauswahlschaltung jeweils eines aus mehreren Chips, dessen adressiertes Datenwort dadurch zur Ausgabe freigegeben wird.

Bei dieser Schaltungsanordnung ist konsequent die Aufgabe verfolgt worden, mit einem Minimum an Anschlußkontakten je Chip auszukommen. Man hat dazu einen bit-seriellen Adressentransport gewählt, was eine extrem langsame Arbeitsweise zur Folge hat. Neben der Teilzeit für die »Chip-interne Ansteuerung der Speicherplätze« wird die bereits weiter oben erwähnte Teilzeit »Adressentransport über die Sammelleitung« um das n-fache für jeden einzelnen zu adressierenden Mikroprogrammschritt vergrößert, wobei η die Anzahl der Adreßbits bezeichnen soll. Es handelt sich damit bei den Adreßregistern auch nicht um echte Adreßregister, sondern um Puffer-Register, die nur der jeweiligen Zusammenstellung einer kompletten Adresse dienen. Der Übergang innerhalb einer sequentiell auszulesenden Programmfolge von einem Chip zum nächsten erfolgt, wie das gesamte Auslesen einzelner

Programmschritte, durch Adressierung von außen, wobei die zusätzlichen Adreßbits lediglich das betroffene Chip bestimmen.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs beschriebenen Art für einen Mikrocomputer zu schaffen, mit je nach Anwendungsfall zwei oder mehreren Speicherchips, die sequentiell auszulesende Programmfolgen beinhalten, wobei der Zeitbedarf beim Adressieren der sequentiell auszulesenden Programmfolgen niedrig und die Adressierung einfach sein soll.

Diese Aufgabe wird erfindungsgemäß durch die im Kennzeichen des Patentanspruchs 1 angegebenen Merkmale gelöst.

Der Vorteil der Erfindung besteht insbesondere darin, daß der Speicherinhalt von zwei oder mehreren Chips bei der Adressierung von Programmfolgen so behandelt wird, als sei er insgesamt in einem Chip enthalten. Die Chip-intern durch Zählimpulse fortschaltbaren Adressenregister adressieren in jedem Chip getrennt und gleichzeitig die Speicherplätze des jeweilige η Nur-Lesespeichers. In den zusätzlichen Stellen aber wird angegeben, welches der Chips gerade für ein Auslesen des Speicherinhaltes in Betracht kommt. Da auch diese zusätzlichen Stellen durch die Zählimpulse fortgeschaltet werden, wird nach Erreichen der Endadresse des ersten Chips automatisch der erste Speicherplatz des nächsten Chips adressiert. Ist also beim sequentiellen Auslesen einer Programmfolge der Nur-Lesespeicher des einen Chips bis zum Ende ausgelesen und schließen sich Programmschritte aus dem nächsten Chip an, so erfolgt die dort weitergehende Adressierung einfach durch die stetige Adressenerhöhung ohne Zeitverlust, da die durch Erreichen der Endadresse bewirkte Erhöhung in den zusätzlichen Stellen eine Aktivierung des nächsten Chips zur Folge hat. Der Zeitbedarf wird sehr gering gehalten, weil für jede Adressierung eines Speicherplatzes nur die Chip-interne Zeit benötigt wird und kein Transport über die Sammelleitung erfolgt.

Ein besonderer Vorteil ergibt sich, wenn der Mikrocomputer eine Unterprogrammtechnik hat und in jedem Speicherchip zusätzlich zu dem einen Adressenregister weitere Adressenregister zur Aufnahme von Rückkehradressen vorhanden sind. In diesem Fall ist es von besonderer Bedeutung, daß ein großer zusammenhängender Speicherbereich zur Verfügung steht, der über mehrere Chips hinwegreicht. Bei der Unterprogrammtechnik ist es sehr wichtig, daß ein an einer beliebigen Stelle des Speicherbereiches stehendes Unterprogramm von allen Speicheradressen aus mit einer Sprungadresse erreicht werden kann.

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend näher erläutert. Es zeigt

F i g. 1 ein erstes Ausführungsbeispiel und

F i g. 2 ein zweites Ausführungsbcispiel.

In Fig. 1 sind symbolhaft fünf Chips 1 bis 5 dargestellt, von denen ein Chip 1 eine Rechen- und Steuereinheit (RSE), ein zweites Chip 2 einen Schreib/ Lese-Speicher und drei Chips 3, 4, 5 Nur-Lesespeicher enthalten. Jedes Chip 3, 4, 5 hat eine Speicherkapazität von 1024 Mikrobefehlsworten, so daß der darin gespeicherte Mikrobefehlsvorrat insgesamt 3072 Worte aufweist. Jedes Chip 3, 4, 5 beinhaltet außerdem ein Adressenregister 6, 7, 8, das jeweils zehn durch Kreuze angedeutete Stellen für eine Adressierung der jeweils 1024 Worte des zugehörigen Speicherbereiches des Chips 3,4,5 aufweist, sowie zwei zusätzliche Stellen, die zur Auswahl der Chips 3, 4, 5 vorgesehen sind. Jedes dieser drei Adressenregister 6, 'S, 8 ist durch einen Zählimpuls kontinuierlich fortschaltbcr — angedeutet durch die Pfeile 9,10,11 am rechten Ende der Register 6, 7, 8. Vom RSE-Chip 1 gehen eine Datensammelleitung \2, eine Adreßsammelleitung 13 und eine Steuersammelleitung 14 aus, die mit den Chips 2,3,4,5 der Schaltungsanordnung verbunden sind. Die Adressenregister 6, 7, 8 können außerdem durch vom

ίο RSE-Chip 1 über die Datensammelleitung 12 und Adreßsammelleitung 13 transportierte Adressen gesetzt werden.

Für die Eingabe zu verarbeitender Daten ist eine Tastatur 15 vorgesehen, die über einen Peripheriekanal

ίο 16 mit der Schaltungsanordnung verbunden ist und mit dieser in nicht näher dargestellter Weise zusammenwirkt. Desgleichen ist für die Datenausgabe ein Druckwerk 17 über einen Peripheriekanal 18 an die Schaltungsanordnung angeschlossen und gestattet die Ausgabe von Endergebnissen, Zwischenwerten, eingegebenen Daten und, je nach Aufgabe des Gerätes und demen (sprechender Auslegung der Peripherie und des Mikroprogramms, die Ausgabe von alpha-Texten.
Beim Starten des Gerätes werden unter anderem alle Adressenregister der Chips 3,4,5 auf Null gesetzt. Den Adressenregistern 9, 10, U zugeführte Zählimpulse bewirken, daß die Adressen kontinuierlich fortgeschaltet werden, so daß parallel in jedem Chip 3, 4, 5 ein Speicherplatz nach dem anderen adressiert wird. Soll

jo aufgrund einer Eingabe über die Tastatur 15 eine Verarbeitung vorgenommen werden, so wird die entsprechende 12stellige Adresse vom RSE-Chip 1 über die Datensammelleitung 12 und Adreßsammelleitung 13 in die Adreßregister 6, 7, 8 aller drei Chips 3, 4, 5 transportiert. Eine nicht näher dargestellte Decodiereinrichtung ordnet nun die ersten zehn Bits der Adresse einem Speicherplatz zu und benutzt die restlichen zwei Bits zur Auswahl eines der drei Chips. Auf Veranlassung eines über den Steuerbus 14 vom RSE-Chip 1 kommenden Steuerbefehles wird der Inhalt dieses Speicherplatzes ausgelesen und in dem ausgewählten Chip auf die Datensammelleitung 12 geschaltet. Von dieser eingeschriebenen Adresse ausgehend werden nun die Adressenregister 6,7,8 in allen drei Chips 3,4,5 durch Zählimpulse stetig fortgeschaltet, und in dem durch die Startadresse betroffenen Chip, beispielsweise dem Chip 3, werden die folgenden, zur Verarbeitung benötigten Mikroprogrammschritte kontinuierlich ausgelesen. Sobald der Inhalt des letzten, durch die zehnstellige Adresse adressierbaren Speicherplatzes im Chip 3 ausgelesen ist, wird durch den nächsten Zählimpuls in allen drei Adressenregistern 6, 7, 8 der zweistellige Adressenteil fortgeschaltet. Der zehnstellige Adressenteil erhält dabei den Anfangswert, so daß automatisch der erste Speicherplatz aus dem durch den zweistelligen Adressenteil nunmehr adressienen Chip 4 ausgelesen wird. Der gleiche Vorgang kann sich gegebenenfalls auch beim Übergang auf das dritte Chip 5 abspielen.

hi) Ist die durch die Tastatureingabe geforderte Verarbeitung durchgeführt, beispielsweise durch eine Ausgabe des Druckwerkes 17 beendet, so wird nun ein »Kreisen« des Mikroprogramms in einer »Ruheschleife« bewirkt.

bi Die im RSE-Chip 1 und Chip 2 enthaltenen Schaltkreise und von diesen auszuführenden Funktionen gehören nicht zur Erfindung und sind deshalb der besseren Übersicht weeen auch nicht näher erläiiipri

Ihre grundsätzlichen Aufgaben sind bereits in der Beschreibungseinleitung dargelegt worden. Es soll jedoch darauf hingewiesen werden, daß sowohl der Peripheriekanal 16 als auch der Peripheriekanal 18 nur mit dem RSE-Chip zusammenarbeiten, unabhängig davon, mit welchem Chip sie physikalisch in Verbindung stehen. Der Signalaustausch beispielsweise des Peripheriekanals 18 mit dem RSE-Chip 1 erfolgt also über eine im Chip 2 enthaltene »interne Verdrahtung« und die Datensammelleitung.

In Fig.2 ist das in Fig. 1 gezeigte Chip 3, 4, 5 dahingehend abgeändert, daß statt eines einzigen Adressenregisters 6,7,8 drei Adressenregister 31,32,33 vorgesehen sind. Es können auch noch weitere Adressenregister des Typs 32,33 angefügt werden. Das Adressenregister 31 ist stetig zählbar und auf gleiche Weise wie die Register 6,7,8 (F i g. 1) setzbar. Bei einem besonderen Sprungbefehl, einem sogenannten Unterprogrammsprung, wird der Inhalt von Register 32 nach Register 33 und der von Register 31 nach Register 32 übernommen und Register 31 neu gesetzt. Dadurch wird die Adresse zur Rückkehr (Rückkehradresse) in den vor dem Unterprogrammsprung durchlaufenen Programmteil gerettet.

Die Rückkehr in das vor dem Unterprogrammsprung durchlaufene Programm erfolgt durch Übernahme des

ίο Inhaltes von Register 32 nach Register 31 und von Register 33 nach Register 32. Das Register 33 und evtl. folgende dienen dazu, in einem ersten Unterprogrammsprung weitere Unterprogrammsprünge zu schachteln. Obwohl in der Beschreibung nur von Nur-Lesespeiehern die Rede ist, so ist es selbstverständlich auch möglich, statt dessen Schreib/Lesespeicher einzusetzen.

Hierzu 2 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers für einen hochintegrierten Mikrocomputer, der eine auf einem eigenen Chip angeordnete Rechen- und Steuereinheit zur Durchführung von arithmetischen und logischen Operationen sowie zur Steuerung des Mikrocomputers aufweist, an die über eine Sammelleitung die Speicherchips angeschlossen sind, wobei jedes Speicherchip ein eigenes, mit einer Adresse setzbares Adressenregister mit Stellen für eine Adressierung von Speicherplätzen und von Speicherchips besitzt, dadurch gekennzeichnet, daß jedes Adressenregister (6, 7, 8) als Zähler mit einer Anzahl seiner Stellen für die Speicherplatz-Adressierung und mit der restlichen Anzahl seiner Stellen für die Chip-Adressierung ausgebildet und sowohl mit einer Speicherplatz-Adresse als auch mit einer Chip-Adresse parallel setzbar ist und daß Zählimpulse zur Fortschaltung aller Zähler gleichzeitig und gemeinsam an alle Chips (3,4,5) gelegt werden.

2. Schaltungsanordnung nach Anspruch 1, bei welcher die Speicherchips Nur-Lese-Speicher sind, dadurch gekennzeichnet, daß in ihnen Mikroprogrammbefehle gespeichert sind.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß weitere Adressenregister (32,33) in den Speicherchips zur Aufnahme von Rückkehradressen vorgesehen sind.