DE2134816A1

DE2134816A1 - Einrichtung zur adressenuebersetzung

Info

Publication number: DE2134816A1
Application number: DE2134816A
Authority: DE
Inventors: Klaus Boger; Hellmuth R Geng; Volkmar Goetze; Johann Hajdu
Original assignee: IBM Deutschland GmbH
Current assignee: IBM Deutschland GmbH
Priority date: 1971-07-13
Filing date: 1971-07-13
Publication date: 1973-02-01
Also published as: DE2134816C3; JPS5247859B1; DE2134816B2; US3768080A; FR2145982A5; IT951498B; CA981370A; GB1398182A

Description

213481a

Böblingen, den 19. Mai 1971 lw-sz

Amtliches Aktenzeichen: Neuanmeldung

Aktenzeichen der Anmelderin: Docket GE 970 037; GE 870 119

Einrichtung zur Adressenübersetzung

In Vielfach-Rechensystemen, Teilnehmer-Rechensystemen und ähnlichen Systemen liegen eine Vielfalt von Problemprogrammen vor, welche von einer Datenverarbeitungsanlage verarbeitet werden müssen. Der Hauptspeicher der Datenverarbeitungsanlage ist dabei meist nicht groß genung, um all diese Programme aufnehmen zu können. Man ist deshalb dazu übergegangen, die Problemprogramme auf einem externen Speicher, z. B. auf einem Plattenspeicher, unterzubringen und nur jeweils einige wenige dieser Programme in den Hauptspeicher der Datenverarbeitungsanlage zu laden. Hierbei muß man natürlich in Kauf nehmen, daß öfters Daten zwischen dem Hauptspeicher und dem externen Speicher der Anlage ausgetauscht werden müssen. Ist z. B. ein Programm verarbeitet oder muß dessen Verarbeitung unterbrochen werden, so muß aus Platzgründen dieses Programm in den externen Speicher rückgespeichert und ein neues Programm in den Hauptspeicher geladen werden. Dieser Vorgang wird dynamische Umspeicherung genannt. Vorzugsweise werden dabei die Programme in Segmente und die Segmente in Seiten unterteilt. Als kleinster Datenblock wird also eine Datenseite, welche z. B. 2048 Bytes umfaßt, umgespeichert. Um die Programmierung zu vereinfachen,

209885/1070

ORIGINAL INSPECTED

ist es zweckmäßig/ den Segmenten und Seiten symbolische Adressen zu geben. Diese können auch logische Adressen genannt werden. Vor jeder Adressierung des Hauptspeichers ist bei Verwendung solcher logischer Adressen eine Übersetzung dieser logischen Adressen in die reale Hauptspeicheradresse notwendig. Hierbei werden zweckmäßigerweise Tabellen benutzt, welche im Hauptspeicher der Datenverarbeitungsanlage gespeichert werden können. Darüber hinaus hat es sich als vorteilhaft erwiesen für einige wenige logische Adressen, z. B. die zuletzt verwendeten,- die übersetzte reale Adresse in Registern bereitzuhalten. Bei jeder Adressenübersetzung werden zunächst diese Register abgefragt und falls sich in einem dieser Register bereits " die zur angebotenen logischen Adresse entsprechende reale Adresse befindet, können Hauptspeicherzugriffe eingespart werden.

Solche Einrichtungen zur Adressenübersetzung sind z. B. aus' der US Patentschrift 3 504 349 und aus dem Artikel von Gibson "Time Sharing in the IBM System /360: Model 67" in Proceedings Spring-Joint Computer Conference 1966, Seiten 61 bis 78 bekannt geworden.

In mikroprogrammierten Datenverarbeitungsanlagen, in denen die Operanden byteweise verarbeitet werden, kann aber selbst die Übersetzung der Adressen in diesen externen Registern einen unnötigen Zeitverlust bedeuten. Es muß dann nämlich bei jeder byte-bezogenen Mikroinstruktion mit Hauptspeicherzugriff die logische Adresse durch die Adressenübersetzungseinrichtung übersetzt werden und die gewonnene reale Adresse in das Speicheradressenregister des Hauptspeichers geladen werden. Da bei der Verarbeitung von zwei Operanden jeweils abwechselnd Bytes von verschiedenen Operanden adressiert werden, werden die realen Byteadressen eines Operanden jeweils durch die reale Byteadresse des anderen Operanden im Speicheradressenregister überschrieben. Zur Erlangung jeder um 1 erhöhten folgenden realen Byteadresse muß nun die logische Adresse durch die externen Register immer wieder aufs neue übersetzt werden.

209885/1070

Docket GE 970 037; GE 870 119

Die Erfindung betrifft eine Einrichtung zur Übersetzung von externen, logischen Adressen von in Seiten unterteilten Datensegmenten in interne, reale Hauptspeicheradressen, in Datenverarbeitungsanlagen mit vollständigen Übersetzungstabellen im Hauptspeicher und einer raschen Übersetzungseinrichtung mit Teiltabellen außerhalb des Hauptspeichers, sowie mit einem Modifizierer zum Modifizieren der gegenwärtigen Hauptspeicheradresse für den nächsten Speicherzugriff.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, die Einrichtung zur Adressenübersetzung so zu gestalten, daß bei byteweiser Verarbeitung der Zeitaufwand für die Übersetzung jeder logischen Byteadresse verringert wird.

Diese Aufgabe wird erfindungsgemäß gelöst durch einen Pufferspeicher zur Speicherung der realen Adressen, welche während der gegenwärtig verarbeiteten Instruktion verwendet werden, der eingangsseitig mit der raschen Übersetzungseinrichtung und ausgangsseitig mit dem Modifizierer und dem Hauptspeicheradressenregister verbunden ist.

Solange also Operanden oder Instruktionen mit der gleichen logischen Adresse verarbeitet werden, und sich nur jeweils die Byteadiesse ändert, kann ein Zugriff zur raschen Übersetzungseinrichtung vermieden werden, da der erfindungsgemäße Pufferspeicher die gegenwärtig verarbeiteten realen Adressen stets bereithält.

Eine vorteilhafte Weiterbildung der Erfindung ist gekennzeichnet durch Speichereinrichtungen zur Speicherung der logischen Adressen, welche während der gegenwärtig verarbeiteten Instruktion verwendet werden, und einen weiteren Modifizierer, welcher die logischen Adressen in den Speichereinrichtungen um 1 erhöht, wobei diese erhöhten und durch die rasche Übersetzungseinrichtung in reale Adressen übersetzten Adressen dann in den Pufferspeicher eingelesen werden, wenn der Modifizierer durch

2098 8 5/1070

Docket GE 970 037; GE 870 119

2134818

- 4 einen. Überlauf anzeigt, daß eine Seitengrenze überschritten wird.

Der weitere Modifizierer erhöht die in diesen Speichereinrichtungen gespeicherten logischen Adressen bei jeder Operation um 1, so daß die nächstfolgende logische Adresse zugleich zur Speicherung in den Speichereinrichtungen und zur Übersetzung in die entsprechende reale Adresse bereitsteht, wenn der Modifizierer bei Erhöhung der gegenwärtigen Byteadresse feststellt, daß eine Seitengrenze überschritten wird. Hierbei ist zu beachten, daß die logischen Adressen der Segmente und Seiten in numerischer Reihenfolge geordnet sind, die entsprechenden Seiten im Hauptspeicher jedoch sich in willkürlichen Speicherblöcken befinden können.

Die Erfindung soll nun an Hand eines Ausführungsbeispieles näher erläutert werden. Es zeigen:

Fig. 1 die Adressenübersetzungseinrichtung nach der

vorliegenden Erfindung,

Fig. 2 den Übersetzungsvorgang, welcher im Hauptspei

cher abläuft, wenn aus einer logischen Adresse die entsprechende reale Adresse aus den Tabellen gewonnen wird.

W Aus Fig. 1 ist ersichtlich, daß eine vom Rechenwerk ALU angebotene logische Adresse erst von der schnellen Übersetzungseinrichtung ATU in eine reale Adresse übersetzt wird, welche hierauf in dem erfindungsgemäßen Pufferspeicher SALS gespeichert wird. Diese reale Adresse wird hierauf in das Hauptspeicheradressenregister SAR gesetzt und adressiert hierauf den Hauptspeicher MS.

Die Übersetzungseinrichtung ATU besteht aus einem Schalter S, welcher zunächst die angebotene logische Adresse LA einer Tabelle AA zuführt. Diese Tabelle kann z. B. nach der Art eines

209885/1070

Docket GE 970 037; GE 870 119

tr

assoziativen Speichers aufgebaut sein und speichert η (ζ. Β. 8) logische Adressen, welche derzeit benutzt werden oder kürzlich benutzt worden sind. Falls eine Übereinstimmung zwischen der angebotenen logischen Adresse LA und einer der in der Tabelle AA gespeicherten logischen Adressen festgestellt wird, wird aus dem entsprechenden Speicherplatz in einer zweiten Tabelle ALS die entsprechende reale Adresse ausgelesen und über den Schalter S dem Pufferspeicher SALS zugeführt. Diese reale Adresse wird hierauf in das Speicheradressenregister SAR eingelesen und adressiert den Hauptspeicher. Bei Operationen, welche sich auf einen einzigen Operanden, z. B. auch auf das Auslesen einer Instruktion, beziehen, braucht nur für das erste Byte dieses Operanden die logische Adresse in die reale Adresse übersetzt zu werden. Die folgenden realen Byte-Adressen werden über den Modifizierer MODI durch Erhöhung um 1 erlangt. Bei wortweiser oder halbwortweiser Verarbeitung kann der Modifizierer MODI natürlich auch eine Erhöhung um 2 oder 4 durchführen.

Bei Operationen, in denen z. B. zwei Operanden beteiligt sind, stehen im Hauptspeicheradressenregister SAR jeweils die realen Adressen von verschiedenen Operanden. Ohne den erfindungsgemäßen Pufferspeicher SALS hätte also eine Erhöhung dieser realen Adressen durch den Modifizierer MODI um 1 keinen Sinn, da im nächstfolgenden Speicherzugriff die reale Adresse des anderen Operanden eingelesen würde. Durch den Pufferspeicher SALS ist nun die Möglichkeit gegeben, die um 1 erhöhten Adressen zu speichern und bei dem übernächsten Speicherzugriff zu verwenden.

Die Tabellen in der Übersetzungseinrichtung ATU brauchen also nur bei der erstbenutzten Byteadresse eines Operanden benutzt zu werden. In den darauffolgenden Zyklen der byteweisen Verarbeitung der Operanden kann ein Zugriff zu diesen Tabellen entfallen und wird auf diese Weise bei jeder Mikroinstruktion Zeit eingespart. Beträgt z. B. die Zeitdauer eines Hauptspeicherzyklus 240 ns und die Zeit für die Adressenübersetzung in der raschen Übersetzungseinheit ATU 80 ns, so kann also durch die Erfindung ca.

209885/1070

Docket GE 970 037? GE 870 119

ein Drittel des Hauptspeicherzyklus eingespart werden. Im erfir.·= dungsgemäßen Pufferspeicher können z. B. drei Plätze vorgesehen werden, welche die realen Adressen für das Instruktionsadressen-= register IAR, den ersten Operanden OPl und den zweiten Operanden 0P2 speichern. Bei andersgearteten Instruktionen, z, S. bei Mehradressenbefehlen, können im Pufferspeicher SALS entsprechend mehr Speicherplätze in vorgesehen werden.

Allgemein gilt also, daß der Pufferspeicher SALS von Vorteil ist bei Operationen mit Operandenwechsel, also auch bei Instruktionen, in denen das Instruktionswort selbst und ein Operand betroffen sind.

Beim übergang zur nächsten Instruktion in einer Programmfolge wird die logische Adresse dieser nächsten Instruktion nicht gebraucht, sondern es kann einfach die reale Adresse im Pufferspeicher SALS durch den Modifizierer MODI erhöht werden. Dieser Vorteil entfällt natürlich bei einer Sprungoperation.

Eine Weiterbildung der Erfindung besteht darin, daß in der raschen Übersetzungseinrichtung ATU auch die logischen Adressen, welche den realen Adressen im Pufferspeicher SALS entsprechen, gespeichert werden. Außerdem ist ein weiterer Modifizierer MOD2 vorgesehen, welcher während jeder eine Speicheroperation betreffende Mikroinstruktion die betreffende logische Adresse aus dem zusätzlichen Speicher LAS um 1 erhöht. Im Speicher LAS "bleibt jedoch jeweils die alte logische Adresse gespeichert. Die logischen Adressen sind im allgemeinen so gewählt, daß sie im virtuellen Gesamtspeicher, z. B. also im externen Plattenspeicher, benachbarte Seiten durch um 1 verschiedene logische Adressen angeben. Die Erhöhung um 1 einer logischen Adresse bezeichnet also jeweils die benachbarte Seite. Stellt nun der Modifizierer MODI durch ein Überlaufsignal c fest, daß eine Seitengrenze überschritten wurde, so wird der Schalter S gesteuert und steht durch den Inkrementierungsvorgang im Modifizierer M0D2 zugleich ohne Zeitverlust die logische Adresse der benachbarten Seite zur Su-

209885/1070

Docket GE 970 037; GE 870 119

führung zur Tabelle AA. und zur Speicherung im Speicher LAS zur Verfügung. Befindet sich diese um 1 erhöhte logische Adresse bereits in der Tabelle AA, so kann ohne Hauptspeicherzugriff bereits die reale Adresse der benachbarten Seite über den Schalter S in den Pufferspeicher SALS gelesen werden. Das Überlaufsignal im Modifizierer MODI wird einfach so erzeugt, daß an einer geeigneten Stelle der Inkrementierschaltung ein übertragungssignal abgenommen wird. Die Anzahl Bytes einer Seite kann z. B. 2048 oder 4096 betragen.

Fig. 2 zeigt den Adressenübersetzungvorgang, welcher abläuft, wenn sich die gewünschte reale Adresse nicht in der raschen Übersetzungseinrichtung ATU befindet. Die angebotene logische Adresse LA besteht aus drei Teilen: einen logischen Segmentteil SN, einen logischen Seitenteil PN und einen realen Byteteil PB. Im Hauptspeicher ist ein Tabellenregister TR vorgesehen, in dem die Beginnadresse STO einer Segmenttabelle gespeichert ist. Zu dieser Beginnadresse wird der logische Segmentteil SN addiert und mit dem Ergebnis wird eine bestimmte Speicherstelle in der Segmenttabelle adressiert. Diese Speicherstelle enthält die Beginnadresse PTO einer Seitentabelle PT. Zu dieser Beginnadresse PTO wird der logische Seitenteil PN der logischen Adresse LA addiert und mit dem Ergebnis eine bestimmte Speicherstelle in der Seitentabelle PT adressiert. Diese Speicherstelle enthält die hochwertigen Bits der realen Seitenadresse RAH. Die niederwertigen Bits der gewünschten Byteadresse werden direkt aus dem Byteteil PB der logischen Adresse LA übernommen. Die aneinandergereihten hochwertigen Bits H und niederwertigen Bits B ergeben dann die reale Byteadresse RA..

Im Speicher AA der raschen Übersetzungseinrichtung werden also die logischen Segment- und Seitenteile SN und PN gespeichert, während im Speicher für die realen Adressen ALS in der raschen Übersetzungseinrichtung die dazugehörigen realen Adressenteile H gespeichert werden.

209885/ 1070

Docket GE 970 037; GE 870 119

Das Laden der verschiedenen logischen und realen Adressen in die Speicher AA, LAS und ALS geschieht auf bekannte Weise und braucht deshalb nicht näher erläutert zu werden.

209885/1070

Docket GE 970 037; GE 870 119

Claims

P A T ENTA N S P R Ü C H E

(Iy Einrichtung zur Übersetzung von externen, logischen Adressen von in Seiten unterteilten Datensegmenten in interne, reale Hauptspeicheradressen, in Datenverarbeitungsanlagen mit vollständigen Übersetzungstabellen im Hauptspeicher und einer raschen Übersetzungseinrichtung mit Teiltabellen außerhalb des Hauptspeichers sowie mit einem Modifizierer zum Modifizieren der gegenwärtigen Hauptspeicheradresse für den nächsten Speicherzugriff,

gekennzeichnet durch einen Pufferspeicher (SALS) zur Speicherung der realen Adressen, welche während der gegenwärtig verarbeiteten Instruktion verwendet werden, der eingangsseitig mit der raschen Übersetzungseinrichtung (ATU) und ausgangsseitig mit dem Modifizierer (MODI) und dem Hauptspeicheradressenregister (SAR) verbunden ist.
2. Einrichtung nach Anspruch 1, gekennzeichnet durch Speichereinrichtungen (LAS) zur Speicherung der logischen Adressen, welche während der gegenwärtig verarbeiteten Instruktion verwendet werden und einen weiteren Modifizierer (M0D2), welcher die logischen Adressen in den Speichereinrichtungen (LAS) um 1 erhöht, wobei diese erhöhten, und durch die rasche Übersetzungseinrichtung (ATU) in reale Adressen übersetzten Adressen dann in den Pufferspeicher (SALS) eingelesen werden, wenn der Modifizierer (MODI) durch einen Überlauf (Signal +1) anzeigt, daß eine Seitengrenze überschritten wird.

20988b/ 1070

Docket GE 970 037; GE 870 119

Le e rs e i t e