DE3025167A1

DE3025167A1 - Datenverarbeitungseinrichtung

Info

Publication number: DE3025167A1
Application number: DE19803025167
Authority: DE
Inventors: Peter Leo Lawrence Desyllas; John Richard Eaton; John Edward Murray; Barry Gordon Radley; Alasdair Rawsthorne
Original assignee: Fujitsu Services Ltd
Current assignee: Fujitsu Services Ltd
Priority date: 1979-07-04
Filing date: 1980-07-03
Publication date: 1981-01-15
Also published as: FR2461329A1; DE3025167C2; GB2052117B; BE884708A; US4380797A; NL8003797A; FR2461329B1; GB2052117A

Description

PATE^TANWÄI TE. 1 Π ? 5 1 6

Dipl.-Ing. A. Wasmeier Dipl.-Ing. H. Graf

Zugelassen beim Europäischen Patentamt · Professional Representatives before the European Patent Office Patentanwälte Postfach 382 8400 Regensburg 1

ί"" ^da£\ τ, α. .L. Deutsche Patentamt

^da£\ D-8400 REGENSBURG

grefl.nger strasse r

8 München 2 Telefon (0941) 5 4753

Telegramm Begpatent Rgb. Telex 65709 repatd

Ihr Zeichen Ihre Nachricht Unser Zeichen Tag 1. Juli 1980 ¥/He

Your Ref. Your Letter Our Ref. Date

I/p 10.305

Anmelder: INTERNATIONAL COMPUTERS LIMITED, ICL House, Putney, London, SW15 ISW, England

Titel: "Däenverarbeitungseinrichtung"

Priorität: Großbritannien Nr. 7923329 vom 4. Juli 1979

030063/0913

Konten: Bayerische Vereinsbank (BLZ 750 200 73) 5 839 300 Gerichtsstand Regensburg

Postscheck München 893 69-801

1.7.1980 W/He - € - I/p 1O.JO5

"Datenverarbeitungseinrichtung''

Bei Datenverarbeitungseinrichtungen ist es bekannt, Daten in einem Hauptspeicher zu speichern und einen kleineren, schnelleren Hilfsspeicher zur Aufnahme von Kopien von Datenausdrükken vorzusehen, die laufend benutzt werden, wobei diese Ausdrücke aus dem Hauptspeicher bei Bedarf in den Hilfsspeicher kopiert werden. Der Vorteil einer derartigen zweistufigen Speicheranordnung besteht darin, daß sie eine hohe mittlere Zugriffsgeschwindigkeit besitzt, die sich der des Hilfsspeichers nähert, daß aber die Kosten pro Speicherstelle wesentlich geringer sind als die des Hilfsspeichers.

Es sind verschiedene Vorschläge gemacht worden, um die Datenausdrücke aus dem Hauptspeicher auf die Speicherplätze des Hilfsspeichers abzubilden. Hierzu wird auf den Aufsatz "Concepts for Buffer Storage" von CJ. Conti aus IEEE Computer Group News, März 1969, Seite 9, hingewiesen. Einige dieser bekannten Vorschläge umfassen das "Viele-in-eins"-Abbilden der Daten; dies bedeutet, daß jeder Speicherplatz des Hilfsspeichers eine Kopie eines einer Vielzahl unterschiedlicher Datenausdrücke halten kann, während jeder Datenausdruck im Hauptspeicher nur in einen bestimmten Speicherplatz des Hilfsspeichers kopiert werden kann. Ein Beispiel für ein derartiges "Viele-in-eins"-Abbildungsschema ist auf Seite 11 des vorgenannten Aufsatzes unter dem Titel "Direct Mapping Buffer" erläutert.

Ein solches "Viele-in-eins"-Abbildungsschema ist verhältnismäßig leicht zu verwirklichen. Es kann jedoch manchmal erforderlich oder erwünscht sein, zwei oder mehr unterschiedliche Datenausdrücke gleichzeitig im Hilfsspeicher zur Verfügung zu haben, und dies ist eindeutig nicht möglich, wenn diese beiden Ausdrücke auf den gleichen Speicherplatz des Hilfsspeichers abgebildet werden. Dies hat zur Folge, daß die Einrichtung langsamer arbeiten

030063/0913

1.7.1930 W/He -f - I/p 10.

rauß, oder daß in bestimmten ü'ällen verhindert wird, daß ein Arbeitsvorgang überhaapt abgeschlossen werden kann.

Aufgabe der .Erfindung ist es, Mittel zu schaffen, um dieses Problem zu lösen.

Gemäß der Erfindung ist eine Datenverarbeitungseinrichtung mit einem Hauptspeicher und einem kleineren, schnelleren Hill's- · speicher, in welchem bei Bedarf aus dem Hauptspeicher Datenausdrücke kopiert werden, die im Hauptspeicher auf die Speicherplätze des Hilfsspeichers nach einem "Viele-in-eins"-Abbildangsschema für Daten abgebildet werden, vorgeschlagen, daß im Betrieb ein Test zur Anzeige von Situationen vorgenommen wird, bei denen zwei (oder mehr) Datenausdrücke im Speicher hoher Zugriffsgeschwindigkeit zur Verfügung stehen müssen, diese beiden Ausdrücke jedoch auf die gleiche Stelle des Hilfsspeichers abbilden, so daß sie nicht beide gleichzeitig im HilfsSpeicher vorhanden sein können, und daß dann, wenn diese Situation angezeigt wird, die Verwendung des HilfsSpeichers vorübergehend aufhört und die erforderlichen Datenausdrücke alle in einen weiteren Speicher geringerer Größe als der HilfsSpeicher und mit einer Zugriffsgeschwindigkeit, die mit der des Hilfsspeichers vergleichbar ist, kopiert werden.

In weiterer Ausgestaltung der Erfindung wird eine Datenverarbeitungseinrichtung mit einem Hauptspeicher und einem kleineren, schnelleren Hilfsspeicher, in welchem bei Bedarf aus dem Hauptspeicher Datenausdrücke kopiert werden, die im Hauptspeicher auf die Stellen des Hilfsspeichers nach einem "Viele-ineins"-Abbildungsschema für Daten abgebildet werden, vorgeschlagen, die im Betrieb Arbeitsvorgänge durchführt> deren jeder einen Zugriff zu einer Vielzahl von Datenausdrüken erforderlich macht und die so ausgelegt ist/ wenn einer dieser erforderlichen Datenausdrücke im Hilfsspeicher nicht zur Verfügung steht> der Vorgang abgebrochen wird, der Ausdruck aus dem Hauptspeicher in den Hilfsspeicher kopiert wird und der Vorgang dann von Anfang

0 3006-3/0913

1.7.1980 W/He -Mr- Ι/ρ1Ο.$Ο5

an erneut begonnen wird, und bei der im Betrieb ein Test durchgeführt wird, um Situationeil· anzuzeiger., in denen zwei (oder mehr) der Datenausdrücke, die von dem gerade durchgeführten Arbeitsvorgang gefordert werden, auf den gleichen Speicherplatz des Hilfsspeichers abgebildet werden, so daß sie niclrc beide gleichzeitig im Hilfsspeicher vorhanden sein können, und diese Situation zur Anzeige gebracht, die Verwendung des Hilfsspeichers ν orübergehend unterbrochen wird und die erforderlicnen Datenaasdrücke alle in einen weiteren Speicher geringerer Größe als der Hilfsspeicher und mit einer Zupjrif f sgeschwindipckeit, die mit der des Hilfsspeichers vergleichbar ist, kopiert werden.

Nachstehend wird ein Ausführungsbeispiel der Erfindung in Verbindung Eiit der Zeichnung erläutert. Es zeigen:

Jj'ig. 1 ein Blockschaltbild der Einrichtung, und

J?ig. 2 die Adressenumwandlungseinheit der Einrichtung im Detail.

Die Datenverarbeitungseinrichtung weist einen Hauptspeicher 10 auf, der Instruktionen und Operanden enthält. Jedes V/ort im Speicher hat eine reale Adresse EA, die die tatsächlicne physikalische Lage im Speicher angibt.

Die Einrichtung weist ferner eine mikroprogrammgesteuerte Verarbeitungseinheit 11 auf, Im Betrieb findet diese Einheit Instruktionen aus dem Hauptspeicher 10 auf, dekodiert sie und führt ein entsprechendes Mikroprogramm zur Ausführung einer jeden Instruktion durch. Die Ausführung der Instruktion kann den Zugriff zu einem oder mehreren Operanden im Hauptspeicher einschließen.

Die Verarbeitungseinheit 11 adressiert Daten (Instruktionen oder Operanden) nicht in Form ihrer realen Adressen RA, sondern in iPorm von virtuellen Adressen VA. Jede virtuelle Adresse hat eine Länge von 32 Bits, wobei die 14- bedeutensten Bits eine

030063/0913

1.7.19SO W/He - *f - I/p IO.3O5

Segmentzahl SW darstellen, während die 18 weniger "bedeutenden Bits eine Wortzahl WiT darstellen, die die Position des gewünschten Datenwortes innerhalb des Segmentes angibt. Virtuelle Adressen können in ihre entsprechenden realen Adressen mit Hilfe einer Segmenttabelle übersetzt werden, die im Hauptspeicher gehalten wird. Die Segmenttabelle weist eine Anzahl von Eingängen, und zwar jeweils einen für jedes Segment, auf; jeder Eingang hält die reale Adresse der Basis des entsprechenden Segmentes. Somit kann eine virtuelle Adresse dadurch übersetzt werden, daß zuerst inr Segmentzahlteil SN benutzt wird, um die Segmenttabelle weiterzuschalten, um den entsprechenden Segmenttabelleneingang zu erhalten, und dann die Segmentbasisadresse aus diesem Eingang zum Wortzahlteil WiT der virtuellen Adresse hinzuzuaddieren.

Wenn die Segmenttabelle jedesmal dann, wenn ein Datenwort adressiert wird, abgefragt werden muß, wird in der Praxis jedoch die Betriebsgeschwindigkeit der Einrichtung erheblich vermindert. Deshalb werden virtuelle Adressen normalerweise nicht durch Bezugnahme auf die Segmenttabelle übersetzt. Stattdessen wird eine Adressenübersetzungseinheit (ATTJ) 12 verwendet. Die ATU 12 enthält einen kleinen, schnellen Hilfsspeicher, der Kopien der Segmenttabelleneingänge für die Segmente hält, die gerade in Benutzung sind. Dies ermöglicht, daß virtuelle Adressen sehr rasch übersetzt werden, vorausgesetzt, daß die entsprechenden Segmenttabelleneingänge im Hilfsspeicher vorhanden sind. Die Segmenttabelle im Hauptspeicher wird nur befragt, wenn der entsprechende Segmenttabelleneingang nicht im Hilfsspeicher vorhanden ist.

Einzelheiten der Verarbeitungseinheit 11 und des Speichers 10 sind nicht Gegenstand der Erfindung und werden hier nicht weiter erläutert. Die Verwendung von Segmenttabellen zur Übersetzung von virtuellen Adressen in reale Adressen ist an sich bekannt und wird ebenfalls nicht näher beschrieben.

030063/0913

1.7.1930 W/fle -X- I:p 10.^

-J.

Adressenübersetzungseinheit (ATU)

Nach Fig. 2 weist die A¹IU einen Speicxier mit direktem Z-ugriff 21 (RAJl) auf, der 1024 Speicherplätzebesitzt, die mit 0-1025 beziffert sind. Die Speicherplätze 256-1025 (die mit dem Bezugszeichen 22 bezeichnet sind) stellen den vorerwähnten Hilfsspeicner dar. Die Speicherplätze 0-65 (die mit dem Bezugszeichen 25 bezeichnet sind) stellen einen weiteren Speicher dar, der als der ATM-Speicher bezeichnet wird, dessen Aufgabe weiter unten erläutert wird. Die übrigen Speicherplätze des Speichers 21 stehen für andere Zwecke zur Verfügung, die mit vorliegender Erfindung nichts zu tun haben.

Jeder Speicherplatz im Hilfsspeicher 22 hält eine Kopie eines der Eingänge bzw. Eintragungen in die Segmenttabelle zusammen mit der Segmentzahl des zugeordneten Segmentes.

Der Speicher 21 wird mit Hilfe eines Multiplexers 24 adressiert, der normalerweise den Ausgang einer Kontrollschaltung 25 auswählt. Die Kontrollschaltung 25 besitzt einen Satz von Exklusiv-ODER-Gliedern (nicht dargestellt), die ausgewählte Bits der Segmentzahl SN der virtuellen Adresse, die von der Verarbeitungseinheit aufgenommen wird, kombinieren, so daß eine 10 Bits umfassende Kontrolladresse im Bereich 256-1025 erzielt wird. Diese Kontrolladresse adressiert deshalb einen Speicherplatz im Hilfspeicherteil 22 des Speichers 21.

Das Kontrollschema ergibt eine "Viele-in-eins"-Abbildung der Segmentzahlen auf d-ie Kontrolladressen und damit eine "Vielein-eins "-Abbildung der Segmenttabelleneingänge bzw. -eintragungen auf die Speicherplätze des Hilfsspeichers.

Die normale Arbeitsweise der ATU ist folgende:

Wenn die Verarbeitungseinheit 11 eine virtuelle Adresse an die ATU gibt, wird der Segmentzahlteil SN der Adresse kontrollcodiert,

030063/0913

_;. ... 302516?

1.7.1980 W/He " -? - I/p 10.30;

und die resultierende Kontrolladresse wird zum Adressieren des Hilfsspeichers 22 verwendet. Die Segmentzahl, die in dein adres- -■ sierten Speicherplatz des Hilf sspeic1h?s enthalten ist, wird "aus- ■-gelesen und mit dem Segnentzahlteil SN der virtuellen Adresse nit Hilfe einer YernleichsvorricLtuiig 26 verglichen. Wenn beide gleich sind, wird ein Treffer-Signal erzeugt, das angibt, daß der Speicherplatz den gewünschten Segmenttabelleneihgäng enthält. Die öegmentbasisadresse SB kann deshalb aus dem Hillsspeicher ausgelesen und dem Wortzahlteil Win der virtuellen Adresse mit Hilfe einer Addierschaltung 2? hinzuaddiert werden, so daß die gewünschte reale Adresse ΞΑ erzielt wird.

Sind sie jedoch nicht gleich, wird ein i'ehlsignal erzeugt. Das Fehlsignal wird nach -Fig. 1 als Unterbrechungssignal der Verarbeitungseinheit 11 aufgegeben und bewirkt, daß die gerade durchgeführte Instruktion unterbrochen wird. Die Verarbeitungseinheit beginnt dann ein spezielles Mikroprogramm und befaßt sich mit dieser Unterbrechung. Dieses Programm befragt die Segmenttabelle im Hauptspeicher 10 und kopiert die entsprechende Eintragung in den gerade adressierten Speicherplatz des"Speichers 21. Einzel■*· hexten dieses Mikroprogramms sind nicht Gegenstand der Erfindung und werden hier nicht weiter erläutert. Die Ausführung der Instruktion, die unterbrochen war, wird dann am Anfang erneut begonnen, Wenn dieses Mal die Instruktion die virtuelle Adresse ergibt, wird die entsprechende Segmenttabelleneintragung im Hilfsspeicher gefunden und somit kann die virtuelle Adresse in normaler Weise übersetzt werden.

"Schlagen" (Thrashing)

Die insoweit beschriebene Einrichtung arbeitet für Instruktionen, die sich nur auf einen einzigen Operanden beziehen, einwandfrei. Bestimmte Instruktionen können jedoch erfordern, daß mehrere Operanden während ihrer Ausführung zugegriffen werden;. Dies ist auch ohne Schwierigkeit möglich, solange die Segmenttabelleneintragungen dieser Operanden alle auf unterschiedlichen Speicherplätzen des

030063/0913

1. ^r?. 1930 W,/He - tf - Ι/ρ 10.3 05

-i-

Hilfsspeichers 22 abgebildet werden. Wenn jedoch zwei (oder mehr) der Segmenttabelleneintragungen auf dem gleichen Speicherplatz des Hilfsspeichers abgebildet werden, wird ein "Schlagen"-Zustand eingeführt, bei dem, falls keine speziellen Vorkehrungen getroffei werden, die Instruktion laufend unterbrochen wird und wieder anläuft, weil sie niemals alle erforderlichen Segmenttabelleneintragungen im Hilfsspeicner gleichzeitig findet.

Im Falle vorliegender Erfindung wird dieser "Schlagen"-Zustand wie folgt aufgezeigt. Wenn ein Fehlsignal auftritt, wird die Kontrolladresse, die gerade am Ausgang der Kontrollschaltung 25 erscheint, in ein Register 28 eingeführt. Jede Kontrolladresse wird bei ihrem Auftreten mit dem ,jeweiligen Inhalt des Registers 28 mit Hilfe einer Vergleichsvorrichtung 29 verglichen. Der Ausgang der Vergleichsvorrichtung 29 wird in einen Eingang eines UND-Gliedes JO eingeführt, dessen anderer Eingang das Fehlsignal aufnimmt. Somit wird das UND-Glied wirksam gemacht, wenn ein Fehlsignal zum zweiten Mal in bezug auf die gleiche Kontrolladresse erzeugt wird (d.h., wenn ein "Schlagen"-Zustand eingeführt wird). Der Ausgang des UND-Gliedes 30 setzt eine bistabile Vorrichtung 31, wodurch die Adressenübersetzungseinheit in einen Betriebszustand gebracht wird, der als "Anti-Schlagen"-Betrieb bezeichnet wird. In gesetztem Zustand erzeugt die bistabile Vorrichtung 31 ein Signal ATM, das den Multiplexer 24- so schaltet, daß er nunmehr den Ausgang aus einem Zähler 32 an der Stelle der Kontrolladresse auswählt. Der Zähler 32 hat eine Länge von sechs Bits und erzeugt deshalb einen Ausgang im Bereich von 0-63. Deshalb adressiert der Ausgang des Zählers den Teil des Speichers 21, der weiter oben als der ATM-Speicher 23 bezeichnet ist. Der Zähler 32 wird jedesmal dann auf Null rückgesetzt, wenn eine Instruktion anläuft oder erneut anläuft, und wird jedesmal um Eins weitergeschaltet, wenn eine virtuelle Adresse zur Übersetzung vorhanden ist. Der ATM-Speicher wirkt deshalb als ein Speicher, bei dem die zuerst eingehende Information zuerst wieder abgeht (first-in first-oui; store).

0300 6 3/0913

1.7.1V8O W/He - ψ - I/p IO.3O5

Beim "Anti-Schlagen"-Betrieb wird die Verwendung des Hilfsspeichers 22 vorüber geilend unterbunden, und stattdessen der ATM-Speicher verwendet. Zu Beginn ist der ATM-Speicher leer, so daß jedesmal dann, wenn eine neue virtuile Adresse zur Übersetzung angeboten wird, ein Fehlsignal erzeugt wird, das bewirkt, daß die Instruktion unterbrochen wird und die entsprechende Segmenttabelleneintragung in den gerade adressierten Speicherplatz des Speichers kopiert wird. Somit werden die Segmenttabelleneintragungen, die durch die Instruktion erforderlich werden, einzeln in aufeinanderfolgende Speicherplätze des ATM-Speichers kopiert. Die Instruktion ist dann in der Lage, ohne jede weitere Unterbrechung vollständig abzulaufen.

Wenn die Instruktion beendet ist, gibt die Verarbeitungseinheit ein Instruktionsende-Signal EI, das die bistabile Vorrichtung Jl rücksetzt, wodurch die Adressenübersetzungseinheit in den normalen. Betrieb zurückgeführt wird. ,·■

Beispiel der Betriebsweise

Es sei angenommen, daß eine bestimmte Instruktion drei Operanden mit Segmentzahlen SFl, SH2, SN3 anfordert, und daß diese Segmentzahlen, wenn sie kontrolliert werden, die Kontrolladressen A, B und A erzeugen. Es wird festgestellt, daß zwei der Segmentzahlen (SNl und SK3) die gleiche Kcntrolladresse (A) erzeugen. Mit anderen Worten heißt dies, daß zwei der gewünschten Se gmentt ab eil eiieint-ragungen auf den gleichen Speicherplatz des Hilfsspeichers abbilden und daß damit beide Eintragungen nicht gleichzeitig im Hi If s spei cha? vorhanden sein können.

Diese Situation wird durch die in J?ig. 2 gezeigten Schaltungen angezeigt, wie vorstehend beschrieben, und die bistabile Vorrichtung 31 wird gesetzt, wobei der "Anti-Schlagen"-Betrieb eingeleitet wird. Bei diesem Betrieb werden die drei gewünschten Segmenttabelleneintragungen nacheinander aus der Segmenttabelle im Hauptspeicher wieder aufgefunden und in die Speicherplätze O, 1 und 2

030063/05 13

1.?.19βΟ V/He - i-o - ■ I/p 1O.JO5

des ATH-Speichers 23 kopiert. Die Instruktion kann dann "bis zur Beendigung durchlaufen, wobei der Inhalt des ATM-Speichers 2$ zur Übersetzung; der virtuellen Adressen der Operanden verwendet wird. -

Einige mögliche Modifikationen

Bei der vorbeschriebenen Einrichtung sind der Hilfsspeicher 22 und der ATM-Speicher 23 als Teile des gleichen Speichers 21 mit direktem Zugriff (RAM) ausgeführt. Bei anderen Ausführungsformen der Erfindung ist es jedoch möglich, diese beiden Speicher als räumlich getrennte Speicher auszuführen.

Die Erfindung wurde weiter oben in Zusammenhang mit der Abbildung von "Segmenttabelleneintragungen in einen Hilfsspeicher erläutert. Die Erfindung ist jedoch auch auf das Abbilden anderer Arten von Daten (z.B. Operanden) aus einem Hauptspeicher in einen Hilfsspeicher anwendbar.

0 30 063/0913

Leerseite

Claims

1.7.1980 W/He --ΐΤ- I/p 10.305

Patentansprüche

Datenverarbeitungseinrichtung mit einem Hauptspeicher und einem kleineren, schnelleren Hilfsspeicher, in welchem bei Bedarf aus dem Hauptspeicher Datenausdrücke kopiert werden, die im Hauptspeicher auf die Stellen des HilfsSpeichers nach einem "VieIe-in-eins"-Abbildungsschema für Daten abgebildet

dadurch gekennzeichnet, daß im Betrieb ein Test zur Anzeige von Situationen vorgenommen wird, bei denen zwei (oder mehr) Datenausdrücke im Speicher hoher Zugriffsgeschwindigkeit zur Verfügung stehen müssen, diese beiden Ausdrücke jedoch auf die gleiche Stelle des Hilfsspeichers (22) abbilden, so daß sie nicht beide gleichzeitig im Hilpfsspeichor vorhanden sein können, und daß dann, wenn diese Sfcuation angezeigt wird, die Verwendung des Hilfsspeichers (22) vorübergehend aufhört und die erforderlichen Datenausdrücke alle in einen weiteren Speicher (23) geringerer Größe als der HilfsSpeicher und mit einer Zugriff sgeschwindigkeit, die mit der des Hilfsspeichers vergleichbar ist, kopiert werden.

2. Datenverarbeitungseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der weitere Speicher (23) als ein Speicher betrieben wird, bei dem die Informationen in der Reihenfolge des Eingangs auch abgehen.

030063/0913