DE1424756B2 - Schaltungsanordnung zum fehlergesicherten Einführen oder Wiedereinführer, von Programmen in den Hauptspeicher einer datenverarbeitenden Anlage - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zum fehlergesicherten Einführen oder Wiedereinführen von Programmen in den Hauptspeicher einer datenverarbeitenden Anlage, insbesondere einer im Realzeitbetrieb arbeitenden Anlage, die über ein Adressenregister mit einem Adressendecodierer und X- und F-Treiberschaltungen verfügt, um den Hauptspeicher zu steuern, sowie ein Zwischenregister zur Weiterleitung der Befehle an das Befehlsregister und der Daten an die adressierten Speicherplätze und eine erste Übertragungseinrichtung zur Übertragung von Daten bzw. Befehlen aus dem Hauptspeicher in das Zwischenregister und einen Hilfsspeicher mit einer Treiberschaltung zur Steuerung desselben.

Es ist bekannt, für verschiedene Zwecke bei einer Datenverarbeitungsanlage außer dem Hauptspeicher noch einen Hilfsspeicher vorzusehen. So wird beispielsweise in der deutschen Auslegeschrift 1119 019 eine Schaltung mit zwei Speichern beschrieben. Die dort beschriebene Einrichtung verfolgt den Zweck, beim Vorliegen von gewissen Umständen ein Hauptprogramm zu unterbrechen und ein Prüfprogramm einzuschalten. Dies wird dadurch erreicht, daß zumindest den Befehlswörtern des normalen Programms eine binäre Markierung, z. B. in Form eines Vorzeichens, zugeordnet wird, die bei den Befehlswörtern, vor oder hinter denen der Ablauf eines Programms unterbrochen werden kann, einen von zwei möglichen Werten annimmt, während der andere Wert an dieser Stelle des Befehlswortes erscheint, wenn das Programm nicht unterbrochen werden kann oder darf.

Durch die Literaturstelle Richards, »Arithmetic Operations in Digital Computers«, 1955, S. 320 bis 327, ist eine Stöpselplatte bekanntgeworden, welche dazu dient, vermittels geeignet eingesteckter Schaltschnüre eine Folge von Operationen zu steuern. Diese Stöpselplatte besitzt in einem gewissen Sinne die Funktion eines nichtlöschenden Programmspeichers, wobei aber zu beachten ist, daß das Programm nicht in Form von binären Bits gespeichert wird, sondern in Form einer Verdrahtung, die verschiedene Elemente der Rechenmaschine, z. B. den Programmzähler mit verschiedenen Speicherregistern verbindet.

Der vorliegenden Erfindung liegt die Aufgabe zugründe, für eine datenverarbeitende Anlage eine Einrichtung zu schaffen, mit der ein Programm von einer externen Programmquelle fehlergesichert in den Hauptspeicher eingeführt oder beim Auftreten eines Fehlers wiedereingeführt werden kann.

Diese Aufgabe wird erfindungsgemäß durch eine Schaltungsanordnung gelöst, die durch folgende Merkmale gekennzeichnet ist:

a) der Hilfsspeicher ist zur fehlergesicherten Speicherung von Fehlereliminierungsprogrammen oder Programmeingaberoutinen als nicht löschender Speicher ausgebildet und über eine zweite Übertragungseinrichtung mit dem Zwischenregister verbunden;

b) es ist ein automatisch durch Fehlersignale oder

manuell durch einen Schalter setzbares Steuer-Flip-Flop vorgesehen, dessen Ausgang mit einem UND-Glied verbunden ist, dessen anderer Eingang von dem Adressendecodierer steuerbar ist;

c) der Ausgang des UND-Gliedes ist mit der zweiten Übertragungseinrichtung verbunden und steuert die Übertragung von Befehlen vom HilfsSpeicher in das Zwischenregister.

Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Nachfolgend wird unter Bezugnahme auf die Zeichnungen ein Ausführungsbeispiel der Erfindung erläutert. Die Zeichnungen zeigen in

Fig. 1 das Blockschaltbild einer Rechenanlage, bei der die Erfindung angewendet werden kann,

F i g. 2 eine schematische Darstellung einer bevorzugten Ausfühningsform der vorliegenden Erfindung und

F i g. 3 die Ausführungsform einer Schalttafel, die als Programmspeicher verwendet werden kann.

In F i g. 1 ist die bevorzugte Ausführungsart einer Rechenanlage in vier Hauptteilen gezeigt, bei der die vorliegende Erfindung angewendet werden kann. Der erste umfaßt die Steuerung und ist von der gestrichelten Linie 10 umgeben. In diesem Teil befinden sich diejenigen Register und Schaltungen, die für die Beschaffung, Änderung und Ausführung der Befehle des Rechenmaschinenprogramms erforderlich sind. Obgleich die vorliegende Erfindung grundsätzlich bei jeder herkömmlichen, mit Programmspeicherung arbeitenden Rechenmaschine verwendet werden kann, so wird doch aus Gründen der Veranschaulichung auf die verschiedenen Bauelemente hingewiesen, die in Datenverarbeitungsmaschinen gewöhnlich vorhanden sind. Das Befehlsregister, auch oder iZ-Register genannt, hält das gegebene Befehlswort während der Operation fest. Bei der in Frage stehenden Datenverarbeitungsanlage beträgt die Stellenzahl der Wörter vorzugsweise 30 Bit. In manchen Fällen kann es wünschenswert sein, das 30-Bit-Wort in Form von zwei halben Wörtern zu behandeln, wobei jedes Wort 15 Bit lang ist. Aus diesem Grunde ist das C/-Register in Fig. 1 so dargestellt, daß es aus zwei Teilen, 12 und 14, besteht. Die untere, mit U_L gekennzeichnete Hälfte 12 hält im allgemeinen die Adresse oder den Operandenteil des aus 30 Bit bestehenden Befehlswortes fest. Der Inhalt dieser Hälfte kann nach Wunsch während der Operation verändert werden, wie dies später noch dargelegt wird.

Die obere, mit U_u gekennzeichnete Hälfte 14 des !/-Registers hält im allgemeinen den Funktionscode sowie die verschiedenen Markierer zur Steuerung des Verlaufes fest, in dem der Befehl ausgeführt wird.

Um obiges noch deutlicher zu machen, wird im folgenden die Größe des aus 30 Bit bestehenden Befehlswortes, wie es in der vorgelegten Rechenanlage verwendet wird, gezeigt, wobei die Bit-Zuteilungen für die verschiedenen Markierer /, /', k, b und ν erläutert werden:

29 28 27 26 25 24

23 22 21

20 19 17 16 15

14 bis 0

Der Funktionscodemarkierer / umfaßt die Bitpositionen 29 bis 24 des i/-Registers und markiert die auf die Instruktion durchzuführende Operation.

Die hier beschriebene Rechenanlage kann 62 Grundinstruktionen ausführen. Die zwei anderen Codekombinationen, die sich aus den sechs den Markierer

zusammensetzenden Binärziffern bilden lassen, sind Fehlerzustände, die bei ihrer Ausführung ein Fehlersignal entstehen lassen, das einen Sprung zu einer vorbestimmten Adresse auslöst. Dieses Merkmal wird später in der Beschreibung noch genauer erklärt.

Der /-Markierer, als »Teilzustandsmarkierer« bezeichnet, bestimmt einen unbedingten Sprung, einen bedingten Sprung oder keine Sprunglage für die nächste unmittelbar folgende Instruktion des Ablaufes. Zum Beispiel gibt ein Befehlswort mit einem /-Wert von »0« an, daß kein Sprung gemacht und die nächste Instruktion in der normalen Lage geholt werden soll. Wenn der /-Markierer gleich »1« ist, wird der nächste Befehl unbedingt übersprungen. Liegt der Wert von / zwischen 2 und 7, so wird ein bedingter Sprung durchgeführt. Wenn z. B. der Funktionscodedecodierer 34 einen /-Wert von 3 feststellt, so wird der nächste Befehl in der Folge übersprungen, vorausgesetzt, die Bedingung ist erfüllt, daß der Inhalt des ß-Registers in dem arithmetischen Teil der Datenverarbeitungsanlage negativ ist.

Der ^-Markierer bestimmt die Operanden und gibt die Art und Weise an, wie der Operand behandelt werden soll. Für alle praktischen Zwecke werden drei Arten von Befehlen benutzt, die von der Rechenanlage ausgeführt werden können, und zwar Lese-, Speicher- und Auswechselbefehle. Befehle, die einen Operanden lesen, ihn aber nach Durchführung der Rechenoperation nicht auswechseln, werden als Lesebefehle bezeichnet. Befehle, die einen Operanden nicht lesen, ihn aber speichern, werden als Speicherbefehle bezeichnet. Befehle, die den Operanden sowohl lesen als auch speichern, gelten als Auswechselbefehle. Der ^-Markierer wertet für jede dieser Art verschieden aus. Zum Beispiel wird während der Ausführung eines Lesebefehls der Wert von k dazu verwendet, um zu bestimmen, woher der Operand für eine bestimmte Operation genommen werden soll, d.h. vom Speicher oder von irgendeinem anderen Betriebsregister der Datenverarbeitungsanlage. Bei dem Speicherbefehl gibt der Är-Markierer an, wo die gegebenen Daten gespeichert werden sollen. Das könnte entweder ein Speicherplatz oder eines der Betriebsregister sein. Während der Durchführung eines Auswechselbefehls bestimmt k nicht nur, woher der Operand kommen soll, sondern k gibt auch an, wo das Ergebnis dieser Operation gespeichert werden soll.

Die vorliegende Erfindung wird in einer Einadressen-Rechenanlage mit Adressenmodifikation angewendet. Obgleich das bedeutet, daß eine Angabe oder eine Adresse für die Ausführung eines Befehls vorliegen muß, kann die Angabe während einer Programmfolge automatisch geändert werden. Die Angaben werden dadurch verändert, daß man die B-(Index)-Register 1 bis 7 verwendet, die in F i g. 1 der Zahl 16 entsprechen. Zur Änderung der Adresse wird vorteilhaft der Inhalt eines der gewählten sieben B-Register dem in der unteren Hälfte des !/-Registers enthaltenen Operandenmarkierer y hinzugefügt. Diese Indexregister werden gewöhnlich zum Schalten von Schleifen in ein Programm verwendet. Darüber hinaus dient das Z?₇-Register als Zähler, der bei der Ausführung eines Wiederholungsbefehls verwendet wird. Der ft-Markierer, der die Bit-Positionen 17 bis 15 des t/-Registers oder einen Befehl umfaßt, bestimmt, welches der ß-Register zur Veränderung des Operanden y eventuell verwendet werden soll.

Das i?-Register 18 und i?'-Register 20 werden während der Ausführung von Sprunginstruktionen und Wiederholinstruktionen verwendet. Zum Beispiel wird während der Ausführung einer Sprunginstruktion der Inhalt eines vorbestimmten ß-Registers, welches vom /-Markierer bezeichnet wird, auf das jR'-Register übertragen, und die untere Hälfte des f7-Registers wird so eingestellt, daß es —1 enthält' Der Inhalt von TJ₁ und R' wird dann addiert und an das i?-Register 18 übertragen. Im Rahmen der Steuerung der Zählschaltungen (nicht dargestellt) wird die im i?-Register enthaltene Summe in das betreffende besondere ß-Register zurückgegeben, so daß es nun eine Zahl enthält, die im Vergleich zur ursprünglichen Zahl um Eins verringert ist. Dieser Arbeitsgang wird so lange wiederholt, bis der Inhalt dieses besonderen ß-Registers gleich Null ist, was eine Beendigung des Sprunges bedeutet.

Wenn eine Wiederholung der Operation gewählt wird, wird es notwendig, die Anzahl der Wiederholungen zu steuern. Zu diesem Zweck wird eine Zahl, die die Anzahl der Wiederholungen der Instruktion angibt, in das 5₇-Register gegeben. Diese Zahl wird während der Ausführung des Befehls verringert. Wenn die Zahl gleich 1 wird, wird ein Befehl zur Beendigung des Wiederholverfahrens abgegeben.

Das Adressenspeicherregister oder 5-Register 22 hält die 15 Bit der Instruktion fest, die im Augenblick ausgeführt wird. Mit anderen Worten, die Daten, welche im Speicherwerk aufbewahrt werden sollen, oder die Befehlswörter oder Operanden, welche vom Speicher angefordert werden, sind wegen der Adressenplä'tze auf das 5-Register angewiesen. Da das Adressenregister in sehr enger Verbindung mit der vorliegenden Erfindung steht, wird seine Operation später noch ausführlicher beschrieben.

Das Programmadressenregister oder P-Register 24 ist ein 15-Bit-Register, welches dazu dient, die nächste unmittelbar folgende Adresse des Programms anzuzeigen. Während der normalen sequenziellen Ausführung von Befehlen wird die Adresse des laufenden Befehls über die Hauptleitung 26 an das P-Register übertragen. Während des nächsten Operationsganges wird diese Adresse über die Hauptleitung 28 an das ^-Register zurückgegeben und um 1 vermehrt. Diese Erhöhung erfolgt in dem Modifizierblock 30, wie in F i g. 1 dargestellt.

Das ^-Register 32 dient dazu, die Schiebezahl während der Ausführung einer Schiebeinstruktion festzuhalten, und es zählt auch die Anzahl der ausgeführten Verschiebungen, die während einer Multiplikation oder Division stattfinden.

Die obere Hälfte des C/-Registers 14 ist mit dem Decodierer 34 verbunden, welcher den Funktionscode übersetzt. Andere Modifiziermittel geben Befehle ab und ermöglichen es, die durch das laufende Befehlswort angeforderte Operation durchzuführen.

Da die vorliegende Erfindung in erster Linie die Speicher der Datenverarbeitungsanlage betrifft, ist es unnötig, die Wirkungsweise der verschiedenen Schaltungen im Steuerblock genau zu beschreiben.

Der Rechenblock der Datenverarbeitungsanlage ist in F i g. 1 mit gestrichelten Linien 34 begrenzt. In diesem Teil befindet sich die Schaltung, welche numerische und logische Rechenaufgaben durchführt. Die wichtigsten Bauelemente der Rechenschaltung sind die A-, D-, Q- und Af-Register und die Additionsschaltung. Das /!-Register 36 kann man sich als

einen herkömmlichen Akkumulator vorstellen, wie man ihn gewöhnlich in Ziffernrechenmaschinen vorfindet. Wenn zum Beispiel der auszuführende Befehl eine Additionsoperation anfordert, so ist der Augend ursprünglich im /!-Register enthalten, und der Summand wird zunächst in das D-Register 38 gegeben. Wenn nun die Addition durchgeführt wird, wird die Summe durch die Additionsschaltung 40 parallel gebildet und im Af-Register 42 gespeichert. Vom X-Register wird dann die Summe zum A -Register oder Akkumulator übertragen. Das ß-Register 44 kommt in erster Linie während der Multiplikations- und Divisionsoperationen zur Anwendung. Es ist dafür gesorgt, daß der Inhalt des A -Registers und des ß-Registers entweder nach links oder nach rechts einzeln oder als ein Wort mit doppelter Länge während dieser Operation verschoben werden kann.

Der Eingang-Ausgang-Teil der Datenverarbeitungsanlage ist mit der gestrichelten Linie 46 umgrenzt in Fig. 1 gezeigt.

Die Arbeitsweise des Eingang-Ausgang-Teils ist an sich bekannt. Die Speicherschaltung der Datenverarbeitungsanlage wird durch die gestrichelte Linie 48 begrenzt. In dieser Schaltung befindet sich der Hauptspeicher 50, der Hilfsspeicher 52 und die zügehörigen Adressen-, Übertragungs- und Steuerschaltungen. In der bevorzugten Ausführung der Erfindung ist der Hauptspeicher 50 der Datenverarbeitungsanlage in Form einer Ferritkernmatrix aufgebaut, deren Reihen Wörter von je 30 Bit Länge ergeben. Der Speicher wird in üblicher Weise mit Koinzidenzstrom betrieben und mittels Adressendecodierer 54 angesprochen, welcher nach den im Adressenregister 22 des Steuerteils enthaltenen Informationen die erforderlichen Wählsignale liefert.

Der Inhalt der Adresse wird parallel in das Zwischenregister, welches hier als Z-Register bezeichnet ist, gelesen. Wegen der wahlweisen Verwendung von halben Wörtern von 15 Bit wird das Z-Register in zwei aus 15 Bit bestehende Teile 56 und 58 aufgeteilt, die die Bezeichnung Z_u bzw. Z_L tragen. Während des Wiederherstellungsvorganges des Speicherzyklus kann der Inhalt des Z-Registers, wie es durch die Modifizierblöcke 60 und 62 gezeigt wird, durch »1« vermehrt werden. Die Vorkehrung erlaubt eine automatische Erhöhung der Puffersteuerwörter, was bedeutet, daß die während einer Blockübertragung von Daten abgefragten Adressen automatisch weitergegeben werden.

Der Komparator 64 dient zur Feststellung der Koinzidenz zwischen der oberen und unteren Hälfte des Puffersteuerwortes. Wenn Koinzidenz festgestellt wird, wird ein Signal zur Beendigung der Eingangsoder Ausgangsübertragung gegeben. Es wird vermerkt, daß bei sämtlichen Mitteilungen entweder zwischen dem Hauptspeicher 50 oder dem Programmspeicher 52 und den anderen Teilen der Maschine das Zwischenregister als Tor dient. Wie aus Fie. I ersichtlich, bedeutet das genau, daß das Z-Register die Datensignale aus dem Hauptspeicher über die Leitungen 66 und 68 erhält. Jede dieser Leitungen hat 15 Adern, um ein paralleles Ablesen eines 30-Bit-Wortes aus einem Wählspeicherregister zu ermöglichen.

Wenn sich die Daten einmal im Z-Register be- ⁶S finden, sind sie auch über die Ausgangshauptleitung 70 für die Eingangs-Ausganps-Schaltung verfügbar. Die Daten in der unteren Hälfte des Z-Registers können über die Leitung 72 an die untere Hälfte des Befehlsregisters 12 übertragen werden. Eine getrennte Leitung (nicht dargestellt) verbindet die obere Hälfte des Z-Registers mit der oberen Hälfte des Befehlsregisters. Die Daten, die Signale aus der Eingangs-Ausgangs-Schaltung darstellen, gelangen über die Eingangshauptleitung 74 in das Z-Register. In ähnlicher Weise gelangen ebenso Befehlswörter aus dem Hilfsspeicher 52 über die Leitung 76 und die Eingangshauptleitung 74 zu der oberen und unteren Hälfte des Z-Registers. Schließlich gelangen Datensignale vom Rechenteil der Datenverarbeitungsanlage über das D-Register 38, die Leitung 78 und die Eingangshauptleitung 74 zum Z-Register.

In F i g. 2 wird ein Adressenregister 80 gezeigt, welches gemäß F i g. 1 den Eingang vom Befehlsregister erhält. Da die betreffende Rechenanlage ein 30-Bit-Instruktionswort verwendet, wobei 15 Bit die die Adresse darstellenden Signale sind, hat auch das Adressenregister 80 vorzugsweise 15 Stellen. Das darf jedoch nicht so verstanden werden, daß die Erfindung nur auf Datenverarbeitungsanlagen begrenzt werden soll, die 30-Bit-Wörter verwenden. Es ist durchaus möglich, den Hilfsspeicher Datenverarbeitungsanlagen mit anderer Stellenzahl anzupassen, ohne dabei von der vorliegenden Erfindung abzuweichen.

Der Ausgang des Adressenregisters ist über die Leitungen 82 an den Adressendecodierer 84 gelegt. Dieser dient in bekannter Weise dazu, Signale auf den Ausgangsadern 86, 88 und 90 in Übereinstimmung mit der besonderen, im Adressenregister 80 enthaltenen Binärcodekombination zu erzeugen. Die Adern in der Leitung 86 führen zunächst zu einem sogenannten y-Treiberblock 92 und verbinden dann über die Leitungsabzweigungen 94 und 96 einen zweiten Treiberblock 98. Eine Ader 100 in der Leitung 86 und Leitungsabzweigung 94 ist dafür bestimmt, an "den Eingang eines der Übertragungseinrichtung 102 und an die Eingangsklemme des Inverters 104 ein Signal zu schicken. Die Ausgangsader 106 verbindet den Inverter 104 mit einer zweiten Übertragungseinrichtung 108.

Die Adern in der Leitung 88 führen zu dem X-Treiberblock 110, der dem vorher erwähnten y-Treibern ähnlich ist. Die von den x- und y-Treibern stammenden Ausgangssignale werden dem Koinzidenzspeicher 112 zugeführt. Dieser Speicher ist insofern bekannt, als er Abtastadern zur Aufnahme der während einer Leseoperation erzeugten Signale hat, wenn die x- und y-Ader-Treiber gleichzeitig zur Wahl eines bestimmten Speicherregisters erregt werden. Diese Signale werden in dem Abtastverstärker 114 verstärkt und über die Leitung 116 den Strobeimpulsen gesteuerten UND-Gliedern 118 zugeführt.

Vorausgesetzt, daß diese UND-Glieder 118 durch ein im Leiter 120 erscheinendes Signal wirksam werden, geht die aus dem Koinzidenzspeicher gelesene Information hier hindurch und gelangt über die Leitung 122 in das Zwischenregister 124. Wie bereits erwähnt, ist die aus dem Koinzidenzspeicher gelesene Information, wenn sie in das Zwischenregister gelangt, für die anderen in der Rechenmaschine enthaltenen Register zu verschiedenen, von den Steuerschaltungen (nicht dargestellt) bestimmten Zeiten verfügbar.

Das Wirksignal für die UND-Glieder 118 kommt von dem Strobeimpulsgenerator 126, welcher seiner-

seits von einem Steuer-Flip-Flop 128 und zwei UND-Gliedern 130 und 132 umfassenden Schaltung gesteuert wird. Das UND-Glied 130 erhält seine Eingangsignale vom Adressendecodierer 84 über die Leitung 90 und vom Steuer-Flip-Fiop 128 über den Leiter 134. Der Ausgang des UND-Glieds 130 wird einer ersten Eingangsklemme des UND-Glieds 132 und ebenso einem weiteren UND-Glied 136 über den Leiter 138 zugeführt. Der andere Eingang zum UND-Glied 132 kommt von der Speicherlaufzeitkette (nicht dargestellt) in dem für den Strobeimpuls richtigen Augenblick. Dieser Impuls erscheint auf dem Leiter 140, welcher mit der zweiten Eingangsklemme des UND-Glieds 132 verbunden ist und wird über den Leiter 142 der zweiten Eingangsklemme des UND-Glieds 136 zugeführt.

Das Steuer-Flip-Flop 128 kann wie folgt eingestellt werden: Durch Betätigung der Starttaste im Tastenbrett 144, wobei das Signal zum Einstellen des Speichers über den Leiter 146 und das ODER-Glied 148 zugeführt wird oder durch Betätigung der Taste automatischer Anschluß, wobei über den Leiter ISO ein Wirksignal auf einer erste Eingangsklemme des UND-Gliedes 152 zugeführt wird. Ein zweiter Eingang zum UND-Glied 152 kommt von einer Fehlerprüfschaltung über den Leiter 154, so daß, falls sich der Schalter 144 zum Zeitpunkt des Entstehens eines Fehlers in der Stellung »Automatischer Anschluß« befindet, ein Signal auf dem Leiter 156 erscheint, welches durch das ODER-Glied 148 hindurchgeht, um das Steuer-Flip-Flop 123 einzustellen.

Die Stromireiber 98 sind durch die Leitungen 158 und 160 mit den beiden Teilen des Hilfsspeichers verbunden, der aus den Stöpselplatten 162 bzw. 164 besteht. Diese Stöpselplatten oder Programmtafeln werden an Hand der F i g. 3 näher erläutert. Die Signale, die am Ausgang der Stöpselplatte 162 beim Anlegen der Stromimpulse von den Treibern 98 erscheinen, gelangen über die Leitung 166 zu der Übertragungseinrichtung 102. In ähnlicher Weise gelangen die am Ausgang der Stöpselplatte 164 auftretenden Signale über die Leitung 168 zu der Übertragungseinrichtung 108. Die weiteren UND-Glieder 170 erhalten Eingänge von den Übertragungseinrichtungen 102 und 108 über die Leitungen 171 und 172. Der Wirkimpuls für die UND-Glieder 170 kommt vom Ausgang des UND-Gliedes 136 über den Leiter 174. Das' UND-Glied 170 steuert die Übertragung der Befehlswörter aus den Stöpselplatten 162 und 164 über die Leitung 176 und ist auch mit den Stufen des Zwischenregisters 124 verbunden.

Arbeitsweise

Bei normaler Arbeitsweise der Rechenanlage werden die Befehlswörter aus dem Hauptspeicher in das Befehlsregister 12, 14 (F i g. 1) gelesen, wo der Code und andere Steuermerkmale geprüft werden. Wenn der Befehl eine Änderung des Operandenteiles des Befehlswortes fordert, so wird diese Änderung durchgeführt und der geänderte Operand kann an das Adressenregister 80 übermittelt werden. Jede Stufe dieses 15-Bit-Registers ist mittels einer Ader in der Leitung 82 an die Eingangsklemmen des Adressendecodierers 84 angeschlossen. Der Adressendecodierer prüft die Signale auf den 15 Adern und entwickelt Wählsignale in Übereinstimmung mit der besonderen, im Adressenregister 80 enthaltenen Codekombination. Diese Wählsignale werden über die Leitungen 86 und 88 den y-Treibern bzw. den x-Treibern zugeführt. Je nach der zu übertragenden Adresse bewirken diese Treiber die Erregung einer einzelnen x-Treiberader oder y-Treiberader, die durch die Koinzidenzspeicher 112 verlegt ist. Wie allgemein bekannt ist, entstehen in Koinzidenzspeichern durch das gleichzeitige Auftreten von zwei Halbströmen, von denen die Hälfte zur Überwindung der Koezitivkraft des Kernes erforderlich ist, um ihn von einem remanenten Zustand in einen anderen zu schalten, auf den Adern der angesprochenen Kerne Spannungssignale. In der bevorzugten Ausführungsform ist jedes Register im Hauptspeicher für die Aufbewahrung eines 30-Bit-Informationswortes geeignet. Für jedes Bit in einem Wort gibt es eine Abtastader, und deshalb werden bei der Zuführung der Treiberströme zu einem Wähl-Speicherregister auf den dreißig der im Kabel 113 enthaltenen und mit diesem Register verbundenen Adern Signale erzeugt. Diese Signale werden in dem sogenannten Abtastverstärker 114 verstärkt und geformt und über die Leitung 116 den UND-Gliedern 118 zugeführt. Unter der Voraussetzung, daß auf der Ader 120 ein Wirk-Strobeimpuls gegeben ist, lassen die UND-Glieder 118 das 30-Bit-Informationswort darstellende Signal durch die 30 Adern des Kabels 122 zum Zwischenregister 124 gelangen.

Ob auf Leiter 120 ein Wirksignal zur Ermöglichung des Durchganges des Informationswortes aus dem Haupt-Informationsregister 124 vorhanden ist oder nicht, hängt davon ab, wie die Steuerschaltung für den Strobeimpulsgenerator 126 in Betrieb ist. Solange auf den Leiter 127 kein Signal vorhanden ist, wird der Strobeimpulsgenerator 126 in der Ader 120 zu demjenigen Zeitpunkt einen Impuls erzeugen, welcher von den Speicherzählschaltungen (nicht dargestellt) bestimmt wird. Wenn jedoch auf der Ader 127 ein Signal vorhanden ist, ist der Strobeimpulsgenerator 126 gesperrt und außer Betrieb gestellt, und auf dem Leiter 120 können Impulse erzeugt werden.

Bei normaler Arbeit der Rechenmaschine befindet sich das Steuer-Flip-Flop 128 in gelöschtem Zustand. Dabei geht kein Signal durch das mit der Einstellklemme verbundene UND-Glied 130 hindurch, und das UND-Glied 132 wird folglich außer Betrieb gesetzt. Wenn daher die Speicherlaufzeitkette ein Befehlssignal zur Erzeugung eines Strobeimpulses auf dem Leiter 140 gibt, entsteht auf dem Leiter 127 kein Sperrsignal, und der Strobeimpulsgenerator 126 gibt auf dem Leiter 120 zur Inbetriebnahme des UND-Gliedes 118 ein Signal ab, wodurch die Übertragung der Information vom Hauptspeicher 112 zum Zwischenregister 124 ermöglicht wird.

Wenn andererseits das Steuer-Flip-Flop 128 eingestellt ist und das Adressenregister eine Adresse enthält, die in einem solchen Bereich liegt, daß den Adern der mit dem Ausgang des Adressenübertragers 84 verbundenen Leitung Signale zugeführt werden, dann wird das UND-Glied 130 in Betrieb gesetzt und läßt an der Verbindungsstelle 131 ein Steuersignal erscheinen. Wenn nun die Speicherlaufzeitkette auf dem Leiter 140 ein Signal zur Inbetriebsetzung des Strobeimpulsgenerators 126 abgibt, wird das UND-Glied 132 iranz aktiviert, wobei es ein Sperrsignal auf dem Leiter 127 erzeugt. Wie bereits erwähnt, hindert dieses Signal den Strobeimpulsgene-

009 545/349

rator 126 daran, einen Wirkimpuls für die UND-Glieder 118 zu erzeugen.

Die Prograrnmtafel ist vorzugsweise eine Stöpselplatte, auv weicher die Verbindungen für die Befehlswörter mit der Hand gesteckt werden. Wie aus F i g. 2 hervorgeht, ist die Programmtafel in zwei Teile 162 und 164 zu je acht 30-Bit-Wörtern aufgeteilt. Das ist so zu verstehen, daß auch eine größere oder kleinere Zahl von Wörtern verschiedener Länge darauf verdrahtet sein kann. Im allgemeinen dienen die auf der Programmtafel gestöpselten Befehle dazu, in der Rechenmaschine eine Übertragung der von Ein- und Ausgabewerken kommenden Information vorzunehmen. Deshalb kann man sagen, daß die Programmtafel ein Unterprogramm ermöglicht.

Die Wirkungsweise, in der die auf der Programmtafel verdrahteten Befehle dem Befehlsregister verfügbar werden, so daß diese Übertragung stattfinden kann, soll folgend beschrieben werden. Wenn das Adressenregister 80 eine Adresse enthält, die innerhalb eines vorherbestimmten Wertbereiches liegt (Oktiladressen 00000 bis 00017), dann sorgt der Adressendecodierer 84 dafür, daß auf den Adern der Leitung Signale entstehen, welche die Leitungsabzweigungen 94 und 96 durchlaufen, um eine bestimmte der acht Treiberschaltungen 98 zu erregen, die vom Adressenregister festgelegt ist. Dieser Treiber wird dann einen Stromimpuls auf einer Ader entweder der Leitung 158 oder 160 erzeugen, um das Ablesen eines bestimmten Wortes der sechzehn in der Programmtafel enthaltenen 30-Bit-Wörter zu ermöglichen. Wenn das gewählte Wort in dem Programmtafelteil 162 enthalten ist, erscheint das 30-Bit-Wort als Signal auf den 30 Adern der Leitung 166. In ähnlicher Weise wird das 30-Bit-Wort über die Leitung 168 davon abgelesen, wenn die Wähladresse im Programmtafelteil 164 enthalten ist.

Wenn, wie bereits erwähnt, das Steuer-Flip-Flop 128 eingestellt ist und die Adressenregister 80 enthaltene Adresse eine Adresse auf der Programmtafel kennzeichnet, gibt das UND-Glied 130 ein Signal ab, welches an der Verbindungsstelle 131 erscheint und über den Leiter 138 zu einer ersten Eingangsklemme des UND-Gliedes 136 läuft. Zum Zeitpunkt, in dem während des Speichervorganges gewöhnlich ein Strobeimpuls erzeugt wird, erscheint auf dem Leiter 140 ein Signal und fließt über den Leiter 142 zur vollständigen Erregung des UND-Gliedes 136, welche auf dem Leiter 174 ein Wirksignal für die Ausgangs-UND-Glieder 170 erscheinen läßt. Ebenso wird, je nach dem Vorgang vom Adressendecodierer 84, eines der zwei möglichen Signale der Ader 100 zugeführt, welche in der Leitung 86 und in der Leitungsabzweigung 94 enthalten ist. Stellt dieses Signal einen Erstwert dar, der z. B. eine Binär-» 1« ist, so wird die Übertragungseinrichtung 102 erregt, wobei das aus 30 Bit bestehende Wählwort vom Programmtafelteil 162 auf der Leitung 171 erscheinen kann. Wegen des Inverters 104 setzt das auf dem Leiter 106 erscheinende Signal zu diesem Zeitpunkt die Übertragungseinrichtung 108 außer Betrieb, wodurch eine Datenübertragung von Programmtafelteil 164 verhindert wird. Ist das Signal auf dem Leiter 100 eine binäre »0«, so tritt der entgegengesetzte Zustand ein, d. h. die Übertragungseinrichtung 102 wird außer Betrieb gesetzt, während die Übertragungseinrichtung 108 erregt wird. Wenn das Steucr-FIip-Flop 128 eingestellt ist, solange die Speicherlaufzeitkette einen Strobeimpuls abgibt, tritt zur Erregung der UND-Glieder 170 auf dem Leiter 174 ein Signal auf, wodurch eine übertragung eines 30-Bit-Wortes von einemTeil 162, 164 des Hilfsspeichers zu dem Zwischenregister 124 über die Leitung 176 bewirkt wird. Man kann feststellen, daß das Zwischenregister 124 keine Kenntnis von der Herkunft des gelieferten Wortes hat, da die Übertragung genau zu demselben Zeitpunkt stattfindet, gleichgültig ob der Hauptspeicher 112 oder ίο der Hilfsspeicher 162, 164 beteiligt ist. Wenn einmal das Informationswort in das Zwischenregister eingespeichert worden ist, steht es den anderen Registern in der Rechenmaschine zur Verfügung und die Rechenmaschine ist deshalb zur Ausführung der entweder vom Hauptspeicher oder der Programmtafel kommenden Befehlswörter frei.

Der Inhibitgenerator 125, der zwischen das Zwischenregister 124 und den Hauptspeicher 112 geschaltet ist, steuert das Einschreiben der Information in den Speicher. Wenn eine Stufe im Zwischenregister ein logisches »1 «-Signal enthält, so wird ein logisches »0«-Signal in die entsprechende Bit-Stellung des s~ Hauptspeichers eingeführt. Ebenso sorgt der Inhibit- ( generator 125 dafür, daß ein logisches »1 «-Signal in den Speicher in der entsprechenden Bit-Lage geschrieben wird, wenn die betreffende Zwischenregisterstufe ein »0«-Signal speichert.

Ob das Steuer-Flip-Flop 128 eingestellt wird oder nicht, wird durch das manuelle Einstellen des Schalters 144 bestimmt. Wenn sich der Schalter in der in Fig. 2 dargestellten Stellung befindet, dann ist das Sieuer-FIip-Flop 128 völlig außer Betrieb, und die Datenübertragung erfolgt über den Koinzidenzspeicher. Mit anderen Worten, der Hilfsspeicher 162, 164 kann nicht abgefragt werden.

Wenn der Schalter 144 in die äußerste rechte oder Start-Stellung gebracht wird, wird dem Leiter 146 ein Signal zuseführt. Dieses Signal fließt durch das ODER-Glied 148 und stellt das Steuer-Flip-Flop 128 ein, so daß die Rechenmaschine das nächste Informationswort aus dem Hilfsspeicher holen muß. Dies erfolgt allgemein während der Ersteingabe eines Programms in den Hauptspeicher. Das Hauptrechenprogramm kann z. B. dadurch vorbe- ( reitet werden, daß man einen Streifen mit einem .vorbestimmten Code richtig locht. Der Lochstreifenleser wird dann zur Umwandlung des durch die Lochzeichen dargestellten Code in elektrische Signale verwandt, welche von der Rechenmaschine aufgenommen werden. Der Lochstreifenleser kann an einen der vorhandenen Eingangskanäle in der Ein- und Ausgabe-Schaltung der Rechenmaschine angeschlossen werden. Der letzte im Speicher enthaltene Befehl kann ein Sprungbefehl sein, so daß nach Ausführung sämtlicher aus dem Hilfsspeicher 162, 164 übermittelten Befehle und nach der Eingabe des Programmes in den Hauptspeicher 112 die Rechenmaschine automatisch zum ersten Befehl der nun im Hauptspeicher 125 enthaltenen Programmfolge springen kann.

Wird der Schalter 144 ganz nach links oder in die Stellung der »Automatischen Schaltung« gebracht, so wird zur teilweisen Erregung des UND-Gliedes 152 über den Leiter 150 ein Signal zugeführt. Erkennt die Rechenmaschine einen falschen Funktionscode, so entsteht ein Fehlersignal und wird über den Leiter 154 zur vollständigen Erregung an das UND-Glied 152 geleitet, weiche ein Signal über den Leiter

156 und das UND-Glied 148 schickt, um das Steuer-Flip-Flop 123 in den »!«-Zustand zu bringen. Dies, wie bereits ausführlich beschrieben, bewirkt, daß die Rechenmaschine ihre Befehle vom Hilfsspeicher 162, 164 holt. Bei dieser Art der Fehlerfeststellung kann der im Hilfsspeicher enthaltene Ablauf dazu verwendet werden, das Hauptprogramm in den Hauptspeicher 112 der Rechenmaschine erneut einzugeben. Jedesmal, wenn einer der zwei falschen Funktionscode in das Befehlsregister gelangt (Fig. 1), gibt der Decodierer 34 ein Signal zur Ausschaltung des Adressenzählers (P-Register) 24 und zur Löschung des Adressenregisters 22. Wenn das 5-Register gelöscht ist, wird der Inhalt des Hilfsspeichers bei Adresse 00000 (oktal) gelesen, um eine Wiedereinführung des Programms zu bewirken.

In F i g. 3 werden die allgemeine Anordnung der Stöpselplatten 162, 164 und die dazugehörigen Schaltungen dargestellt. Die in der beschriebenen Rechenmaschine verwendete Stöpselplatte verfügt über eine Kapazität von sechzehn 30-Bit-Wörtern. Die in Fig. 3 gezeigte Vorrichtung ist nur ein Teil der Schaltung und enthält nur acht der 16 Wörter.

Jede Stöpselplatte ist nochmals in zwei Teile 178 und 180 aufgeteilt. Diese Teile sind praktisch gleich, nur daß die Buchsen in Teil 178 jede der acht Wortstellen miteinander verbinden, während die Buchsen auf dem Teil 180 elektrisch voneinander getrennt sind. Jeder Spalte ist in Teil 178 eine getrennte Eingangsader 182 angeschlossen, welche ihrerseits an einen Treiber der acht Adressentreiber 98 (F i g. 2) angeschlossen werden kann. Wenn das Adressenregister 80 (F i g. 2) Signale enthält, die eine Adresse im Hilfsspeicher darstellen, so wird einer dieser Treiber in Betrieb gesetzt, wobei ein elektrisches Signal an sämtliche Buchsen in der verbundenen Spalte gelegt wird.

Jede der Buchsen auf dem Stöpselplattenteil 180, welche dieselbe relative Bit-Position in jedem der acht Wörter hat, ist an ein ODER-Glied geschaltet. Zum Beispiel ist jede der Buchsen, die die Position 29 in den acht Wörtern einnehmen, durch einen besonderen Leiter mit den Eingangsklemmen des ODER-Gliedes 184 verbunden. Jede der Buchsen, die die Bit-Position 28 in den acht Wörtern einnehmen, ist durch einen besonderen Leiter an die Eingangsklemmen eines ODER-Gliedes 186 angeschlossen. Ebenso ist für jede der dreißig möglichen Bits ein besonderes ODER-Glied vorgesehen, das Eingangsklemmen hat, welche mit den die entsprechenden Bit-Positionen in den acht Wörtern einnehmenden Buchsen verbunden sind. Die 30 Ausgangsklemmen der ODER-Glieder (drei davon sind in Fig. 3 dargestellt) verbinden die 30 Stufen des Zwischenregisters oder Z-Registers 124 über die UND-Glieder 170 in Fig. 2. Wenn, wie bereits ausführlich beschrieben, die Rechenmaschine mit dem Hilfsspeicher 162, 164 arbeitet, werden die UND-Glieder im Zeitpunkt der Erregung des UND-Gliedes 136 errest, wobei die Datensignale zum Zwischenregister 124 fließen.

Um ein Befehlswort in den Hilfsspeicher zu geben, steckt der Programmierer die Schaltschnüre wahlweise von einer Bit-Position auf dem Stöpselplattenteil 178 in die entsprechende Bit-Position auf dem Teil 180. Wenn z. B. gewünscht wird, daß zum Zeitpunkt der Inbetriebsetzung eines Treibers in einer bestimmten Position eine logische »1« erscheinen soll, dann stellt der Programmierer eine Verbindung zwischen den entsprechenden Bit-Positionen auf den Teilen 178 und 180 her. Soll in dieser bestimmten Bit-Position eine logische »0« gespeichert werden, so wird zwischen den entsprechenden Bit-Positionen keine Verbindung hergestellt. Um diese Schaltung genauer zu illustrieren, zeigt F i g. 3, wie die Schaltschnüre zum Schreiben des Code 1001 in den Bit-Positionen 29, 28, 27 und 26 des Wortregisters 1 verbunden werden. Die Schnur 188 verbindet die Buchsen der Bit-Position 29 für das Wortregister 1 im Teil 178 mit der Buchse der Bit-Position 29 des Wortes 1 im Teil 180. In ähnlicher Weise verbindet der Draht 190 die Buchse 192 der Bit-Position 26 des Wortes 1 im Teil 178 mit der Buchse 194 in der entsprechenden Bit-Position im Teil 180. Die Verbindungsdrähte 196 und 198, die zur Verbindung der Bit-Positionen 28 und 27 des Teiles 178 mit den Buchsen in den entsprechenden Positionen im Teil 180 dienen, bleiben unverbunden. Wenn nun der Adressendecodierer den Treiber für das Wort 1 wählt, wird ein eine logische »1« darstellendes Signal über die Drähte 188 und 190 zu den Klemmen 189 bzw. 194 geschickt. Da der Leiter 200 die Buchsen 189 mit einer der Eingangsklemmen des ODER-Gliedes 184 verbindet, wird ihr ein »1 «-Signal zugeführt. Nur ein Treiber der acht vorhandenen ist jeweils an einem Zeitpunkt tätig. Die anderen Eingänge zum ODER-Glied 184 werden deshalb logische »0« darstellen. Da die Drähte 196 und 198 unverbunden bleiben, wird der Ausgang von den ODER-Gliedern 186 und 202 Nullen darstellen. Da zwischen der Buchse 192 und der Buchse 194 mit dem Draht 190 eine Verbindung hergestellt ist, wird das ODER-Glied für die Bit-Position 26 (nicht dargestellt) ein logisches »1 «-Signal am Ausgang liefern. Das Ergebnis ist schließlich, daß die Codekombination 1001 an den Ausgängen der ODER-Glieder erscheint. Daraus kann man ersehen, daß jede gewünschte Kombination von Codesignalen am Ausgang von den 30 ODER-Gliedern dadurch erscheinen kann, daß die entsprechenden Verbindungen zwischen den Teilen 178 und 180 der Stöpselplatte hergestellt werden.

Claims (3)

Patentansprüche:

1. Schaltungsanordnung zum fehlergesicherten Einführen oder Wiedereinführen von Programmen in den Hauptspeicher einer datenverarbeitenden Anlage, insbesondere einer im Realzeitbetrieb arbeitenden Anlage, die über ein Adressenregister mit einem Adressendecodierer und X- und Y-Treiberschaltungen verfügt, um den Hauptspeicher zu steuern, sowie ein Zwischenregister zur Weiterleitung der Befehle an das Befehlsregister und der Daten an die adressierten Speicherplätze und eine erste Übertragungseinrichtung zur übertragung von Daten bzw. Befehlen aus dem Hauptspeicher in das Zwischenregister und einen Hilfsspeicher mit einer Treiberschaltung zur Steuerung desselben aufweist, gekennzeichnet durch die Kombination folgender Merkmale:

a) der Hilfsspeicher (162, 164) ist zur fehlergesicherten Speicherung von Fehlereliminierungsprogrammen oder Programmeingabe-

routinen als nicht löschender Speicher ausgebildet und über eine zweite Übertragungseinrichtung (102, 108, 170) mit dem Zwiregister (124) verbunden;

b) es ist ein automatisch durch Fehlersignale oder manuell durch einen Schalter (144) setzbares Steuer-Flip-Flop (128) vorgesehen, dessen Ausgang mit einem UND-Glied (130) verbunden ist, dessen anderer Eingang von dem Adressendecodierer (84) steuerbar ist;

c) der Ausgang des UND-Gliedes (130) ist mit der zweiten Übertragungseinrichtung (102, 108, 170) verbunden und steuert die Über-

tragung von Befehlen vom Hilfsspeicher in das Zwischenregister.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Hilfsspeicher aus mindestens einer an sich bekannten Stöpselplatte (162, 164) besteht.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß zwei Stöpselplatten vorgesehen sind, die an je eine Übertragungseinrichtung (102, 108) angeschlossen sind, von denen eine (108) über ein NICHT-Glied (104) steuerbar ist.

Hierzu 1 Blatt Zeichnungen